JP2008139088A - Visual examination method - Google Patents
Visual examination method Download PDFInfo
- Publication number
- JP2008139088A JP2008139088A JP2006323781A JP2006323781A JP2008139088A JP 2008139088 A JP2008139088 A JP 2008139088A JP 2006323781 A JP2006323781 A JP 2006323781A JP 2006323781 A JP2006323781 A JP 2006323781A JP 2008139088 A JP2008139088 A JP 2008139088A
- Authority
- JP
- Japan
- Prior art keywords
- image
- reference line
- inspection
- light emitting
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、例えば半導体チップやウェハなどの被検査物を撮像して、その撮像画像から外観検査を行うことのできる外観検査方法に関するものである。 The present invention relates to an appearance inspection method capable of imaging an inspection object such as a semiconductor chip or a wafer and performing an appearance inspection from the captured image.
良否判定がなされる被検査物を撮像し、その撮像された画像から、その良否判定のために検査が行われる被検査対象を認識し、その被検査対象の画像と予め設定されている良否判定基準データとを比較して、上記被検査物の良否を判定する外観検査方法が、半導体素子等の外観検査方法として知られている。特許文献1の図3に記載された手順で行われる方法がそれである。
上記従来の外観検査方法では、予め設定されている良否判定基準データに基づいて個々の被検査物の良否が判定される。しかし、半導体発光素子などの外観検査においては、線や電極などのパターンに生じる欠け、クラックのように局所的な欠陥は不良と判定されるが、パターンの位置や大きさなどの、ある程度のばらつきは不良と判定する必要がない場合がある。そのような場合において、上記ばらつきを許容するように上記従来の外観検査方法を用いると、検査精度を下げざるを得ず、上記局所的な欠陥を検出できない場合が生じてしまうという課題があった。 In the conventional appearance inspection method described above, the quality of each inspection object is determined based on preset quality determination reference data. However, in appearance inspection of semiconductor light emitting devices, local defects such as chips and cracks that occur in patterns such as lines and electrodes are determined to be defective, but there is some variation in pattern position and size. May not need to be determined as bad. In such a case, when the conventional appearance inspection method is used so as to allow the variation, there is a problem in that the inspection accuracy must be lowered and the local defect cannot be detected. .
本発明の目的は、半導体発光素子などの被検査物の外観検査において、電極パターンなどの被検査対象の位置や大きさのばらつきなどを許容しつつ、局所的な欠陥を高い検査精度で検出できる外観検査方法を提供することにある。 It is an object of the present invention to detect local defects with high inspection accuracy while permitting variations in the position and size of an inspection target such as an electrode pattern in an appearance inspection of an inspection target such as a semiconductor light emitting element. It is to provide an appearance inspection method.
上記の目的を達成するための請求項1に係る発明は、(a)被検査対象を撮像し、その撮像された被検査対象の画像が、少なくとも1本の基準線を境とする線対称形状であるか否かに基づいて、前記被検査対象の良否を判定する外観検査方法であって、(b)前記被検査対象の画像に基づいてその画像内に基準線を設定する基準線設定工程と、その基準線を境とするその被検査対象の一方の画像と他方の画像とを対比することに基づいて、その被検査対象の良否判定をする判定工程とを含むことを、特徴とする。 The invention according to claim 1 for achieving the above object is as follows: (a) an object to be inspected is imaged, and the image of the imaged object to be inspected is a line-symmetric shape with at least one reference line as a boundary (B) a reference line setting step in which a reference line is set in an image based on the image of the object to be inspected. And a determination step of determining pass / fail of the object to be inspected based on comparing one image of the object to be inspected with the reference line as a boundary with the other image. .
請求項2に係る発明では、(a)前記基準線設定工程は、前記被検査対象の画像内に複数本の基準線を設定するものであり、(b)前記判定工程は、前記複数本の基準線毎に良否判定を行うものであることを特徴とする。 In the invention according to claim 2, (a) the reference line setting step sets a plurality of reference lines in the image to be inspected, and (b) the determination step includes the plurality of reference lines. It is characterized in that pass / fail judgment is performed for each reference line.
請求項3に係る発明では、(a)前記被検査対象は、半導体発光素子の上面に固着された電極パターンであり、(b)前記基準線設定工程は、その半導体発光素子の電極パターンの画像内に前記基準線を設定することを特徴とする。 In the invention according to claim 3, (a) the object to be inspected is an electrode pattern fixed on the upper surface of the semiconductor light emitting element, and (b) the reference line setting step is an image of the electrode pattern of the semiconductor light emitting element. The reference line is set in the inside.
請求項1に係る発明の外観検査方法によれば、前記基準線を境とする前記被検査対象の一方の画像と他方の画像とを対比することに基づいて、その被検査対象の良否判定がなされる。つまり、いずれも前記被検査対象内の画像である前記一方の画像と前記他方の画像とが対比されることに基づいて、被検査対象の良否判定がなされる。従って、その被検査対象全体の位置や大きさのばらつきが、前記良否判定に影響することを回避できる。また、前記基準線を境に前記一方の画像を反転させれば、理想的には前記他方の画像になるので、局所的な欠陥が、上記一方または他方の画像のいずれに撮像されていても、その欠陥を高精度で検出できる。 According to the appearance inspection method of the invention according to claim 1, based on comparing one image of the object to be inspected with the reference line as a boundary with the other image, the quality determination of the object to be inspected is performed. Made. That is, the pass / fail determination of the inspection target is made based on the comparison between the one image, which is an image in the inspection target, and the other image. Therefore, it is possible to avoid the variation in the position and size of the entire inspection target from affecting the quality determination. Further, if the one image is inverted with respect to the reference line, the other image is ideally obtained. Therefore, even if a local defect is captured in either the one or the other image. The defect can be detected with high accuracy.
請求項2に係る発明の外観検査方法によれば、前記基準線が複数本設定された場合には、1つの前記被検査対象につき、前記基準線を違えて前記良否判定が複数回行われることから、例えば、局所的な欠陥が1つの上記基準線上にはあるが、その他の基準線上にはない場合などに、その局所的な欠陥を検出できるので、検査精度の向上を図ることができる。 According to the appearance inspection method of the invention according to claim 2, when a plurality of the reference lines are set, the pass / fail determination is performed a plurality of times for each of the inspected objects with different reference lines. Therefore, for example, when a local defect is on one of the reference lines but not on the other reference line, the local defect can be detected, so that the inspection accuracy can be improved.
請求項3に係る発明の外観検査方法によれば、前記被検査対象は、半導体発光素子の上面に固着された電極パターンであり、その電極パターンの画像内に前記基準線が設定されるので、その電極パターンの位置や大きさのばらつきが、前記良否判定に影響することを回避できる。 According to the appearance inspection method of the invention according to claim 3, the object to be inspected is an electrode pattern fixed on the upper surface of the semiconductor light emitting element, and the reference line is set in an image of the electrode pattern. It can be avoided that variations in the position and size of the electrode pattern affect the quality determination.
以下、本発明の外観検査方法の一例を、ウェハ状態の多数個の半導体発光素子10を被検査物とする場合について、図面に基づいて詳細に説明する。
Hereinafter, an example of an appearance inspection method according to the present invention will be described in detail with reference to the drawings in the case where a large number of semiconductor
図1は本実施例の外観検査方法を実施する検査装置12の主要部を模式的に示した構成図である。図2は、チップ状となった半導体発光素子10の外観図である。
FIG. 1 is a configuration diagram schematically showing a main part of an
図1に示すように、検査装置12は、可動ステージ14と、顕微鏡カメラ16と、照明装置18とを備えており、それらは、図示しない基台上に固定具を用いてその位置が固定されている。可動ステージ14は、その積載面20に、被検査物である多数の半導体発光素子10から形成された半導体ウェハ22を載置するためのものであり、載置された半導体ウェハ22をサーボモータやパルスモータ等を用いて移動し位置決めすることができる。
As shown in FIG. 1, the
顕微鏡カメラ16は、半導体発光素子10を個々に撮像するためのものであり、顕微鏡カメラ16の対物レンズ24が可動ステージ14の積載面20に対し所定距離離れて相対向するように、配置されている。
The
照明装置18は、半導体発光素子10を撮像するために必要な照明を提供するためのものであり、顕微鏡カメラ16によって撮像される半導体発光素子10を照射可能な位置に設置されている。
The
画像取込装置26は、顕微鏡カメラ16により撮像された半導体発光素子10を含む画像を取込み、その画像をコンピュータ28へ順次出力する。
The image capturing
コンピュータ28は、画像取込装置26から入力された入力画像において顕微鏡カメラ16の焦点調節が不適切と判断される場合には、顕微鏡カメラ16の焦点調節を行うことを指示する顕微鏡調節信号を顕微鏡コントローラ30に出力する。上記入力画像においてその明度が不適切と判断される場合には、コンピュータ28は、照明装置18の照明量の調節を行うことを指示する照明調節信号を照明コントローラ32に出力する。そして、コンピュータ28は、適切となった上記入力画像に基づいて、被検査物である半導体発光素子10の良否判定を、後述する図3のフローチャートで説明される外観検査方法に従って実行する。被検査物である半導体発光素子10についてその良否判定が終了すると、通常は隣接する別の半導体発光素子10を検査するために、半導体ウェハ22を所定距離移動させることを指示する移動指示信号をステージコントローラ34に出力する。
When it is determined that the focus adjustment of the
顕微鏡コントローラ30は、前記コンピュータ28から出力された顕微鏡調節信号に従って、顕微鏡カメラ16の焦点調節を行う。
The
照明コントローラ32は、前記コンピュータ28から出力された照明調節信号に従って、照明装置18の照明量を調節する。
The
ステージコントローラ34は、前記コンピュータ28から出力された移動指示信号に従って、可動ステージ14の積載面20に載置されている半導体ウェハ22を所定距離移動させる。
The
図3は、検査装置12で実施される外観検査のためのコンピュータ28の制御作動の要部を説明するためのフローチャートである。なお、本実施例の外観検査方法によって画像の良否判定がなされる被検査対象は、その設計形状が線対称形状である。
FIG. 3 is a flowchart for explaining a main part of the control operation of the
図3において、まず、ステップSA1(以下、「ステップ」を省略する)では、顕微鏡カメラ16によって撮像され、画像取込装置26から前記被検査物となる半導体発光素子10を含む画像が取り込まれる。
In FIG. 3, first, in step SA <b> 1 (hereinafter, “step” is omitted), an image including the semiconductor
続く画像認識工程に対応するSA2では、前記被検査物となる半導体発光素子10の外形が認識される。そして、図2に示す、半導体発光素子10の一部である電極パターン36が被検査対象として認識される。そのとき、上記取り込まれた画像に対し、その画像を所定の閾値を境にその閾値以上の明度を有する部分とその閾値以下の明度を有する部分とに分ける2値化処理が実行され、それにより輪郭が際立つことに基づいて得られる輪郭線から被検査対象の電極パターン36が認識される。
In SA2 corresponding to the subsequent image recognition process, the outer shape of the semiconductor
続く基準線設定工程に対応するSA3では、上記被検査対象の電極パターン36の形状に応じて所定の方法に従い、図4に示すように、その電極パターン36の画像内に基準線38が設けられ、その電極パターン36の画像がその基準線38を境に二分割され、一方は基準画像36a(第1画像)として、他方は比較画像36b(第2画像)として認識される。上記所定の方法としては、(a)上記電極パターンの設計形状が、例えば図4に示すように円形であった場合には、電極パターン36の重心40を求め、その重心40を通る1本の直線を基準線38として求める方法、(b)また、上記電極パターンの設計形状が、例えば図5に示すように長方形であった場合には、その電極パターン41において、二対のコーナ点42a,42b,44a,44bを抽出し、それら二対のコーナ点42a,42b,44a,44bを結ぶ互いに平行な直線である二辺46,48のそれぞれの中点50,52を求め、その2つの中点50,52を通る1本の直線を基準線54として求める方法、(c)また、上記電極パターンの設計形状が、例えば図6に示すような形状であった場合には、その電極パターン56において、放射状に突き出している外形の4個の先端点58,60,62,64を抽出し、それら4個の先端点58,60,62,64を結ぶ辺66,68,70,72から成る四角形の相対向する二辺68,72のそれぞれの中点74,76を求め、その2つの中点74,76を通る1本の直線を基準線78として求める方法等が用いられる。
In SA3 corresponding to the subsequent reference line setting step, a
続く判定工程に対応するSA4では、前記基準線38,54,78の一方の側の基準画像36a,41a,56aに対して、前記基準線38,54,78の他方の側の比較画像36b,41b,56bを反転した画像が比較対比され、それ等の画像が予め設定された許容範囲内か否かが判断され、半導体発光素子10の良否判定がなされる。例えば、上記比較対比がなされる2つの画像を2値化処理した2値化画像を、前記基準線38,54,78を一致させて互いに重ね合わせ、その2つの2値化画像の論理和により求められる画像の面積から、その2つの2値化画像の論理積により求められる画像の面積を差し引くことで、それらの2値化画像を比較対比した場合に不一致となる面の面積が求められる。そして、その面積が所定の許容値内である場合に前記電極パターン36,41,56は前記許容範囲内であると判断される。なお、電極パターン36,41,56の設計形状が、例えば図4乃至図6に示すような、複数の対称軸を有する線対称形状である場合には、前記基準線38,54,78が複数設けられ、その複数の基準線38,54,78毎に電極パターン36,41,56の良否判定がなされるように上記SA3乃至SA4の工程が複数回実行される。そして、一度も不良と判断されなかった半導体発光素子10が良品と判定され、一度でも不良と判断された半導体発光素子10は不良品と判定される。
In SA4 corresponding to the subsequent determination process, the
続く判定結果記憶工程に対応するSA5では、半導体ウェハ22における個々の半導体発光素子10の位置情報に上記良否判定の結果情報を加えたマッピングデータが作成される。
In SA5 corresponding to the subsequent determination result storing step, mapping data is created by adding the result information of the quality determination to the position information of each semiconductor
続く判定結果出力工程に対応するSA6では、上記マッピングデータが画面出力もしくはプリント出力されるか、或いはそれに基づいて、上記良否判定により不良と判断された半導体発光素子10にマークインクを塗布するマーキングが行われたり、或いは、その不良と判断された半導体発光素子10が、チップ状に分割後に抜き取られる。
In SA6 corresponding to the subsequent determination result output step, the mapping data is output on the screen or printed, or based on this, the marking for applying the mark ink to the semiconductor
本実施例の外観検査方法によれば、基準線設定工程に対応するSA3において、設計上は線対称形状である前記被検査対象の電極パターン36,41,56の形状に応じて前記所定の方法に従い、その電極パターン36,41,56の画像内に基準線38,54,78が設けられ、その電極パターン36,41,56の画像が基準線38,54,78を境に二分割され、基準線38,54,78を境とする一方の側は基準画像36a,41a,56aとして、基準線38,54,78を境とする他方の側は比較画像36b,41b,56bとして認識された後、判定工程に対応するSA4において、上記基準画像36a,41a,56aに対して、上記比較画像36b,41b,56bを反転した画像が許容範囲内か否かが判断され、半導体発光素子10の電極パターン36,41,56の良否判定がなされる。従って、比較される上記基準画像36a,41a,56aと比較画像36b,41b,56bはいずれも前記被検査対象内の一部の画像であるので、その被検査対象である電極パターン36,41,56の位置や大きさのばらつきが、前記良否判定に影響することを回避できる。また、前記基準線38,54,78を軸に上記比較画像36b,41b,56bを反転した画像は理想的には上記基準画像36a,41a,56aになるので、局所的な欠陥が、上記比較画像36b,41b,56bまたは基準画像36a,41a,56aのいずれにあっても、その欠陥を高精度に検出できる。
According to the appearance inspection method of the present embodiment, in SA3 corresponding to the reference line setting step, the predetermined method according to the shape of the
また、電極パターン36の設計形状が、複数の対称軸を有する線対称形状である場合には、複数の基準線38が設定されるとともに、その基準線38毎に上記基準画像36aと比較画像36bとが認識され、その複数の基準線38毎にその比較画像36bを反転した画像と前記基準画像36aとが比較対比される工程が、複数回実行されることにより、例えば図7に示すように、局所的な欠陥80が基準線38上にはあるが、その他の基準線82上にはない場合において、上記局所的な欠陥80を検出できるので、検査精度の向上を図ることができる。
Further, when the design shape of the
以上、本発明の実施例を図面に基づいて詳細に説明したが、これはあくまでも一実施形態であり、本発明は当業者の知識に基づいて種々の変更、改良を加えた態様で実施することができる。 As mentioned above, although the Example of this invention was described in detail based on drawing, this is an embodiment to the last, and this invention is implemented in the aspect which added various change and improvement based on the knowledge of those skilled in the art. Can do.
例えば、前述の半導体発光素子10を複数同時に撮像し、1回の画像取込でその複数の半導体発光素子10の良否判定を一挙に行ってもよい。
For example, a plurality of the above-described semiconductor
また、1つの半導体発光素子10に前記被検査対象が複数存在する場合には、半導体発光素子10の外形が認識された後の前記SA2乃至SA4の工程をそれぞれの上記被検査対象に対して実行して、半導体発光素子10の良否判定をすればよい。
Further, when there are a plurality of objects to be inspected in one semiconductor
また、前記被検査対象の画像と予め設定されている良否判定基準データとを比較する従来の外観検査方法と、前述の本実施例の外観検査方法とを両方実行し、半導体発光素子10の良否判定をしてもよい。
In addition, both the conventional appearance inspection method for comparing the image to be inspected with preset acceptance / rejection determination reference data and the appearance inspection method of the above-described embodiment are performed to determine whether or not the semiconductor
また、前述の実施例では、被検査対象を電極パターンとしているが、溝や突起、或いは、半導体発光素子全体を被検査対象としてもよい。 In the above-described embodiments, the inspection target is an electrode pattern. However, a groove or a projection or the entire semiconductor light emitting element may be the inspection target.
10:被検査物である半導体発光素子
38,54,78,82:基準線
36,41,56:被検査対象である電極パターン
10: Semiconductor light emitting
Claims (3)
前記被検査対象の画像に基づいて該画像内に基準線を設定する基準線設定工程と、
該基準線を境とする該被検査対象の一方の画像と他方の画像とを対比することに基づいて、該被検査対象の良否判定をする判定工程と
を、含むことを特徴とする外観検査方法。 The inspection object is imaged, and the quality of the inspection object is determined based on whether or not the captured image of the inspection object has a line-symmetric shape with at least one reference line as a boundary. An appearance inspection method,
A reference line setting step for setting a reference line in the image based on the image to be inspected;
A visual inspection, comprising: a determination step of determining pass / fail of the inspection object based on comparing one image of the inspection object with the reference line and the other image Method.
前記判定工程は、前記複数本の基準線毎に良否判定を行うものであることを特徴とする請求項1の外観検査方法。 The reference line setting step is to set a plurality of reference lines in the image to be inspected,
The visual inspection method according to claim 1, wherein the determining step performs a pass / fail determination for each of the plurality of reference lines.
前記基準線設定工程は、該半導体発光素子の電極パターンの画像内に前記基準線を設定することを特徴とする請求項1または請求項2の外観検査方法。 The inspection object is an electrode pattern fixed on the upper surface of the semiconductor light emitting element,
The appearance inspection method according to claim 1, wherein the reference line setting step sets the reference line in an image of an electrode pattern of the semiconductor light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323781A JP2008139088A (en) | 2006-11-30 | 2006-11-30 | Visual examination method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323781A JP2008139088A (en) | 2006-11-30 | 2006-11-30 | Visual examination method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008139088A true JP2008139088A (en) | 2008-06-19 |
Family
ID=39600724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323781A Pending JP2008139088A (en) | 2006-11-30 | 2006-11-30 | Visual examination method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008139088A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137466A (en) * | 2010-12-28 | 2012-07-19 | Renesas Electronics Corp | Failure analysis method of semiconductor device |
JP2012190380A (en) * | 2011-03-14 | 2012-10-04 | Fujitsu Ltd | Vehicle detection device and vehicle detection method, and vehicle detection program |
-
2006
- 2006-11-30 JP JP2006323781A patent/JP2008139088A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012137466A (en) * | 2010-12-28 | 2012-07-19 | Renesas Electronics Corp | Failure analysis method of semiconductor device |
JP2012190380A (en) * | 2011-03-14 | 2012-10-04 | Fujitsu Ltd | Vehicle detection device and vehicle detection method, and vehicle detection program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4102842B1 (en) | Defect detection device, defect detection method, information processing device, information processing method, and program thereof | |
US10026011B2 (en) | Mask inspection apparatus, mask evaluation method and mask evaluation system | |
US7505149B2 (en) | Apparatus for surface inspection and method and apparatus for inspecting substrate | |
TWI648534B (en) | Inspection method for back surface of epitaxial wafer, inspection device for back surface of epitaxial wafer, lift pin management method for epitaxial growth device, and manufacturing method for epitaxial wafer | |
JP2007303853A (en) | End inspection device | |
JP2008139201A (en) | Apparatus and method for detecting defect, apparatus and method for processing information, and its program | |
JP2016145887A (en) | Inspection device and method | |
JP7157580B2 (en) | Board inspection method and board inspection apparatus | |
JP2005214980A (en) | Macro inspection method for wafer and automatic wafer macro inspection device | |
JP5245212B2 (en) | Edge inspection device | |
JP2008068284A (en) | Apparatus and method for correcting defect, and method for manufacturing pattern substrate | |
US10726541B2 (en) | Inspection apparatus for detecting defects in photomasks and dies | |
JP7368141B2 (en) | Wafer appearance inspection device and method | |
JP7007993B2 (en) | Dicing tip inspection device | |
JP2008139088A (en) | Visual examination method | |
US20070053578A1 (en) | Pattern inspection apparatus and method and reticle for use therein | |
JP2009222525A (en) | Substrate inspection method and substrate inspection device | |
JP5148564B2 (en) | Appearance inspection method and appearance inspection apparatus for inspecting using the method | |
TWI686673B (en) | Inspection Method | |
JP2012154895A (en) | Defect inspection method and defect inspection device | |
JP2012204703A (en) | Wafer appearance inspection device, wafer appearance inspection method, and semiconductor device | |
TW202109025A (en) | Laser review method and laser review device | |
JP3868917B2 (en) | Three-dimensional measuring device and inspection device | |
CN114222913B (en) | Wafer appearance inspection device and method | |
JP4034325B2 (en) | Three-dimensional measuring device and inspection device |