JP2008130869A - Method for manufacturing semiconductor laser element - Google Patents

Method for manufacturing semiconductor laser element Download PDF

Info

Publication number
JP2008130869A
JP2008130869A JP2006315206A JP2006315206A JP2008130869A JP 2008130869 A JP2008130869 A JP 2008130869A JP 2006315206 A JP2006315206 A JP 2006315206A JP 2006315206 A JP2006315206 A JP 2006315206A JP 2008130869 A JP2008130869 A JP 2008130869A
Authority
JP
Japan
Prior art keywords
ridge
type
crystal growth
semiconductor laser
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006315206A
Other languages
Japanese (ja)
Inventor
Takeshi Kawamura
健 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2006315206A priority Critical patent/JP2008130869A/en
Publication of JP2008130869A publication Critical patent/JP2008130869A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor laser element where a variation of a ridge width is reduced to make a variation of an element characteristic little. <P>SOLUTION: The method for manufacturing a semiconductor laser element includes processes of laminating at least a clad layer 3, an active layer 4, and a clad layer 5 on one surface of a semiconductor substrate 1 whose one surface 1a has a predetermined crystal orientation in order, forming a mask 8 for crystal growth which is provided with an opening 8a having a predetermined width W8a on the clad layer 5, and forming a ridge 13, which is connected with the clad layer 5 and its sectional shape is to be a reverse mesa shape to the layer-laminating direction, on the opening by crystal growth. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体レーザ素子の製造方法に係り、特に、リッジを有する半導体レーザ素子の製造方法に関するものである。   The present invention relates to a method for manufacturing a semiconductor laser device, and more particularly to a method for manufacturing a semiconductor laser device having a ridge.

半導体レーザ素子の一形態として、発振光の横モード制御及び電流狭窄を目的としたリッジを有する半導体レーザ素子がある。
リッジは、通常、エッチング法により形成されて、その断面形状は基板側よりも基板とは反対側の幅が狭い台形形状を有している。
また、特に高出力タイプの半導体レーザ素子では、レーザ発振した際のキンクの発生を抑制するためにリッジの幅を狭くしたり、放熱性を向上させるために半導体結晶からなる電流ブロック層を設けないエアリッジ構造とすることが公知となっている。
上述したようなリッジを有する半導体レーザ素子の一例が特許文献1に記載されている。
特開平11−354882号公報
As one form of the semiconductor laser element, there is a semiconductor laser element having a ridge for the purpose of transverse mode control of oscillation light and current confinement.
The ridge is usually formed by an etching method, and the cross-sectional shape thereof has a trapezoidal shape in which the width on the side opposite to the substrate is narrower than the substrate side.
In particular, in a high-power type semiconductor laser device, the width of the ridge is narrowed to suppress the generation of kinks during laser oscillation, or the current blocking layer made of a semiconductor crystal is not provided to improve heat dissipation. It is known to have an air ridge structure.
An example of a semiconductor laser element having a ridge as described above is described in Patent Document 1.
Japanese Patent Laid-Open No. 11-354882

リッジの幅は、上述したようにレーザ発振した際のキンクの発生等の素子特性に影響するため、その寸法ばらつきは小さいことが望ましい。
しかしながら、リッジ、特に幅の狭いリッジをエッチング法を用いて形成する場合、エッチングばらつきの影響により、形成されたリッジの幅のばらつきが大きくなるため、その改善が望まれる。
エッチングばらつきは、エッチング液の流れ方や反応速度の不均一性等により、基板(ウエハ)面内でエッチング量がばらつくことに起因する。
Since the width of the ridge affects element characteristics such as the occurrence of kinks when laser oscillation is performed as described above, it is desirable that the dimensional variation is small.
However, when a ridge, particularly a narrow ridge, is formed using an etching method, the variation in the width of the formed ridge becomes large due to the influence of the etching variation, so that improvement is desired.
Etching variation is caused by variations in the etching amount in the substrate (wafer) plane due to the flow of the etching solution and the non-uniformity of the reaction rate.

また、リッジを形成する際のエッチングは、通常、ウエハ状態で行うが、ウエハ面内でのエッチングばらつきにより、リッジの高さのばらつきが大きくなるため、素子特性のばらつきが大きくなる場合がある。
リッジの高さのばらつきを低減するため、形成されるリッジと活性層との間にエッチングストップ層を設ける手段が公知となっている。
しかしながら、エッチングストップ層は、通常、活性層で発振した発振光の一部を吸収してしまうため、作製した半導体レーザ素子の動作電流の増大の原因となる。
Etching at the time of forming the ridge is normally performed in a wafer state. However, variation in the height of the ridge is increased due to variation in etching within the wafer surface, and thus variation in element characteristics may be increased.
In order to reduce the variation in the height of the ridge, means for providing an etching stop layer between the formed ridge and the active layer is known.
However, since the etching stop layer usually absorbs part of the oscillation light oscillated in the active layer, it causes an increase in the operating current of the manufactured semiconductor laser device.

また、リッジを絶縁膜で被覆し、この絶縁膜にリッジが露出するように開口部を形成し、この開口部を介してリッジと接続する電極を形成することにより、リッジと電極とが電気的に接続されたエアリッジ構造を得るが、特にリッジの幅が狭い場合、リッジと電極との接続面積が小さくなったり、開口部の寸法ばらつきによりこの接続面積のばらつきが大きくなるため、作製した半導体レーザ素子の素子抵抗値が大きくなったり、素子抵抗値のばらつきが大きくなる。   Further, the ridge is covered with an insulating film, an opening is formed in the insulating film so that the ridge is exposed, and an electrode connected to the ridge is formed through the opening, whereby the ridge and the electrode are electrically connected. However, when the width of the ridge is narrow, the connection area between the ridge and the electrode is reduced, or the variation in the connection area is increased due to variations in the size of the opening. The element resistance value of the element increases, and the variation of the element resistance value increases.

そこで、本発明が解決しようとする課題は、エッチングストップ層を設けることなくリッジの幅のばらつきを低減して、作製した半導体レーザ素子の素子特性のばらつきを低減可能とする、半導体レーザ素子の製造方法を提供することにある。   Accordingly, the problem to be solved by the present invention is to manufacture a semiconductor laser device that can reduce variations in the width of the ridge without providing an etching stop layer, thereby reducing variations in device characteristics of the manufactured semiconductor laser device. To provide a method.

上記の課題を解決するために、本願各発明は次の手段を有する。
1)半導体レーザ素子の製造方法であって、一面(1a)が所定の結晶方位を有する第1導電型の半導体基板(1)の前記一面上に、少なくとも、第1導電型のクラッド層(3)、活性層(4)、及び第2導電型のクラッド層(5)を順次積層成膜する第1の結晶成長工程と、前記第1の結晶成長工程後に、前記第2導電型のクラッド層上に、所定の幅(W8a)を有する第1の開口部(8a)を備えた結晶成長用マスク(8)を形成するマスク形成工程と、前記マスク形成工程後に、前記第1の開口部上に、前記第2導電型のクラッド層と接続し、断面形状が積層方向に対して逆メサ形状となる第2導電型のリッジ(13)を結晶成長により形成する第2の結晶成長工程と、を有する半導体レーザ素子(20)の製造方法である。
2)前記第2の結晶成長工程後に、前記リッジを覆うと共に前記リッジ上に前記リッジが露出する第2の開口部(15a)を備えた絶縁膜(15)を形成する絶縁膜形成工程と、前記絶縁膜形成工程後に、前記第2の開口部上に、前記リッジと接続する第1の電極(17)を形成し、前記半導体基板の積層方向とは反対側の面(1b)に第2の電極(18)を形成する電極形成工程と、を有する請求項1記載の半導体レーザ素子の製造方法である。
In order to solve the above problems, each invention of the present application has the following means.
1) A method of manufacturing a semiconductor laser device, wherein at least a first conductivity type cladding layer (3) is formed on the one surface of a first conductivity type semiconductor substrate (1) having one surface (1a) having a predetermined crystal orientation. ), An active layer (4), and a second conductivity type clad layer (5), and a second crystal layer of the second conductivity type after the first crystal growth step. A mask forming step of forming a crystal growth mask (8) having a first opening (8a) having a predetermined width (W8a) on the first opening, after the mask forming step; A second crystal growth step of forming a second conductivity type ridge (13) connected to the second conductivity type clad layer and having a cross-sectional shape of a reverse mesa shape with respect to the stacking direction by crystal growth; A method for producing a semiconductor laser device (20) having
2) an insulating film forming step of forming an insulating film (15) having a second opening (15a) covering the ridge and exposing the ridge on the ridge after the second crystal growth step; After the insulating film forming step, a first electrode (17) connected to the ridge is formed on the second opening, and a second surface (1b) opposite to the stacking direction of the semiconductor substrate is formed. The method of manufacturing a semiconductor laser device according to claim 1, further comprising: an electrode forming step of forming the electrode (18).

本発明によれば、作製した半導体レーザ素子の素子特性のばらつきを低減し、歩留まりの向上を可能とするという効果を奏する。   According to the present invention, it is possible to reduce the variation in device characteristics of the manufactured semiconductor laser device and to improve the yield.

本発明の実施の形態を、好ましい実施例により図1〜図5を用いて説明する。
図1〜図5は、本発明の半導体レーザ素子の製造方法の実施例における第1工程〜第5工程をそれぞれ説明するための模式的断面図である。
The preferred embodiments of the present invention will be described with reference to FIGS.
FIGS. 1-5 is typical sectional drawing for demonstrating each of the 1st process-5th process in the Example of the manufacturing method of the semiconductor laser element of this invention.

<実施例>
以下に、本発明の半導体レーザ素子の製造方法の実施例を第1工程〜第5工程として図1〜図5を用いて説明する。
<Example>
Embodiments of the method for manufacturing a semiconductor laser device according to the present invention will be described below as first to fifth steps with reference to FIGS.

(第1工程)[図1参照]
まず、(100)面から[011]軸方向に12°傾斜した表面1aを有し、GaAs(ガリウム砒素)からなるn型オフ基板1を用い、1回目の結晶成長として、n型オフ基板1の表面1a上に、GaInP(ガリウムインジウムリン)からなるn型バッファ層2、AlGaInP(アルミニウムガリウムインジウムリン)からなるn型クラッド層3、GaInPからなる歪多重量子井戸型の活性層4、AlGaInPからなる第1のp型クラッド層5を順次成膜する。
ここで、n型を第1導電型、p型を第2導電型とそれぞれ称する場合がある。
また、後述する第2工程以降の工程についても、n型を第1導電型、p型を第2導電型とそれぞれ称する場合がある。
(First step) [See FIG. 1]
First, using a n-type off substrate 1 made of GaAs (gallium arsenide) having a surface 1a inclined by 12 ° in the [011] axis direction from the (100) plane, the n-type off substrate 1 is used as the first crystal growth. N-type buffer layer 2 made of GaInP (gallium indium phosphide), n-type cladding layer 3 made of AlGaInP (aluminum gallium indium phosphide), strained multiple quantum well active layer 4 made of GaInP, and AlGaInP. The first p-type cladding layer 5 is sequentially formed.
Here, the n-type may be referred to as a first conductivity type, and the p-type may be referred to as a second conductivity type.
In the second and subsequent steps to be described later, the n-type may be referred to as a first conductivity type and the p-type may be referred to as a second conductivity type.

実施例では、1回目の結晶成長方法としてMOCVD(Metal-Organic Chemical Vapor Deposition)法を用い、結晶成長する際の基板温度を640℃とした。
また、実施例では、1回目の結晶成長の際の原料ガスとして、トリメチルガリウム、トリメチルインジウム、トリメチルアルミニウム、及びフォスフィンを用い、結晶成長時の圧力を約9000Paとした。
In the example, MOCVD (Metal-Organic Chemical Vapor Deposition) method was used as the first crystal growth method, and the substrate temperature during crystal growth was set to 640 ° C.
In the examples, trimethylgallium, trimethylindium, trimethylaluminum, and phosphine were used as source gases for the first crystal growth, and the pressure during crystal growth was about 9000 Pa.

(第2工程)[図2参照]
第1のp型クラッド層5の表面5a上に、SiO(酸化シリコン)層7をスパッタ法により形成する。
次に、このSiO層7を、フォトリソ法を用いて、下層の第1のp型クラッド層5が露出するようにエッチングすることによって、このエッチングされた部分が所定の幅8aを有する開口部8aとなるマスク8を形成する。
このマスク8は、後述する2回目の結晶成長を行う際の結晶成長用マスクとなる。
(Second step) [See FIG. 2]
A SiO 2 (silicon oxide) layer 7 is formed on the surface 5a of the first p-type cladding layer 5 by sputtering.
Next, the SiO 2 layer 7 is etched using a photolithographic method so that the first p-type cladding layer 5 underneath is exposed, so that the etched portion has an opening having a predetermined width 8a. A mask 8 to be 8a is formed.
This mask 8 serves as a crystal growth mask for the second crystal growth described later.

(第3工程)[図3参照]
2回目の結晶成長として、第2工程によって露出した第1のp型クラッド層5の表面5a上に、AlGaInPからなる第2のp型クラッド層10、GaInPからなるp型中間層11、GaAsからなるp型キャップ層12を順次成膜して、断面形状がn型オフ基板1側の幅よりもn型オフ基板1とは反対側の幅が広い逆メサ形状のp型リッジ13を形成する。
(Third step) [See FIG. 3]
As the second crystal growth, on the surface 5a of the first p-type cladding layer 5 exposed in the second step, the second p-type cladding layer 10 made of AlGaInP, the p-type intermediate layer 11 made of GaInP, and GaAs The p-type cap layer 12 is sequentially formed to form a p-type ridge 13 having a reverse mesa shape in which the cross-sectional shape is wider on the side opposite to the n-type off substrate 1 than on the n-type off substrate 1 side. .

実施例では、2回目の結晶成長方法としてMOCVD法を用い、結晶成長する際の基板温度を640℃とした。
また、実施例では、2回目の結晶成長の際の原料ガスとして、トリメチルガリウム、トリメチルインジウム、トリメチルアルミニウム、及びフォスフィンを用い、結晶成長時の圧力を約9000Paとした。
In the example, the MOCVD method was used as the second crystal growth method, and the substrate temperature during crystal growth was 640 ° C.
In the examples, trimethylgallium, trimethylindium, trimethylaluminum, and phosphine were used as source gases for the second crystal growth, and the pressure during crystal growth was about 9000 Pa.

2回目の結晶成長において、第2のp型クラッド層10,p型中間層11,及びp型キャップ層12は、SiO層7上には結晶成長せずに露出した第1のp型クラッド層5の表面5a上のみに結晶成長する。
また、第2のp型クラッド層10は、その断面形状が、下層である第1のp型クラッド層5の結晶方位に準じて、換言すればn型オフ基板1の表面1aの結晶方位に準じて、結晶成長の初期段階ではn型オフ基板1側の幅よりもn型オフ基板1とは反対側の幅が広い逆メサ形状になるように結晶成長し、それ以降は第1のp型クラッド層5の表面に直交する方向に延在するように結晶成長する。
そして、p型中間層11及びp型キャップ層12は、この第2のp型クラッド層10上に成膜するため、形成されたp型リッジ13の断面形状はn型オフ基板1側の幅よりもn型オフ基板1とは反対側の幅が広い逆メサ形状となる。
In the second crystal growth, the second p-type cladding layer 10, the p-type intermediate layer 11, and the p-type cap layer 12 are exposed on the SiO 2 layer 7 without crystal growth. Crystals grow only on the surface 5 a of the layer 5.
The second p-type cladding layer 10 has a cross-sectional shape that conforms to the crystal orientation of the first p-type cladding layer 5 that is the lower layer, in other words, the crystal orientation of the surface 1a of the n-type off-substrate 1. Accordingly, in the initial stage of crystal growth, crystal growth is performed so that the width on the side opposite to the n-type off substrate 1 is wider than the width on the n-type off substrate 1 side, and thereafter the first p is formed. Crystal growth is performed so as to extend in a direction orthogonal to the surface of the mold cladding layer 5.
Since the p-type intermediate layer 11 and the p-type cap layer 12 are formed on the second p-type cladding layer 10, the cross-sectional shape of the formed p-type ridge 13 is the width on the n-type off substrate 1 side. In other words, the inverted mesa shape is wider on the side opposite to the n-type off substrate 1.

(第4工程)[図4参照]
SiO層7を除去した後、第1のp型クラッド層5の表面5a上に、p型リッジ13を覆うように、SiOやSiN(窒化シリコン)等からなる絶縁膜15をスパッタ法や真空蒸着法等の周知の成膜方法を用いて成膜する。
その後、p型リッジ13上の所定範囲における絶縁膜15を除去することによって、p型リッジ13が露出してなる開口部15aを形成する。
(4th process) [Refer FIG. 4]
After removing the SiO 2 layer 7, an insulating film 15 made of SiO 2 , SiN (silicon nitride) or the like is formed on the surface 5 a of the first p-type cladding layer 5 so as to cover the p-type ridge 13 by sputtering or the like. The film is formed using a known film formation method such as a vacuum evaporation method.
Thereafter, the insulating film 15 in a predetermined range on the p-type ridge 13 is removed, thereby forming an opening 15a in which the p-type ridge 13 is exposed.

(第5工程)[図5参照]
絶縁膜15上に、開口部15aを介してp型リッジ13と電気的に接続するp側電極17を成膜し、n型オフ基板1の結晶成長方向とは反対側の面(裏面という場合がある)1bにn側電極18を成膜する。
p側電極17及びn側電極18は、スパッタ法や真空蒸着法等の周知の成膜方法を用いて成膜することができる。
(Fifth step) [Refer to FIG. 5]
A p-side electrode 17 that is electrically connected to the p-type ridge 13 through the opening 15a is formed on the insulating film 15, and a surface opposite to the crystal growth direction of the n-type off substrate 1 (in the case of a back surface). The n-side electrode 18 is formed on 1b.
The p-side electrode 17 and the n-side electrode 18 can be formed using a well-known film formation method such as sputtering or vacuum deposition.

上述した第1工程〜第5工程によって、断面形状が基板側よりも基板とは反対側の幅が広い逆メサ形状のリッジを有するエアリッジ構造の半導体レーザ素子20を得る。   Through the first to fifth steps described above, the semiconductor laser device 20 having an air ridge structure having an inverted mesa ridge having a cross-sectional shape wider than the substrate side on the side opposite to the substrate is obtained.

本発明の半導体レーザ素子の製造方法によれば、エッチングによってリッジを形成する従来の方法に比べて、2回目の結晶成長用のマスク8(図2参照)となるSiO層7の厚さを、第2のp型クラッド層10とp型中間層11とキャップ層12との総厚よりも薄くすることができる。
そのため、このSiO層7を高いエッチング精度でエッチングすることができるので、形成されたマスク8の開口部8aは、高い寸法精度の幅W8aで形成される。
そして、この開口部8aにp型リッジ13を形成する際に、p型リッジ13の幅W13及びそのばらつき、即ちp型リッジ13における第1のp型クラッド層5と接続する部分の幅W13及びそのばらつきは、SiO層7の開口部8aの幅W8a及びそのばらつきによって決定されるので、p型リッジ13の幅W13の寸法精度を高くすることができる。
また、半導体レーザ素子をレーザ発振させた際のキンクの発生を抑制するためには、p型リッジ13の幅、特に第1のp型クラッド層5と接続する部分の幅W13の寸法及び寸法精度が重要である。
従って、本発明の半導体レーザ素子の製造方法によれば、エッチングストップ層を形成することなく、リッジの幅を高い寸法精度で形成することができるので、半導体レーザ素子をレーザ発振させた際に、キンクレベルのばらつきを抑制することができる。
According to the method for manufacturing a semiconductor laser device of the present invention, the thickness of the SiO 2 layer 7 that becomes the mask 8 (see FIG. 2) for the second crystal growth is reduced as compared with the conventional method of forming a ridge by etching. The total thickness of the second p-type cladding layer 10, the p-type intermediate layer 11, and the cap layer 12 can be made thinner.
Therefore, since this SiO 2 layer 7 can be etched with high etching accuracy, the opening 8a of the formed mask 8 is formed with a width W8a with high dimensional accuracy.
When the p-type ridge 13 is formed in the opening 8a, the width W13 of the p-type ridge 13 and its variation, that is, the width W13 of the portion connected to the first p-type cladding layer 5 in the p-type ridge 13 and Since the variation is determined by the width W8a of the opening 8a of the SiO 2 layer 7 and the variation, the dimensional accuracy of the width W13 of the p-type ridge 13 can be increased.
Further, in order to suppress the occurrence of kinks when the semiconductor laser element is oscillated, the width and the dimensional accuracy of the width of the p-type ridge 13, particularly the width W 13 of the portion connected to the first p-type cladding layer 5. is important.
Therefore, according to the method for manufacturing a semiconductor laser device of the present invention, the width of the ridge can be formed with high dimensional accuracy without forming an etching stop layer. Variation in kink level can be suppressed.

また、本発明の半導体レーザ素子の製造方法によれば、リッジを、その断面形状が基板側の幅よりも基板とは反対側の幅が広い逆メサ形状とすることができるので、幅が広い側のリッジ表面に広い開口部を形成することができる。
従って、リッジと電極との接続面積が広くなるため、リッジと電極との接続抵抗を低減させることができるので、リッジの幅が狭い場合においても、作製した半導体レーザ素子の素子抵抗値や素子抵抗値のばらつきを従来よりも小さくすることができる。
Further, according to the method for manufacturing a semiconductor laser device of the present invention, the ridge can be formed in an inverted mesa shape in which the cross-sectional shape is wider on the side opposite to the substrate than the width on the substrate side. A wide opening can be formed on the side ridge surface.
Accordingly, since the connection area between the ridge and the electrode is widened, the connection resistance between the ridge and the electrode can be reduced. Therefore, even when the width of the ridge is narrow, the element resistance value and element resistance of the manufactured semiconductor laser device are reduced. The variation in value can be made smaller than before.

本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。   The embodiment of the present invention is not limited to the configuration and procedure described above, and it goes without saying that modifications may be made without departing from the scope of the present invention.

例えば、実施例では、(100)面から[011]軸方向に12°傾斜した表面1aを有するn型オフ基板1を用いたが、これに限定されるものではなく、形成されるp型リッジ13の断面形状が基板側の幅よりも基板とは反対側の幅が広い逆メサ形状となればn型オフ基板1の表面1aを任意の結晶方位を有する面とすることができる。
例えば、n型オフ基板1の表面1aを、上述の配向面に他に、15°傾斜した面としてもよい。
For example, in the embodiment, the n-type off-substrate 1 having the surface 1a inclined by 12 ° in the [011] axial direction from the (100) plane is used, but the present invention is not limited to this, and the p-type ridge to be formed If the cross-sectional shape of 13 is an inverted mesa shape in which the width on the side opposite to the substrate is wider than the width on the substrate side, the surface 1a of the n-type off substrate 1 can be a surface having an arbitrary crystal orientation.
For example, the surface 1a of the n-type off substrate 1 may be a surface inclined by 15 ° in addition to the above-described orientation plane.

また、実施例では、2回目の結晶成長を行う際の結晶成長用マスクとなるマスク8を形成するためにSiO層7を用いたが、これに限定されるものではなく、SiO層7の代わりにSiN(窒化シリコン)層を形成してこれをマスク8に用いてもよい。 Further, in the embodiment uses an SiO 2 layer 7 in order to form a mask 8 made of a crystal growth mask when performing a second crystal growth is not limited to this, the SiO 2 layer 7 Instead of this, a SiN (silicon nitride) layer may be formed and used as the mask 8.

また、実施例では、第1導電型をn型、第2導電型をp型としたが、これに限定されるものではなく、第1導電型をp型、第2導電型をn型としてもよい。   In the embodiment, the first conductivity type is n-type and the second conductivity type is p-type. However, the present invention is not limited to this, and the first conductivity type is p-type and the second conductivity type is n-type. Also good.

本発明の半導体レーザ素子の製造方法の実施例における第1工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 1st process in the Example of the manufacturing method of the semiconductor laser element of this invention. 本発明の半導体レーザ素子の製造方法の実施例における第2工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 2nd process in the Example of the manufacturing method of the semiconductor laser element of this invention. 本発明の半導体レーザ素子の製造方法の実施例における第3工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 3rd process in the Example of the manufacturing method of the semiconductor laser element of this invention. 本発明の半導体レーザ素子の製造方法の実施例における第4工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 4th process in the Example of the manufacturing method of the semiconductor laser element of this invention. 本発明の半導体レーザ素子の製造方法の実施例における第5工程を説明するための模式的断面図である。It is typical sectional drawing for demonstrating the 5th process in the Example of the manufacturing method of the semiconductor laser element of this invention.

符号の説明Explanation of symbols

1 n型オフ基板、 1a,5a 表面、 1b 面(裏面)、 2 n型バッファ層、 3 n型クラッド層、 4 活性層、 5 第1のp型クラッド層、 7 SiO層、 8 マスク、 8a,15a 開口部、 10 第2のp型クラッド層、 11 p型中間層、 12 p型キャップ層、 13 p型リッジ、 15 絶縁膜、 17 p側電極、 18 n側電極、 20 半導体レーザ素子、 W8a,W13 幅 1 n-type off substrate, 1a, 5a surface, 1b surface (back surface), 2 n-type buffer layer, 3 n-type cladding layer, 4 active layer, 5 first p-type cladding layer, 7 SiO 2 layer, 8 mask, 8a, 15a opening, 10 second p-type cladding layer, 11 p-type intermediate layer, 12 p-type cap layer, 13 p-type ridge, 15 insulating film, 17 p-side electrode, 18 n-side electrode, 20 semiconductor laser device , W8a, W13 width

Claims (2)

半導体レーザ素子の製造方法であって、
一面が所定の結晶方位を有する第1導電型の半導体基板の前記一面上に、少なくとも、第1導電型のクラッド層、活性層、及び第2導電型のクラッド層を順次積層成膜する第1の結晶成長工程と、
前記第1の結晶成長工程後に、前記第2導電型のクラッド層上に、所定の幅を有する第1の開口部を備えた結晶成長用マスクを形成するマスク形成工程と、
前記マスク形成工程後に、前記第1の開口部上に、前記第2導電型のクラッド層と接続し、断面形状が積層方向に対して逆メサ形状となる第2導電型のリッジを結晶成長により形成する第2の結晶成長工程と、
を有する半導体レーザ素子の製造方法。
A method for manufacturing a semiconductor laser device, comprising:
A first conductive type cladding layer, an active layer, and a second conductive type cladding layer are sequentially stacked on the one surface of the first conductivity type semiconductor substrate having one surface having a predetermined crystal orientation. Crystal growth process of
A mask formation step of forming a crystal growth mask having a first opening having a predetermined width on the second conductivity type cladding layer after the first crystal growth step;
After the mask formation step, a second conductivity type ridge that is connected to the second conductivity type cladding layer on the first opening and has a cross-sectional shape that is a reverse mesa shape with respect to the stacking direction is obtained by crystal growth. A second crystal growth step to be formed;
A method for manufacturing a semiconductor laser device having
前記第2の結晶成長工程後に、前記リッジを覆うと共に前記リッジ上に前記リッジが露出する第2の開口部を備えた絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程後に、前記第2の開口部上に、前記リッジと接続する第1の電極を形成し、前記半導体基板の積層方向とは反対側の面に第2の電極を形成する電極形成工程と、
を有する請求項1記載の半導体レーザ素子の製造方法。
An insulating film forming step of forming an insulating film having a second opening that covers the ridge and exposes the ridge on the ridge after the second crystal growth step;
After the insulating film forming step, the first electrode connected to the ridge is formed on the second opening, and the second electrode is formed on the surface opposite to the stacking direction of the semiconductor substrate. Forming process;
The method of manufacturing a semiconductor laser device according to claim 1, wherein:
JP2006315206A 2006-11-22 2006-11-22 Method for manufacturing semiconductor laser element Pending JP2008130869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006315206A JP2008130869A (en) 2006-11-22 2006-11-22 Method for manufacturing semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315206A JP2008130869A (en) 2006-11-22 2006-11-22 Method for manufacturing semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2008130869A true JP2008130869A (en) 2008-06-05

Family

ID=39556392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315206A Pending JP2008130869A (en) 2006-11-22 2006-11-22 Method for manufacturing semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2008130869A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906640A (en) * 2019-06-11 2022-01-07 三菱电机株式会社 Semiconductor optical integrated device and method for manufacturing semiconductor optical integrated device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906640A (en) * 2019-06-11 2022-01-07 三菱电机株式会社 Semiconductor optical integrated device and method for manufacturing semiconductor optical integrated device
CN113906640B (en) * 2019-06-11 2023-10-10 三菱电机株式会社 Semiconductor optical integrated element and method for manufacturing semiconductor optical integrated element

Similar Documents

Publication Publication Date Title
JP3957359B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
US7456039B1 (en) Method for manufacturing semiconductor optical device
JP2002335048A (en) Nitride semiconductor laser element and its manufacturing method
JP2003063897A (en) Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device
JP2000307184A (en) Manufacture of semiconductor element
JP2005064328A (en) Semiconductor laser, and manufacturing method thereof
JP4015865B2 (en) Manufacturing method of semiconductor device
US5970080A (en) Gallium nitride compound semiconductor light emitting element and method for fabricating the same
JP2000164987A (en) Semiconductor light emitting element and manufacture thereof
JP2007184644A (en) Semiconductor device and method of manufacturing same
JP2008130869A (en) Method for manufacturing semiconductor laser element
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JPH11340570A (en) Photoelectric conversion element and its manufacture
US9001859B2 (en) Ridge semiconductor laser and method for manufacturing a ridge semiconductor laser
JP2003081697A (en) Nitride-based iii-v compound semiconductor substrate, production method of the same, production method of semiconductor light-emitting element and production method of semiconductor device
JP4799582B2 (en) Manufacturing method of semiconductor device
JP2005038873A (en) Nitride compound semiconductor device and method of manufacturing the same
JPH11274641A (en) Semiconductor element and manufacture thereof
JP2001144374A (en) Semiconductor laser
JP2006147906A5 (en)
JP2006147906A (en) Manufacturing method of ridge waveguide-type semiconductor laser element
JP2006253220A (en) Epitaxial wafer for light emitting element
JP2010141229A (en) Method for manufacturing semiconductor laser
JP2006032623A (en) Method for manufacturing semiconductor laser element
JP2008028093A (en) Semiconductor laser device and its manufacturing method