JP2006147906A5

JP2006147906A5 -

Info

Publication number: JP2006147906A5
Application number: JP2004337159A
Authority: JP
Filing date: 2004-11-22
Publication date: 2007-09-27

Description

Manufacturing method of ridge waveguide type semiconductor laser device

本発明は、リッジ導波路型半導体レ−ザ素子の製造方法に関するものである。 The present invention relates to a method for manufacturing a ridge waveguide type semiconductor laser device.

リッジ導波路型半導体レ−ザ素子は、その製造工程において活性層を大気中に露出させることがないため、特に酸化に対してレ−ザ特性が劣化しやすいＧａＡｓ系レ−ザ素子に対しては信頼性の点で優れた構造である（例えば、特許文献１参照。）。 The ridge waveguide semiconductor laser element does not expose the active layer to the atmosphere in the manufacturing process, and therefore, particularly for a GaAs laser element whose laser characteristics are likely to deteriorate due to oxidation. Is a structure excellent in reliability (for example, see Patent Document 1).

図４は、従来例のリッジ導波路型半導体レ−ザ素子を示す断面構成図である。
従来例のリッジ導波路型半導体レ−ザ素子１は、以下に示す構造をしている。
ｎ−ＧａＡｓからなる基板２上には、ｎ−Ａｌ０．５Ｇａ０．５Ａｓからなるｎ型クラッド層３、活性層４、ｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第１クラッド層５、ｐ−Ａｌ０．７Ｇａ０．３Ａｓからなるエッチングストップ層６が順次積層されている。
エッチングストップ層６上には、ｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０１、１０２により挟まれたｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第２クラッド層７とｐ−ＧａＡｓからなるキャップ層８とが積層されたリッジストライプ構造９が形成されている。 FIG. 4 is a cross-sectional configuration diagram showing a conventional ridge waveguide type semiconductor laser device.
The conventional ridge waveguide semiconductor laser device 1 has the following structure.
On the substrate 2 made of n-GaAs, an n-type cladding layer 3 made of n-Al0.5Ga0.5As, an active layer 4, a p-type first cladding layer 5 made of p-Al0.5Ga0.5As, and p-Al0 Etching stop layers 6 made of .7Ga0.3As are sequentially stacked.
On the etching stop layer 6, a p-type second cladding layer 7 made of p-Al0.5Ga0.5As and a cap made of p-GaAs sandwiched between current confinement layers 101, 102 made of n-Al0.6Ga0.4As. A ridge stripe structure 9 in which the layer 8 is laminated is formed.

更に、このリッジストライプ構造９及び電流狭窄層１０１、１０２の上部には、ｐ−ＧａＡｓからなるコンタクト層１１が形成されており、このコンタクト層１１上にｐ型オ−ミック電極１２が形成されている。
なお、これら積層方向と反対側の基板２の面上には、ｎ型オ−ミック電極１３が形成されている。
これらｐ型オ−ミック電極１２及びｎ型オ−ミック電極１３側からそれぞれ正孔、電子を注入して電流を流し、それが発振しきい値以上になるとレ−ザ発振が生じ、活性層４からレ−ザ光が放出される。 Further, a contact layer 11 made of p-GaAs is formed on the ridge stripe structure 9 and the current confinement layers 101 and 102, and a p-type ohmic electrode 12 is formed on the contact layer 11. Yes.
An n-type ohmic electrode 13 is formed on the surface of the substrate 2 opposite to the stacking direction.
Holes and electrons are injected from the p-type ohmic electrode 12 and the n-type ohmic electrode 13 side, respectively, and a current flows. When the current exceeds the oscillation threshold value, laser oscillation occurs, and the active layer 4 Laser light is emitted from.

次に、従来例のリッジ導波路型半導体レ−ザ素子１の製造方法について説明する。
図５は、従来例のリッジ導波路型半導体レ−ザ素子の製造工程図である。
（第１工程）
まず、例えばＭＯＣＶＤ（ＭｅｔａｌＯｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｎ）法により、ｎ−ＧａＡｓからなる基板２上に、厚さ１．５μｍのｎ−Ａｌ０．５Ｇａ０．５Ａｓからなるｎ型クラッド層３、厚さ０．０７μｍのＡｌ０．１３Ｇａ０．８７Ａｓからなる活性層４、厚さ０．３μｍのｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第１クラッド層５、厚さ０．０３μｍのｐ−Ａｌ０．７Ｇａ０．３Ａｓからなるエッチングストップ層６、厚さ０．７μｍのｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第２クラッド層７、厚さ０．３μｍのｐ−ＧａＡｓからなるキャップ層８を順次積層する（図５の（Ａ））。 Next, a manufacturing method of the conventional ridge waveguide type semiconductor laser device 1 will be described.
FIG. 5 is a manufacturing process diagram of a conventional ridge waveguide type semiconductor laser device.
(First step)
First, an n-type cladding layer 3 made of n-Al0.5Ga0.5As having a thickness of 1.5 μm and a thickness of 0.07 μm are formed on the substrate 2 made of n-GaAs by, for example, MOCVD (Metal Organic Chemical Vapor Deposition). Active layer 4 made of Al0.13Ga0.87As, p-type first cladding layer 5 made of p-Al0.5Ga0.5As having a thickness of 0.3 μm, and p-Al0.7Ga0.3As having a thickness of 0.03 μm. An etching stop layer 6, a p-type second cladding layer 7 made of p-Al0.5Ga0.5As having a thickness of 0.7 μm, and a cap layer 8 made of p-GaAs having a thickness of 0.3 μm are sequentially stacked (see FIG. 5). (A)).

（第２工程）
次に、このｐ−ＧａＡｓからなるキャップ層８上に、例えばスパッタ法によりＳｉＯ_２絶縁膜を形成後、この絶縁膜上に図示しないフォトレジストを塗布し、フォトリソグラフィ法及びドライエッチング法により、ＳｉＯ_２からなるストライプマスク１４を形成する（図５の（Ｂ））。 (Second step)
Next, an SiO ₂ insulating film is formed on the cap layer 8 made of p-GaAs, for example, by sputtering, and then a photoresist (not shown) is applied on the insulating film, and the SiO ₂ insulating film is applied by photolithography and dry etching. _A stripe mask 14 made of ₂ is formed (FIG. 5B).

（第３工程）
次に、ｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第２クラッド層７及びｐ−ＧａＡｓからなるキャップ層８を、酒石酸により、ｐ−Ａｌ０．７Ｇａ０．３Ａｓからなるエッチングストップ層６までエッチングして、ＳｉＯ_２からなるストライプマスク１４以外の領域を除去し、リッジストライプ構造９を形成する（図５の（Ｃ））。
ここで、ｐ−Ａｌ０．７Ｇａ０．３Ａｓからなるエッチングストップ層６に対する酒石酸のエッチングレ−トは、ｐ−Ａｌ０．５Ｇａ０．５Ａｓからなるｐ型第２クラッド層７よりも２桁程度小さいので、制御性良く選択的にエッチングストップ層６でエッチングを停止することができる。 (Third step)
Next, the p-type second cladding layer 7 made of p-Al0.5Ga0.5As and the cap layer 8 made of p-GaAs are etched with tartaric acid to the etching stop layer 6 made of p-Al0.7Ga0.3As. The regions other than the stripe mask 14 made of SiO ₂ are removed to form the ridge stripe structure 9 ((C) in FIG. 5).
Here, the etching rate of tartaric acid for the etching stop layer 6 made of p-Al0.7Ga0.3As is about two orders of magnitude smaller than that of the p-type second cladding layer 7 made of p-Al0.5Ga0.5As. Etching can be stopped at the etching stop layer 6 selectively with good performance.

（第４工程）
次に、例えばＭＯＣＶＤ法により第２回目の成長を行い、露出しているエッチングストップ層６上及びリッジストライプ構造９の両側面にｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０１、１０２を積層する（図５の（Ｄ））。
このとき、ｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０１、１０２を厚く形成すると、選択成長されずにストライプマスク１４上にｎ−Ａｌ０．６Ｇａ０．４Ａｓのポリ結晶が付着するため、ストライプマスク１４上に成長が行われない程度の厚さ（０．３μｍ）までの電流狭窄層１０１、１０２を成長させる。 (4th process)
Next, second growth is performed by, for example, MOCVD, and current confinement layers 101 and 102 made of n-Al0.6Ga0.4As are stacked on the exposed etching stop layer 6 and on both sides of the ridge stripe structure 9. (D in FIG. 5).
At this time, if the current confinement layers 101 and 102 made of n-Al0.6Ga0.4As are formed thick, the n-Al0.6Ga0.4As polycrystal is deposited on the stripe mask 14 without being selectively grown. The current confinement layers 101 and 102 are grown up to a thickness (0.3 μm) on which no growth is performed.

（第５工程）
次に、エッチングによりＳｉＯ_２からなるストライプマスク１４を除去して、キャップ層８を露出させる。次いで、例えばＭＯＣＶＤ法により、第３回目の成長を行い、電流狭窄層１０１、１０２及びキャップ層８上にｐ−ＧａＡｓからなるコンタクト層１１を形成する（図５の（Ｅ））。次いで、コンタクト層１１上にｐ型オ−ミック電極１２を形成すると共に、基板２の上記した積層方向と反対側の面上に、ｎ型オ−ミック電極１３を形成して、図４に示したリッジ導波路型半導体レ−ザ素子１を得る。
特開平１１−４６０３７号公報 (5th process)
Next, the stripe mask 14 made of SiO ₂ is removed by etching, and the cap layer 8 is exposed. Next, a third growth is performed by, eg, MOCVD, and a contact layer 11 made of p-GaAs is formed on the current confinement layers 101 and 102 and the cap layer 8 ((E) of FIG. 5) . Next, a p-type ohmic electrode 12 is formed on the contact layer 11 and an n-type ohmic electrode 13 is formed on the surface of the substrate 2 opposite to the above-described lamination direction, as shown in FIG. ridge waveguide type semiconductor laser was - Ru give laser device 1.
Japanese Patent Laid-Open No. 11-46037

ところで、上記電流狭窄層１０１、１０２は、その膜厚が厚ければ厚い程、活性層４からコンタクト層１１までの距離が長くなるため、光吸収損失を低減でき、また閾値電流や動作電流を低減できて好ましい。
しかしながら、図５の（Ｄ）を参照して先に説明したように、この電流狭窄層１０１、１０２の厚さを０．３μｍ以上の厚さまで成長させようとすると、ストライプマスク１４上にｎ−Ａｌ０．６Ｇａ０．４Ａｓのポリ結晶が付着形成されてしまう。このＳｉＯ_２からなるストライプマスク１４上のポリ結晶（導電性が低い）は、除去するのが困難であり、従って、また、絶縁性のストライプマスク１４を除去出来ない。このため、コンタクト層１１を形成しても、ポリ結晶及びストライプマスク１４に遮断されて、コンタクト層１１はリッジストライプ構造９と有効なコンタクトをとることができない。そのため、この電流狭窄層１０１、１０２の厚さを、０．３μmよりも厚い値に設定することが出来ないといった問題があった。 By the way, as the current confinement layers 101 and 102 are thicker, the distance from the active layer 4 to the contact layer 11 becomes longer, so that the light absorption loss can be reduced, and the threshold current and the operating current can be reduced. It can be reduced and is preferable.
However, as described above with reference to FIG. 5D, if it is attempted to grow the current confinement layers 101 and 102 to a thickness of 0.3 μm or more, n− on the stripe mask 14. Al0.6Ga0.4As polycrystals are deposited. The polycrystal (low conductivity) on the stripe mask 14 made of SiO ₂ is difficult to remove, and therefore the insulating stripe mask 14 cannot be removed. For this reason, even if the contact layer 11 is formed, the contact layer 11 is blocked by the polycrystal and the stripe mask 14, and the contact layer 11 cannot make an effective contact with the ridge stripe structure 9. Therefore, there is a problem that the thickness of the current confinement layers 101 and 102 cannot be set to a value thicker than 0.3 μm.

そこで本発明は、上記問題を解決して、電流狭窄層の厚さを十分に厚く出来るようにし、それによって光吸収損失を低減できて、閾値電流や動作電流も低減でき、製品の再現性および歩留まりが良好であり、工程管理が容易で生産に適した、リッジ導波路型半導体レーザ素子の製造方法を提供することを目的とするものである。 Therefore, the present invention solves the above-described problem and makes it possible to sufficiently increase the thickness of the current confinement layer, thereby reducing the light absorption loss, and also reducing the threshold current and the operating current. It is an object of the present invention to provide a method for manufacturing a ridge waveguide type semiconductor laser device having a good yield, easy process control and suitable for production.

上記目的を達成するために、本願発明は次の手段を有する。
リッジを有するリッジ導波路型半導体レーザ素子の製造方法において、第１導電型の半導体基板上に、第１導電型のクラッド層、活性層、第２導電型の第１クラッド層、第２導電型のエッチングストップ層、第２導電型の第２クラッド層、及び第２導電型のキャップ層を順次成膜する第１の成膜工程と、前記第１の成膜工程後に、前記キャップ層及び前記第２クラッド層を部分的にエッチングして、前記エッチングストップ層を露出させると共に前記リッジを形成するリッジ形成工程と、リッジ形成工程後に、前記リッジ及び前記露出したエッチングストップ層上に、第１導電型の電流狭窄層と、該電流狭窄層よりも所定のエッチング液に対してエッチング速度が速い第１導電型の電流狭窄キャップ層と、を順次成膜する第２の成膜工程と、前記第２の成膜工程後に、前記リッジ上の前記電流狭窄キャップ層を前記エッチング液を用いてエッチングして、前記電流狭窄層を露出させる第１のエッチング工程と、前記第１のエッチング工程で露出した前記電流狭窄層をエッチングして、前記リッジを露出させる第２のエッチング工程と、前記第２のエッチング工程で露出した前記リッジ上に、第２導電型のコンタクト層を成膜する第３の成膜工程と、を有するリッジ導波路型半導体レーザ素子の製造方法である。 In order to achieve the above object , the present invention has the following means.
In a method of manufacturing a ridge waveguide type semiconductor laser device having a ridge, a first conductivity type cladding layer, an active layer, a second conductivity type first cladding layer, and a second conductivity type on a first conductivity type semiconductor substrate. A first film formation step of sequentially forming an etching stop layer, a second conductivity type second cladding layer, and a second conductivity type cap layer; and after the first film formation step, the cap layer and the A ridge forming step of partially etching the second cladding layer to expose the etching stop layer and forming the ridge; and after the ridge forming step, a first conductive layer is formed on the ridge and the exposed etching stop layer. A second film formation step of sequentially forming a current confinement layer of a type and a first conductivity type current confinement cap layer having a higher etching rate with respect to a predetermined etching solution than the current confinement layer; After the second film formation step, the current confinement cap layer on the ridge is etched using the etchant to expose the current confinement layer, and the first etching step. Etching the exposed current confinement layer to expose the ridge, and forming a second conductivity type contact layer on the ridge exposed in the second etching step. A ridge waveguide type semiconductor laser device having a film forming step.

本発明のリッジ導波路型半導体レーザ素子の製造方法によれば、電流狭窄層の厚みを十分に厚くできるようにし、それによって光吸収損失を低減できて、閾値電流や動作電流も低減でき、製品の再現性および歩留まりが良好であり、工程管理が容易で生産に適した、リッジ導波路型半導体レーザ素子の製造方法を提供できるという効果がある。 According to the method of manufacturing a ridge waveguide type semiconductor laser device of the present invention, to allow sufficiently increase the thickness of the current constriction layer, thereby able reducing light absorption loss, can also be reduced threshold current and operating current, There is an effect that it is possible to provide a manufacturing method of a ridge waveguide type semiconductor laser device that has good product reproducibility and yield, easy process control and is suitable for production.

以下、本発明の実施の形態につき、好ましい実施例により、図面を参照して説明する。
なお、説明の簡便のため、前述した従来例の構成と同一の構成については、同一符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings by way of preferred examples.
For simplicity of explanation, the same reference numerals are given to the same components as those of the above-described conventional example, and the description thereof is omitted.

図１は、本発明のリッジ導波路型半導体レ−ザ素子の製造方法の実施例の製造工程図である。
（第１工程）乃至（第３工程）
本実施例の製造工程においては、まず、第１工程から第３工程までは、前述した従来例の第１工程（図５の（Ａ））から第３工程（図５の（Ｃ））までと同様であるので、その説明を省略する。 FIG. 1 is a manufacturing process diagram of an embodiment of a manufacturing method of a ridge waveguide type semiconductor laser device of the present invention.
(First step) to (Third step)
In the manufacturing process of the present embodiment, first, from the first process to the third process, from the first process (FIG. 5A) to the third process (FIG. 5C) of the conventional example described above. Since this is the same, the description thereof is omitted.

（第４工程）
前記従来例と同様に第３工程を終えた後、次に、ストライプマスク１４を除去し、例えばＭＯＣＶＤ法により第２回目の成長を行い、露出したｐ−Ａｌ０．７Ｇａ０．３Ａｓからなるエッチングストップ層６上及びリッジストライプ構造９の両側面に厚さ０．７μｍのｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０１、１０２、１０３および厚さ０．５μｍのｎ−ＧａＡｓからなる電流狭窄キャップ層１０４、１０５、１０６を形成する（図１のＤ）。 (4th process)
After finishing the third step in the same manner as in the conventional example, the stripe mask 14 is removed, and a second growth is performed by, for example, MOCVD, and an etching stop layer made of exposed p-Al0.7Ga0.3As is formed. 6 and current confinement layers 101, 102, 103 made of n-Al0.6Ga0.4As having a thickness of 0.7 μm and a current confinement cap layer made of n-GaAs having a thickness of 0.5 μm on both sides of the ridge stripe structure 9. 104, 105 and 106 are formed ( D in FIG. 1).

（第５工程）
次に、フォトレジスト１９をスピンコート等の方法で全面に塗布する。このとき、フォトレジスト１９は電流狭窄キャップ層１０４，１０５，１０６を覆ってしまうようにする（図１のＥ）。 (5th process)
Next, a photoresist 19 is applied to the entire surface by a method such as spin coating. At this time, the photoresist 19 covers the current confinement cap layers 104 , 105, and 106 ( E in FIG. 1).

（第６工程）
次に、フォトレジスト１９をアッシング等の方法でエッチバックし、電流狭窄キャップ層１０６の頭部が露出するようにした、セルフアライメントで形成されたフォトレジスト１９ａを得る（図１のＦ）。 (Sixth step)
Next, the photoresist 19 is etched back by a method such as ashing to obtain a photoresist 19a formed by self-alignment in which the head portion of the current confinement cap layer 106 is exposed ( F 1 in FIG. 1).

（第７工程）
次に、フォトレジスト１９ａをマスクにして、ＧａＡｓを選択的にウェットエッチングするエッチング液によってｎ−ＧａＡｓからなる電流狭窄キャップ層１０６をエッチングし、ｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０３を露出させる。このときサイドエッチングによってフォトレジスト１９ａにマスクされている電流狭窄キャップ層１０６の一部もエッチングされるが、電流狭窄層１０１、１０２、１０３が存在するため、リッジストライプ構造の側面２０が露出されず、従って、ｐ−第２クラッド層７が露出されることはない（図１のＧ）。 (Seventh step)
Next, using the photoresist 19a as a mask, the current confinement cap layer 106 made of n-GaAs is etched by an etchant that selectively wet- etches GaAs, and the current confinement layer 103 made of n-Al0.6Ga0.4As is formed. Expose. At this time, a part of the current confinement cap layer 106 masked by the photoresist 19a is also etched by the side etching, but the side surfaces 20 of the ridge stripe structure are not exposed because the current confinement layers 101, 102, 103 are present. Therefore, the p-second cladding layer 7 is not exposed ( G in FIG. 1).

このときに、ｎ−ＧａＡｓからなる電流狭窄キャップ層１０６が存在しなかった場合には、図２に示す比較例１及び図３に示す比較例２のようになる。
まず、比較例１について説明する。
比較例１においては、実施例の第１工程から第３工程までと同様に第１工程から第３工程まで行う。その後、露出しているエッチングストップ層６及びリッジストライプ構造９の両側面及び上面に所定の電流狭窄層１０１、１０２、１０３を形成する（図２のＤ）。次に、電流狭窄層１０１、１０２、１０３上に、電流狭窄キャップ層を形成することなく、フォトレジストを塗布し（図２のＥ）、リッジストライプ構造９上の電流狭窄層１０３の一部が露出するように、エッチバックする。こうして、マスクとなるフォトレジスト１９ｂが得られる（第４工程：図２のＦ）。 At this time, if the current confinement cap layer 106 made of n-GaAs does not exist, the results are as shown in Comparative Example 1 shown in FIG. 2 and Comparative Example 2 shown in FIG.
First, Comparative Example 1 will be described.
In Comparative Example 1, the first step to the third step are performed in the same manner as the first step to the third step of the embodiment. Thereafter, predetermined current confinement layers 101 , 102, and 103 are formed on both side surfaces and the upper surface of the exposed etching stop layer 6 and ridge stripe structure 9 (D in FIG. 2) . Next, a photoresist is applied on the current confinement layers 101, 102 , and 103 without forming a current confinement cap layer (E in FIG. 2) , and a part of the current confinement layer 103 on the ridge stripe structure 9 is formed. Etch back to expose. Thus, a photoresist 19b to be a mask is obtained (fourth step: F in FIG. 2).

次に、ｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０３をフォトレジスト１９ｂをマスクとしてエッチングするが、このときのｎ−Ａｌ０．６Ｇａ０．４Ａｓを選択的にエッチングするエッチング液で行うと、サイドエッチングによってリッジストライプ構造の側面２０Ａが露出してしまう。（図２のＧ）。 Next, the current confinement layer 103 made of n-Al0.6Ga0.4As is etched using the photoresist 19b as a mask. If n-Al0.6Ga0.4As at this time is etched with an etchant, side etching is performed. The side surface 20A of the ridge stripe structure is exposed by the etching. ( G in FIG. 2).

次に、比較例２について説明する。
比較例２においては、第１工程から第３工程まで、実施例と同様に行う。第４工程は比較例１と同様に行う（図３のＤ〜Ｆ）。
次に、露出したｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０３をフォトレジスト１９ｂをマスクとしてエッチングするが、このときのエッチングを非選択的なウェットエッチング又はドライエッチングで行うと、電流狭窄層１０３Ａの上部の形状をそのまま反映してエッチングが進み、キャップ層８とｐ型第２クラッド層７となり、やはりリッジストライプ構造の側面２０Ｂが露出してしまう（図３のＧ）。 Next, Comparative Example 2 will be described.
In Comparative Example 2, the process from the first step to the third step is performed in the same manner as in the example. The fourth step is performed in the same manner as in Comparative Example 1 ( D to F in FIG. 3).
Next, the exposed current confinement layer 103 made of n-Al0.6Ga0.4As is etched using the photoresist 19b as a mask. If this etching is performed by non-selective wet etching or dry etching, the current confinement layer 103 is etched. Etching proceeds while reflecting the shape of the upper part of 103A as it is, so that the cap layer 8 and the p-type second cladding layer 7 are formed, and the side surface 20B of the ridge stripe structure is also exposed ( G in FIG. 3).

リッジストライプ構造の側面２０Ａ、２０Ｂが露出すると、本来のキャップ層８を通る正しい電流経路以外に、キャップ層８上に形成するコンタクト層１１（図２のＨ及び図３のＨ）から直接ｐ型第２クラッド層７に電流が流れるため、閾値等の諸特性がばらつく原因となり良好な特性のリッジ導波路型半導体レーザ素子を歩留まりよく得ることが出来なくなる。
従って、図１に示すように、電流狭窄層１０１、１０２、１０３上に、ｎ−ＧａＡｓからなる電流狭窄キャップ層１０４、１０５、１０６を形成することが必要となる。 When the side surfaces 20A and 20B of the ridge stripe structure are exposed, the p-type is directly formed from the contact layer 11 (H in FIG. 2 and H in FIG. 3) formed on the cap layer 8 in addition to the correct current path through the original cap layer 8 . Since a current flows through the second cladding layer 7 , various characteristics such as a threshold value are varied, and a ridge waveguide type semiconductor laser element having favorable characteristics cannot be obtained with a high yield.
Therefore, as shown in FIG. 1, it is necessary to form current confinement cap layers 104, 105 , and 106 made of n-GaAs on the current confinement layers 101, 102 , and 103 .

以下、図１に戻って説明する。
（第８工程）
次に、フォトレジスト１９ａをマスクにして、ｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０３をエッチングし、ｐ−ＧａＡｓからなるキャップ層８を露出させる（図１のＨ）。このときのエッチングはエッチング形状の制御が容易なドライエッチングが好ましいが、非選択的なウェットエッチングでも、ＡｌＧａＡｓを選択的にエッチングするウェットエッチングでもかまわない。 Hereinafter, the description will be returned to FIG.
(8th step)
Next, using the photoresist 19a as a mask, the current confinement layer 103 made of n-Al0.6Ga0.4As and d etching, to expose the cap layer 8 made of p-GaAs (H in FIG. 1). The etching at this time is preferably dry etching with easy control of the etching shape, but may be non-selective wet etching or wet etching that selectively etches AlGaAs.

（第９工程）
次に、フォトレジスト１９ａを除去し、例えばＭＯＣＶＤ法により、第３回目の成長を行い、電流狭窄キャップ層１０４、１０５及び前工程でエッチングされずに残って露出した電流狭窄層１０３及びキャップ層８上に、ｐ−ＧａＡｓからなるコンタクト層１１を形成する（図１のＩ）。このときコンタクト層１１は直接ｐ型第２クラッド層７に触れることがない。次いで、コンタクト層１１上にｐ型オ−ミック電極を形成すると共に、ｎ−ＧａＡｓからなる基板２の前記した積層方向と反対側の面上にｎ型オ−ミック電極を形成して、リッジ導波路型半導体レ−ザ素子を得る。 (9th step)
Next, the photoresist 19a is removed, and a third growth is performed, for example, by MOCVD, and the current confinement cap layers 104 and 105 and the current confinement layer 103 and the cap layer 8 that remain exposed without being etched in the previous step are exposed. A contact layer 11 made of p-GaAs is formed thereon (I in FIG. 1) . At this time, the contact layer 11 does not directly touch the p-type second cladding layer 7. Then, p-type Au on the contact layer 11 - so as to form a mix electrodes, n-type O on the opposite side on the surface and the the stacking direction of the substrate 2 made of n-GaAs - to form a Mick electrodes, ridge waveguide type semiconductor laser - obtaining the element.

このように、本実施例のリッジ導波路型半導体レ−ザ素子の製造方法によって得られるリッジ導波路型半導体レ−ザ素子においては、厚さの厚い（例えば、０．７μｍ）電流狭窄層１０１、１０２をリッジストライプ構造９の両側を挟んで形成してある。このとき、キャップ層８上にｎ−Ａｌ０．６Ｇａ０．４Ａｓからなる電流狭窄層１０３が形成されるが、これはポリ結晶ではなく、エピタキシャル成長した単結晶である。これは容易にエッチング除去出来る。従って、キャップ層８上の所定部分の電流狭窄層１０３が除去されているので、キャップ層８上に形成されるコンタクト層１１は、キャップ層８と十分なコンタクトが得られている。この結果、上述したリッジ導波路型半導体レ−ザ素子においては、電流狭窄層１０１、１０２を厚く形成できるので、活性層４からコンタクト層１１までの距離が長くなるため、光吸収損失を低減でき、また閾値電流や動作電流を低減できる。 Thus, this embodiment ridge waveguide type semiconductor laser of the - ridge waveguide obtained by the manufacturing method of the laser device type semiconductor laser - Oite to The element is greater in thickness (e.g., 0.7 [mu] m) current The constriction layers 101 and 102 are formed on both sides of the ridge stripe structure 9. At this time, the current confinement layer 103 made of n-Al0.6Ga0.4As is formed on the cap layer 8, but this is not a polycrystal but an epitaxially grown single crystal. This can be easily removed by etching. Accordingly, since the current confinement layer 103 in a predetermined portion on the cap layer 8 is removed, the contact layer 11 formed on the cap layer 8 has sufficient contact with the cap layer 8. As a result, a ridge waveguide type semiconductor laser described above - Oite to The element because it thickly forming the current constricting layer 101, the distance from the active layer 4 to the contact layer 11 is increased, light absorption loss And the threshold current and operating current can be reduced.

本発明のリッジ導波路型半導体レ−ザ素子の製造方法の実施例の製造工程図である。It is a manufacturing process figure of the Example of the manufacturing method of the ridge waveguide type semiconductor laser element of this invention. リッジ導波路型半導体レーザ素子の製造方法の比較例１の製造工程図（一部）である。It is a manufacturing process figure (part) of the comparative example 1 of the manufacturing method of a ridge waveguide type semiconductor laser element. リッジ導波路型半導体レ−ザ素子の製造方法の比較例２の製造工程図（一部）である。It is a manufacturing process figure (part) of the comparative example 2 of the manufacturing method of a ridge waveguide type semiconductor laser element. 従来例のリッジ導波路型半導体レーザ素子を示す断面構成図である。It is a cross-sectional block diagram which shows the ridge waveguide type semiconductor laser element of a prior art example. 従来例のリッジ導波路型半導体レーザ素子の製造工程図である。It is a manufacturing-process figure of the ridge waveguide type semiconductor laser element of a prior art example.

Explanation of symbols

１…リッジ導波路型半導体レ−ザ素子、２…基板、３…ｎ型クラッド層、４…活性層、５…ｐ型第１クラッド層、６…エッチングストップ層、７…ｐ型第２クラッド層、８…キャップ層、９…リッジストライプ構造、１１…コンタクト層、１２…電極、１３…電極、１４…ストライプマスク、１９，１９ａ，１９ｂ…フォトレジスト、２０，２０Ａ，２０Ｂ…リッジストライプ構造の側面、１０１，１０２，１０３…電流狭窄層、１０４，１０５，１０６…電流狭窄キャップ層 DESCRIPTION OF SYMBOLS 1 ... Ridge waveguide type semiconductor laser element, 2 ... board | substrate, 3 ... n-type cladding layer, 4 ... active layer, 5 ... p-type 1st cladding layer, 6 ... etching stop layer, 7 ... p-type 2nd cladding 8 : Cap layer, 9 : Ridge stripe structure, 11 ... Contact layer, 12 ... Electrode, 13 ... Electrode, 14 ... Stripe mask, 19, 19a, 19b ... Photoresist, 20, 20A, 20B ... Ridge stripe structure Side surface, 101, 102, 103 ... current confinement layer, 104, 105, 106 ... current confinement cap layer

Claims

In a method for manufacturing a ridge waveguide semiconductor laser device having a ridge,
On a first conductivity type semiconductor substrate, a first conductivity type cladding layer, an active layer, a second conductivity type first cladding layer, a second conductivity type etching stop layer, a second conductivity type second cladding layer, And a first film forming step of sequentially forming a cap layer of the second conductivity type,
A ridge forming step of partially etching the cap layer and the second cladding layer after the first film forming step to expose the etching stop layer and to form the ridge;
After the ridge forming step, a first-conductivity-type current confinement layer on the ridge and the exposed etching stop layer, and a first-conductivity-type current having a higher etching rate than the current-constriction layer with respect to a predetermined etching solution. A second film forming step of sequentially forming a constriction cap layer;
A first etching step of etching the current confinement cap layer on the ridge after the second film formation step using the etchant to expose the current confinement layer;
Etching the current confinement layer exposed in the first etching step to expose the ridge; and
A third film forming step of forming a second conductivity type contact layer on the ridge exposed in the second etching step;
A method of manufacturing a ridge waveguide type semiconductor laser device comprising: