JP2008118450A - 同期信号分離装置 - Google Patents

Abstract

【課題】同期信号分離装置において、複合映像信号の変動が発生した場合でも短期間で同期信号を分離すること。
【解決手段】複合映像信号Ｓ０から複合同期信号を分離するときの基準レベル信号を２個設ける。その２個の基準レベル信号ＳＬ１，ＳＬ２をフィールド期間ごとに互いに異なる位相で変化させる。レベル制御部１６，２６は、同期信号の判定結果がフィードバックされ、同期信号の欠落が無いと判定されたときに、各基準レベル信号の電位レベルを固定する。基準レベル信号ＳＬ１，ＳＬ２に基づいて、比較部１０，２０によって分離された信号ＳＣ１，ＳＣ２の内、同期信号の欠落が無い、いずれかの信号を複合同期信号ＣＳＹＮＣとして出力する。
【選択図】図１

Description

本発明は、複合映像信号から同期信号を分離する同期信号分離技術に関する。

ノイズを含む複合映像信号、たとえば弱電界地域で受信したテレビジョン放送電波を復調して生成した複合映像信号では、シンクチップおよび／またはペデスタルレベルが変動するため、同期信号を適切に分離できず、再生画像の乱れを起こす場合がある。下記特許文献１には、複合映像信号から同期信号を分離するための信号レベルを１フィールド期間ごとに逐次変更することにより、シンクチップおよび／またはペデスタルレベルの変動に対処するようにした同期信号分離装置が開示されている。
特許第３７５５２７４号公報

ところで、上記特許文献１に開示された同期信号分離装置は、複合映像信号から同期信号を分離するための信号レベルを１フィールド期間ごとに逐次変更しているため、シンクチップおよび／またはペデスタルレベルの変動次第では、その信号レベルが最適な値になるまでの期間が長い場合がある。かかる期間は数フィールドもかかることがあり、その間再生映像が乱れることになる。したがって、複合映像信号の変動が発生した場合でも短期間で同期信号を分離することを可能とする同期信号分離装置が望まれていた。

本発明の第１の観点は、複合映像信号から同期信号を分離する同期信号分離装置であって、第１比較部と、第１判定部と、第１制御部と、第２比較部と、第２判定部と、第２制御部と、選択部と、を備える。第１比較部は、複合映像信号を第１レベルと比較し、第１複合同期信号を抽出する。第１判定部は、第１複合同期信号から水平同期信号および垂直同期信号を分離し、複合映像信号の１フィールド周期毎における水平同期信号および垂直同期信号の欠落の有無を判定する。第１制御部は、第１レベルを１フィールド周期毎に順次変化させ、第１判定部において同期信号の欠落がないと判定されるレベルにて第１レベルを固定する。

第２比較部は、複合映像信号を第２レベルと比較し、第２複合同期信号を抽出する。第２判定部は、第２複合同期信号から水平同期信号および垂直同期信号を分離し、複合映像信号の１フィールド周期毎における水平同期信号および垂直同期信号の欠落の有無を判定する。第２制御部は、第２レベルを、第１レベルの変化とは異なる位相で１フィールド周期毎に順次変化させ、第２判定部において同期信号の欠落がないと判定されるレベルにて第２レベルを固定する。選択部は、第１判定部および第２判定部によって同期信号の欠落がないと判定された、第１複合同期信号または第２複合同期信号のいずれかを選択して出力する。

この同期信号分離装置によれば、第１レベルと第２レベルが互いに異なる位相で１フィールド周期毎に順次変化するため、第１レベルまたは第２レベルのいずれかが短期間で同期信号の欠落が無いと判定されるレベルに到達する。したがって、この同期信号分離装置は、単一のレベルを１フィールド周期毎に順次変化させるものと比較して、より短期間で同期信号を分離することができる。

本発明の第２の観点は、複合映像信号から同期信号を分離する同期信号分離装置であって、同様に、第１比較部と、第１判定部と、第１制御部と、第２比較部と、第２判定部と、第２制御部と、選択部と、を備える。第１比較部は、複合映像信号を第１レベルと比較し、第１複合同期信号を抽出する。第１判定部は、第１複合同期信号から水平同期信号を分離し、複合映像信号の１ライン周期毎における水平同期信号の欠落の有無を判定する。第１制御部は、第１判定部により分離された水平同期信号のペデスタルレベルより高い第１電位領域に前記第１レベルが含まれるときに、第１レベルを所定量低下させ、第１判定部により分離された水平同期信号のシンクチップレベルより低い第２電位領域に第１レベルが含まれるときに、第１レベルを所定量増加させるようにして、第１レベルを１ライン周期毎に変化させる。

第２比較部は、複合映像信号を、初期値が前記第１レベルと異なる第２レベルと比較し、第２複合同期信号を抽出する。第２判定部は、第２複合同期信号から水平同期信号を分離し、複合映像信号の１ライン周期毎における水平同期信号の欠落の有無を判定する。第２制御部は、第２判定部により分離された水平同期信号のペデスタルレベルより高い第３電位領域に第２レベルが含まれるときに、第２レベルを所定量低下させ、第２判定部により分離された水平同期信号のシンクチップレベルより低い第４電位領域に第２レベルが含まれるときに、第２レベルを所定量増加させるようにして、第２レベルを１ライン周期毎に変化させる。選択部は、第１判定部および第２判定部によって同期信号の欠落がないと判定された、第１複合同期信号または第２複合同期信号のいずれかを選択して出力する。

この同期信号分離装置によれば、初期値が異なる第１レベルと第２レベルが、１ライン周期毎に、複合映像信号の変動に追従するようにして順次変化するため、第１レベルまたは第２レベルのいずれかが短期間で同期信号の欠落が無いと判定されるレベルに到達する。したがって、この同期信号分離装置は、短期間で同期信号を分離することができる。

本発明の同期信号分離装置によれば、複合映像信号の変動が発生した場合でも短期間で同期信号を分離することが可能となる。

以下、本発明の同期信号分離装置の一実施形態を図面に関連付けて説明する。この同期信号分離装置は、映像信号と複合同期信号とが一体化された複合映像信号から短期間で複合同期信号のみを分離する装置である。複合同期信号は水平同期信号（ＨＳＹＮＣ）と垂直同期信号（ＶＳＹＮＣ）とを含む。

＜第１の実施形態＞
以下、本発明の同期信号分離装置の第１の実施形態について説明する。

［同期信号分離装置１の構成］
図１は、第１の実施形態の同期信号分離装置１のシステム構成図である。図１において、本実施形態の同期信号分離装置１は、複合映像信号Ｓ０の入力端子ＩＮと、ローパスフィルタ（以下の説明ではＬＰＦと表記）６と、クランプ回路部８と、比較回路１０，２０と、レベル制御部１６，２６と、ＨＳＹＮＣ分離部１１，２１と、ＨＳＹＮＣ判別部１２，２２と、ＶＳＹＮＣ分離部１３，２３と、ＶＳＹＮＣ判別部１４，２４と、セレクタ３０と、複合同期信号ＣＳＹＮＣの出力端子ＯＵＴとを有する。

ＬＰＦ６は、入力端子ＩＮから入力された複合映像信号Ｓ０に対して、不要なクロマ信号成分および高域周波数のノイズ信号成分を除去した複合映像信号Ｓ６を生成する。な
お、複合映像信号Ｓ０が、たとえば弱電界地域等の電波状況の悪い地域で受信したテレビジョン放送電波を復調して生成した複合映像信号である場合には、ＬＰＦ６から出力される複合映像信号Ｓ６は、波形歪みが多く、かつ、シンクチップおよび／またはペデスタルレベルが変動したものとなっている。

クランプ部８は、複合映像信号Ｓ６のシンクチップレベルを所定のシンクチップレベルにクランプすることによって、複合映像信号Ｓ６の直流レベル変動を除去した複合映像信号Ｓ８を生成する。なお、この複合映像信号Ｓ８には、シンクチップレベルの変動が残存している。

比較部１０は、クランプ部８から供給される複合映像信号Ｓ８と、レベル制御部１６から供給される基準レベル信号ＳＬ１（第１レベル）との大小を比較し、複合映像信号Ｓ８の内で基準レベル信号ＳＬ１よりも小さい部分を分離し、信号ＳＣ１を生成する。この比較部１０の処理を示すタイミングチャートを図２（（ａ）：基準レベル信号ＳＬ１、（ｂ）：信号ＳＣ１）に示す。
信号ＳＣ１は、比較部１０において適切に分離が行われたならば複合同期信号となる信号である。ここで、後に説明するように、基準レベル信号ＳＬ１は一定値ではなく、レベル制御部１６によって、同期信号を分離するための最適な値となるように制御される。これは、複合映像信号Ｓ８には、シンクチップレベルの変動が残存しているため、仮に基準レベル信号ＳＬ１を固定値にすると、比較部１０から出力する信号ＳＣ１において、実質的に同期信号が欠落することになってしまう場合があるためである。

ＨＳＹＮＣ分離部１１およびＶＳＹＮＣ分離部１３は、比較部１０によって生成された信号ＳＣ１を、それぞれ水平同期信号ＳＨ１および垂直同期信号ＳＶ１に分離する。なお、ＨＳＹＮＣ分離部１１およびＶＳＹＮＣ分離部１３は、それぞれ当業者に公知の回路構成を適用することができる。

ＨＳＹＮＣ判定部１２は、複合映像信号の１フィールド周期毎に所定の期間を定め、この所定の期間中の水平同期信号数を１フィールド周期毎にカウントするカウンタ（図示せず）によって構成され、このカウンタのカウント数により１フィールド周期毎の水平同期信号の実質的な欠落の有無を判定する。その結果、ＨＳＹＮＣ判別部１２は、水平同期信号の欠落が無いと判定したときにその出力信号Ｓ１２の論理レベルを「１」とし、水平同期信号の欠落が有ると判定したときにその出力信号Ｓ１２の論理レベルを「０」とする。

ＶＳＹＮＣ判定部１４は、ＶＳＹＮＣ分離部１３から供給される垂直同期信号ＳＶ１の繰り返し周期を検出する周知の検出回路を含み、この検出回路により垂直同期信号の実質的な欠落の有無を判定する。その結果、ＶＳＹＮＣ判別部１４は、垂直同期信号の欠落が無いと判定したときにその出力信号Ｓ１４の論理レベルを「１」とし、垂直同期信号の欠落が有ると判定したときにその出力信号Ｓ１４の論理レベルを「０」とする。

レベル制御部１６は、ＨＳＹＮＣ判定部１２およびＶＳＹＮＣ判定部１４の判定結果（Ｓ１２，Ｓ１４）を受けて、比較部１０へ供給する基準レベル信号ＳＬ１を変化させる。すなわち、同期信号分離装置１では、比較部１０において、複合同期信号が適切に分離できるようにするため、ＨＳＹＮＣ判定部１２およびＶＳＹＮＣ判定部１４の判定結果がフィードバックされている。
具体的には、レベル制御部１６は、基準レベル信号ＳＬ１を１フィールド周期毎に順次変化させ、ＨＳＹＮＣ判定部１２およびＶＳＹＮＣ判定部１４において同期信号の欠落がないと判定されるレベルで基準レベル信号ＳＬ１を固定する。レベル制御部１６は、複合映像信号Ｓ８のシンクチップレベルの変動に応じて設定される最小レベルＳＬ＿ｍｉｎと最大レベルＳＬ＿ｍａｘとの間で、基準レベル信号ＳＬ１を連続的に変化させる。

比較部２０は、クランプ部８から供給される複合映像信号Ｓ８と、レベル制御部２６から供給される基準レベル信号ＳＬ２（第２レベル）との大小を比較し、複合映像信号Ｓ８の内で基準レベル信号ＳＬ２よりも小さい部分を分離し、信号ＳＣ２を生成する。この比較部２０の処理は、図２に示したものと同様に図解できる。
信号ＳＣ２は、比較部２０において適切に分離が行われたならば複合同期信号となる信号である。ここで、基準レベル信号ＳＬ１同様に、基準レベル信号ＳＬ２は一定値ではなく、レベル制御部２６によって、同期信号を分離するための最適な値となるように制御される。

ＨＳＹＮＣ分離部２１およびＶＳＹＮＣ分離部２３は、比較部２０によって生成された信号ＳＣ２を、それぞれ水平同期信号ＳＨ２および垂直同期信号ＳＶ２に分離する。なお、ＨＳＹＮＣ分離部２１およびＶＳＹＮＣ分離部２３は、それぞれ当業者に公知の回路構成を適用することができる。

ＨＳＹＮＣ判定部２２は、複合映像信号の１フィールド周期毎に所定の期間を定め、この所定の期間中の水平同期信号数を１フィールド周期毎にカウントするカウンタ（図示せず）によって構成され、このカウンタのカウント数により１フィールド周期毎の水平同期信号の実質的な欠落の有無を判定する。その結果、ＨＳＹＮＣ判別部２２は、水平同期信号の欠落が無いと判定したときにその出力信号Ｓ２２の論理レベルを「１」とし、水平同期信号の欠落が有ると判定したときにその出力信号Ｓ２２の論理レベルを「０」とする。

ＶＳＹＮＣ判定部２４は、ＶＳＹＮＣ分離部２３から供給される垂直同期信号ＳＶ２の繰り返し周期を検出する周知の検出回路を含み、この検出回路により垂直同期信号の実質的な欠落の有無を判定する。その結果、ＶＳＹＮＣ判別部２４は、垂直同期信号の欠落が無いと判定したときにその出力信号Ｓ２４の論理レベルを「１」とし、垂直同期信号の欠落が有ると判定したときにその出力信号Ｓ２４の論理レベルを「０」とする。

レベル制御部２６は、ＨＳＹＮＣ判定部２２およびＶＳＹＮＣ判定部２４の判定結果（Ｓ２２，Ｓ２４）を受けて、比較部２０へ供給する基準レベル信号ＳＬ２を変化させる。すなわち、同期信号分離装置１では、比較部２０において、複合同期信号が適切に分離できるようにするため、ＨＳＹＮＣ判定部２２およびＶＳＹＮＣ判定部２４の判定結果がフィードバックされている。
具体的には、レベル制御部２６は、基準レベル信号ＳＬ２を１フィールド周期毎に順次変化させ、ＨＳＹＮＣ判定部２２およびＶＳＹＮＣ判定部２４において同期信号の欠落がないと判定されるレベルで基準レベル信号ＳＬ２を固定する。レベル制御部２６は、複合映像信号Ｓ８のシンクチップレベルの変動に応じて設定される最小レベルＳＬ＿ｍｉｎと最大レベルＳＬ＿ｍａｘとの間で、基準レベル信号ＳＬ２を連続的に変化させる。

この同期信号分離装置１において、基準レベル信号ＳＬ１，ＳＬ２は、それぞれレベル制御部１６，２６によって固定されるまでは、互いに異なる位相で１フィールド期間毎に順次変化するようになっている。これは、後述するように、短期間で複合同期信号を適切に分離できるようにするためである。

セレクタ３０は、比較部１０により生成された信号ＳＣ１、比較部２０により生成された信号ＳＣ２のいずれかの、適切な複合同期信号を選択する。このセレクタ３０の出力である複合同期信号ＣＳＹＮＣが出力端子ＯＵＴから出力される。

以下、図３を参照して、このセレクタ３０の回路構成の一例を説明する。
図３に示すセレクタ３０は、ＡＮＤ回路３１，３２，３６、インバータ３４、セレクタ３８を含む。ＡＮＤ回路３１は、ＨＳＹＮＣ判別部１２の出力信号Ｓ１２とＶＳＹＮＣ判別部１４の出力信号Ｓ１４との論理和である信号Ｓ３１を生成する。ＡＮＤ回路３２は、ＨＳＹＮＣ判別部２２の出力信号Ｓ２２とＶＳＹＮＣ判別部２４の出力信号Ｓ２４との論理和である信号Ｓ３２を生成する。ＡＮＤ回路３６は、信号３１と、信号Ｓ３２の反転信号である信号Ｓ３４との論理和である信号Ｓ３６を生成する。セレクタ３８は、信号Ｓ３６の論理レベルが「１」の場合には信号ＳＣ１を選択し、信号Ｓ３６の論理レベルが「０」の場合には信号ＳＣ２を選択し、複合同期信号ＳＹＮＣとして出力する。

図３に示したセレクタ３０の動作について説明する。
図３において、信号Ｓ３１の論理レベルは、信号Ｓ１２および信号Ｓ１４の論理レベルがともに「１」である場合、すなわち、信号ＳＣ１に含まれる水平同期信号と垂直同期信号がともに適切に分離できた場合（ともに同期信号の欠落が無い場合）に、「１」となる。同様に、信号Ｓ３２の論理レベルは、信号Ｓ２２および信号Ｓ２４の論理レベルがともに「１」である場合、すなわち、信号ＳＣ２に含まれる水平同期信号と垂直同期信号がともに適切に分離できた場合（ともに同期信号の欠落が無い場合）に、「１」となる。したがって、信号Ｓ３１と、信号Ｓ３２の反転信号Ｓ３４とについて、以下の（１）〜（４）が成立する。

すなわち、
（１）信号Ｓ３１，Ｓ３４の論理レベルがそれぞれ「０」，「０」である場合：
信号ＳＣ１には同期信号の欠落が有り、信号ＳＣ２には同期信号の欠落が無い。
（２）信号Ｓ３１，Ｓ３４の論理レベルがそれぞれ「０」，「１」である場合：
信号ＳＣ１，ＳＣ２には、ともに同期信号の欠落が有る。
（３）信号Ｓ３１，Ｓ３４の論理レベルがそれぞれ「１」，「０」である場合：
信号ＳＣ１，ＳＣ２には、ともに同期信号の欠落が無い。
（４）信号Ｓ３１，Ｓ３４の論理レベルがそれぞれ「１」，「１」である場合：
信号ＳＣ１には同期信号の欠落が無く、信号ＳＣ２には同期信号の欠落が有る。

したがって、セレクタ３８は、上記（１）の場合に、同期信号の欠落が無い信号ＳＣ２を選択して出力し、上記（４）の場合に、同期信号の欠落が無い信号ＳＣ１を選択して出力する。上記（３）の場合には、信号ＳＣ１，ＳＣ２の両者とも同期信号の欠落が無いのでどちらを選択してもよいが、図３に示す回路構成上、セレクタ３８は、信号ＳＣ２を選択して出力する。また、上記（２）の場合には、信号ＳＣ１，ＳＣ２の両者とも同期信号の欠落が有るが、図３に示す回路構成上、セレクタ３８は、信号ＳＣ２を選択して出力する。

上述したように、セレクタ３０は、信号ＳＣ１，ＳＣ２の内、いずれか同期信号の欠落が無い方の信号を選択して出力するように構成されている。なお、図３に示したセレクタ３０の回路図は一例に過ぎず、信号Ｓ１２，Ｓ１４，Ｓ２２，Ｓ２４に基づいて、同期信号の欠落が無い、信号ＳＣ１，ＳＣ２のいずれかを選択するように、当業者にとって自明な他の回路構成を適用することもできる。

［同期信号分離装置１の動作］
次に、本実施形態の同期信号分離装置１の動作について、図４および図５を参照して説明する。図４は、シンクチップレベルが異なる複合映像信号（Ｓ０＿１〜Ｓ０＿５）に対する比較部１０の出力信号ＳＣ１、および、比較部２０の出力信号ＳＣ２の波形を示す図である。図４はタイミングチャートではなく、シンクチップレベルが異なる複合映像信号Ｓ０＿１〜Ｓ０＿５の各々に対する、（ａ）基準レベル信号ＳＬ２、（ｂ）最適な基準レベル信号ＳＬ＿ｏｐｔ、（ｃ）基準レベル信号ＳＬ１、（ｄ）信号ＳＣ２、（ｅ）信号ＳＣ１を示す。ここで、最適な基準レベル信号ＳＬ＿ｏｐｔとは、シンクチップレベルが異なる複合映像信号Ｓ０＿１〜Ｓ０＿５のすべてに対して、適切に（実質的に同期信号の欠落無く）複合同期信号を分離することができる基準レベルの信号である。

図４において、基準レベル信号ＳＬ２が（ａ）に示す電位レベルに設定されている場合、その電位レベルは、複合映像信号Ｓ０＿１〜Ｓ０＿３のシンクチップレベルとペデスタルレベルの中間に位置し、複合映像信号Ｓ０＿４，Ｓ０＿５のペデスタルレベルよりも高くなっているため、（ｄ）に示すように、複合映像信号Ｓ０＿１〜Ｓ０＿３に対してのみ適切に複合同期信号を分離することができる。
一方、基準レベル信号ＳＬ１が（ｃ）に示す電位レベルに設定されている場合、その電位レベルは、複合映像信号Ｓ０＿１，Ｓ０＿２のシンクチップレベルよりも低くなっており、複合映像信号Ｓ０＿３〜Ｓ０＿５のシンクチップレベルとペデスタルレベルの中間に位置しているため、（ｅ）に示すように、複合映像信号Ｓ０＿３〜Ｓ０＿５に対してのみ適切に複合同期信号を分離することができる。

図４において、基準レベル信号ＳＬ＿ｏｐｔの電位レベルは、複合映像信号Ｓ０＿１〜Ｓ０＿５のすべてに対して、シンクチップレベルとペデスタルレベルの中間に位置している。したがって、仮に、基準レベル信号ＳＬ１，ＳＬ２がともに基準レベル信号ＳＬ＿ｏｐｔと同一の電位レベルに設定されているならば、複合映像信号Ｓ０＿１〜Ｓ０＿５のすべてに対して適切に複合同期信号を分離することができることになる。

図５は、基準レベル信号ＳＬ１，ＳＬ２の変化の一例を示すタイミングチャートである。図５において、基準レベル信号ＳＬ１，ＳＬ２は、フィールド期間（Ｆ０，Ｆ１，Ｆ２，…）ごとに変化する。特定のフィールド期間では、各基準レベル信号の電位は一定となっている。図５に示すように、基準レベル信号ＳＬ１と基準レベル信号ＳＬ２は、互いに異なる位相で、最小レベルＳＬ＿ｍｉｎと最大レベルＳＬ＿ｍａｘとの間をスイープするように設定されている。図５では、基準レベル信号ＳＬ１と基準レベル信号ＳＬ２は、互いに１８０度位相が異なる例を示している。
なお、最小レベルＳＬ＿ｍｉｎおよび最大レベルＳＬ＿ｍａｘは、複合同期信号のシンクチップレベルおよびペデスタルレベルの実際の変動値に応じて実験的に予め決定される。

ここで、基準レベル信号ＳＬ１と基準レベル信号ＳＬ２とを互いに異なる位相で変化させるのは、短期間で、基準レベル信号ＳＬ１または基準レベル信号ＳＬ２のいずれかを最適な基準レベル信号ＳＬ＿ｏｐｔに達するようにするためである。
仮に基準レベル信号ＳＬ１のみが存在するとすれば、基準レベル信号が最適な基準レベル信号ＳＬ＿ｏｐｔに達するまでに非常に時間がかかる場合がある。たとえば、前述の図４に示すように複合同期信号が変化する場合、基準レベル信号ＳＬ１が紙面の下側に（基準レベル信号ＳＬ＿ｏｐｔに対して遠ざかる方向に）スイープしたとすれば、基準レベル信号ＳＬ＿ｏｐｔに達するのに非常に時間がかかってしまい、その間は同期信号が得られないことになってしまう。一方、この実施形態では、基準レベル信号を２個設けているので、図４において、基準レベル信号ＳＬ１が紙面の下側にスイープしたとしても、基準レベル信号ＳＬ２は、基準レベル信号ＳＬ＿ｏｐｔに対して近づく方向にスイープして、短期間で基準レベル信号ＳＬ＿ｏｐｔに達することになる。

このように、本実施形態の同期信号分離装置１は、１フィールド期間ごとに異なる位相で変化する基準レベル信号ＳＬ１，ＳＬ２を設けているため、いずれかの基準レベル信号が短期間にて最適な基準レベル信号ＳＬ＿ｏｐｔに達するようになっている。
基準レベル信号が最適な基準レベル信号ＳＬ＿ｏｐｔに達し、同期信号の欠落が無いと判定されると、レベル制御部において、基準レベル信号はその最適な基準レベル信号ＳＬ＿ｏｐｔに固定される。すなわち、基準レベル信号ＳＬ１が最適な基準レベル信号ＳＬ＿ｏｐｔに達し、ＨＳＹＮＣ判別部１２およびＶＳＹＮＣ判別部１４において同期信号の欠落が無いと判定され、論理レベルが「１」である出力信号Ｓ１２，Ｓ１４がレベル制御部１６へフィードバックされると、レベル制御部１６は、基準レベル信号ＳＬ１をそのときの電位に固定する。同様に、基準レベル信号ＳＬ２が最適な基準レベル信号ＳＬ＿ｏｐｔに達し、ＨＳＹＮＣ判別部２２およびＶＳＹＮＣ判別部２４において同期信号の欠落が無いと判定され、論理レベルが「１」である出力信号Ｓ２２，Ｓ２４がレベル制御部２６へフィードバックされると、レベル制御部２６は、基準レベル信号ＳＬ２をそのときの電位に固定する。たとえば、図５では、基準レベル信号ＳＬ２は、フィールド期間Ｆ１０に電位が固定され、基準レベル信号ＳＬ１は、フィールド期間Ｆ１１に電位が固定される。

同期信号の欠落有無の判定結果である信号Ｓ１２，Ｓ１４，Ｓ２２，Ｓ２４は、セレクタ３０に対しても供給される。セレクタ３０では、信号Ｓ１２，Ｓ１４，Ｓ２２，Ｓ２４に基づいて、同期信号の欠落が無い、信号ＳＣ１または信号ＳＣ２のいずれかを選択する。したがって、セレクタ３０では、基準レベル信号ＳＬ１，ＳＬ２の内、より早く最適な基準レベルに達した方に対応する信号（ＳＣ１またはＳＣ２）が選択され、複合同期信号ＣＳＹＮＣとして出力される。

以上説明したように、本実施形態の同期信号分離装置１によれば、入力した複合映像信号から複合同期信号を分離するときの基準レベル信号を２個設け、その２個の基準レベル信号をフィールド期間ごとに互いに異なる位相で変化させるようにしたので、適切な複合同期信号ＣＳＹＮＣを短期間で得ることができる。

なお、図５の動作例では、基準レベル信号ＳＬ１と基準レベル信号ＳＬ２は、互いに１８０度位相が異なる例について示したが、これに限られない。基準レベル信号ＳＬ１と基準レベル信号ＳＬ２とで位相差が異なればよく、これにより、単一の基準レベル信号を設ける場合と比較して、短期間で複合同期信号を分離することができる。

また、図５では、フィールド期間Ｆ１１以降、基準レベル信号ＳＬ１，ＳＬ２はともに同一の値に固定されているが、複合映像信号の変動次第では、フィールド期間Ｆ１１以降に同期信号の欠落が再度生ずる場合がある。かかる場合には、基準レベル信号ＳＬ１，ＳＬ２を再度互いに位相が１８０度異なるように変化させることが好ましい。これにより、複合映像信号の変動方向にかかわらず、基準レベル信号ＳＬ１またはＳＬ２のいずれかによって短期間にて再度適切に同期信号を分離できるようになる。

第１の実施形態では、基準レベル信号を２個設けた場合について説明したが、当業者であれば、基準レベル信号は３個以上設けるように容易に改変し得る。たとえば基準レベル信号を３個設ける場合には、図１に示す構成上、レベル制御部から比較部へのフィードバック系を３個並列に設け、セレクタにおいて３個の比較部出力（たとえば信号ＳＣ１，ＳＣ２，ＳＣ３）から同期信号の欠落の無い、いずれかの信号を選択するようにする。互いに位相が異なる３個以上の基準レベル信号を設けることで、基準レベル信号が２個の場合よりもさらに短期間で適切な複合同期信号を得ることが可能になる。

＜第２の実施形態＞
以下、本発明の同期信号分離装置の第２の実施形態について説明する。
この実施形態の同期信号分離装置２は、第１の実施形態のものよりもさらに短期間で適切な複合同期信号を得ることを目的としている。

［同期信号分離装置２の構成］
先ず、同期信号分離装置２の構成について図６を参照して説明する。なお、図６では、図１に示した同期信号分離装置１と同一の部位については同一の符号を付し、以下では重複説明を行わない。

図６は、第２の実施形態の同期信号分離装置２のシステム構成図である。図６において、本実施形態の同期信号分離装置２は、複合映像信号Ｓ０の入力端子ＩＮと、ＬＰＦ６と、クランプ回路部８と、比較回路１０，２０と、レベル制御部１７，２７と、ＨＳＹＮＣ分離部１１，２１と、ＨＳＹＮＣ判別部１５，２５と、セレクタ４０と、複合同期信号ＣＳＹＮＣの出力端子ＯＵＴとを有する。

この同期信号分離装置２では、ＶＳＹＮＣ分離部およびＶＳＹＮＣ判別部を有していない点で、同期信号分離装置１と構成が大きく相違する。また、この同期信号分離装置２では、極めて短期間で複合同期信号を分離できるようにするため、１ライン周期ごとに、レベル制御部１７，２７からそれぞれ比較部１０，２０に対して供給される基準レベル信号ＳＬ１，ＳＬ２を変化させる点に特徴がある。

先ず、図７を参照して、この同期信号分離装置２における水平同期信号の欠落の有無の判定原理について説明する。図７は、同期信号の欠落の有無の判定方法を説明するための図である。一般に、水平同期信号の期間は規格によって規定され（たとえばＳＭＰＴＥ １７０Ｍでは、４．７±０．１μｓ）、複合映像信号に対するサンプリング周波数に応じて、ペデスタルレベルに相当するサンプル数が所定の範囲（以下、範囲Ｓ＿ＰＤと記す）に規定される。したがって、水平同期信号ＳＨ１，ＳＨ２に対して、ある基準レベル信号ＳＬ１，ＳＬ２よりも低い電位のサンプル数がこの範囲Ｓ＿ＰＤ内にあるとすれば、その基準レベル信号ＳＬ１，ＳＬ２は、それぞれ比較部１０，２０において複合同期信号ＳＣ１，ＳＣ２を適切に分離するものであると判断することができる。

たとえば、図７において、基準レベル信号が、分離された水平同期信号のペデスタルレベルとシンクチップレベルと間の中間電位領域にある場合（図７において、基準レベル信号が、たとえばＳＬ＿ｏｐｔの電位の場合）には、その基準レベル信号よりも低い電位のサンプルは、図中の期間Ｒ１に限定される。この期間Ｒ１に含まれるサンプル数は、範囲Ｓ＿ＰＤ内に収まることになる。一方、基準レベル信号が、分離された水平同期信号のペデスタルレベルよりも高い電位領域（たとえば図中のＳＬ＿ｋ２；第１電位領域、第３電位領域）に含まれる場合には、その基準レベル信号よりも低い電位のサンプルは非常に多くなり、上記範囲Ｓ＿ＰＤより多いサンプル数となる。基準レベル信号が、分離された水平同期信号のシンクチップレベルよりも低い電位領域（たとえば図中のＳＬ＿ｋ１；第２電位領域、第４電位領域）に含まれる場合には、その基準レベル信号よりも低い電位のサンプルは非常に少なくなり、上記範囲Ｓ＿ＰＤより少ないサンプル数となる。

再度図６を参照すると、ＨＳＹＮＣ判定部１５は、水平同期信号ＳＨ１に対して、レベル制御部１７によって供給される基準レベル信号ＳＬ１よりも低いサンプル数をカウントし、そのカウント結果を示す信号Ｎ１５をレベル制御部１７に供給する。
さらに、ＨＳＹＮＣ判定部１５は、１ライン周期毎に、水平同期信号ＳＨ１に対して実質的な同期信号の欠落の有無を判定する。その結果、ＨＳＹＮＣ判別部１５は、同期信号の欠落が無いと判定したときにその出力信号Ｓ１５の論理レベルを「１」とし、同期信号の欠落が有ると判定したときにその出力信号Ｓ１５の論理レベルを「０」とする。本実施形態では、その判定方法は、上述したように、基準レベル信号ＳＬ１よりも低いサンプル数のカウント値が範囲Ｓ＿ＰＤ内にあるか否かによって行うほか、当業者に公知の方法を適用してもよい。

ＨＳＹＮＣ判定部２５は、水平同期信号ＳＨ２に対して、レベル制御部２７によって供給される基準レベル信号ＳＬ２よりも低いサンプル数をカウントし、そのカウント結果を示す信号Ｎ２５をレベル制御部２７に供給する。
さらに、ＨＳＹＮＣ判定部２５は、１ライン周期毎に、水平同期信号ＳＨ２に対して実質的な同期信号の欠落の有無を判定する。その結果、ＨＳＹＮＣ判別部２５は、同期信号の欠落が無いと判定したときにその出力信号Ｓ２５の論理レベルを「１」とし、同期信号の欠落が有ると判定したときにその出力信号Ｓ２５の論理レベルを「０」とする。本実施形態では、その判定方法は、上述したように、基準レベル信号ＳＬ２よりも低いサンプル数のカウント値が範囲Ｓ＿ＰＤ内にあるか否かによって行うほか、当業者に公知の方法を適用してもよい。

レベル制御部１７は、ＨＳＹＮＣ判定部１５の信号Ｎ１５を受けて、比較部１０へ供給する基準レベル信号ＳＬ１を変化させる。すなわち、同期信号分離装置２では、比較部１０において、複合同期信号が適切に分離できるようにするため、ＨＳＹＮＣ判定部１５のカウント結果がフィードバックされている。
具体的には、レベル制御部１７は、カウント結果を示す信号Ｎ１５に基づいて、以下の処理を行う。すなわち、レベル制御部１７は、カウント結果が範囲Ｓ＿ＰＤよりも多い、換言すると、ＨＳＹＮＣ判定部１５により分離された水平同期信号ＳＨ１のペデスタルレベルより高い第１電位領域に基準レベル信号ＳＬ１が含まれるときに、その基準レベル信号ＳＬ１を所定量低下させる。そして、レベル制御部１７は、カウント結果が範囲Ｓ＿ＰＤよりも少ない、換言すると、ＨＳＹＮＣ判定部１５により分離された水平同期信号ＳＨ１のシンクチップレベルより低い第２電位領域に基準レベル信号ＳＬ１が含まれるときに、その基準レベル信号ＳＬ１を所定量増加させる。

レベル制御部２７は、ＨＳＹＮＣ判定部２５の信号Ｎ２５を受けて、比較部２０へ供給する基準レベル信号ＳＬ２を変化させる。すなわち、同期信号分離装置２では、比較部２０において、複合同期信号が適切に分離できるようにするため、ＨＳＹＮＣ判定部２５のカウント結果がフィードバックされている。
具体的には、レベル制御部２７は、カウント結果を示す信号Ｎ２５に基づいて、以下の処理を行う。すなわち、レベル制御部２７は、カウント結果が範囲Ｓ＿ＰＤよりも多い、換言すると、ＨＳＹＮＣ判定部２５により分離された水平同期信号ＳＨ２のペデスタルレベルより高い第３電位領域に基準レベル信号ＳＬ２が含まれるときに、その基準レベル信号ＳＬ２を所定量低下させる。そして、レベル制御部２７は、カウント結果が範囲Ｓ＿ＰＤよりも少ない、換言すると、ＨＳＹＮＣ判定部２５により分離された水平同期信号ＳＨ２のシンクチップレベルより低い第４電位領域に基準レベル信号ＳＬ２が含まれるときに、その基準レベル信号ＳＬ２を所定量増加させる。なお、基準レベル信号ＳＬ２は、基準レベル信号ＳＬ１とは初期値が異なっている。

セレクタ４０は、比較部１０により生成された信号ＳＣ１、比較部２０により生成された信号ＳＣ２のいずれかの、適切な複合同期信号を選択する。このセレクタ４０の出力である複合同期信号ＣＳＹＮＣが出力端子ＯＵＴから出力される。

以下、図８を参照して、このセレクタ４０の回路構成の一例を説明する。なお、図８では、図３に示したセレクタ３０と同一の部位については同一の符号を付している。本実施形態の同期信号分離装置２では、水平同期信号に対する判定結果のみによって処理が行われるため、図８に示したセレクタ４０には、図３におけるＡＮＤ回路３１，３２が含まれていない。この点を除けば、図８に示すセレクタ４０は、前述したセレクタ３０と同様である。

図８において、信号Ｓ１５，Ｓ２５の論理レベルは、それぞれ信号ＳＣ１，ＳＣ２に含まれる水平同期信号が適切に分離できた場合（同期信号の欠落が無い場合）に、「１」となる。したがって、信号Ｓ１５と、信号Ｓ２５の反転信号Ｓ３４とについて、前述したセレクタ３０と同様に、以下の（１）〜（４）が同様に成立する。

すなわち、
（１）信号Ｓ１５，Ｓ３４の論理レベルがそれぞれ「０」，「０」である場合：
信号ＳＣ１には同期信号の欠落が有り、信号ＳＣ２には同期信号の欠落が無い。
（２）信号Ｓ１５，Ｓ３４の論理レベルがそれぞれ「０」，「１」である場合：
信号ＳＣ１，ＳＣ２には、ともに同期信号の欠落が有る。
（３）信号Ｓ１５，Ｓ３４の論理レベルがそれぞれ「１」，「０」である場合：
信号ＳＣ１，ＳＣ２には、ともに同期信号の欠落が無い。
（４）信号Ｓ１５，Ｓ３４の論理レベルがそれぞれ「１」，「１」である場合：
信号ＳＣ１には同期信号の欠落が無く、信号ＳＣ２には同期信号の欠落が有る。

したがって、セレクタ３８は、上記（１）の場合に、同期信号の欠落が無い信号ＳＣ２を選択して出力し、上記（４）の場合に、同期信号の欠落が無い信号ＳＣ１を選択して出力する。上記（３）の場合には、信号ＳＣ１，ＳＣ２の両者とも同期信号の欠落が無いのでどちらを選択してもよいが、図８に示す回路構成上、セレクタ３８は、信号ＳＣ２を選択して出力する。また、上記（２）の場合には、信号ＳＣ１，ＳＣ２の両者とも同期信号の欠落が有るが、図８に示す回路構成上、セレクタ３８は、信号ＳＣ２を選択して出力する。

上述したように、セレクタ４０は、信号ＳＣ１，ＳＣ２の内、いずれか同期信号の欠落が無い方の信号を選択して出力するように構成されている。なお、図８に示したセレクタ４０の回路図は一例に過ぎず、信号Ｓ１５，Ｓ２５に基づいて、同期信号の欠落が無い、信号ＳＣ１，ＳＣ２のいずれかを選択するように、当業者にとって自明な他の回路構成を適用することもできる。

［同期信号分離装置２の動作］
次に、本実施形態の同期信号分離装置２の動作について、図９を参照して説明する。図９は、同期信号分離装置２の動作の一例を説明するためのタイミングチャートであって、（ａ）複合映像信号Ｓ８の同期信号部、（ｂ）基準レベル信号ＳＬ２、（ｃ）基準レベル信号ＳＬ１、（ｄ）信号ＳＣ２、（ｅ）信号ＳＣ１の各信号の１ライン周期毎（ライン期間Ｈ１，Ｈ２，…，Ｈ１５，…）の変化を示している。また、図９において、基準レベル信号ＳＬ１の初期値は最小レベルＳＬ＿ｍｉｎとなっており、基準レベル信号ＳＬ２の初期値は最大レベルＳＬ＿ｍａｘとなっている。

図９に示す動作例では、複合映像信号Ｓ８は、たとえば弱電界地域で受信したテレビジョン放送電波を復調して生成され、（ａ）に示すように変動しているものとする。

ライン期間Ｈ１〜Ｈ３では、基準レベル信号ＳＬ２が、複合映像信号Ｓ８のペデスタルレベルとシンクチップレベルと間の中間の電位であるため、図９（ｄ）に示すように、信号ＳＣ２は複合同期信号として適切に分離される。このライン期間Ｈ１〜Ｈ３では、ＨＳＹＮＣ判定部２５から供給されるカウント結果（信号Ｎ２５）が範囲Ｓ＿ＰＤ内であるので、レベル制御部２７は、そのカウント結果が反映されるライン期間Ｈ２〜Ｈ４では、基準レベル信号ＳＬ２のレベルを変化させない。

ライン期間Ｈ４〜Ｈ１０では、基準レベル信号ＳＬ２が、複合映像信号Ｓ８のペデスタルレベルより高い電位となっているので、図９（ｄ）に示すように、信号ＳＣ２は複合同期信号として適切に分離されない。このライン期間Ｈ４〜Ｈ１０では、ＨＳＹＮＣ判定部２５から供給されるカウント結果（信号Ｎ２５）が範囲Ｓ＿ＰＤより多いので、レベル制御部２７は、そのカウント結果が反映されるライン期間Ｈ５〜Ｈ１１では、基準レベル信号ＳＬ２のレベルを１ライン周期毎に所定量低下させていく。

ライン期間Ｈ１〜Ｈ２では、基準レベル信号ＳＬ１が、複合映像信号Ｓ８のシンクチップレベルより低い電位となっているので、図９（ｅ）に示すように、信号ＳＣ１は複合同期信号として適切に分離されない。このライン期間Ｈ１〜Ｈ２では、ＨＳＹＮＣ判定部１５から供給されるカウント結果（信号Ｎ１５）が範囲Ｓ＿ＰＤより少ないので、レベル制御部１７は、そのカウント結果が反映されるライン期間Ｈ２〜Ｈ３では、基準レベル信号ＳＬ１のレベルを１ライン周期毎に所定量増加させていく。

ライン期間Ｈ３〜Ｈ６では、基準レベル信号ＳＬ１が、複合映像信号Ｓ８のペデスタルレベルとシンクチップレベルと間の中間の電位であるため、図９（ｅ）に示すように、信号ＳＣ２は複合同期信号として適切に分離される。このライン期間Ｈ３〜Ｈ６では、ＨＳＹＮＣ判定部１５から供給されるカウント結果（信号Ｎ１５）が範囲Ｓ＿ＰＤ内であるので、レベル制御部１７は、そのカウント結果が反映されるライン期間Ｈ４〜Ｈ７では、基準レベル信号ＳＬ１のレベルを変化させない。

ライン期間Ｈ７〜Ｈ９では、基準レベル信号ＳＬ１が、複合映像信号Ｓ８のペデスタルレベルより高い電位となっているので、図９（ｅ）に示すように、信号ＳＣ１は複合同期信号として適切に分離されない。このライン期間Ｈ７〜Ｈ９では、ＨＳＹＮＣ判定部１５から供給されるカウント結果（信号Ｎ１５）が範囲Ｓ＿ＰＤより多いので、レベル制御部１７は、そのカウント結果が反映されるライン期間Ｈ８〜Ｈ１０では、基準レベル信号ＳＬ１のレベルを１ライン周期毎に所定量低下させていく。

ライン期間Ｈ１１〜Ｈ１２では、ＨＳＹＮＣ判定部１５，２５から供給されるカウント結果（信号Ｎ１５，Ｎ２５）がともに範囲Ｓ＿ＰＤ内であり、図９（ｄ），（ｅ）に示すように、信号ＳＣ１，ＳＣ２は、ともに複合同期信号として適切に分離される。

このように、本実施形態の同期信号分離装置２では、図９において、ライン期間Ｈ７〜９を除き、比較部１０または比較部２０のいずれかによって適切に複合同期信号が分離できることになる。そして、比較部１０または比較部２０の出力信号ＳＣ１，ＳＣ２の内、同期信号として適切ないずれかの信号がセレクタ４０によって選択されて、複合同期信号ＣＳＹＮＣとして出力される。

なお、基準レベル信号ＳＬ１，ＳＬ２のいずれかによって、短期間で複合同期信号を分離する可能性を高めるためには、基準レベル信号ＳＬ１，ＳＬ２の初期値を、図９に示したように、最小レベルＳＬ＿ｍｉｎおよび最大レベルＳＬ＿ｍａｘに設定しておくことが好ましい。この最小レベルＳＬ＿ｍｉｎおよび最大レベルＳＬ＿ｍａｘは、複合同期信号のシンクチップレベルおよびペデスタルレベルの実際の変動値に応じて実験的に予め決定される。

図９において、ライン期間Ｈ１１〜Ｈ１２において、基準レベル信号ＳＬ１，ＳＬ２がともに、複合映像信号Ｓ８のペデスタルレベルとシンクチップレベルと間の中間の電位となり、ＨＳＹＮＣ判定部１５，２５において、ともに同期信号の欠落が無いと判定された後、ライン期間Ｈ１３において、ともに同期信号の欠落が有ると判定されるが、その結果が反映されるライン期間Ｈ１４において、レベル制御部１７，２７は、基準レベル信号ＳＬ１，ＳＬ２を初期値に戻す。この場合、図６に示す構成では、レベル制御部１７，２７は、信号Ｎ１５，Ｎ２５が示すカウント数が範囲Ｓ＿ＰＤにあるか否かによって、同期信号の欠落の有無を判定するが、カウント数によらず、ＨＳＹＮＣ判定部１５，２５の判定結果を直接受けるように構成してもよい。
図９のライン期間Ｈ１１〜Ｈ１２のように、基準レベル信号ＳＬ１，ＳＬ２がほぼ同一の電位となった場合に、複合映像信号Ｓ８の変動に対して基準レベル信号ＳＬ１，ＳＬ２を追従させるとすれば、１系統の基準レベル信号によって動作させるのと変わらず、短期間で適切に同期信号を分離できることが困難となってしまう。したがって、かかる場合には、基準レベル信号ＳＬ１，ＳＬ２をそれぞれ異なる初期値に戻し、複合映像信号Ｓ８の変動に対する基準レベル信号ＳＬ１，ＳＬ２の追従性を高めることが必要である。

以上説明したように、本実施形態の同期信号分離装置２によれば、入力した複合映像信号から複合同期信号を分離するときの基準レベル信号を２個設け、その２個の基準レベル信号がそれぞれ異なる初期値を有し、複合映像信号の変動に追従するように１ライン周期毎にレベルを変化させるようにしたので、第１実施形態のものと比較してさらに短期間で、適切な複合同期信号ＣＳＹＮＣを得ることができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成およびシステムは本実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更や、他のシステムへの適応なども含まれる。

第１の実施形態の同期信号分離装置のシステム構成図である。 第１の実施形態の同期信号分離装置における比較部の処理を示すタイミングチャートである。 第１の実施形態の同期信号分離装置におけるセレクタの回路構成の一例を示す図である。 第１の実施形態の同期信号分離装置において、シンクチップレベルが異なる複合映像信号に対する比較部の出力信号波形を示す図である。 第１の実施形態の同期信号分離装置の２個の基準レベル信号の変化の一例を示すタイミングチャートである。 第２の実施形態の同期信号分離装置のシステム構成図である。 第２の実施形態の同期信号分離装置における水平同期信号の欠落の有無の判定原理について説明するための図である。 第２の実施形態の同期信号分離装置におけるセレクタの回路構成の一例を示す図である。 第２の実施形態の同期信号分離装置の動作の一例を説明するためのタイミングチャートである。

符号の説明

１，２…同期信号分離装置
６…ローパスフィルタ（ＬＰＦ）
８…クランプ部
１０…比較部（第１比較部）
２０…比較部（第１比較部）
１６，１７…レベル制御部（第１制御部）
２６，２７…レベル制御部（第２制御部）
３０，４０…セレクタ（選択部）
１１…ＨＳＹＮＣ分離部（第１判定部）
１２，１５…ＨＳＹＮＣ判定部（第１判定部）
１３…ＶＳＹＮＣ分離部（第１判定部）
１４…ＶＳＹＮＣ判定部（第１判定部）
２１…ＨＳＹＮＣ分離部（第２判定部）
２２…ＨＳＹＮＣ判定部（第２判定部）
２３…ＶＳＹＮＣ分離部（第２判定部）
２４，２５…ＶＳＹＮＣ判定部（第２判定部）

Claims (6)

1. 複合映像信号から同期信号を分離する同期信号分離装置において、
   前記複合映像信号を第１レベルと比較し、第１複合同期信号を抽出する第１比較部と、
   前記第１複合同期信号から水平同期信号および垂直同期信号を分離し、前記複合映像信号の１フィールド周期毎における前記水平同期信号および前記垂直同期信号の欠落の有無を判定する第１判定部と、
   前記第１レベルを１フィールド周期毎に順次変化させ、前記第１判定部において同期信号の欠落がないと判定されるレベルにて前記第１レベルを固定する第１制御部と、
   前記複合映像信号を第２レベルと比較し、第１複合同期信号を抽出する第２比較部と、
   前記第２複合同期信号から水平同期信号および垂直同期信号を分離し、前記複合映像信号の１フィールド周期毎における前記水平同期信号および前記垂直同期信号の欠落の有無を判定する第２判定部と、
   前記第２レベルを、前記第１レベルの変化とは異なる位相で１フィールド周期毎に順次変化させ、前記第２判定部において同期信号の欠落がないと判定されるレベルにて前記第２レベルを固定する第２制御部と、
   前記第１判定部および前記第２判定部によって同期信号の欠落がないと判定された、前記第１複合同期信号または前記第２複合同期信号のいずれかを選択して出力する選択部と、
   を備えた同期信号分離装置。
2. 前記第１レベルと前記第２レベルを、互いに位相が１８０度異なるように変化させる、
   請求項１記載の同期信号分離装置。
3. 一旦前記第１レベルおよび前記第２レベルがともに固定された後、前記第１判定部および前記第２判定部にて、ともに同期信号の欠落が有ると判定されたときには、再度、第１レベルおよび第２レベルを、互いに位相が１８０度異なるように変化させる、
   請求項２記載の同期信号分離装置。
4. 複合映像信号から同期信号を分離する同期信号分離装置において、
   前記複合映像信号を第１レベルと比較し、第１複合同期信号を抽出する第１比較部と、
   前記第１複合同期信号から水平同期信号を分離し、前記複合映像信号の１ライン周期毎における水平同期信号の欠落の有無を判定する第１判定部と、
   前記第１判定部により分離された水平同期信号のペデスタルレベルより高い第１電位領域に前記第１レベルが含まれるときに、前記第１レベルを所定量低下させ、前記第１判定部により分離された水平同期信号のシンクチップレベルより低い第２電位領域に前記第１レベルが含まれるときに、前記第１レベルを所定量増加させるようにして、第１レベルを１ライン周期毎に変化させる第１制御部と、
   前記複合映像信号を、初期値が前記第１レベルと異なる第２レベルと比較し、第２複合同期信号を抽出する第２比較部と、
   前記第２複合同期信号から水平同期信号を分離し、前記複合映像信号の１ライン周期毎における水平同期信号の欠落の有無を判定する第２判定部と、
   前記第２判定部により分離された水平同期信号のペデスタルレベルより高い第３電位領域に前記第２レベルが含まれるときに、前記第２レベルを所定量低下させ、前記第２判定部により分離された水平同期信号のシンクチップレベルより低い第４電位領域に前記第２レベルが含まれるときに、前記第２レベルを所定量増加させるようにして、第２レベルを１ライン周期毎に変化させる第２制御部と、
   前記第１判定部および前記第２判定部によって同期信号の欠落がないと判定された、前記第１複合同期信号または前記第２複合同期信号のいずれかを選択して出力する選択部と、
   を備えた同期信号分離装置。
5. 前記第１判定部により分離された水平同期信号に対し、前記第１レベルよりも低い電位のサンプル数に応じて、第１レベルが、前記第１電位領域または前記第２電位領域にあるかを判別し、
   前記第２判定部により分離された水平同期信号に対し、前記第２レベルよりも低い電位のサンプル数に応じて、第２レベルが、前記第３電位領域または前記第４電位領域にあるかを判別する、
   請求項４記載の同期信号分離装置。
6. 前記第１判定部および前記第２判定部にて、一旦ともに同期信号の欠落が無いと判定された後、ともに同期信号の欠落が有ると判定されたときには、再度、第１レベルおよび第２レベルを初期値に設定する、
   請求項４または５記載の同期信号分離装置。

Images