JP2008118349A

JP2008118349A - 通信装置

Info

Publication number: JP2008118349A
Application number: JP2006298868A
Authority: JP
Inventors: Hideaki Ninomiya; 秀明二宮
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2006-11-02
Filing date: 2006-11-02
Publication date: 2008-05-22

Abstract

【課題】マスターデバイスに対して汎用ＰＨＹチップとカスタマイズデバイスとが接続されている場合に、マスターデバイスからのリード要求に関し、マスターデバイスにおいて送受信方向でのエラーの検出を可能にする。
【解決手段】ＭＤＩＯインタフェースで用いられるＩＥＥＥＳｔｄ８０２．３ TM ２００２に準拠したフレームにおいてＴＡ(ターンアラウンド)の第２ビットに、読み出しを指定されたカスタマイズデバイスのレジスタについてデータのチェックサムを行った結果の下位ビットを挿入し、これをマスターデバイスにて行う返送データのチェックサムの値と比較する。
【選択図】図１

Description

本発明は、通信装置に関し、特にＩＥＥＥ８０２．３に規定されている通信方式においてエラー検出可能な通信装置に関するものである。

ローカルエリアネットワーク（ＬＡＮ）で用いられている通信方式の１つにイーサネット（登録商標）がある。イーサネット（登録商標）には、制御が簡単な割に効率がよいという利点がある。ＬＡＮで用いられる規格はＩＥＥＥによって定められており、イーサネット（登録商標）を指すＣＳＭＡ／ＣＤ（Carrier Sense Multiple Access with Collision Detection、搬送波感知多重アクセス/衝突検出方式)通信方式については、ＩＥＥＥ８０２．３に規定されている。

ＩＥＥＥ８０２．３には、物理層のオブジェクトを管理するためのＭＤＩＯ（Management Data Input/Output、イーサネット（登録商標）管理インタフェース）インタフェースや、該インタフェース上で送信されるフレームの形式が含まれている。
ＩＥＥＥＳｔｄ８０２．３TM２００２

しかしながら、ＩＥＥＥＳｔｄ８０２．３^TM２００２には、ＭＤＩＯによる通信エラーを検出する規定や方法が定められていない。また、同規格で定められているフレームには、ＣＲＣやパリティビットを挿入する場所がないため、ビットエラーを検出する手段がなかった。

そのため、ＭＤＩＯマスターデバイスにＰＨＹ(Physical layer、物理層)チップとカスタマイズデバイスとが並列にバス接続されているようなＭＤＩＯの基本的な接続構成において、カスタマイズデバイスとＭＤＩＯマスターデバイス間について監視を行おうとしても、これを行うことができなかった。なんとなれば、かかる接続構成では、ＰＨＹチップとカスタマイズデバイスとにおいて、共通のフレーム構成であることが必要だからである。言い換えると、ＰＨＹチップには市販品のＭＤＩＯ規格に完全に合致したものが用いられているために、フレーム構成を変更することができず、また、カスタマイズデバイスで用いられるフレーム構成にエラー検出用のエリアを新たに設けると市販のＰＨＹチップが使用できなくなるという不都合があった。

本発明は、このような状況に鑑みてなされたものであり、スレーブデバイスとしてカスタマイズデバイスと市販の汎用ＰＨＹチップとを同一のバスに接続して用いることが可能なマスターデバイスを含む通信装置を提供することを目的とする。

本発明による通信装置は、スレーブデバイスとこれにバス接続されて、ＩＥＥＥ８０２．３に規定されているＭＤＩＯ通信仕様に基づくフレームを送受信可能なマスターデバイスとを含む通信装置であって、該マスターデバイスは、リード要求フレームを送信してこれに応じて該スレーブデバイスから返送されるフレームを抽出する抽出手段と、該返送されたフレーム中のＴＡ（ターンアラウンド）フィールドの第２ビットをエラー検出ビットとしてこれと所定のビット値との異同を検出する検出手段と、該検出手段が該検出ビットの該所定のビット値とは異なることを検出したときに該リード要求フレームを再送する再送手段と、を有することを特徴とする。

本発明による通信装置のマスターデバイスは、スレーブデバイスとしてカスタマイズデバイス及び市販の汎用ＰＨＹチップの両方を混在させて用いることができるので、経済的である。

また、マスターデバイスとスレーブデバイスとの間で、通信エラーを検出し、さらにエラー検出後にフレーム再送を行うことにより、継続して通信が可能となり、通信の信頼性及び品質が向上する。

発明を実施するための形態

以下、図面を参照しつつ本発明の実施例について説明する。

図１は、本発明の一実施例を示すブロック図である。図１を参照すると、本発明による通信装置は、ＭＤＩＯマスターデバイス１とＭＤＩＯスレーブデバイス２とを含む。ＭＤＩＯマスターデバイス１には、ＭＤＩＯスレーブデバイス２である汎用ＰＨＹチップ３とカスタマイズデバイス４とがＭＤＩＯインタフェースバス５により接続されている。理解を容易にするため、汎用ＰＨＹチップ３とカスタマイズデバイス４とをそれぞれ１つずつ示したが、接続されるＭＤＩＯスレーブデバイス２の数はこの数に限定されない。

ＭＤＩＯスレーブデバイス２は、使用されるネットワーク媒体（ケーブル等、図示せず）への接続を可能にする信号変換機能を備えたユニットである。ここで、汎用ＰＨＹチップ３は、ＭＤＩＯ規格に準拠した通信機能をサポートする市販品のユニットである。カスタマイズデバイス４は、特定のネットワーク媒体と接続するためにカスタマイズされたＰＨＹチップである。接続を所望する媒体に応じたＭＤＩＯスレーブデバイスが選択される。

ＭＤＩＯマスターデバイス１は、ＣＰＵインタフェース部（レジスタ）１０、送受信切替制御部１１、送信部１２、受信部１３を有している。ＣＰＵインタフェース部１０は、ＣＰＵ（図示せず）と接続されていてコマンド及びデータを受信するインタフェースであり、レジスタを含んでいる。ＣＰＵインタフェース部１０には、返送されたフレームから必要なデータを抽出する抽出手段１０１と、エラー検出を行うためのＴＡの第２ビットと所定ビットとの異同を検出する検出手段１０２と、リード要求フレームを再送する再送手段１０３とが含まれる。送受信切替制御部１１は、ＣＰＵインタフェース部の指示に基づいて送信と受信とを切替える機能を有する。送信部１２は、ＣＰＵインタフェース部１３から受信したコマンドをシリアルデータにてＭＤＩＯスレーブデバイス２に送信する。受信部１３は、ＭＤＩＯスレーブデバイス２からデータを受信してＣＰＵインタフェース部１１に送出する。

図２に、ＩＥＥＥＳｔｄ８０２．３^TM２００２に準拠したＭＤＩＯ管理フレーム２０の構成を示し、以下に各フィールドについて説明する。

「ＰＲＥ」２０１は、「プリアンブル」を示し、同期用の固定ビットであって３２ビットの連続する１からなる。「ＳＴ」２０２は、「フレームの開始」を示し、「０１」で固定されている。「ＯＰ」２０３は、「オペレーションコード」を示し、リードコマンドの場合「１０」である。「ＰＨＹＡＤ」２０４は、「ＰＨＹアドレス」を示し、５ビットから成る。即ち、３２のＰＨＹのアドレスを指定可能である。「ＲＥＧＡＤ」２０５は、「レジスタアドレス」を示し、５ビットから成る。よって、各ＰＨＹ毎に３２のレジスタの指定が可能となる。ＭＤＩＯマスターデバイスからＭＤＩＯスレーブデバイスへのリード要求フレームは、ＰＲＥからＲＥＧＡＤまでのデータビットによって構成される。ＭＤＩＯスレーブデバイスからＭＤＩＯマスターデバイスへのリード要求フレームに対する応答では、さらに以下のフィールドが続く。「ＴＡ」２０６は、「ターンアラウンド」を示し、２ビットから成る。ＴＡの最初のビットは送受信方向の切替タイミング区間であり、リードコマンドにおいては、任意の値をとる。ＴＡ２０６の２番目のビットは、ＭＤＩＯスレーブデバイスがＭＤＩＯマスターデバイス１にドライブするビットで、ＩＥＥＥＳｔｄ８０２．３^TM２００２で規定されている値は、「０」である。「ＤＡＴＡ」２０７は、データを示し、１６ビットから成る。「ＩＤＬＥ」２０８は、「アイドル」状態を示し、１ビットの任意の値が当てられる。

本実施例では、ＭＤＩＯマスターデバイス１がＭＤＩＯスレーブデバイス２に、リード要求フレームを送信すると、カスタマイズデバイス４は、フレームのＴＡ２０６の２ビット区間に続いてデータ８ビットを返送する。ＴＡ２０６の第２ビットは、上記したように、ＩＥＥＥＳｔｄ８０２．３^TM２００２では固定値「０」を規定しているが、本実施例では、カスタマイズデバイス４がＭＤＩＯマスターデバイス１に返送するデータ８ビットのサムチェックの最下位ビットとする。これにより、データビットのエラー検出が可能となる。

さらに、ＭＤＩＯマスターデバイス１からＭＤＩＯスレーブデバイス２に対して送信されたリード要求フレームが、伝送エラー等によるエラーで解釈不可能の場合、カスタマイズデバイス４においてチェックサムがエラーとなるビットをセットしてもよい。これにより、ＭＤＩＯマスターデバイス１は、上述の受信方向だけでなく送信方向におけるエラーの検出も可能となる。エラー検出に基づいて、ＭＤＩＯマスターデバイス１が再送を行うことにより、通信のリカバリが可能となる。

図３は、本実施例による通信装置において、ＭＤＩＯマスターデバイス１からカスタマデバイス４へ送信されるリード要求フレームの処理手順の概要を示している。かかる処理手順について、図１乃至図２に示された構成要素及びフレーム構成を適宜参照して説明する。

あらかじめ、ＭＤＩＯマスターデバイス１は、バス接続されているＭＤＩＯスレーブデバイス群の各々が汎用ＰＨＹチップかカスタマイズデバイスかについての管理テーブルを作成して記憶する。

ＭＤＩＯマスターデバイス１のＣＰＵインタフェース部１０は、ＣＰＵ（図示せず）からカスタマイズデバイス４へのリード要求を受けとると、送受信切替制御部１１に送信への切替えを指示して送信準備を行うとともに、指定されたスレーブデバイスについてそのアドレスをＰＨＹアドレス及びレジスタアドレスとして指定し、リード要求フレームの形式で送信部１２を介してカスタマイズデバイス４に送信する（ステップＳ１）。リード要求フレームは、上記したように、図２に示したフレームのＰＲＥからＲＥＧＡＤまでのデータビットで構成されている。

カスタマイズデバイス４は、全てのレジスタにて、保持するデータのチェックサム値を計算し、これを各々のレジスタに格納しておく（ステップＳ２）。

カスタマイズデバイス４は、ＭＤＩＯマスターデバイス１からリード要求フレームを受信すると、伝送エラー等による異常なフレームでないかをチェックする（ステップＳ３）。

リード要求フレームが正常だった場合、ＰＨＹアドレス及びレジスタアドレスにより指定される要求アドレスのデータビットのチェックサム値と該要求アドレスのデータ８ビットとを読み出して返送する（ステップＳ４）。このときカスタマイズデバイス４は、信号フレームのＴＡ２０６の２ビット区間に続く「ＤＡＴＡ」フィールド２０７に要求アドレスのデータ８ビットを、「ＴＡ」２０６の第２ビットに要求アドレスに対するデータビットのチェックサム値をそれぞれ挿入して返送する。

リード要求フレームが、伝送エラー等によるエラーで解釈不可能の場合、カスタマイズデバイス４は、アドレス「０」のデータビットのチェックサム値を反転したビットと、アドレス「０」のデータビットを返送する（ステップＳ５）。ここでは、アドレス「０」としているが、それ以外のアドレスにて設定することも可能である。これを受信したマスターデバイスはリード要求フレームを再送する（ステップ７）。

ＭＤＩＯマスターデバイス１は、受信部１２にてカスタマイズデバイス４より返送されたフレームを受信すると、ＣＰＵインタフェース部１０に転送する。ＣＰＵインタフェース部１０は、抽出手段１０１にてレジスタにフレームの「ＤＡＴＡ」２０７を抽出するとともに、「ＴＡ」２０６の第２ビットのチェックサム値を抽出してエラー情報としてセットし、「ＤＡＴＡ」２０７のビット列についてチェックサムを計算する。受信したフレームの「ＴＡ」２０６の第２ビットのチェックサム値と計算したチェックサム値とを検出手段１０２により照合する（ステップ６）。一致していない場合には、通信エラーと判定して、再送手段１０３によりリード要求フレームの再送を行う（ステップ７）。

次に、ＭＤＩＯスレーブデバイス２が汎用ＰＨＹチップ３の場合のリード要求フレーム送信手順を説明する。

ＭＤＩＯマスターデバイス１は、ステップ１の後、リード要求フレームに対して汎用ＰＨＹチップ３から返送されたフレームにおいて、「ＴＡ」２０６の第２ビットが「０」であるか否かのチェックのみを行なう。チェックの結果、「０」以外、即ち「１」であれば、スレーブデバイスからの送信エラーと判断してリード要求コマンドの再送を行なう。

第１の実施例では、装置内のプリント基板上のデバイス間通信を示したが、基板間、あるいは、装置間の通信において本発明による通信装置を用いることも可能である。

図４は、本発明による通信装置を基板間の通信に用いた実施例を示している。ＭＤＩＯマスターデバイス１と複数のＭＤＩＯスレーブデバイスとが送信・受信兼用のデータ線１本と送信・受信兼用のクロック線１本とでそれぞれバス接続された、スター型バス配線の形をなしている。

図５は、本発明による通信装置を基板間の通信に用いた別の実施例であって、ＡＴＣＡ(Advanced Telecom Computing Architecture、アドバンストティーシーエー（PCI Industrial Computer Manufacturers Groupの登録商標）)で規定されているバックプレーンの信号線を示している。ここで、「ＩＰＭＢ (Intelligent Platform Management Bus) スター」配線にて部分のＣＭＭ（Chassis Management Module、シャーシマネージメントモジュール）と標記されている部分にＭＤＩＯマスターデバイス、ＣＭＭからスター型バス配線にて接続されている各スロットにＭＤＩＯマスターデバイスを搭載して用いることができる。

図６は、本発明による通信装置を装置間の通信に用いた実施例を示す。ＭＤＩＯマスターデバイス１を有する装置ＡがＭＤＩＯスレーブデバイスを有する装置Ｂ乃至ＤとＬＡＮケーブルで接続されている。各装置において、データ、クロックの２線は、ＲＪ４５の８芯のうち、任意の２本を使用する。ここでは接続される装置として装置Ｂ乃至Ｄの３つのみを示したが、この数に限定されない。

本実施例において、エラー検出方式として、チェックサムを用いる例が説明されたが、本発明はかかる形態に限らず、例えば、パリティチェック方式などの他の方式にも適用可能である。

本発明の実施例を示すブロック図である。ＩＥＥＥＳｔｄ８０２．３^TM２００２に準拠したフレームの構成を示す図である。本実施例によるＭＤＩＯマスターデバイスからカスタマデバイスへ送信されるリード要求フレームの処理手順を示すシーケンス図である。本発明による通信装置を、基板間通信に用いた実施例を示すブロック図である。基板間通信に本発明による通信装置を用いた別の実施例として、ＡＴＣＡバックプレーン配線を示す概略図である。本発明による通信装置を、装置間の通信に用いた実施例を示すブロック図である。

符号の説明

１ＭＤＩＯマスターデバイス
２ＭＤＩＯスレーブデバイス
３汎用ＰＨＹチップ
４カスタマイズデバイス
５ＭＤＩＯインタフェースバス
１０ＣＰＵインタフェース部
１１送受信切替制御部
１２送信部
１３受信部
２０ＭＤＩＯ管理フレーム

Claims

スレーブデバイスとこれにバス接続されて、ＩＥＥＥ８０２．３に規定されているＭＤＩＯ通信仕様に基づくフレームを送受信可能なマスターデバイスとを含む通信装置であって、
前記マスターデバイスは、リード要求フレームを送信してこれに応じて前記スレーブデバイスから返送されるフレームを抽出する抽出手段と、
前記返送されたフレーム中のＴＡ（ターンアラウンド）フィールドの第２ビットをエラー検出ビットとしてこれと所定のビット値との異同を検出する検出手段と、
前記検出手段が前記検出ビットの前記所定のビット値とは異なることを検出したときに前記リード要求フレームを再送する再送手段と、を有することを特徴とする通信装置。
前記スレーブデバイスが１以上のレジスタを有する特定のデバイスであって、前記第２ビットは前記リード要求フレームが指定するレジスタのデータについてチェックサムを行った結果の下位ビット値に等しく、前記検出手段における前記所定のビット値は前記返送されたフレームのデータに対して行ったチェックサムの結果の下位ビット値に等しいことを特徴とする請求項１記載の通信装置。