JP2008117441A - ディジタルデータ記録再生装置 - Google Patents

Abstract

【課題】ホログラムメモリ記録再生装置において、符号化効率を劣化させることなくＧｕｉｄｅｄ Ｓｃｒａｍｂｌｅ符号化を行う。
【解決手段】入力された情報に対して冗長ビットを付加し、誤り訂正符号化を行う符号化ブロック１と、符号化ブロック１によって生成された誤り訂正符号語中の前記冗長ビットに対応するビットのパターンを含むマーカーを生成するマーカー生成回路２と、誤り訂正符号語から冗長ビットを取り除いたビット列及びマーカーにより構成される書き込みデータを生成し記録媒体に記録する記録回路３と、書き込みデータを記録媒体から再生して誤り訂正を施した後にマーカーに含まれた冗長ビットに対応するビットのパターンを用いて入力された情報に復調する復調ブロック４とを備える。
【選択図】図１

Description

本発明は、ディジタルデータ記録再生装置に関するものであり、特に、ホログラムメモリを用いた記録再生装置に関するものである。

ホログラムメモリを用いた記録再生装置では、空間光変調器と呼ばれる装置を用いて、ビット毎に光の振幅や位相を変調することにより２次元のディジタルデータ（情報光）を作成し、その情報光と参照光の干渉によってできた干渉縞を記録媒体に書き込むことで記録が行われる。液晶などの透過型の空間光変調器は光を透過させることによりデータ“１”が記録され、光を遮蔽することによりデータ“０”が記録されるが、光強度の強いデータ、すなわちデータ“１”を多く含むデータを記録した場合、雑音の影響が大きくなることが知られている。これは、データの再生に用いられるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサの構造によるものである。ＣＣＤやＣＭＯＳでは、各セルの値を電界のパワーで検出するため、データ“０”とデータ“１”に加わる雑音の量が同じであったとしても、２乗の計算によって、データ“１”の方がより増大されてしまうためである。

また、隣接するデータに“１”を多く含むほど、符号間干渉（ＩＳＩ：Ｉｎｔｅｒ Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）の影響が大きくなることも知られている。これは、ＣＣＤやＣＭＯＳの出力が電界のパワーを１画素の範囲で積分した値になるためである。つまり、データ“１”の周辺に“１”が多いほど積分した値が大きくなるためである。これらの理由から、ホログラムメモリを用いた記録再生装置では、データ“１”のより少ない情報を記録することが望まれる。

また、それに加えて、ＤＣ成分の変動が少ない情報を記録することが望まれる。これは、一度に記録再生を行うデータ単位（以下、これをページと称す）中の“１”の数にばらつきがあった場合、ページ毎に１ピクセル当たりの光量が変わってしまうためである。これらのことから、ホログラムメモリを用いた記録再生装置では、データ“１”の数がより少なく、全体的に均等に配置された情報を記録することが望まれる。

これらの要求を満たす方式として、従来磁気記録や通信の分野で検討が行われてきたＧＳ（Ｇｕｉｄｅｄ Ｓｃｒａｍｂｌｅ）符号化方式と呼ばれる信号処理方式がある（例えば、特許文献１参照）。ＧＳ符号化方式は、情報データに数ビットの冗長ビットを付加して複数の符号語を作成し、その中から伝送路に最も適した符号語を送信符号語として選択するという方式である。ＧＳ符号化方式を適用すれば、データ“１”の数及びＤＣ成分の量を調整することができるため、ホログラムメモリに適した符号語を選択することが可能となる。
特開平１１−４１２１１号公報

しかしながら、前記のＧＳ符号化方式を用いた場合、数ビットの冗長ビットを付加する必要があるため、符号化効率が劣化してしまうという課題を有していた。

また、ＧＳ復号化を行う際に、付加した冗長ビット部に誤りが含まれていた場合、元の情報が再生できなくなるという課題を有していた。

本発明は、従来の課題を解決するもので、ホログラムメモリ記録再生装置に用いられる位置ずれ修正用のマーカーを利用することにより、符号化効率を劣化させることなく、誤り訂正能力の劣化を防いだＧＳ符号化方式を用いたディジタルデータ記録再生装置を提供することを目的とする。

前記従来の課題を解決するために、本発明のディジタルデータ記録再生装置は、入力された情報に対して冗長ビットを付加し、誤り訂正符号化を行う符号化ブロックと、前記符号化ブロックによって生成された誤り訂正符号語中の前記冗長ビットに対応するビットパターンを含むマーカーを生成するマーカー生成回路と、前記誤り訂正符号語から前記冗長ビットを取り除いたビット列及び前記マーカーにより構成される書き込みデータを生成し記録媒体に記録する記録回路と、前記書き込みデータを前記記録媒体から再生して誤り訂正を施した後に前記マーカーに含まれた前記冗長ビットに対応するビットパターンを用いて前記入力された情報に復調する復調ブロックと、を有することを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記符号化ブロックによって生成された誤り訂正符号語中の前記冗長ビットに対して誤り訂正符号化を行い、誤り訂正符号化冗長ビットを生成する冗長ビット誤り訂正符号化回路をさらに備え、前記マーカー生成回路が前記誤り訂正符号化冗長ビットに対応するビットパターンを用いて前記マーカーを生成し、前記記録回路が前記誤り訂正符号語から前記誤り訂正符号化冗長ビットを取り除いたビット列及び前記マーカーにより構成される書き込みデータを生成し記録媒体に記録する、ことを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記符号化ブロックが、入力された情報系列の任意の場所に、１以上の整数のビット数Ｎで構成される冗長ビットを埋め込む冗長ビット付加回路と、前記冗長ビットを利用して情報系列を疑似ランダム化するスクランブル処理を行い、２のＮ乗個以下のスクランブル系列を生成するスクランブル回路と、前記スクランブル回路で生成された複数のスクランブル系列に誤り訂正符号化を施し、複数の誤り訂正符号語を生成する誤り訂正符号化回路と、前記複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語を１つ選択する符号語選択回路と、から構成されることを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記符号化ブロックが、入力された情報系列の任意の場所に、１以上の整数のビット数Ｎで構成される冗長ビットを埋め込む冗長ビット付加回路と、前記冗長ビット付加回路で前記冗長ビットを埋め込まれた情報系列に誤り訂正符号化を施し、基準誤り訂正符号語を生成する誤り訂正符号化回路と、前記基準誤り訂正符号語の前記冗長ビットに対応するビットを利用し、前記基準誤り訂正符号語を疑似ランダム化するスクランブル処理を行い、２のＮ乗個以下の誤り訂正符号語を生成するスクランブル回路と、前記スクランブル回路で生成された複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語を１つ選択する符号語選択回路と、から構成されることを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記復調ブロックが、前記記録媒体に記録されたデータを再生する再生回路と、前記再生回路から再生されたデータであるイメージに対して、適切な座標への位置合わせを行うリードチャネル回路と、位置合わせが行われたデータに対して、前記符号化ブロックにおいて施された冗長ビットの付加及び誤り訂正符号化を復調する復号化ブロックと、から構成されることを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記復号化ブロックが、位置合わせが行われたデータに含まれるマーカー中に埋め込まれた冗長ビットに対応するビットパターンを参照して元の冗長ビットのパターンを推定する推定冗長ビット付加回路と、前記推定冗長ビット付加回路によって生成されたデータに対して誤りの訂正を行う誤り訂正回路と、多値データに対して２値化を行う２値化回路と、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照して前記スクランブル処理されたデータをデスクランブルするデスクランブル回路と、から構成されることを特徴とするものである。

さらにディジタルデータ記録再生装置において、前記復号化ブロックが、位置合わせが行われたデータに対して冗長ビットの誤り訂正を行う冗長ビット誤り訂正復号化回路と、前記冗長ビット誤り訂正復号化回路によって生成されたデータに含まれるマーカー中に埋め込まれた冗長ビットのパターンを参照して元の冗長ビットのパターンを推定し、それに対応した推定冗長ビットを生成する推定冗長ビット付加回路と、前記推定冗長ビット付加回路によって生成されたデータに対して誤りの訂正を行う誤り訂正回路と、多値データに対して２値化を行う２値化回路と、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照して前記スクランブル処理されたデータをデスクランブルするデスクランブル回路と、から構成されることを特徴とするものである。

本発明のディジタルデータ記録再生装置によれば、ホログラムメモリ記録再生装置において、ＧＳ符号用の冗長ビットに対応するビットパターンを位置ずれ修正用のマーカーに埋め込むことにより、符号化効率が劣化しないＧＳ符号化を行うことができる。また、冗長ビットに対応するビットパターンを位置ずれ修正用のマーカーに埋め込む際に再生誤りが生じないようにパターンを変更することにより、ＧＳ復号時に発生する復号誤りを抑制することができる。

以下に、本発明のディジタルデータ記録再生装置の実施の形態を図面とともに詳細に説明する。

図１は、本発明の実施例１におけるディジタルデータ記録再生装置の構成を示すブロック図である。図１において、まず符号化ブロック１において、入力された情報系列に対して冗長ビットが付加され、誤り訂正符号化が行われる。次に、マーカー生成回路２において、符号化ブロック１によって生成された誤り訂正符号語中の冗長ビットに対応するビットパターンを含むマーカーが生成される。その後、記録回路３において、誤り訂正符号語中の冗長ビットに対応するビットパターン以外のビット列とマーカーにより構成される書き込みデータが生成され、記録媒体に記録される。そして、記録された書き込みデータは、記録媒体から再生された後、復調ブロック４において、元の情報系列へと復調される。以下、各ブロックについて詳しく説明する。

まず、符号化ブロック１について説明する。図２（ａ）は符号化ブロック１の内部構成を示すブロック図である。図２（ａ）において、まず冗長ビット付加回路１０１において、入力された情報系列に対してＮビットの冗長ビットが付加される。次に、スクランブル回路１０２において、冗長ビットを利用して情報系列を疑似ランダム化するスクランブル処理が行われ、２のＮ乗個以下のスクランブル系列が生成される。そして、誤り訂正符号化回路１０３において、複数のスクランブル系列に対して誤り訂正符号化が行われ、複数の誤り訂正符号語が生成される。最後に、符号語選択回路１０４において、複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語が１つ選択される。以下、各ブロックについて詳しく説明する。

まず、冗長ビット付加回路１０１について説明する。冗長ビット付加回路１０１では、入力された情報系列の任意の場所にＮビットの冗長ビットが付加される。例えば、入力された情報を“１１１１０１０１１０１００１１１００１０１１０１”とし、その先頭に全てのビットが０で構成されたパターン“００”の冗長ビットが付加されるものとすると、情報は“００１１１１０１０１１０１００１１１００１０１１０１”のようになる。この冗長ビットは復号時に制約を除去するために用いられるものである。

次に、スクランブル回路１０２について説明する。スクランブル回路１０２では、情報系列に対して、冗長ビット付加回路１０１で付加された冗長ビットを利用したスクランブルが行われ、２のＮ乗個以下のスクランブル系列が生成される。そのために、まず冗長ビット付加回路１０１において付加された冗長ビットと同じビット数で構成された任意のパターンから、冗長ビット付加回路１０１によって生成されたデータと同じデータ長の規則性を持ったデータが複数個生成される。先ほどの例で考えると、冗長ビット付加回路１０１において付加された冗長ビットのパターンは“００”であるので、ビット数は２ビットである。２ビットで構成できるパターンは、“００”〜“１１”までの４種類があるが、例えば、この４種類のパターンを冗長ビット付加回路１０１によって生成されたデータと同じデータ長分繰り返し並べた場合、図３（ａ）に示すような４種類のデータが生成される。次に、生成された複数個のデータと冗長ビット付加回路１０１によって生成されたデータとのビット毎のｍｏｄ２加算が行われる。例えば、図３（ａ）に示される４種類のデータと冗長ビット付加回路１０１によって生成されたデータ“００１１１１０１０１１０１００１１１００１０１１０１”をビット毎に加算した場合、図３（ｂ）に示すような４種類のデータが得られる。このようにして、２のＮ乗個以下のスクランブル系列が生成される。

次に、誤り訂正符号化回路１０３について説明する。誤り訂正符号化回路１０３では、スクランブル回路１０２において生成された複数のスクランブル系列に対して誤り訂正符号化が行われ、複数の誤り訂正符号語が生成される。例えば、図３（ｂ）に示される４種類のデータに対して、それぞれＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号を用いて符号化を行った場合、図３（ｃ）に示すような４種類のＬＤＰＣ符号語が生成される。但し、ＬＤＰＣ符号とは、非常に疎なパリティ検査行列により定義される線形符号のことであり、ここで用いたＬＤＰＣ符号は、図４に示されるようなパリティ検査行列を用いて符号化されるものである。符号化方法としては、まず、図４のパリティ検査行列において、Ｑの部分を情報ビット部に対応させ、Ｉの部分をパリティビット部に対応させる。そうすると、各行がそれぞれ異なるパリティビットを１ビットずつ含んでいるものと見なすことができるため、行毎に１が立っている場所に対応する情報ビットの値をｍｏｄ２で加算していくことにより、簡単にパリティビットを得ることができる。

次に、符号語選択回路１０４について説明する。符号語選択回路１０４では、誤り訂正符号化回路１０３において生成された複数のＬＤＰＣ符号語の中から所定の条件を満たすＬＤＰＣ符号語が１つ選択され、出力される。例えば、図３（ｃ）に示される４種類のＬＤＰＣ符号語の内、最もＤＣ成分の少ない符号語を選択する場合は、“０１１０１０００００１１１１００１００１１１１０００１０１００１１０１０１１００１０１００１１１１０”または、“１００１０１１１１１００００１１０１１００００１１１１０１０００００１０１１０００１１００１１１０１”が出力される。但し、ＤＣ成分の量を表す指標として、ここではデータ“０”を−１、データ“１”を＋１として各符号語の中で累積値を取った値を用い、その絶対値の小さいもの程ＤＣ成分が少ないものとする。また、最もデータ“１”の数が少ない符号語を選択する場合は、“１１００００１０１００１０１１０００１１０１００１００１０１１０１０１０１１０００００１１００１００”が出力される。

このようにして、１０１〜１０４の回路により所定の条件を満たすＬＤＰＣ符号語が生成される。なお、スクランブルと誤り訂正符号化の順序を入れ替えた図２（ｂ）の回路構成でも同様に実施可能である。この場合は、冗長ビット付加回路１０１において生成されたデータとスクランブル回路１０６において生成されたスクランブル前の複数のデータ（例えば図３（ａ））をそれぞれＬＤＰＣ符号化し、冗長ビットの付加されたデータに対してＬＤＰＣ符号化したもの（基準誤り訂正符号語）と、スクランブル前の複数のデータに対してＬＤＰＣ符号化したものとをｍｏｄ２加算し、それによって生成された複数のＬＤＰＣ符号語の中から所定の条件を満たすものを選択すればよい。但し、冗長ビットの付加されたデータに対するＬＤＰＣ符号化は誤り訂正符号化回路１０５において行われ、スクランブル前の複数のデータに対するＬＤＰＣ符号化はスクランブル回路１０６において行われるものとする。

次に、マーカー生成回路２について説明する。ホログラム記録では、データを２次元のマトリクス状に配置して記録、再生を行うが、再生時にイメージセンサから出力されるデータは回転や歪の影響を受け、歪んだデータとして再生される場合が多い。従って、データの位置を補正する必要があるため、その基準となる位置ずれ修正用のマーカーをデータに埋め込む処理が行われる。例として、図５にマーカーが埋め込まれたデータのフォーマットを示す。図５は、ユーザーデータ記録エリア２０２の中心にマーカー２０１が設置された場合の例である。この場合、一般的にマーカー２０１の領域にはユーザーデータが記録されることはないが、マーカー２０１の領域にその他の情報を埋め込むことにより、データの利用効率及び符号化効率の改善等が図れる。本実施例１は、マーカー２０１の領域にＧＳ符号の冗長ビットに対応するビットパターンを埋め込むことによって符号化効率の改善と復号誤りの抑制が図れることを示すものである。

マーカー生成回路２では、符号化ブロック１によって生成されたＬＤＰＣ符号語中の冗長ビットに対応するビットパターンを含むマーカーが生成される。ホログラム記録では、データを２次元のマトリクス状に並べて記録するため、マーカーの形も２次元となる。例として、４×４ビットのマーカーを生成する場合を考える。また、マーカーはＬＤＰＣ符号語毎に１つ生成されるものとする。図６はマーカーの一例を示したものであり、白いセルが”１”、斜線のセルが”０”を表す。この場合、前記の符号語選択回路１０４において選択されたＬＤＰＣ符号語中の冗長ビットのパターンが“０１”であったとすると、図６（ａ）のように“０１”のビットパターンを含むマーカー３０１が生成される。また、図６（ｂ）のように同じビットパターンを複数セット含むマーカー３０２や、図６（ｃ）のように冗長ビットに対応するビットパターンのみで構成されるマーカー３０３等も考えられる。このようにマーカー中に冗長ビットに対応するビットパターンを埋め込むことにより、記録容量を増やすことなくＧＳ符号を構成することが可能となる。さらに、マーカーに埋め込む冗長ビットに対応するビットパターンのセット数を増やせば増やすほど、再生側で正しい冗長ビットに対応するビットパターンが得られる可能性が高くなるため、復号誤りを抑制する能力を高めることができる。

次に、記録回路３について説明する。記録回路３では、誤り訂正符号語中の冗長ビットに対応するビットパターン以外のビット列とマーカーにより構成される書き込みデータが生成され、記録媒体への記録が行われる。書き込みデータ生成の手順としては、まずＬＤＰＣ符号語が２次元の状態に並べ替えられると同時にＬＤＰＣ符号語中の冗長ビットが削除され、マーカー生成回路２によって生成されたマーカーがＬＤＰＣ符号語に付加される。例えば、ＬＤＰＣ符号語が“０１１０１０００００１１１１００１００１１１１０００１０１００１１０１０１１００１０１００１１１１０”、冗長ビットのパターンが“０１”、マーカーが図６（ａ）に示されるものとすると、ＬＤＰＣ符号語が２次元に並べ替えられ、マーカーが図５の２０１のように符号語の中心に付加され、冗長ビットが削除されることにより、図７のようなデータが得られる。但し、ここでは２次元へのデータの並べ替えは、単純に左から右へとデータを並べていくことにより行っている。次に、この２次元状に並べ替えられたＬＤＰＣ符号語を複数個並べることにより書き込みデータが生成される。図８は書き込みデータの生成を示した図である。データの並べ方としては様々な方法が存在するが、ここでは図８に示すように２次元状に並べ替えられたＬＤＰＣ符号語４０１を行方向に並べていくことで書き込みデータが生成されるものとする。そして、生成された書き込みデータがホログラムメモリ媒体に記録される。以上が記録側で行われる操作である。

次に、再生側で行われる操作について説明する。図９は復調ブロック４の内部構成を示すブロック図である。図９において、まず再生回路５０１によって、記録回路３において記録されたデータが再生される。次に、リードチャネル回路５０２において、再生回路５０１において再生されたデータに対して位置ずれの修正が行われる。そして、復号化ブロック５０３において、位置合わせが行われたデータに対して誤りの訂正が行われ、更に符号化ブロック１において付加された制約が取り除かれる。

以下、各ブロックについて詳しく説明する。
まず、再生回路５０１について説明する。再生回路５０１では、ＣＣＤやＣＭＯＳ等のイメージセンサを用いてホログラムメモリ媒体からデータが読み出される。但し、読み出されたデータは、光学信号を各素子が受光する光の明暗に応じて電気信号のレベルの大小（輝度値）に変換したデータであるものとする。

次に、リードチャネル回路５０２について説明する。上述したように、ＣＣＤやＣＭＯＳを用いて読み出されたデータは回転や歪の影響により位置ずれが生じている場合が多い。そのため、リードチャネル回路５０２において、画像に埋め込まれたマーカーを利用して位置ずれの修正が行われる。

次に、復号化ブロック５０３について説明する。図１０は復号化ブロック５０３の内部構成を表したブロック図である。図１０において、まず推定冗長ビット付加回路６０１において、位置合わせが行われたデータに含まれるマーカー中に埋め込まれた冗長ビットに対応するビットパターンを参照して記録回路３において削除された冗長ビットのパターンが推定され、それに対応した推定冗長ビットが生成された後、マーカーとの置換が行われる。次に、誤り訂正回路６０２において、推定冗長ビット付加回路６０１によって生成されたデータに対して誤りの訂正が行われる。そして、２値化回路６０３において、データの２値化が行われる。最後に、デスクランブル回路６０４において、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照してスクランブル回路１０２、もしくはスクランブル回路１０６によって適用されたスクランブルが解除される。

以下、各ブロックについて詳しく説明する。
まず、推定冗長ビット付加回路６０１について説明する。推定冗長ビット付加回路６０１では、まず位置合わせが行われたデータに含まれるマーカー中に埋め込まれた冗長ビットのパターンを参照して記録回路３において削除された冗長ビットのパターンが推定され、それに対応した推定冗長ビットが生成される。例えば、マーカーに埋め込まれた冗長ビットのパターンが１セットのみの場合は、それらのビットの示す輝度値と同じ輝度値を持った推定冗長ビットが生成されるものとする。また、マーカーに冗長ビットのパターンが複数セット埋め込まれている場合は、各パターンの同じ位置に属するビット毎にそれぞれ輝度値の平均値が計算され、その平均値を各ビットの輝度値とした推定冗長ビットが生成されるものとする。従って、マーカーに埋め込まれている冗長ビットパターンのセット数が多ければ多いほど正しい推定冗長ビットが得られる可能性が高くなるといえる。次に、データからマーカーが削除され、生成された推定冗長ビットがデータ中の前記冗長ビット付加回路１０１において冗長ビットが付加された位置に埋め込まれる。例えば、先の例では、冗長ビット付加回路１０１においてデータの先頭に冗長ビットが付加されていたため、推定冗長ビットはデータの先頭に付加される。また、同時にデータが１次元の状態に並べ替えられる。これにより、データは再びＬＤＰＣ符号語の形に戻されたことになる。

次に、誤り訂正回路６０２及び２値化回路６０３について説明する。誤り訂正回路６０２では、推定冗長ビットの付加とマーカーの除去によって得られたＬＤＰＣ符号語に対して誤りの検出及び訂正が行われる。但し、ここでは各ビットの示している輝度値を対数尤度比（ＬＬＲ：Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ）に変換し、このＬＬＲを用いて復号を行うものとする。なお、ＬＤＰＣ符号の復号化は、Ｓｕｍ−Ｐｒｏｄｕｃｔ復号法等を用いることによって行うことができる。但し、Ｓｕｍ−Ｐｒｏｄｕｃｔ復号法の詳細についてはこの分野において周知であるため、ここでは説明を省略する。そして、誤りの訂正後、付加されていた誤り訂正用のパリティビットが除去される。次に、２値化回路６０３では、誤り訂正が行われたデータに対して２値化が行われる。データの２値化は、例えば、ＬＬＲが０以下のビットはデータ“１”とし、ＬＬＲが０よりも大きいビットはデータ“０”とすることによって実現できる。これらの操作により、誤り訂正が行われた２値データが得られる。先の例で考えると、データが誤りを含んでいない場合は“０１１０１０００００１１１１００１００１１１１０００”が出力されることになる。但し、本実施例１では、誤り訂正符号として軟判定復号を行うＬＤＰＣ符号を用いているため、誤り訂正を行った後に２値化の処理を行ったが、ＲＳ（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号等の硬判定復号を行う誤り訂正符号を用いる場合は、２値化を行った後に誤り訂正を行うようにする。

次に、デスクランブル回路６０４について説明する。デスクランブル回路６０４では、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットを参照してスクランブル回路１０２、もしくはスクランブル回路１０６によって適用されたスクランブルが解除される。そのために、まず誤り訂正され２値化が行われたデータ中の推定冗長ビットを参照して、スクランブル回路１０２、もしくはスクランブル回路１０６において加算されたと思われるデータが推定され、生成される。例えば、推定冗長ビットのパターンが“０１”を示していた場合、スクランブル回路１０２、もしくはスクランブル回路１０６において多重すべき４種類のデータが作成されたときと同じ手順で、“０１”を元にしたデータ“０１０１０１０１０１０１０１０１０１０１０１０１０１”が生成される。次に、推定されたデータと誤り訂正され２値化されたデータとのビット毎のｍｏｄ２加算が行われる。例えば、先の例では、推定されたデータが“０１０１０１０１０１０１０１０１０１０１０１０１０１”、誤り訂正及び２値化が行われたデータが“０１１０１０００００１１１１００１００１１１１０００”であるので、加算されたデータは“００１１１１０１０１１０１００１１１００１０１１０１”となる。最後に、加算されたデータから推定冗長ビットが除去される。これにより、データは“１１１１０１０１１０１００１１１００１０１１０１”のようになり、冗長ビット付加回路１０１に入力されたデータに対する推定データが得られたことになる。

以上のように、本実施例１においては、ＧＳ符号の冗長ビットに対応するビットパターンを位置ずれ修正用のマーカー中に埋め込むことにより、記録すべき情報に対して、符号化効率を劣化させることなくＤＣフリーの制約を付加し、データ“１”の数を調整することができる。また、それに加えて、冗長ビットのパターンをマーカー中に複数セット埋め込んでおくことにより、ＧＳ復号時に発生する復号誤りも抑制することができる。

なお、冗長ビット付加回路１０１において行われる冗長ビットの付加は、誤り訂正符号化されたデータに対して行うようにしても構わない。この場合、誤り訂正符号化回路１０３において行われる誤り訂正符号化は冗長ビットを含まないデータに対して行われ、誤り訂正符号化されたデータに対して後から冗長ビットを付加する形になる。

また、本実施例１では、符号語の選択条件としてＤＣ成分とデータ“１”の数が少ない符号語を選択する場合について説明したが、選択条件はこれに限らず、記録再生系に適した特性を持つ符号語を自由に選択することが可能である。

また、本実施例１では、誤り訂正符号としてＬＤＰＣ符号を用いた場合について説明したが、誤り訂正符号はこれに限らず、線形符号の形をしているものであれば同様に実施可能である。

図１１は、本発明の実施例２におけるディジタルデータ記録再生装置の構成を示すブロック図である。図１１において、まず符号化ブロック１において、入力された情報系列に対して冗長ビットが付加され、誤り訂正符号化が行われる。次に、冗長ビット誤り訂正符号化回路５において、符号化ブロック１によって生成された誤り訂正符号語中の冗長ビットに対して別途誤り訂正符号化が行われ、誤り訂正符号化冗長ビットが生成される。そして、マーカー生成回路２において、冗長ビット誤り訂正符号化回路５によって生成された誤り訂正符号化冗長ビットに対応するビットのパターンを含むマーカーが生成される。その後、記録回路３において、誤り訂正符号語中の誤り訂正符号化冗長ビット以外のビットとマーカーにより構成される書き込みデータが生成され、記録媒体に記録される。そして、記録された書き込みデータは、記録媒体から再生された後、復調ブロック４において、元の情報系列へと復調される。実施例１の構成と異なるところは、冗長ビット誤り訂正符号化回路５を設けたところである。以下、各ブロックについて詳しく説明する。

まず、符号化ブロック１について説明する。図２（ａ）は符号化ブロック１の内部構成を示すブロック図である。図２（ａ）において、まず冗長ビット付加回路１０１において、入力された情報系列に対してＮビットの冗長ビットが付加される。次に、スクランブル回路１０２において、冗長ビットを利用して情報系列を疑似ランダム化するスクランブル処理が行われ、２のＮ乗個以下のスクランブル系列が生成される。そして、誤り訂正符号化回路１０３において、複数のスクランブル系列に対して誤り訂正符号化が行われ、複数の誤り訂正符号語が生成される。最後に、符号語選択回路１０４において、複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語が１つ選択される。

以下、各ブロックについて詳しく説明する。
まず、冗長ビット付加回路１０１について説明する。冗長ビット付加回路１０１では、入力された情報系列の任意の場所にＮビットの冗長ビットが付加される。例えば、入力された情報を“１１１１０１０１１０１００１１１００１０１１０１”とし、その先頭に全てのビットが０で構成されたパターン“００”の冗長ビットが付加されるものとすると、情報は“００１１１１０１０１１０１００１１１００１０１１０１”のようになる。この冗長ビットは復号時に制約を除去するために用いられるものである。

次に、スクランブル回路１０２について説明する。スクランブル回路１０２では、情報系列に対して、冗長ビット付加回路１０１で付加された冗長ビットを利用したスクランブルが行われ、２のＮ乗個以下のスクランブル系列が生成される。そのために、まず冗長ビット付加回路１０１において付加された冗長ビットと同じビット数で構成された任意のパターンから、冗長ビット付加回路１０１によって生成されたデータと同じデータ長の規則性を持ったデータが複数個生成される。先ほどの例で考えると、冗長ビット付加回路１０１において付加された冗長ビットのパターンは“００”であるので、ビット数は２ビットである。２ビットで構成できるパターンは、“００”〜“１１”までの４種類があるが、例えば、この４種類のパターンを冗長ビット付加回路１０１によって生成されたデータと同じデータ長分繰り返し並べた場合、図３（ａ）に示すような４種類のデータが生成される。次に、生成された複数個のデータと冗長ビット付加回路１０１によって生成されたデータとのビット毎のｍｏｄ２加算が行われる。例えば、図３（ａ）に示される４種類のデータと冗長ビット付加回路１０１によって生成されたデータ“００１１１１０１０１１０１００１１１００１０１１０１”をビット毎に加算した場合、図３（ｂ）に示すような４種類のデータが得られる。このようにして、２のＮ乗個以下のスクランブル系列が生成される。

次に、誤り訂正符号化回路１０３について説明する。誤り訂正符号化回路１０３では、スクランブル回路１０２において生成された複数のスクランブル系列に対して誤り訂正符号化が行われ、複数の誤り訂正符号語が生成される。例えば、図３（ｂ）に示される４種類のデータに対して、それぞれＬＤＰＣ符号を用いて符号化を行った場合、図３（ｃ）に示すような４種類のＬＤＰＣ符号語が生成される。但し、ここで用いたＬＤＰＣ符号は、上記実施例１で用いたものと同様であり、図４に示されるようなパリティ検査行列を用いて符号化されるものである。

次に、符号語選択回路１０４について説明する。符号語選択回路１０４では、誤り訂正符号化回路１０３において生成された複数のＬＤＰＣ符号語の中から所定の条件を満たすＬＤＰＣ符号語が１つ選択され、出力される。例えば、図３（ｃ）に示される４種類のＬＤＰＣ符号語の内、最もＤＣ成分の少ない符号語を選択する場合は、“０１１０１０００００１１１１００１００１１１１０００１０１００１１０１０１１００１０１００１１１１０”または、“１００１０１１１１１００００１１０１１００００１１１１０１０００００１０１１０００１１００１１１０１”が出力される。但し、ＤＣ成分の量を表す指標として、ここではデータ“０”を−１、データ“１”を＋１として各符号語の中で累積値を取った値を用い、その絶対値の小さいもの程ＤＣ成分が少ないものとする。また、最もデータ“１”の数が少ない符号語を選択する場合は、“１１００００１０１００１０１１０００１１０１００１００１０１１０１０１０１１０００００１１００１００”が出力される。

このようにして、１０１〜１０４の回路により所定の条件を満たすＬＤＰＣ符号語が生成される。なお、スクランブルと誤り訂正符号化の順序を入れ替えた図２（ｂ）の回路構成でも同様に実施可能である。この場合は、冗長ビット付加回路１０１において生成されたデータとスクランブル回路１０６において生成されたスクランブル前の複数のデータ（例えば図３（ａ））をそれぞれＬＤＰＣ符号化し、冗長ビットの付加されたデータに対してＬＤＰＣ符号化したもの（基準誤り訂正符号語）と、スクランブル前の複数のデータに対してＬＤＰＣ符号化したものとをｍｏｄ２加算し、それによって生成された複数のＬＤＰＣ符号語の中から所定の条件を満たすものを選択すればよい。但し、冗長ビットの付加されたデータに対するＬＤＰＣ符号化は誤り訂正符号化回路１０５において行われ、スクランブル前の複数のデータに対するＬＤＰＣ符号化はスクランブル回路１０６において行われるものとする。

次に、冗長ビット誤り訂正符号化回路５について説明する。冗長ビット誤り訂正符号化回路５では、冗長ビットに対してのみ更に誤り訂正符号化が行われ、誤り訂正符号化冗長ビットが生成される。例えば、前記の符号語選択回路１０４において選択されたＬＤＰＣ符号語中の冗長ビットのパターンが“０１”であったとすると、これに対してハミング符号化を施した場合、“０１００１１”というハミング符号語が生成される。以下では、この符号語に変換された冗長ビットを誤り訂正符号化冗長ビットと呼ぶものとする。そして、これによりデータは“０１００１１１０１０００００１１１１００１００１１１１０００１０１００１１０１０１１００１０１００１１１１０”のようになる。このように冗長ビットにのみ更に誤り訂正符号化を行っておくことにより、ＧＳ復号化において復号を誤る可能性を減少させることができる。

次に、マーカー生成回路２について説明する。実施例１は、マーカーの領域にＧＳ符号の冗長ビットのパターンを埋め込むことによって符号化効率の改善と復号誤りの抑制を図れることを示すものであったが、本実施例２は、誤り訂正符号化された冗長ビットのパターンをマーカー中に埋め込むことによって更に効率の良い復号が実現できることを示すものである。

マーカー生成回路２では、冗長ビット誤り訂正符号化回路５によって生成された誤り訂正符号化冗長ビットに対応するビットのパターンを含むマーカーが生成される。但し、実施例１と同様に、マーカーはＬＤＰＣ符号語毎に１つ生成されるものとする。この場合、前記の冗長ビット誤り訂正符号化回路によって生成された誤り訂正符号化冗長ビットのパターンが“０１００１１”であったとすると、“０１００１１”のパターンを含むマーカーが生成される。また、実施例１と同様に、同じパターンを複数セット含むマーカーや、誤り訂正符号化冗長ビットのパターンのみで構成されるマーカー等も考えられる。このようにマーカー中に誤り訂正符号化冗長ビットのパターンを埋め込むことにより、記録容量を増やすことなくＧＳ符号を構成することが可能となる。さらに、本実施例２では冗長ビットに別途誤り訂正符号化が施されているため、実施例１よりも更に復号誤りを抑制する能力を高めることができる。

次に、記録回路３について説明する。記録回路３では、誤り訂正符号語中の誤り訂正符号化冗長ビット以外のビットとマーカーにより構成される書き込みデータが生成され、記録媒体への記録が行われる。書き込みデータ生成の手順としては、まずＬＤＰＣ符号語が２次元の状態に並べ替えられると同時にＬＤＰＣ符号語中の誤り訂正符号化冗長ビットが削除され、生成されたマーカーがＬＤＰＣ符号語に付加される。これにより、実施例１と同様に、誤り訂正符号化冗長ビットのパターンが埋め込まれたマーカーを含む２次元のデータが得られる。但し、ここでは２次元へのデータの並べ替えは、単純に左から右へとデータを並べていくことにより行っている。次に、この２次元状に並べ替えられたＬＤＰＣ符号語を複数個並べることにより書き込みデータが生成される。図８は記録データの生成を示した図である。データの並べ方としては様々な方法が存在するが、ここでは図８に示すように２次元状に並べ替えられたＬＤＰＣ符号語４０１を行方向に並べていくことでページデータが生成されるものとする。そして、生成されたページデータがホログラムメモリ媒体に記録される。以上が記録側で行われる操作である。

次に、再生側で行われる操作について説明する。図１２は復調ブロック４の内部構成を示すブロック図である。図１２において、まず再生回路５０１によって、記録回路３において記録されたデータが再生される。次に、リードチャネル回路５０２において、再生回路５０１において再生されたデータに対して位置ずれの修正が行われる。そして、冗長ビット誤り訂正復号化回路５０４において、位置合わせが行われたデータ中の誤り訂正符号化冗長ビットに対して、誤りの訂正が行われる。最後に、復号化ブロック５０３において、冗長ビット誤り訂正復号化回路５０４によって生成されたデータに対して誤りの訂正が行われ、更に符号化ブロック１において付加された制約が取り除かれる。実施例１の構成と異なるところは、冗長ビット誤り訂正復号化回路５０４を設けたところである。以下、各ブロックについて詳しく説明する。

まず、再生回路５０１について説明する。再生回路５０１では、ＣＣＤやＣＭＯＳ等のイメージセンサを用いてホログラムメモリ媒体からデータが読み出される。但し、読み出されたデータは、光学信号が各素子が受光する光の明暗に応じて電気信号のレベルの大小（輝度値）に変換されたデータであるものとする。

次に、リードチャネル回路５０２について説明する。上述したように、ＣＣＤやＣＭＯＳを用いて読み出されたデータは回転や歪の影響により位置ずれが生じている場合が多い。そのため、リードチャネル回路５０２において、画像に埋め込まれたマーカーを利用して位置ずれの修正が行われる。

次に、冗長ビット誤り訂正復号化回路５０４について説明する。冗長ビット誤り訂正復号化回路５０４では、リードチャネル回路５０２によって生成されたデータ中に含まれる誤り訂正符号化冗長ビットに対応したビットに対して誤りの訂正が行われる。例えば、軟判定の復号を行う場合は、誤り訂正符号化冗長ビットに対応したビットの示す輝度値を用いて、ハミング符号の軟判定復号化アルゴリズムに則って誤りの訂正が行われる。そして、硬判定の復号を行う場合は、誤り訂正を行う前に誤り訂正符号化冗長ビットを構成している部分のみが２値化され、その後ハミング符号の硬判定復号化アルゴリズムに則って誤り訂正が行われる。また、誤り訂正を行った後、再びデータを多値に変換する必要があるが、例えば、データ（輝度値）に対してしきい値を設け、誤り訂正によって変化の無かったビットに関してはそのままの輝度値を用い、誤り訂正によって反転されたビットに関してはしきい値を基準として反転させた値を用いることにより実現できる。

次に、復号化ブロック５０３について説明する。図１０は復号化ブロック５０３の内部構成を表したブロック図である。図１０において、まず推定冗長ビット付加回路６０１において、冗長ビット誤り訂正復号化回路５０４によって生成されたデータに含まれるマーカー中に埋め込まれた冗長ビットのパターンを参照して記録回路３において削除された冗長ビットが推定され、それに対応した推定冗長ビットが生成された後、マーカーとの置換が行われる。次に、誤り訂正回路６０２において、推定冗長ビット付加回路６０１によって生成されたデータに対して誤りの訂正が行われる。そして、２値化回路６０３において、データの２値化が行われる。最後に、デスクランブル回路６０４において、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照してスクランブル回路１０２、もしくはスクランブル回路１０６によって適用されたスクランブルが解除される。以下、各ブロックについて詳しく説明する。

まず、推定冗長ビット付加回路６０１について説明する。推定冗長ビット付加回路６０１では、まず冗長ビット誤り訂正復号化回路５０４によって生成されたデータに含まれるマーカー中に埋め込まれた冗長ビットのパターンを参照して記録回路３において削除された冗長ビットのパターンが推定され、それに対応した推定冗長ビットが生成される。例えば、マーカーに埋め込まれた冗長ビットのパターンが１セットのみの場合は、それらのビットの示す輝度値と同じ輝度値を持った推定冗長ビットが生成されるものとする。また、マーカーに冗長ビットのパターンが複数セット埋め込まれている場合は、各パターンの同じ位置に属するビット毎にそれぞれ輝度値の平均値が計算され、その平均値を各ビットの輝度値とした推定冗長ビットが生成されるものとする。従って、マーカーに埋め込まれている冗長ビットパターンのセット数が多ければ多いほど正しい推定冗長ビットが得られる可能性が高くなるといえる。また、実施例１では、マーカーに埋め込まれた冗長ビットのパターンをそのまま参照するだけであったのに対して、本実施例２では、冗長ビット誤り訂正復号化回路５０４において誤りの訂正が行われている分、推定冗長ビットに誤りが含まれている可能性は減少しているものと考えられる。次に、データからマーカーが削除され、生成された推定冗長ビットがデータ中の前記冗長ビット付加回路１０１において冗長ビットが付加された位置に埋め込まれる。例えば、先の例では、冗長ビット付加回路１０１においてデータの先頭に冗長ビットが付加されていたため、推定冗長ビットはデータの先頭に付加される。また、同時にデータが１次元の状態に並べ替えられる。これにより、データは再びＬＤＰＣ符号語の形に戻されたことになる。

次に、誤り訂正回路６０２及び２値化回路６０３について説明する。誤り訂正回路６０２では、推定冗長ビットの付加とマーカーの除去によって得られたＬＤＰＣ符号語に対して誤りの検出及び訂正が行われる。但し、ここでは各ビットの示している輝度値をＬＬＲに変換して復号を行うものとする。そして、誤りの訂正後、付加されていた誤り訂正用のパリティビットが除去される。次に、２値化回路６０３では、誤り訂正が行われたデータに対して２値化が行われる。データの２値化は、例えば、ＬＬＲが０以下のビットはデータ“１”とし、ＬＬＲが０よりも大きいビットはデータ“０”とすることによって実現できる。これらの操作により、誤り訂正が行われた２値データが得られる。先の例で考えると、データが誤りを含んでいない場合は“０１１０１０００００１１１１００１００１１１１０００”が出力されることになる。但し、本実施例２では、誤り訂正符号として軟判定復号を行うＬＤＰＣ符号を用いているため、誤り訂正を行った後に２値化の処理を行ったが、ＲＳ符号等の硬判定復号を行う誤り訂正符号を用いる場合は、２値化を行った後に誤り訂正を行うようにする。

次に、デスクランブル回路６０４について説明する。デスクランブル回路６０４では、誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットを参照してスクランブル回路１０２、もしくはスクランブル回路１０６によって適用されたスクランブルが解除される。そのために、まず誤り訂正され２値化が行われたデータ中の推定冗長ビットを参照して、スクランブル回路１０２、もしくはスクランブル回路１０６において加算されたと思われるデータが推定され、生成される。例えば、推定冗長ビットが“０１”を示していた場合、スクランブル回路１０２、もしくはスクランブル回路１０６において多重すべき４種類のデータが作成されたときと同じ手順で、“０１”を元にしたデータ“０１０１０１０１０１０１０１０１０１０１０１０１０１”が生成される。次に、推定されたデータと誤り訂正され２値化されたデータとのビット毎のｍｏｄ２加算が行われる。例えば、先の例では、推定されたデータが“０１０１０１０１０１０１０１０１０１０１０１０１０１”、誤り訂正及び２値化が行われたデータが“０１１０１０００００１１１１００１００１１１１０００”であるので、加算されたデータは“００１１１１０１０１１０１００１１１００１０１１０１”となる。最後に、加算されたデータから推定冗長ビットが除去される。これにより、データは“１１１１０１０１１０１００１１１００１０１１０１”のようになり、冗長ビット付加回路１０１に入力されたデータに対する推定データが得られたことになる。

以上のように、本実施例２においては、ＧＳ符号の冗長ビットのパターンを位置ずれ修正用のマーカー中に埋め込むことにより、記録すべき情報に対して、符号化効率を劣化させることなくＤＣフリーの制約を付加し、データ“１”の数を調整することができる。また、マーカー中に埋め込む冗長ビットのパターンに誤り訂正符号化を施しておくことにより、ＧＳ復号時の復号誤り発生確率を減少させることができる。

なお、冗長ビット付加回路１０１において行われる冗長ビットの付加は、誤り訂正符号化されたデータに対して行うようにしても構わない。この場合、誤り訂正符号化回路１０３において行われる誤り訂正符号化は冗長ビットを含まないデータに対して行われ、誤り訂正符号化されたデータに対して後から冗長ビットを付加する形になる。

また、本実施例２では、符号語の選択条件としてＤＣ成分とデータ“１”の数が少ない符号語を選択する場合について説明したが、選択条件はこれに限らず、記録再生系に適した特性を持つ符号語を自由に選択することが可能である。

また、本実施例２では、誤り訂正符号としてＬＤＰＣ符号を用いた場合について説明したが、誤り訂正符号はこれに限らず、線形符号の形をしているものであれば同様に実施可能である。

また、本実施例２では、冗長ビット誤り訂正符号化回路５において、誤り訂正符号としてハミング符号を用いた場合について説明したが、誤り訂正符号はこれに限らず、いずれの誤り訂正符号を用いた場合でも同様に実施可能である。

本発明のディジタルデータ記録再生装置によれば、通常ユーザーデータを記録しない領域を利用することにより、記録すべき情報に対して、符号化効率を劣化させることなくＤＣフリーの制約を付加し、データ“１”の数を調整することができるため、ユーザーデータを記録しない領域を持つホログラム記録等に有用である。

本発明の実施例１におけるディジタルデータ記録再生装置の構成を示すブロック図 本発明の実施例１及び２における符号化ブロックの内部構成を示すブロック図 本発明の実施例１及び２におけるＧＳ符号化に用いられる各種データの例を示す図 本発明の実施例１及び２におけるＬＤＰＣ符号のパリティ検査行列を示す図 ホログラム記録における記録フォーマットの例を示す図 本発明の実施例１における各種マーカーの例を示す図 本発明の実施例１におけるマーカーが埋め込まれたデータの例を示す図 本発明の実施例１及び２における記録データ生成の例を示す図 本発明の実施例１における復調ブロックの内部構成を示すブロック図 本発明の実施例１及び２における復号化ブロックの内部構成を示す図 本発明の実施例２におけるディジタルデータ記録再生装置の構成を示すブロック図 本発明の実施例２における復調ブロックの内部構成を示すブロック図

符号の説明

１ 符号化ブロック
２ マーカー生成回路
３ 記録回路
４ 復調ブロック
５ 冗長ビット誤り訂正符号化回路
１０１ 冗長ビット付加回路
１０２ スクランブル回路
１０３ 誤り訂正符号化回路
１０４ 符号語選択回路
１０５ 誤り訂正符号化回路
１０６ スクランブル回路
２０１ マーカー
２０２ ユーザーデータ記録エリア
３０１ 冗長ビットパターンを１セット含むマーカー
３０２ 冗長ビットパターンを複数セット含むマーカー
３０３ 冗長ビットパターンのみで構成されたマーカー
４０１ マーカー含有ＬＤＰＣ符号語
５０１ 再生回路
５０２ リードチャネル回路
５０３ 復号化ブロック
５０４ 冗長ビット誤り訂正復号化回路
６０１ 推定冗長ビット付加回路
６０２ 誤り訂正回路
６０３ ２値化回路
６０４ デスクランブル回路

Claims (7)

1. 入力された情報に対して冗長ビットを付加し、誤り訂正符号化を行う符号化ブロックと、
   前記符号化ブロックによって生成された誤り訂正符号語中の前記冗長ビットに対応するビットパターンを含むマーカーを生成するマーカー生成回路と、
   前記誤り訂正符号語から前記冗長ビットを取り除いたビット列及び前記マーカーにより構成される書き込みデータを生成し記録媒体に記録する記録回路と、
   前記書き込みデータを前記記録媒体から再生して誤り訂正を施した後に前記マーカーに含まれた前記冗長ビットに対応するビットパターンを用いて前記入力された情報に復調する復調ブロックと、
   を有することを特徴とするディジタルデータ記録再生装置。
2. 前記符号化ブロックによって生成された誤り訂正符号語中の前記冗長ビットに対して誤り訂正符号化を行い、誤り訂正符号化冗長ビットを生成する冗長ビット誤り訂正符号化回路をさらに備え、
   前記マーカー生成回路が前記誤り訂正符号化冗長ビットに対応するビットパターンを用いて前記マーカーを生成し、
   前記記録回路が前記誤り訂正符号語から前記誤り訂正符号化冗長ビットを取り除いたビット列及び前記マーカーにより構成される書き込みデータを生成し記録媒体に記録する、
   ことを特徴とする請求項１に記載のディジタルデータ記録再生装置。
3. 前記符号化ブロックが、
   入力された情報系列の任意の場所に、１以上の整数のビット数Ｎで構成される冗長ビットを埋め込む冗長ビット付加回路と、
   前記冗長ビットを利用して情報系列を疑似ランダム化するスクランブル処理を行い、２のＮ乗個以下のスクランブル系列を生成するスクランブル回路と、
   前記スクランブル回路で生成された複数のスクランブル系列に誤り訂正符号化を施し、複数の誤り訂正符号語を生成する誤り訂正符号化回路と、
   前記複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語を１つ選択する符号語選択回路と、
   から構成されることを特徴とする請求項１に記載のディジタルデータ記録再生装置。
4. 前記符号化ブロックが、
   入力された情報系列の任意の場所に、１以上の整数のビット数Ｎで構成される冗長ビットを埋め込む冗長ビット付加回路と、
   前記冗長ビット付加回路で前記冗長ビットを埋め込まれた情報系列に誤り訂正符号化を施し、基準誤り訂正符号語を生成する誤り訂正符号化回路と、
   前記基準誤り訂正符号語の前記冗長ビットに対応するビットを利用し、前記基準誤り訂正符号語を疑似ランダム化するスクランブル処理を行い、２のＮ乗個以下の誤り訂正符号語を生成するスクランブル回路と、
   前記スクランブル回路で生成された複数の誤り訂正符号語の中から所定の条件を満たす誤り訂正符号語を１つ選択する符号語選択回路と、
   から構成されることを特徴とする請求項１に記載のディジタルデータ記録再生装置。
5. 前記復調ブロックが、
   前記記録媒体に記録されたデータを再生する再生回路と、
   前記再生回路から再生されたデータであるイメージに対して、適切な座標への位置合わせを行うリードチャネル回路と、
   位置合わせが行われたデータに対して、前記符号化ブロックにおいて施された冗長ビットの付加及び誤り訂正符号化を復調する復号化ブロックと、
   から構成されることを特徴とする請求項３または４に記載のディジタルデータ記録再生装置。
6. 前記復号化ブロックが、
   位置合わせが行われたデータに含まれるマーカー中に埋め込まれた冗長ビットに対応するビットパターンを参照して元の冗長ビットのパターンを推定する推定冗長ビット付加回路と、
   前記推定冗長ビット付加回路によって生成されたデータに対して誤りの訂正を行う誤り訂正回路と、
   多値データに対して２値化を行う２値化回路と、
   誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照して前記スクランブル処理されたデータをデスクランブルするデスクランブル回路と、
   から構成されることを特徴とする請求項５に記載のディジタルデータ記録再生装置。
7. 前記復号化ブロックが、
   位置合わせが行われたデータに対して冗長ビットの誤り訂正を行う冗長ビット誤り訂正復号化回路と、
   前記冗長ビット誤り訂正復号化回路によって生成されたデータに含まれるマーカー中に埋め込まれた冗長ビットのパターンを参照して元の冗長ビットのパターンを推定し、それに対応した推定冗長ビットを生成する推定冗長ビット付加回路と、
   前記推定冗長ビット付加回路によって生成されたデータに対して誤りの訂正を行う誤り訂正回路と、
   多値データに対して２値化を行う２値化回路と、
   誤り訂正及び２値化が行われたデータに含まれる推定冗長ビットのパターンを参照して前記スクランブル処理されたデータをデスクランブルするデスクランブル回路と、
   から構成されることを特徴とする請求項５に記載のディジタルデータ記録再生装置。

Images