JP2008113375A5 - - Google Patents

Claims (8)

1. 算術符号化処理において現行シンボルの出現値により選択される数直線上の領域のサイズ、領域の下端値、及び未出力ビット数を入力し正規化処理を行う正規化処理装置であって、
   前記領域のサイズが設定値以上となるシフト量を算出するシフト量算出手段と、
   前記シフト量に基づいて前記領域のサイズ及び前記領域の下端値にシフト処理を施すシフト手段と、
   前記未出力ビット数及び前記領域の下端値を用いて出力ビット列のプレフィックスを算出するプレフィックス生成手段と、
   前記領域の下端値を用いて出力ビット列のサフィックスを算出するサフィックス生成手段と、
   前記未出力ビット数及び前記領域の下端値及び前記シフト量を用いて未出力ビット数を算出する未出力ビット算出手段と、
   前記シフト量及び前記未出力ビット数を用いて、前記プレフィックスと前記サフィックスを結合して出力するビット列結合手段とを備えることを特徴とする正規化処理装置。
2. 出力ビットが最初の出力ビットか否かを示す先頭ビットフラグを更に入力し、前記未出力ビット算出手段は、前記領域の下端値及び前記シフト量から前記先頭ビットフラグを算出することを特徴とする請求項１に記載の正規化処理装置。
3. 前記シフト量算出手段は、前記領域のサイズを２進数で表現した際に値が１となる最もＭＳＢに近いビットの位置を算出するデコード手段を有することを特徴とする請求項１又は請求項２に記載の正規化処理装置。
4. 前記未出力ビット算出手段は、前記領域の下端値を２進数で表現した際に値が０となる最もＬＳＢに近いビットの位置を算出するデコード手段を有することを特徴とする請求項１〜３のいずれか１項に記載の正規化処理装置。
5. 前記プレフィックス生成手段は、前記領域の下端値の最上位ビットと、それに続く未出力ビット数分のビットをプレフィックスとして算出することを特徴とする請求項１〜４のいずれか１項に記載の正規化処理装置。
6. 前記サフィックス生成手段は、前記領域の下端値のビット列の一部をサフィックスとして出力することを特徴とする請求項１〜５のいずれか１項に記載の正規化処理装置。
7. 前記ビット列結合手段は、前記未出力ビット数を用いて算出されたプレフィックス長を用いて前記プレフィックスと前記サフィックスを結合することを特徴とする請求項１〜６のいずれか１項に記載の正規化処理装置。
8. 前記シフト量及び前記未出力ビット数を用いて出力ビット数を算出する算出手段を更に備え、
   前記ビット列結合手段は、前記プレフィックスと前記サフィックスが結合されたビット列から、前記出力ビット数分を出力することを特徴とする請求項１〜７のいずれか１項に記載の正規化処理装置。