JP3350482B2 - 算術符号化装置および算術復号化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、算術符号化装置お
よび算術復号化装置に関する。

【０００２】

【従来の技術】算術符号化において、２値画像をマルコ
フ情報源でモデル化し、符号化シンボルをその周辺画素
の状態によって予測し、予測結果を算術符号化する方式
が圧縮率の点から最も優れた特性を示すことが知られて
いる。

【０００３】JBIG(ITU勧告T．82)に採用されているQM-c
oderがその例である。しかし、 このような方式は圧縮
率は優れているが、１シンボル毎にコンテクストの生
成，シンボルの生起確率情報の推定，算術符号化演算を
繰り返すため処理時間が大きいという問題がある。

【０００４】図13にQM-coderの主要な構成を示す。

【０００５】図示されるように、QM-coderは、コンテク
スト生成部200と、コンテクストテーブル（ＲＡＭ）210
と、確率推定部220と、算術符号器230とで構成されてお
り、次のように動作する。

【０００６】まず、コンテクスト生成部200において、
符号化画素の周辺10画素によって作られる1024個の状態
を検出する。各状態をコンテクスト(s)と呼び、コンテ
クスト毎に優勢シンボルの予測値MPS(s)と確率推定器の
状態番号がコンテクストテーブル210から読み出され、
確率推定部220に出力される。確率推定部は、これらの
情報から領域幅Qe(s)を算術符号器に出力する。算術符
号器230は、符号化シンボル値と、優勢シンボルの予測
値MPS(s)と、劣勢シンボルの生成確率に対応する領域幅
Qe(s)とから算術符号化演算を実行する。

【０００７】次に、算術符号演算について図14を参照し
て説明する。

【０００８】算術符号化では、初期値0〜1の数直線を優
勢シンボル(MPS)の領域幅と劣性シンボル(LPS)の領域幅
に分ける。QM-coderでは、数直線の上側にLPS幅、下側
にMPS幅が割り当てられている。２つの領域幅を足した
幅をオージェントとよび、以下Aregと表す。

【０００９】図14は、”0100”に対する領域分割の様子
を示している。図中、Ａ（Ｘ）はシンボル系列Ｘに対応
した領域の幅を表す。例えば、部分区間Ａ（0100）は、
シンボル系列”0100”及び生成確率に対応する。符号化
対象シンボル系列は、分割された領域内の代表点に対応
させる。代表点は、部分区間内の一番下にとられる。

【００１０】符号化シンボルと予測値が同じ時は、次の
シンボルの符号化にはMPS幅が選ばれ、そうでなければL
PS幅が選ばれる。上述のとおり、この領域幅の中に代表
点を設けて、その２進少数点が符号を表す。

【００１１】算術符号化演算では、領域幅が「所定値」
未満になった時には、小数点の精度の低下を防ぐため
に、所定値以上になるまで２倍処理を繰り返す（この処
理を正規化処理という）。ここで、「所定値」は初期値
の1/2である。

【００１２】正規化処理はLPSを符号化したときにも行
われる。正規化処理では確率推定部の状態遷移が更新さ
れ、次のシンボルからQe(s)の値が異なり、これによっ
て、より情報源の確率分布に適した値が選択されるよう
になる。

【００１３】MPS幅は大きく、LPS幅Qe(s)はMPS幅よりも
小さな値が割り当てられている。MPSの符号化では、１
シンボルの符号化後のオージェント（Areg）の値は、符
号化前のオージェント（Areg）からLPS幅Qe(s)を減算し
た値（すなわち、Areg-Qe(s)）となる。この値が初期値
の1/2になるまで正規化処理は行われない。

【００１４】コンテクストが同一でMPSが連続するとき
には、各シンボルの予測条件には変化がないため、Areg
- n×Qe(s)のように予め定めたｎシンボル分、一括し
て演算することができる。このような一括符号化方式
は、特公平7-95693（符号化復号化装置）に開示されて
いる。

【００１５】

【発明が解決しようとする課題】しかし、上記の従来方
式は予め定めたシンボル数に対して一括処理の条件が満
たされた場合に限って高速化が可能である。このような
条件を満たす可能性のある画像パターンは画素配置の水
平移動によってコンテクストが同一となるので、参照画
素とMPSが全て白、 全て黒、 および横方向のストライ
プに限られる。現実的には、横方向のストライプパター
ンや全黒パターンの発生頻度は低いので、全白部分で効
果があると考えられる。

【００１６】しかし、画像の中の全白部分は文字間，行
間，左右の余白などであり、解像度や画像の種類によっ
て全白部分の大きさは大きく変化する。また、誤差拡散
画像では、一括処理シンボル数を大きくすると、一括処
理条件を満足する頻度は極めて小さくなり、高速化の効
果はほとんど認められなくなる。

【００１７】本発明は、このような考察に基づいてなさ
れたものであり、各種の画像や画像の局所状態に柔軟に
対応して高速処理を行なうことができる算術符号化装置
・算術復号化装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は、画像の局所局
所の状況に適応して連続処理シンボル数を可変とし、画
像の複雑さに応じて高速化の効果が得られるように構成
したものである。

【００１９】例えば、複数個の検出器で状況を判定し、
その状況に応じて適応的に一括符号化のシンボル数を決
定するように構成する。

【００２０】また、画像の種類や局所状態に適応するよ
う、連続処理シンボル数を状態遷移によって可変とした
構成とする。

【００２１】

【発明の実施の形態】本発明の一態様では、一括符号化
・復号化するシンボル数を可変とする。

【００２２】本発明の他の態様では、複数個の検出器に
よるパターン判定を並列に行ない、各検出器の検出結果
に基づいて、一括して符号化・復号化できるシンボル数
を適応的に決定する。

【００２３】本発明の他の態様では、一括符号化・復号
化のシンボル数の決定は、各検出器に割り当てられてい
る一括符号化・復号化するシンボル数の条件のうちの最
大のシンボル数を選択することにより行われる。シンボ
ル数の決定にあたっては、算術符号器における正規化処
理が発生しないことも条件とするのが望ましい。

【００２４】また、本発明の他の態様では、一括符号化
を希望するシンボル数を設定し、その設定されたシンボ
ル数についての一括符号化が可能であるか否かを判定手
段により判定し、その可否に応じて、次の符号化・復号
化におけるシンボル数（設定値）を変更する。すなわ
ち、判定結果が「可」であれば、次回のシンボル数を今
回のもの以上とし、「否」であれば、今回のもの以下と
する。

【００２５】本発明によれば、比較的簡単で現実的な構
成でもって、適応的な一括の算術符号化・復号化を行な
うことができ、符号化対象の複雑さに対応して、可能な
限りの高速処理が常に行なわれる。よって、符号化・復
号化処理の効率が向上する。ファクシミリ装置のような
通信装置に搭載すれば、文字画像のみならず中間調画像
（網点画像）についても適切な一括符号化・復号化処理
を行なえる、高機能な通信装置が実現される。

【００２６】（実施の形態１）図１は本発明による算術
符号・復号器の全体構成を示すブロック図である。

【００２７】基本的な構成は図13と同様であるが、複数
シンボル処理判定器1100を有するのが特徴である。図示
されるように、構成要素は、コンテクスト生成器1000，
複数シンボル処理判定器1100，コンテクストメモリ120
0，確率推定器1300および算術符号器1400である。

【００２８】画像データはコンテクスト生成器1000に入
力され、そこで定められた配置の参照画素の値によっ
て、インデックス(s)を出力する。コンテクスト生成器1
000からは更に、複数シンボル処理判定器1100に対して
符号化シンボルの周辺画素データが出力される。

【００２９】コンテクストメモリ1200は、1024バイトの
RAMで構成されている。一つのコンテクストに１バイト
が割り当てられ、各バイト内には1ビットで表された符
号化シンボルの予測値MPS(s)と確率推定器1300の状態番
号7ビットとが記憶されている。

【００３０】確率推定器1300はROMで構成された状態遷
移テーブルである。確率推定器1300はLPSの領域幅Qe(s)
を算術符号器1400に出力する。算術符号器1400は、符号
化シンボル，MPS(s)，Qe(s)および複数シンボル処理判
定器1100の出力信号である連続処理シンボル数を用い
て、符号データ系列を出力する。

【００３１】また、複数シンボル処理判定器1100は、符
号化シンボルの周辺画素データと、算術符号器のＡレジ
スタ値AregおよびQe(s)の値を用いて、そのシンボルか
ら予め定めた範囲内で連続処理可能なシンボル数の最大
値を算出する。

【００３２】本実施例では、並列に動作する複数の検出
器を設け、コンテクストとＭＰＳが連続するかを、２シ
ンボル，４シンボル，８シンボル，16シンボルについて
並行して検出し、その最大値を選択する。

【００３３】例えば、「２シンボル」と「４シンボル」
の検出器が共に一括処理可能と判定した場合には、「４
シンボル」が一括処理のシンボル数として選ばれる。但
し、「４シンボル」の一括符号化をすると初期のオージ
ェント（Areg）の中央値（半分の値）をきってしまって
正規化処理が生じる場合には、処理の複雑化を避けるた
めに、「２シンボル」を選択することになる（２シンボ
ルでも正規化処理が発生する場合には逐次処理とな
る）。

【００３４】すなわち、コンテクストが同一でMPSが連
続するときには、各シンボルの予測条件には変化がない
ため、Areg - n×Qe(s)のように予め定めたｎシンボル
分、一括して演算することができるのであるが、図２に
示すようにしきい値（Ｂ点，”0x8000”）を下回るよう
な場合には、一括処理を禁止する。

【００３５】したがって、図３に示すように、一括処理
が可能か否かの判定としては、正規化処理が発生するか
の判定（ステップ10）と、コンテクストとMPSが連続す
るかのパターン判定（ステップ20）の２種類の判定があ
る。そして、各条件が共に満たされる場合に一括処理が
行われ（ステップ30）、それ以外は逐次処理（ステップ
40）となる。

【００３６】以下、図１に示される各ブロックの構成や
動作について具体的に説明する。

【００３７】図４は、コンテクスト生成器1000のブロッ
ク図である。図示されるように、コンテクスト生成器10
00は、３本のシフトレジスタ1010〜1030と、インデック
ス生成器1040と、全体を制御するタイミング制御回路10
50とを有する。

【００３８】シフトレジスタは４バイトで構成され、符
号化／復号化ライン用のシフトレジスタ1010と、参照ラ
イン用のシフトレジスタ1020，1030に大別される。符号
化のときは、画像データは、メモリ（図示せず）から読
み出され、各シフトレジスタの最下位バイトから順次、
入力される。

【００３９】なお、シフトレジスタのビット位置は、図
示したように、c-7〜c23，b-7〜b23，a-7〜a23の記号で
識別することにする。

【００４０】次に、符号化時の動作を説明する。

【００４１】初期状態で全てのシフトレジスタはクリア
される。そして、画像データがメモリ（図示せず）から
読み出され、符号／復号化ライン用のシフトレジスタ10
10の最下位バイトから順次、入力される。その後、符号
化対象のライン第１画素がa0の位置にくるまで左にシフ
トし、更に下位バイトをメモリから読み出し3バイトの
画像データを詰める。参照ラインについても同様に、ラ
インの第１画素がb0，c0に来るようにする。

【００４２】データ格納が完了した段階で、a0の位置に
あるのが符号化シンボル（図中、”？”で示されてい
る）である。また、a-2，a-1，b-2，b-1，b0，b1，b2，
c-1，c0の各位置にある10画素が参照画素である。な
お、これらのシンボルは、図４中で、太い点線で囲まれ
ている。

【００４３】また、インデックス生成器1040は、参照画
素をa-2，a-1，b-2，b-1，b0，b1，b2，c-1，c0の順に
並べる。この10ビットのデータが、 コンテクストを識
別するインデックス（ｓ）となる。

【００４４】符号化シンボル“？”を符号化した後は逐
次処理であれば、シフトレジスタ全体を左に１ビットシ
フトして新しいコンテクストを作る。

【００４５】復号化のときは、復号シンボルはa0の位置
に書き込まれる。１シンボル毎の逐次処理では１シンボ
ル復号する毎にシフトレジスタを左に１ビットシフトす
る。復号データは８ビット毎にメモリに書き込む。この
データはシフトレジスタのa-7〜a-1のバイトデータであ
る。

【００４６】画像データの入出力、 ビットシフトなど
全体の動作タイミングはタイミング制御回路1050によっ
て制御される。以上がコンテクスト生成器1000の構成と
動作である。

【００４７】次に、複数シンボル処理判定器1100の構成
と動作について説明する。

【００４８】一括（連続）の符号化処理を行なう場合に
は、コンテクスト（参照画素の状態）が所定のパターン
であること（例えば、全部の画素が白である状態が続い
ていること）と、符号化シンボルについての優勢シンボ
ル値（MPS）が所定パターンであること（つまり、連続
していること）の双方を判定する必要がある。MPSの連
続も判定するのは、参照画素が同じであっても、符号化
対象の画素の値によってMPSが変化し、この場合には、
一括した処理ができないからである。図４で説明したコ
ンテクスト生成器1000に蓄積された画像データは、同一
コンテクストとMPSが連続しているかどうかを判定する
ために、複数シンボル処理判定器1100に出力される。こ
こで、出力される画像データは、図４のa-2〜a15，b-2
〜b17，c-1〜c16の各ビット位置のデータであるものと
する。

【００４９】図５は、複数シンボル処理判定器1100の構
成を示すブロック図である。

【００５０】先に説明したように、本実施例では連続処
理可能な複数シンボルの候補として、「２シンボル」，
「４シンボル」，「８シンボル」および「16シンボル」
の４つを設定しており、実行可能なものの中から最大値
を選ぶ。

【００５１】すなわち、２，４，８，16の各連続シンボ
ルのうち、実行可能なものはどれかを判定するために必
要な情報を、各連続シンボルに対応して設けられた複数
の検出器の各々で取得し、その情報を連続処理シンボル
数判定回路1113に入力する構成である。

【００５２】複数の検出器の各々は、図３で示した２種
類の判定を行なうための構成を有しており、それぞれ同
じ構成をもつ。ここでは、「16シンボル」についての検
出を行なう場合について説明する 16シンボルの一括処理に対応した検出器は、4ビットシ
フタ1104，減算器1108，比較器1112，比較器1131と、コ
ンテクスト／MPSの16連続判定回路1117と、を有してい
る。

【００５３】4ビットシフタ1104，減算器1108，比較器1
112，比較器1131は、一括の符号化処理を行なった場合
に正規化処理が必要となるかを判断するための判定情報
を取得する部分を構成する。なお、比較器1131は復号化
時に使用するものである。また、コンテクスト／MPSの1
6連続判定回路1117は、所定パターンの連続を検出する
部分である。

【００５４】4ビットシフタ1104は、LPSの領域幅Qe(s)
を左に4ビットシフトして16倍する。シフタ出力は16*Qe
(s)である。減算器1108ではAreg 16*Qe(s)を計算す
る。比較器1112は、その値と0x8000を比較する。0x8000
はAregの初期値0x10000の1/2である（図２のＢ点に相
当）。

【００５５】比較器出力1120は、 Areg 16*Qe(s) >= 0
x8000 であれば、"1"、 そうでなければ"0"とする。こ
こで、Areg 16*Qe(s) >= 0x8000 であれば、正規化処
理は起こらないので、連続処理可能な条件の一つが満た
される。

【００５６】一方、コンテクスト／MPS 16連続判定回路
1117は、画像データ1119を参照して、同一コンテクスト
とMPS(s)が16連続しているかどうかを判定する。このた
めに参照する画像データは、図４のa-2〜a15，b-2〜b1
7，c-1〜c16の各位置にある画像データである。

【００５７】本実施例では、これらの画素が全て「白」
または全て「黒」を判定する。MPSの符号化を前提とす
るので、 MPS(s)と画素の値が一致していることも判定
条件である。判定条件が全て満たされると出力信号1121
は"1"、そうでなければ"0"となる。図２に示したよう
に、比較器1112の出力信号1120が、"1"かつ信号1121が"
1"のときに、16シンボルの連続処理が可能であるという
判断ができる。

【００５８】８シンボルの連続処理判断も同様に、３ビ
ットシフタ1103，減算器1107，比較器1111，コンテクス
ト／MPS 8連続判定回路1116で、連続処理が可能かを判
定するための情報を得る。ただし、コンテクスト／MPS
8連続判定回路1116で参照するのは、図４のa-2〜a7，b-
2〜b9，c-1〜c8の範囲にある画素データである。４シン
ボルおよび２シンボルの場合も同様である。これらの異
なるシンボル数の判定は同時に（並行して）実行する。

【００５９】連続処理シンボル数判定回路1113は、４つ
の判定結果から連続処理できるシンボル数の最大値を選
択する。論理回路は入力信号の組み合わせで容易に実現
できる。選択された連続処理シンボル数は、信号1118と
して算術符号器とコンテクスト生成器1000に出力され
る。連続処理ができないときは、信号線1118にはゼロを
出力する。

【００６０】次に、算術符号器1400について説明する。
図６は算術符号器1400のブロック図である。

【００６１】算術符号化演算は、加算，減算，シフト演
算の組み合わせで実行できる。符号化シンボルとMPS(s)
はシーケンス制御部1480に入力し、符号化シンボルとMP
S(s)が一致するかを比較する。一致した場合はMPSシン
ボルの符号化、 そうでなければLPSシンボルの符号化を
実行する。

【００６２】MPSの符号化では、 Aレジスタ1440の値Are
gを、Areg = Areg Qe(s)とし、 Areg >= 0x8000 であれ
ば処理を終了する。そうでなければ、AregとQe(s)を比
較しAreg < Qe(s)であれば、A= Qe(s)、Creg = Creg +
Aregとする。

【００６３】その後、正規化処理によってAreg >= 0x80
00になるまで左シフトを行う。Cレジスタ（Creg）1430
も同じビット数分だけ左シフトする。これらの演算はAL
U(算術論理演算回路)1450やシフタ1460で実行できる。

【００６４】このときCレジスタ（Creg）1430から、左
にあふれるビットデータをシリアル／パラレル変換器14
70で変換したものが符号データバイトとなる。

【００６５】連続シンボル数は信号線(図3，1118)を通
してシフタ1410に入力し、 シフトビット数となる。同
じくデータとしてシフタ1410にはQe(s)が入力し、 シン
ボル数分の左シフトを行った値がQeレジスタ1420に入
る。符号化演算は上記の説明でQe(s)をQeレジスタの値
で置き換える 図７は、逐次処理の場合のMPS処理フローである。LPSの
符号化もMPS同様の算術論理演算の組み合わせで実行で
きる。ステップ310で、”Ｎｏ”であれば、符号は生成
されず、ステップ320，330，340を実行する場合だけ符
号が出力されることになる。

【００６６】以上、符号化について説明した。次に復号
化について説明する。但し、符号化と共通する説明は省
略する。

【００６７】16シンボルの一括復号化に関して図５を使
って説明する。図５のコンテクスト／MPS 16連続判定回
路1117は、符号化時の判定範囲から復号化シンボルa0〜
a15を除いた部分のコンテクストの連続性を判定する。

【００６８】図８は逐次処理の場合のシンボル復号化フ
ローである。この図を用いてMPSの一括復号条件を説明
する。

【００６９】このフローで必ずMPS(s)として復号される
のは、 Creg < Aregの比較（ステップ410）でYesとな
り、更にAreg < 0x8000（ステップ420）でNoとなる場合
である。その他のケースでは、 Cond_MPS_exchage（ス
テップ430）やCond_LPS_exchage（ステップ450）の処理
ルーチン（図示せず）で、復号シンボルDは、MPS(s)に
も1 MPS(s)にもなる。

【００７０】連続して復号化するシンボル数を16とする
と、 D = MPS(s)となるルートを16回通る条件は次の通
りである。 Creg < Areg 16*Qe(s) かつ Areg 16*Qe(s) < 0x8000…（１） コンテクストが16シンボル分同じで、上記の条件が満足
されれば、16シンボルをMPS(s)として復元できる。これ
は図４のシフトレジスタのa0の位置にMPS(s)を設定した
まま16ビット左シフトを行うことで実行できる。

【００７１】図６においてシンボルの復号化は、外部の
符号メモリ（図示せず）から１バイトのデータをCレジ
スタ1430に入力し、Aレジスタ値との比較によって行わ
れる。演算の詳細は省略するが、復元されたシンボルは
シーケンス制御部1480からコンテクスト生成器1000に出
力される。図５における連続処理シンボル数の判定動作
は符号化時とほぼ同様であるが、復号化のときには上記
の式(1)の第一条件の判定が加わる。この判定は比較器1
131によってCregとAreg 16*Qe(s)の比較をすることに
よって行われる。

【００７２】２シンボル，４シンボル，８シンボルの判
定も16シンボルの場合と同様に、またこれらは符号化時
同様に同時に実行される。これらの判定結果をもとに連
続処理シンボル数判定回路1113で、最大処理シンボル数
が選択され算術符号器に出力される。

【００７３】以上のように符号化時、 復号化時に予め
定めた範囲内で連続処理できるシンボルの最大値が選択
できる。したがって、画像パターンや解像度の変化に適
応して高速化処理が可能となる。また、複数の検出器の
各々に連続シンボル数を割り当てて並列に検出させ、各
々の出力の中から最大値を選択するというハードウエア
による手法を採用するので、高速な処理が容易に実現さ
れるというメリットもある。

【００７４】なお、本実施の形態では、「正規化処理を
発生させないこと」を一括処理を行なう条件の一つとし
ているが、必ず、これを条件としなければならないとい
うものではない。上述のとおり、正規化処理をすると計
算が複雑化するので、正規化処理が発生しない範囲で一
括処理を行なうのが望ましい、ということである。

【００７５】ちなみに、正規化処理が発生しても一括処
理をする場合には、以下のような処理をすることにな
る。

【００７６】上述の説明のとおり、一括処理では、コン
テクスト（ｓ）に対して、Aregの値をAreg−n*Qe（s）
とｎシンボル分まとめて計算する。ここで、ｎシンボル
の符号化，復号化中に正規化が発生すると、Qe(s)の値
はあらかじめ定められた確率推定器の状態遷移によって
更新され、Qe'(s)となる。このような場合には，Areg−
n*Qe（s）と単純に計算することはできない。

【００７７】したがって、この場合には、正規化が起こ
るまでのシンボル数を、Areg,Qe(s)，0x8000を使って計
算し、それをn1とすると、Aregは、次のように計算され
ることになる。 Areg−｛n1*Qe(s)+（n−n1）*Qe'(s)｝ この場合、ｎ1と（n-n1）が２のべき乗であれば計算は
容易であるが、一般的にはそうでないので、シフタに代
わって乗算器が必要となる。したがって、装置構成に余
裕があるのであれば、このような場合にも、本発明を適
用して一括処理（連続処理）を行なえる。このことは、
以下の実施の形態でも同様である。

【００７８】（実施の形態２）上述の第１の実施の形態
では、連続処理可能なシンボル数の判断を複数の可能性
について同時に実行した。この場合には、常時、 画像
の局所状態に応じた最大値の選択ができるが、並列処理
のため回路規模がどうしても増大する。

【００７９】そこで、回路規模を小さく抑えながら画像
の局所状態に適応したシンボル数の決定を可能にしたの
が本実施の形態である。

【００８０】本実施の形態では、図１の複数シンボル処
理判定器1100の構成が、前掲の実施の形態（図５）と異
なる。その他は前掲の実施の形態と同じである。

【００８１】図９に複数シンボル処理判定器1100のブロ
ック構成を示す。図５の構成と異なり、シフタ1150，減
算器1151，比較器1152，比較器1159，コンテクスト／MP
S連続判定回路1154を一組とする回路と、連続処理シン
ボル数決定回路1155とで構成されている。

【００８２】一括処理の可否を判定し、その結果を実際
の処理に反映させるという点では、前掲の実施の形態
（図５）と同じであり、また、一括処理の可否を判定す
る動作も基本的には同じである。但し、図５の場合に
は、常時、一括処理可能なシンボル数を判定したが、本
実施の形態では、所望のシンボル数に対して検出情報に
基づき一括処理の可否を判定し、その判定結果を、次の
シンボルの符号化に反映させて適応化を図る点（一種の
学習効果による適応化を図る点）で異なる。

【００８３】図９の連続処理シンボル数決定回路1155
は、図10に示すような８つの状態遷移を持つステートマ
シンである。そして、まず、この連続処理シンボル数決
定回路1155が、判定回路1153に判定するべき連続シンボ
ル数を与え、判定回路1153が一括処理が可能か否かを判
定し、その結果を連続処理シンボル数決定回路1155に戻
し、連続処理シンボル数決定回路1155は、判定結果を次
回の一括処理判定に反映させることで、連続処理シンボ
ル数を適応的に変化させていく。

【００８４】以下、具体的に説明する。図10に示すよう
に、連続処理シンボル数決定回路1155の８つの状態の初
期値は処理シンボル数が「２」である。

【００８５】まず、その初期値「２」がシフタ1150，判
定回路1153，コンテクスト／MPS連続判定回路1154に入
力される。

【００８６】この条件で、第１の実施例同様の判定を行
い、連続処理可能と判断されるとシンボル数1158には2
= 2∧1なので“１”が出力される。記号"∧"はべき乗で
ある。そうでなければ、 "0"が出力される。この判定結
果は信号Hit/!Hit(当たり／外れ)信号として連続処理シ
ンボル数決定回路にフィードバックされる。信号Hit/!H
itは、今回の例では、シンボル数２で連続処理できる場
合に"Hit"、そうでない場合に"!Hit"となる。

【００８７】連続処理シンボル数決定回路1155の内部状
態は、Hit/!Hitに応じて遷移し、Hitの場合は次のシン
ボルの符号化時にシンボル数を大きくして判定する。逆
に、!Hitのときは小さくする。なお、遷移状態が最小値
あるいは最大値にある場合で、ミスヒットあるいはヒッ
トが発生した場合には、次回もその最小値や最大値を維
持するようにする。

【００８８】初期値として「２」を設定する場合の動作
をまとめると、図11のようになる。すなわち、シンボル
数が設定されると（ステップ100）、一括処理の可否が
判定され（ステップ110）、一括処理が可能であれば、
２シンボル分の一括処理を実行し（ステップ130）、次
の一括処理判定における設定値を「４」に変更する（ス
テップ140）。一方、ステップ110で一括処理が不可と判
定された場合には、逐次処理に切り替えて実行し、次の
一括処理判定における設定値は「２」に維持される（ス
テップ120）。

【００８９】このような状態遷移によって、全白領域が
現れにくいハーフトーンでは小さな値（少ない連続シン
ボル数）が選択され、全白領域が現れやすい文字画像で
は大きな値（大きな連続シンボル数）が選択される。こ
の結果として、画像のパターンや局所状態に適応した連
続処理シンボル数が得られ、高速な処理が実現される。
本実施の形態では、並列に動作する検出器が不要であ
り、回路規模や消費電流の削減の面でも有利となる。

【００９０】図12は、前掲の２つの実施の形態にかかる
QM符号／復号化回路を搭載したファクシミリ装置のハー
ドウエア構成を示すブロック図である。

【００９１】図示されるように、このファクシミリ装置
は、ホストプロセッサ102と、ＭＨ／ＭＲ／ＭＭＲ符号
／復号化回路103と、解像度変換や拡大・縮小等の処理
を行なう画像処理回路104と、QM符号／復号化回路105
と、画像ラインメモリ106と、符号メモリ107と、モデム
などの通信インタフェース（電話回線113等を用いた有
線伝送のためのインタフェースとして機能する）108
と、スキャナ等の画像入力装置111と、プリンタなどの
画像記録／表示装置112と、を具備し、各ブロックは内
部バス109，110を介して相互に情報の授受を行うことが
できる。

【００９２】本発明の適用によって、画像の種類に柔軟
に適応して高速な算術符号化・復号化が実現され、この
点でファクシミリ装置（通信装置）の高機能化を図るこ
とができる。

【００９３】

【発明の効果】以上説明したように、本発明によれば、
各種の画像や画像の局所状態に応じて、予め設定した範
囲内で連続処理可能なシンボル数を柔軟に選択すること
ができる。したがって、画像の複雑さに柔軟に対応した
高速な符号化・復号化処理を実現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１にかかる算術符号化装置
（算術復号化装置）の構成を示すブロック図

【図２】一括符号化処理を施した場合のオージェントの
分割処理を説明するための図

【図３】一括符号化処理の可否を判定するための処理の
フロー図

【図４】実施の形態１に係るコンテクスト生成器の構成
を示すブロック図

【図５】実施の形態１に係る複数シンボル処理判定器の
構成を示すブロック図

【図６】実施の形態１に係る算術符号器の構成を示すブ
ロック図

【図７】QM-coderのMPS処理（シンボル逐次処理）の手
順を示すフロー図

【図８】QM-coderのシンボル復号化処理（シンボル逐次
処理）の手順を示すフロー図

【図９】実施の形態２に係る複数シンボル処理判定器の
構成を示すブロック図

【図１０】実施の形態２に係る複数シンボル処理判定器
の状態遷移を示す図

【図１１】実施の形態２における一括符号化処理の手順
を示すフロー図

【図１２】本発明を適用したファクシミリ装置のハード
ウエア構成例を示すブロック図

【図１３】一般的な算術符号器の主要な構成を示す図

【図１４】算術符号化の原理を説明するための図

【符号の説明】

1000 コンテクスト生成器 1100 複数シンボル処理判定器 1200 コンテクストメモリ 1300 確率推定器 1400 算術符号器

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 符号化シンボル周辺の参照画素の値によ
   って符号化シンボルを予測し、その予測結果を符号化す
   る算術符号化装置において、 予め定めた複数個の連続する符号化シンボルの値および
   各符号化シンボルを符号化する際に用いられる参照画素
   の値が所定のパターンに合致することを検出する複数個
   の検出器と、これらの検出器の検出結果に基づいて、一
   括して符号化できるシンボル数を決定するシンボル数決
   定手段と、このシンボル数決定手段によって決定された
   シンボル数分の連続したシンボルを一括して符号化する
   算術符号化手段と、を有することを特徴とする算術符号
   化装置。
2. 【請求項２】 前記複数個の検出器はそれぞれ、一括符
   号化するシンボル数の条件を異にした検出を並列に実行
   することを特徴とする請求項１記載の算術符号化装置。
3. 【請求項３】 前記シンボル数決定手段は、並列に動作
   する前記複数個の検出器の中で、前記所定のパターンに
   合致していることを示す信号を出力しているものがある
   かを調べ、複数の検出器が該当する場合には、それらの
   検出器に割り当てられている一括符号化するシンボル数
   の条件のうちの最大のシンボル数を選択することを特徴
   とする請求項２記載の算術符号化装置。
4. 【請求項４】 前記シンボル数決定手段は、一括符号化
   を行なった場合でも算術符号化手段における正規化処理
   が発生しないことも条件として、一括して符号化できる
   シンボル数を決定することを特徴とする請求項１〜請求
   項３のいずれかに記載の算術符号化装置。
5. 【請求項５】 復号化シンボル周辺の参照画素の値によ
   ってシンボルを復号化する復号化装置において、 予め定めた複数個の連続する復号化シンボルに対応する
   参照画素が特定のパターンに合致することを検出する複
   数個の検出器と、これらの検出器の検出結果に基づいて
   一括復号化できる最大のシンボル数を決定するシンボル
   数決定手段と、このシンボル数決定手段によって決定さ
   れたシンボル数分の連続したシンボルを一括して復号化
   する算術復号化手段と、を有することを特徴とする算術
   復号化装置。
6. 【請求項６】 前記複数個の検出器はそれぞれ、一括復
   号化するシンボル数の条件を異にした検出を並列に実行
   することを特徴とする請求項５記載の算術復号化装置。
7. 【請求項７】 前記シンボル数決定手段は、並列に動作
   する前記複数個の検出器の中で、前記所定のパターンに
   合致していることを示す信号を出力しているものがある
   かを調べ、複数の検出器が該当する場合には、それらの
   検出器に割り当てられている一括復号化するシンボル数
   の条件のうちの最大のシンボル数を選択することを特徴
   とする請求項６記載の算術復号化装置。
8. 【請求項８】 前記シンボル数決定手段は、一括復号化
   を行なっても算術復号化手段において正規化処理が発生
   しないことも条件として、一括して復号化できるシンボ
   ル数を決定することを特徴とする請求項５〜請求項７の
   いずれかに記載の算術復号化装置。
9. 【請求項９】 符号化シンボル周辺の参照画素の値によ
   って符号化シンボルを予測し、その予測結果を符号化す
   る符号化装置において、 予め定めた連続する符号化シンボルの値および各符号化
   シンボルを符号化する際に用いられる参照画素の値が特
   定のパターンに合致することを検出する検出器と、この
   検出器の検出結果に基づいて、所望のシンボル数につい
   ての一括符号化が可能であるか否かを判定する判定手段
   と、この判定手段の判定結果に基づいて一括符号化する
   シンボル数を変化させる一括符号化シンボル数変更回路
   と、を有することを特徴とする算術符号化装置。
10. 【請求項１０】 前記判定手段によって所望の一括符号
    化が不可と判定された場合には、前記一括符号化シンボ
    ル数変更回路は、次回の符号化に際して、一括符号化を
    希望するシンボル数を今回のシンボル数以下の数に変更
    し、前記判定手段によって所望の一括符号化が可能と判
    定された場合には、次回の符号化に際して、一括符号化
    を希望するシンボル数を今回のシンボル数以上の数に変
    更することを特徴とする請求項９記載の算術符号化装
    置。
11. 【請求項１１】 復号化シンボル周辺の参照画素の値に
    よってシンボルを復号化する復号化装置において、 予め定めた連続する復号化シンボルに対応する参照画素
    が特定のパターンに合致するかを検出する検出器と、こ
    の検出器の検出結果に基づいて、所望のシンボル数につ
    いての一括復号化が可能であるか否かを判定する判定手
    段と、この判定手段の判定結果に基づいて一括復号化す
    るシンボル数を変化させる一括復号化シンボル数変更回
    路と、を有することを特徴とする算術復号化装置。
12. 【請求項１２】 前記判定手段によって所望の一括復号
    化が不可と判定された場合には、前記一括復号化シンボ
    ル数変更回路は、次回の復号化に際して、一括復号化を
    希望するシンボル数を今回のシンボル数以下の数に変更
    し、前記判定手段によって所望の一括復号化が可能と判
    定された場合には、次回の復号化に際して、一括復号化
    を希望するシンボル数を今回のシンボル数以上の数に変
    更することを特徴とする請求項１１記載の算術復号化装
    置。
13. 【請求項１３】 請求項１，請求項２，請求項３，請求
    項４，請求項９，請求項１０のいずれかに記載の算術符
    号化装置を有する通信装置。
14. 【請求項１４】 請求項５，請求項６，請求項７，請求
    項８，請求項１１，請求項１２のいずれかに記載の算術
    復号化装置を有する通信装置。
15. 【請求項１５】 コンテクストおよび優勢シンボル（Ｍ
    ＰＳ）が連続するという第１の条件と、前記連続する優
    勢シンボル数分の劣勢シンボル（ＬＰＳ）の領域幅を一
    括して現状のオージェントから減算した後に残存する領
    域の値が所定値未満にならないという第２の条件とを共
    に満たすかを常に検出し、それらの条件が満たされる場
    合には、前記条件を満たす最大のシンボル数分の一括符
    号化を適応的に実行することを特徴とする算術符号化方
    法。
16. 【請求項１６】 コンテクストおよび優勢シンボル（Ｍ
    ＰＳ）が連続するという第１の条件と、前記連続する優
    勢シンボル数分の劣勢シンボル（ＬＰＳ）の領域幅を一
    括して現状のオージェントから減算した後に残存する領
    域の値が所定値未満にならないという第２の条件とを共
    に満たすかを常に検出し、それらの条件が満たされる場
    合には、前記条件を満たす最大のシンボル数分の一括復
    号化を適応的に実行することを特徴とする算術復号化方
    法。
17. 【請求項１７】 一括符号化を希望するシンボル数を設
    定し、その設定されたシンボル数について、コンテクス
    トおよび優勢シンボル（ＭＰＳ）が連続するという第１
    の条件と、前記連続する優勢シンボル数分の劣勢シンボ
    ル（ＬＰＳ）の領域幅を一括して現状のオージェントか
    ら減算した後に残存する領域の値が所定値未満にならな
    いという第２の条件とを共に満たすかを検出し、それら
    の条件が満たされる場合には、前記設定されたシンボル
    数分の一括符号化を実行するとともに、次回の符号化に
    おける一括符号化を希望するシンボル数として、今回の
    希望するシンボル数以上のシンボル数を設定することを
    特徴とする算術符号化方法。
18. 【請求項１８】 一括復号化を希望するシンボル数を設
    定し、その設定されたシンボル数について、コンテクス
    トおよび優勢シンボル（ＭＰＳ）が連続するという第１
    の条件と、前記連続する優勢シンボル数分の劣勢シンボ
    ル（ＬＰＳ）の領域幅を一括して現状のオージェントか
    ら減算した後に残存する領域の値が所定値未満にならな
    いという第２の条件とを共に満たすかを検出し、それら
    の条件が満たされる場合には、前記設定されたシンボル
    数分の一括復号化を実行するとともに、次回の復号化に
    おける一括復号化を希望するシンボル数として、今回の
    希望するシンボル数以上のシンボル数を設定することを
    特徴とする算術復号化方法。