JP2008112907A - Image sensor, and manufacturing method thereof - Google Patents

Image sensor, and manufacturing method thereof Download PDF

Info

Publication number
JP2008112907A
JP2008112907A JP2006295879A JP2006295879A JP2008112907A JP 2008112907 A JP2008112907 A JP 2008112907A JP 2006295879 A JP2006295879 A JP 2006295879A JP 2006295879 A JP2006295879 A JP 2006295879A JP 2008112907 A JP2008112907 A JP 2008112907A
Authority
JP
Japan
Prior art keywords
pixel
image sensor
electrode
layer
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006295879A
Other languages
Japanese (ja)
Inventor
Takashi Mitsuida
高 三井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powerchip Semiconductor Corp
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to JP2006295879A priority Critical patent/JP2008112907A/en
Publication of JP2008112907A publication Critical patent/JP2008112907A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image sensor capable of improving crosstalk, an after-image and a dark current, and to provide a manufacturing method related to the same. <P>SOLUTION: The image sensor is provided with a semiconductor substrate, and a pixel array disposed on the substrate and consisting of a plurality of pixels each having one pixel electrode. The image sensor has a photoelectric conversion layer and a transparent electrode successively disposed on the pixel electrodes. The image sensor has a shield electrode formed between adjacent pixels. The shield electrode is provided in a lattice shape so as to surround the pixel electrode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明はイメージセンサー及びその製作方法に関し、特にキャリアクロストークを解消するためのシールド電極を備えるイメージセンサー及びその製作方法に関する。   The present invention relates to an image sensor and a manufacturing method thereof, and more particularly to an image sensor including a shield electrode for eliminating carrier crosstalk and a manufacturing method thereof.

CMOS(相補型金属酸化膜半導体)やCCD(電荷結合素子)などのイメージセンサーは、光子(光)を取り込んで電子に変換し、更に電子を、デジタルデータとして測定・変換可能な電圧に変換するシリコン半導体である。従来のCCDやCMOSイメージセンサーの機能をさらに向上させるため、CCDやCMOS素子に積層した水素化アモルファスシリコン(α-Si:H)を用いるイメージセンサーが開発されている。水素化アモルファスシリコン(α-Si:H)は直接遷移型の光電変換機構を有する為、量子効率が飛躍的に高く、積層構造がもたらした高フィルファクターは、画素領域の全体を感光可能にし、高感度化が期待されている。   Image sensors such as CMOS (Complementary Metal Oxide Semiconductor) and CCD (Charge Coupled Device) take photons (light) and convert them to electrons, and then convert the electrons into voltages that can be measured and converted as digital data. It is a silicon semiconductor. In order to further improve the functions of a conventional CCD or CMOS image sensor, an image sensor using hydrogenated amorphous silicon (α-Si: H) laminated on a CCD or CMOS device has been developed. Hydrogenated amorphous silicon (α-Si: H) has a direct transition type photoelectric conversion mechanism, so the quantum efficiency is remarkably high, and the high fill factor brought about by the laminated structure makes the entire pixel area photosensitive, High sensitivity is expected.

しかし、従来指摘されているとおり、この種のイメージセンサーには、クロストーク、残像及び暗電流信号などが問題となっている。とりわけ隣接した画素間のキャリアクロストークが、光応答の解像度や光応答均一性を低下させ、色クロストークを引き起こし、色の忠実度を低下させる原因となっている。更に、残像は、深いトラップや電界放出を利用するα-Si:Hベースのキャリア輸送構造において、キャリア速度が低下することによって生じる現象である。α-Si:Hベースのキャリア輸送構造では、画像が動画の各フレームの輝点から尾を引き、残像となる。残像が生じると、低信号レベル状態で色を忠実に再現することが不可能となる。なぜなら、1枚のフレームにおいて所要信号を全部読み出すことができないからである。そのほか、暗電流信号は、金属電極から光電変換層のp型レイヤーやn型レイヤーに電子や正孔がトンネル注入することによって生成し、暗画面に雑音を生じさせる。そのため、従来のシリコンベースのCCD・CMOSイメージセンサーに勝る高画質イメージセンサーをつくるためには、上記問題の解決が不可欠である。 However, as pointed out in the past, this type of image sensor has problems such as crosstalk, afterimages, and dark current signals. In particular, carrier crosstalk between adjacent pixels decreases the resolution of photoresponse and the uniformity of photoresponse, causes color crosstalk, and reduces color fidelity. Furthermore, the afterimage is a phenomenon caused by a decrease in carrier velocity in an α-Si: H-based carrier transport structure using deep traps or field emission. In the α-Si: H-based carrier transport structure, the image is tailed from the bright spot of each frame of the moving image and becomes an afterimage. When an afterimage occurs, it becomes impossible to faithfully reproduce colors in a low signal level state. This is because all the required signals cannot be read out in one frame. In addition, the dark current signal is generated by tunneling electrons and holes from the metal electrode to the p-type layer and the n-type layer of the photoelectric conversion layer, and causes noise on the dark screen. Therefore, in order to produce a high-quality image sensor superior to conventional silicon-based CCD / CMOS image sensors, it is indispensable to solve the above problems.

前記α-Si:Hベースの従来の構造は、下記の素子を含む。(1)ITO(酸化インジウムすず)などの透明金属層。(2)真性層に形成した光生成正孔を集め、ITOと接触する水素化アモルファス炭化シリコン(α-SiC:H)からなるホウ素イオン高濃度ドープp型レイヤー。(3)光電子・正孔対生成層とされるα-Si:H真性層(iレイヤー)。(4)iレイヤーから電子を受けて金属画素電極に送るための、水素化炭素ドープアモルファスシリコンからなるリンイオン高濃度ドープn型レイヤー。(5)トランジスターと接続するようにn型レイヤーの下に敷かれ、かつシリコン基板のCMOS回路の上に垂直積層された金属画素電極。図1を参照する。図1は上記iレイヤー/n型レイヤー界面を備えるp-i-nヘテロ接合のエネルギーバンド図である。そのうち電荷から電圧への変換利得は感知容量によって定められ、感知容量は、iレイヤーを厚くすることで最小化できる。   The conventional structure based on α-Si: H includes the following elements. (1) A transparent metal layer such as ITO (indium tin oxide). (2) A boron ion heavily doped p-type layer made of hydrogenated amorphous silicon carbide (α-SiC: H) that collects photogenerated holes formed in the intrinsic layer and contacts ITO. (3) An α-Si: H intrinsic layer (i layer) used as a photoelectron / hole pair generation layer. (4) A phosphorus ion heavily doped n-type layer made of hydrogenated carbon-doped amorphous silicon for receiving electrons from the i layer and sending them to the metal pixel electrode. (5) A metal pixel electrode laid under an n-type layer so as to be connected to a transistor and vertically stacked on a CMOS circuit on a silicon substrate. Please refer to FIG. FIG. 1 is an energy band diagram of a p-i-n heterojunction having the i-layer / n-type layer interface. Among them, the conversion gain from charge to voltage is determined by the sensing capacitance, and the sensing capacitance can be minimized by increasing the thickness of the i layer.

α-Si:Hベースのiレイヤーの量子効率を向上させるためには、水素含有量を最適化することにより、少数キャリアの寿命を長くし、キャリア移動度を高めることで、光電変換と光吸収を改善することが望ましい。また、ITOレイヤーの下に設けられるホウ素イオン高濃度ドープp型レイヤーに代わるものとして、α-Si:Hベースのiレイヤーとともにヘテロ接合を形成するCH4ベースのα-SiC:Hレイヤーも利用できる。なぜならば、SiCの大きい光学バンドギャップ(Eopt)は透明度を向上させ、CH4ベースのα-SiC:Hレイヤーはエネルギーバンドギャップを広げ、トンネル効果によるITOレイヤーからp型レイヤーへの電子放出を防止し、暗電流信号の問題を抑制することができるからである。α-SiC:Hはn型レイヤーにも適する。なぜなら、α-SiC:Hは、画素電極間のn型レイヤーの伝導率を低くして画素間の横方向キャリアクロストークを防止するからである。また、p型レイヤーへの電子トンネル注入と同様な窒化チタン(TiN)からなる画素電極からn型レイヤーへの正孔放出、を阻止することができるからである。ただし、α-SiCは深いトラップの密度が高いので、これを利用すれば暗電流信号と残像が深刻な問題となる。   To improve the quantum efficiency of α-Si: H-based i-layers, optimizing the hydrogen content, extending the lifetime of minority carriers and increasing carrier mobility, photoelectric conversion and light absorption It is desirable to improve. Further, as an alternative to the boron ion heavily doped p-type layer provided under the ITO layer, a CH4 based α-SiC: H layer that forms a heterojunction with an α-Si: H based i layer can also be used. This is because the large optical band gap (Eopt) of SiC improves the transparency, and the CH4-based α-SiC: H layer widens the energy band gap and prevents electron emission from the ITO layer to the p-type layer due to the tunnel effect. This is because the problem of the dark current signal can be suppressed. α-SiC: H is also suitable for n-type layers. This is because α-SiC: H lowers the conductivity of the n-type layer between pixel electrodes and prevents lateral carrier crosstalk between pixels. Further, it is possible to prevent the emission of holes from the pixel electrode made of titanium nitride (TiN) similar to the electron tunnel injection to the p-type layer to the n-type layer. However, since α-SiC has a high density of deep traps, dark current signals and afterimages become serious problems if they are used.

更に、n型レイヤーと隣接する画素電極の隅では上記以上に深刻な問題が起こりうる。というのは、図2に示すように、画素電極のとがった端部に局部的に集中する電界強度がエネルギーバンドを曲げ、逆バイアス状態において正孔のトンネル遷移確率を引き上げ、暗電流を増大させることである。α-SiCベースのn型レイヤーは、窒化チタンからなる画素電極と剥離(張力によって画素電極のとがった部分に起こるのが一般)することなく成膜できるが、図2に示すように、引っ張られたα-SiC膜の、画素電極の隅に対応する箇所ではトラップの密度が高い。これが画素欠陥と残像を引き起こす一因になる。   Further, a more serious problem may occur at the corner of the pixel electrode adjacent to the n-type layer. This is because, as shown in FIG. 2, the electric field strength concentrated locally on the sharp edge of the pixel electrode bends the energy band, raises the hole tunnel transition probability in the reverse bias state, and increases the dark current. That is. The α-SiC-based n-type layer can be formed without peeling off from the pixel electrode made of titanium nitride (generally occurs at the sharpened portion of the pixel electrode due to tension), but it is pulled as shown in FIG. In addition, the trap density is high in the portion of the α-SiC film corresponding to the corner of the pixel electrode. This contributes to pixel defects and afterimages.

図3から図5を参照する。図3は従来のp-i-n積層構造を含んだイメージセンサーの断面図であり、図4は図3に示すイメージセンサーの等価回路図であり、図5は図3に示す画素電極と画素電極ギャップのエネルギーバンド図である。従来のイメージセンサー10は、基板(非表示)の上に設けられる複数の画素回路(非表示)及び分離膜24と、画素回路と分離膜24の上に設けられる複数の画素電極12と、画素電極12の上に設けられる光電変換層14と、光電変換層14の上に設けられる透明電極16とを含む。そのうち光電変換層14は、下から上に、n型レイヤー18、iレイヤー(真性層)20、p型レイヤー22が順次に積層された構造を有し、かかる構造はp-i-n積層構造と称する。   Please refer to FIG. 3 to FIG. 3 is a cross-sectional view of a conventional image sensor including a pin stacked structure, FIG. 4 is an equivalent circuit diagram of the image sensor shown in FIG. 3, and FIG. 5 is an energy of the pixel electrode and the pixel electrode gap shown in FIG. It is a band diagram. The conventional image sensor 10 includes a plurality of pixel circuits (non-display) and a separation film 24 provided on a substrate (non-display), a plurality of pixel electrodes 12 provided on the pixel circuit and the separation film 24, and a pixel. A photoelectric conversion layer 14 provided on the electrode 12 and a transparent electrode 16 provided on the photoelectric conversion layer 14 are included. Among them, the photoelectric conversion layer 14 has a structure in which an n-type layer 18, an i-layer (intrinsic layer) 20, and a p-type layer 22 are sequentially laminated from the bottom to the top, and this structure is referred to as a p-i-n laminated structure.

次に光電変換層14及び4つの容量素子Cpd、Csub、C1、C2を説明する。図3に示すように、これらの容量素子は、画素電極ギャップのn/iレイヤー界面を結節点として配列されている。CpdはITOからなる透明電極16へ向かっての容量素子であり、Csubはp型シリコン基板(非表示)と、酸化シリコン(SiO2)からなる分離膜24での容量素子であり、C1、C2は隣り合った金属画素電極12にそれぞれ結合されている。上記に示す従来のイメージセンサー10の構造は、画素間を逆転させたn型チャンネルMISFET(金属絶縁半導体電界効果トランジスター)30とみなすことができる。これは図4に示すように、ソースとドレインが両画素電極12にそれぞれ接続され、基板バイアスが透明電極16からp型レイヤー22に供給され、そして接地されたシリコン基板が、厚い誘電膜越しのゲート容量Csubを備えるMISFET30のゲートに相当すると考えられるからである。   Next, the photoelectric conversion layer 14 and the four capacitive elements Cpd, Csub, C1, and C2 will be described. As shown in FIG. 3, these capacitive elements are arranged with the n / i layer interface of the pixel electrode gap as a node. Cpd is a capacitive element toward the transparent electrode 16 made of ITO, Csub is a capacitive element in the p-type silicon substrate (not shown) and the separation film 24 made of silicon oxide (SiO2), and C1 and C2 are The metal pixel electrodes 12 are adjacent to each other. The structure of the conventional image sensor 10 shown above can be regarded as an n-type channel MISFET (metal-insulated semiconductor field effect transistor) 30 in which pixels are reversed. As shown in FIG. 4, the source and drain are connected to both pixel electrodes 12, the substrate bias is supplied from the transparent electrode 16 to the p-type layer 22, and the grounded silicon substrate is passed through the thick dielectric film. This is because it is considered to correspond to the gate of the MISFET 30 having the gate capacitance Csub.

ここではC1とC2に比べ、CpdとCsubはそのアスペクト比から十分に大きな容量比を確保できない。そのため、隣接した電極間は横方向二次元空間効果により、画素電極12間の電位分布は、両電極に印加した供給バイアス電圧に影響され電位が上昇する。したがって、C1とC2の結合がフリップMISFET30のチャンネル電位プロファイルを高く引き上げる一方、画素電極ギャップ領域においてはCpdとCsubがそのレベルを引き下げるほどの電位を保持できない。その結果、電子の静電障壁高さが一次元近似の場合に比べ低下し、図5に示す画素間のクロストーク電流を発生し易くする。   Here, compared with C1 and C2, Cpd and Csub cannot secure a sufficiently large capacity ratio from the aspect ratio. Therefore, due to the two-dimensional spatial effect between adjacent electrodes, the potential distribution between the pixel electrodes 12 is affected by the supply bias voltage applied to both electrodes, and the potential rises. Therefore, the coupling between C1 and C2 raises the channel potential profile of the flip MISFET 30 high, but in the pixel electrode gap region, the potential that Cpd and Csub lower the level cannot be maintained. As a result, the electrostatic barrier height of electrons is reduced as compared with the one-dimensional approximation, and the crosstalk current between the pixels shown in FIG. 5 is easily generated.

図6を参照する。図6は図3に示す画素電極と電極ギャップ領域からなる構造の垂直方向エネルギーバンド図である。図6において、電極ギャップとは隣接した画素電極12間の間隔を指し、iレイヤー20/n型レイヤー18の界面には電子チャンネル層が存在している。iレイヤー20とn型レイヤー18を構成する材料が個別のエネルギー伝導バンドレベルを有したヘテロ接合バンドを形成しているため、両者間の界面には電子が蓄積し電子チャンネル層を形成するものと考えられる。そうなると、光生成電子はn型レイヤー18の伝導バンドを経て画素電極12に流れ込む。iレイヤー20/n型レイヤー18の界面において、隣接した画素電極12間を水平方向にキャリア経路を形成して、図3と図5に説明したようなクロストークを生じる結果となる。更に、図5と図6に示すように画素電極ギャップ領域の電位障壁が低くなる。図4に示すようなMISFETのモデルで考えるならば、クロストークは、iレイヤー20の薄膜化や画素電極12に高電圧を印加して基板効果を増強することで抑制できる。もっとも、厚いiレイヤーは量子効率に優れている。しかし、iレイヤーの厚いイメージセンサーでは、画素電極ギャップ領域間におけるポテンシャル分布による基板効果が弱いため、表面電位を低下させる事ができずクロストークを招きやすい。従来のイメージセンサーは、薄いiレイヤー20を用いるために感度やカラーバランスの犠牲を余儀なくされ、高い画素電極電圧を求めることも電力供給装置に大きな負担をかけている。   Please refer to FIG. FIG. 6 is a vertical energy band diagram of the structure including the pixel electrode and the electrode gap region shown in FIG. In FIG. 6, the electrode gap refers to an interval between adjacent pixel electrodes 12, and an electron channel layer exists at the interface of the i layer 20 / n-type layer 18. Since the materials constituting the i-layer 20 and the n-type layer 18 form a heterojunction band having individual energy conduction band levels, electrons accumulate at the interface between them to form an electron channel layer. Conceivable. Then, the photogenerated electrons flow into the pixel electrode 12 through the conduction band of the n-type layer 18. At the interface of the i layer 20 / n-type layer 18, a carrier path is formed between the adjacent pixel electrodes 12 in the horizontal direction, resulting in crosstalk as described with reference to FIGS. Further, as shown in FIGS. 5 and 6, the potential barrier in the pixel electrode gap region is lowered. Considering a MISFET model as shown in FIG. 4, crosstalk can be suppressed by making the i layer 20 thin or applying a high voltage to the pixel electrode 12 to enhance the substrate effect. However, a thick i-layer is excellent in quantum efficiency. However, in an image sensor with a thick i layer, the substrate effect due to the potential distribution between the pixel electrode gap regions is weak, so that the surface potential cannot be lowered and crosstalk is likely to occur. Since the conventional image sensor uses the thin i-layer 20, sensitivity and color balance must be sacrificed, and obtaining a high pixel electrode voltage also places a heavy burden on the power supply apparatus.

この発明は前述の問題を解決するためのイメージセンサー及びその製作方法を提供することを課題とする。   An object of the present invention is to provide an image sensor and a manufacturing method thereof for solving the above-mentioned problems.

この発明はイメージセンサーを提供する。該イメージセンサーは、半導体基板と、この基板の上に配置された複数の画素からなる画素アレイを備えている。それぞれの画素は基板上に形成された画素回路と、画素回路に接続された画素電極とからなっている。イメージセンサは、さらに、隣接した画素間に形成されるシールド電極と、シールド電極と画素電極との上に設置される光電変換層と、光電変換層を覆う透明電極とを有する。そのうちシールド電極は格子状に画素電極を囲むように設けられている。 The present invention provides an image sensor. The image sensor includes a semiconductor substrate and a pixel array including a plurality of pixels disposed on the substrate. Each pixel includes a pixel circuit formed on the substrate and a pixel electrode connected to the pixel circuit. The image sensor further includes a shield electrode formed between adjacent pixels, a photoelectric conversion layer provided on the shield electrode and the pixel electrode, and a transparent electrode that covers the photoelectric conversion layer. Among them, the shield electrode is provided in a lattice shape so as to surround the pixel electrode.

この発明は更にイメージセンサーの製作方法を提供する。該方法は、基板上に定められる画素にそれぞれ対応する複数の画素回路を含む基板を提供し、基板の上に導電層を形成し、第一フォトリソグラフィー・エッチングプロセス(PEP)で導電層の一部を除去し、相応の画素回路に接続するように上記画素の中にそれぞれ1個の画素電極を形成するとともに、いずれか2つ隣接した画素電極間にシールド電極を形成し、画素電極とシールド電極の上に、絶縁膜を被覆させる。更に第二のフォトリソグラフィー・エッチングプロセス(PEP)により絶縁膜を画素電極の一部とシールド電極の上を残して除去し、その上に電極光電変換層を形成し、光電変換層を覆う透明導電層を形成するステップからなる。 The present invention further provides a method for manufacturing an image sensor. The method provides a substrate including a plurality of pixel circuits each corresponding to a pixel defined on the substrate, forms a conductive layer on the substrate, and forms a conductive layer in a first photolithography etching process (PEP). Each pixel electrode is formed in each of the pixels so as to be connected to a corresponding pixel circuit, and a shield electrode is formed between any two adjacent pixel electrodes. An insulating film is coated on the electrode. Further, the insulating film is removed by leaving a part of the pixel electrode and the shield electrode by a second photolithography / etching process (PEP), an electrode photoelectric conversion layer is formed thereon, and the transparent conductive layer covering the photoelectric conversion layer is formed. It comprises the steps of forming a layer.

この発明は、シールド電極により画素電極間の電位障壁を高くしてクロストークを抑制するイメージセンサーを提供する。更にシールド電極と画素電極の端部を覆う絶縁層は、トンネル効果、残像と暗電流を抑制する効果が期待でき高画質イメージセンサが実現可能となる。 The present invention provides an image sensor that suppresses crosstalk by increasing a potential barrier between pixel electrodes by a shield electrode. Further, the insulating layer covering the end portions of the shield electrode and the pixel electrode can be expected to have a tunnel effect, an effect of suppressing afterimage and dark current, and a high-quality image sensor can be realized.

かかる装置及び方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照して以下に説明する。 In order to elaborate on the features of such an apparatus and method, specific examples are given and described below with reference to the figures.

図7と図8を参照する。図7は本発明によるイメージセンサーの断面図であり、図8は図7に示すイメージセンサー100の一部を表す平面図である。図に示すように、POAP(能動画素上に光電変換体)型のイメージセンサー100は、シリコン基板104を含む半導体チップ102に設けられている。イメージセンサー100は、基板104の上に設けられる誘電層106と、基板104の上に定められる複数の画素108とを含む。そのうち複数の画素108は、図8に示す画素アレイ110に配列されており、各画素108はそれぞれ、誘電層106の中に設けられ、少なくとも1個のMOSFETを含む画素回路112と、画素電極114とを含む。窒化チタン(TiN)などの金属材料でつくられた画素電極114は、ビアプラグ136を介して対応する画素回路112に電気的に接続されている。もっとも別の実施例として、タングステン、アルミニウムや銅などの導電金属で画素電極114をつくることもできる。なお、図における電極ギャップ領域Gは、隣接した画素電極114の縁間の間隔を指す。 Please refer to FIG. 7 and FIG. FIG. 7 is a sectional view of an image sensor according to the present invention, and FIG. 8 is a plan view showing a part of the image sensor 100 shown in FIG. As shown in the figure, a POAP (photoelectric conversion body on active pixel) type image sensor 100 is provided on a semiconductor chip 102 including a silicon substrate 104. The image sensor 100 includes a dielectric layer 106 provided on the substrate 104 and a plurality of pixels 108 defined on the substrate 104. Among them, the plurality of pixels 108 are arranged in the pixel array 110 shown in FIG. 8. Each pixel 108 is provided in the dielectric layer 106, and includes a pixel circuit 112 including at least one MOSFET, and a pixel electrode 114. Including. The pixel electrode 114 made of a metal material such as titanium nitride (TiN) is electrically connected to the corresponding pixel circuit 112 via the via plug 136. As another example, the pixel electrode 114 can be made of a conductive metal such as tungsten, aluminum, or copper. In addition, the electrode gap area | region G in a figure points out the space | interval between the edges of the adjacent pixel electrode 114. FIG.

いずれか2つ隣接した画素電極114の間にある電極ギャップ領域Gの中には、必ず1個のシールド電極116が設けられている。したがって、図7に示すように、シールド電極116は画素電極114を囲むような格子状のものとなっている。本発明の好ましい実施例によれば、電極ギャップ領域Gの中心部に設けられるシールド電極116は、隣接した画素電極114と等距離dを保ちながら、画素108間の境界部を形成しており、その電位は画素アレイ周辺部に形成される電位供給回路から供給されている。シールド電極116と画素電極114は同一の材料(例えば窒化チタン)で製作することができ、また同じプロセスで製作することもできる。接地電圧の印加されたシールド電極116は画素領域の中に電流経路を形成しない。シールド電極116は、画素電極ギャップ領域Gの表面に近い電位レベルを引き下げることで、複数の画素108を電気的に分離する。一方、従来のイメージセンサーは画素間の相互電界効果が強く、画素間障壁が低下しクロストーク電流を生成する。 In the electrode gap region G between any two adjacent pixel electrodes 114, one shield electrode 116 is always provided. Therefore, as shown in FIG. 7, the shield electrode 116 has a lattice shape surrounding the pixel electrode 114. According to a preferred embodiment of the present invention, the shield electrode 116 provided at the center of the electrode gap region G forms a boundary between the pixels 108 while maintaining an equal distance d from the adjacent pixel electrode 114. The potential is supplied from a potential supply circuit formed around the pixel array. The shield electrode 116 and the pixel electrode 114 can be made of the same material (for example, titanium nitride), or can be made by the same process. The shield electrode 116 to which the ground voltage is applied does not form a current path in the pixel region. The shield electrode 116 electrically isolates the plurality of pixels 108 by lowering the potential level close to the surface of the pixel electrode gap region G. On the other hand, the conventional image sensor has a strong mutual electric field effect between the pixels, the inter-pixel barrier is lowered, and a crosstalk current is generated.

本発明は更に誘電層106、シールド電極116及び画素電極114の端部の上に絶縁層118を設置する。薄型の酸化膜(例えばシリコン酸化物SiO2)からなる絶縁層118は画素電極114の中央部分を露出させ、画素電極114はこの中央部分を介して光電変換層120と接続する。 In the present invention, an insulating layer 118 is further disposed on the ends of the dielectric layer 106, the shield electrode 116, and the pixel electrode 114. The insulating layer 118 made of a thin oxide film (for example, silicon oxide SiO 2) exposes the central portion of the pixel electrode 114, and the pixel electrode 114 is connected to the photoelectric conversion layer 120 through the central portion.

前記イメージセンサー100は更に、絶縁層118と画素電極114を覆う光電変換層120と透明導電層122を備える。光電変換層120は下から上へn型レイヤー130、iレイヤー132、p型レイヤー134からなり、そのうちiレイヤー132はα-Si:Hでつくられ、p型レイヤー134とn型レイヤー130はα-SiC:Hでつくられる。イメージセンサー100の感度とカラーバランスを向上させるためには、iレイヤー132の厚さHを約5000Å以上にしなければならない。上部電極板をなす透明導電層122はITOでつくられる。イメージセンサー100は更に、順次に積層された第一平坦化層124と、カラーフィルター層126と、光電変換層120の上に設けられる第二平坦化層128とを含む。そのうちカラーフィルター層126は所属の画素108に応じ、赤、緑、青など別々のカラーフィルターを含む。 The image sensor 100 further includes a photoelectric conversion layer 120 and a transparent conductive layer 122 that cover the insulating layer 118 and the pixel electrode 114. The photoelectric conversion layer 120 includes an n-type layer 130, an i-layer 132, and a p-type layer 134 from bottom to top, of which the i-layer 132 is made of α-Si: H, and the p-type layer 134 and the n-type layer 130 are α -Made of SiC: H. In order to improve the sensitivity and color balance of the image sensor 100, the thickness H of the i layer 132 must be about 5000 mm or more. The transparent conductive layer 122 forming the upper electrode plate is made of ITO. The image sensor 100 further includes a first planarization layer 124, a color filter layer 126, and a second planarization layer 128 provided on the photoelectric conversion layer 120, which are sequentially stacked. Among them, the color filter layer 126 includes different color filters such as red, green, and blue according to the pixel 108 to which the color filter layer 126 belongs.

本発明の効果は図7に示す等価回路においても説明することができる。電極ギャップ領域Gの中心に対応するiレイヤー/n型レイヤー130の界面の節点を基準に形成される容量のうち、Csubはシールド電極116の容量であり、Cpdは透明電極(ITO)122の容量素子であり、C1とC2は隣接した金属画素電極114にそれぞれ結合されている。このような構造では、Csubは、シールド電極を含まない従来のイメージセンサーのCsubよりはるかに大きいので、シールド電極116で表面付近の電位を低レベルに抑えられる結果、画素電極ギャップ領域において一次元障壁の高さがあり、図5に示すような従来のイメージセンサで生じる隣接画素間のキャリアクロストークが抑えられる。
図9を参照する。図9は図7に示すイメージセンサー100の隣接した画素電極114及びシールド電極116に対するエネルギーバンド図である。シールド電極116の下の電位が、薄い絶縁層118とα-SiCのn型レイヤー130を通して低く抑えられているため、iレイヤー132/n型レイヤー130の界面に生じるクロストークは、電極ギャップ領域Gの高い電位障壁(例えば一次元障壁)により完全に抑制される。したがって、従来のバイアス状態においても、厚いiレイヤー132を利用して量子効率を向上させることが可能となる。
The effect of the present invention can also be explained in the equivalent circuit shown in FIG. Of the capacitances formed with reference to the node of the interface of the i layer / n-type layer 130 corresponding to the center of the electrode gap region G, Csub is the capacitance of the shield electrode 116, and Cpd is the capacitance of the transparent electrode (ITO) 122. C1 and C2 are coupled to adjacent metal pixel electrodes 114, respectively. In such a structure, Csub is much larger than Csub of a conventional image sensor that does not include a shield electrode. As a result, the potential near the surface can be suppressed to a low level by the shield electrode 116. As a result, a one-dimensional barrier is formed in the pixel electrode gap region. Therefore, carrier crosstalk between adjacent pixels generated in the conventional image sensor as shown in FIG. 5 is suppressed.
Please refer to FIG. FIG. 9 is an energy band diagram for the adjacent pixel electrode 114 and shield electrode 116 of the image sensor 100 shown in FIG. Since the potential under the shield electrode 116 is kept low through the thin insulating layer 118 and the α-SiC n-type layer 130, the crosstalk generated at the interface of the i layer 132 / n-type layer 130 is caused by the electrode gap region G High potential barrier (for example, a one-dimensional barrier). Therefore, even in the conventional bias state, it is possible to improve the quantum efficiency by using the thick i layer 132.

一方、シールド電極116の上の薄い絶縁層118の厚さは、α-Si:Hベースのiレイヤー132とα-SiC:Hベースのn型レイヤー130間の界面における電位レベルに基づいて定められ、ゲート容量(Csub)を最大化できる程度まで調整されるのが最も望ましい。絶縁層118の厚さ調整は、画素電極114のとがった端部を保護し、電界の集中に起因する正孔トンネル注入を防ぎ、暗電流を緩和するとともに、α-SiC:Hベースのn型レイヤー130における張力によって生じる深いトラップを減少し、残像の問題を解決する効果がある。図8に示すように、シールド電極116と画素電極114の端部は絶縁層118で覆われており、α-SiC:Hのn型レイヤー130と画素電極114間の接触領域における張力や強い電界を減少し、イメージセンサー100の画素電極114の端部に生じやすいリーク電流の問題を解決することができる。 On the other hand, the thickness of the thin insulating layer 118 on the shield electrode 116 is determined based on the potential level at the interface between the α-Si: H base i layer 132 and the α-SiC: H base n-type layer 130. The gate capacitance (Csub) is most preferably adjusted to the extent that it can be maximized. The adjustment of the thickness of the insulating layer 118 protects the sharp end of the pixel electrode 114, prevents hole tunnel injection caused by the concentration of the electric field, relaxes the dark current, and forms an α-SiC: H-based n-type. This has the effect of reducing deep traps caused by tension in the layer 130 and solving the afterimage problem. As shown in FIG. 8, the end portions of the shield electrode 116 and the pixel electrode 114 are covered with an insulating layer 118, and the tension and strong electric field in the contact region between the α-SiC: H n-type layer 130 and the pixel electrode 114 are covered. And the problem of leakage current that tends to occur at the end of the pixel electrode 114 of the image sensor 100 can be solved.

図10を参照する。図10は図3に示す従来のイメージセンサー10において、iレイヤー20の厚さが5000Å、7000Å、10000Åの場合の電位図である。図10に示すように、隣接した画素電極12はそれぞれ1.2Vと2.6Vの電位を有し、両者間のギャップ領域にある電位障壁は殆ど存在しない。そうなると、iレイヤー20に生成した電子は高電位の右側画素電極12から低電位の左側画素電極12に移動し、クロストーク電流となる。それに対して図11を参照する。図11は図7に示す本発明によるイメージセンサー100において、iレイヤー132の厚さが5000Å、7000Å、10000Åの場合の電位図である。図11に示すように、隣接した画素電極114はそれぞれ1.2Vと2.6Vの電位を有し、両者間のギャップ領域Gにある電位障壁は比較的に高い。したがって、電位差を有する隣接した画素電極114の間に形成する横方向の電界はそれほど強くなくなり、イメージセンサー100のシールド電極116は画素電極114の間に高い電位障壁を形成し、光学的クロストークの問題も改善される。そのため、本発明によるイメージセンサーは厚さ5000Å以上のiレイヤーにおいても適用できる。 Please refer to FIG. FIG. 10 is a potential diagram when the thickness of the i layer 20 is 5000 mm, 7000 mm, and 10,000 mm in the conventional image sensor 10 shown in FIG. As shown in FIG. 10, the adjacent pixel electrodes 12 have potentials of 1.2 V and 2.6 V, respectively, and there is almost no potential barrier in the gap region between them. Then, the electrons generated in the i layer 20 move from the high-potential right pixel electrode 12 to the low-potential left pixel electrode 12 and become a crosstalk current. In contrast, FIG. 11 is referred to. FIG. 11 is a potential diagram when the thickness of the i layer 132 is 5000 mm, 7000 mm, and 10,000 mm in the image sensor 100 according to the present invention shown in FIG. As shown in FIG. 11, adjacent pixel electrodes 114 have potentials of 1.2 V and 2.6 V, respectively, and the potential barrier in the gap region G between them is relatively high. Therefore, the lateral electric field formed between adjacent pixel electrodes 114 having a potential difference is not so strong, and the shield electrode 116 of the image sensor 100 forms a high potential barrier between the pixel electrodes 114, and optical crosstalk is reduced. The problem is also improved. Therefore, the image sensor according to the present invention can be applied to an i layer having a thickness of 5000 mm or more.

次に図12から図16を参照する。図12から図16は、本発明によるイメージセンサー100の製作プロセスを表す説明図である。まずは図12に示すように、シリコン基板104からなる半導体チップ102を提供する。次に基板104の上に複数の電気素子を形成する。これらの電気素子は誘電層106の中に画素回路112を構成する。その後、誘電層106の上、すなわち画素回路112の上に、金属材料(望ましくは窒化チタン)からなる厚さ300Å前後の導電層138を形成する。図13を参照する。次にフォトリソグラフィー・エッチングプロセスで導電層138を一部除去し、画素108ごとに画素電極114を形成するとともに、画素電極114の間にシールド電極116を形成する。言い換えれば、シールド電極116は画素電極114と同一平面につくられ、しかも隣接した両画素電極114と等距離を保つようにつくられている。本実施例では、シールド電極116の幅は0.2μmと設定され、画素電極114からシールド電極116までの距離も0.2μmと設定されている。 Reference is now made to FIGS. FIG. 12 to FIG. 16 are explanatory diagrams showing the manufacturing process of the image sensor 100 according to the present invention. First, as shown in FIG. 12, a semiconductor chip 102 made of a silicon substrate 104 is provided. Next, a plurality of electrical elements are formed on the substrate 104. These electric elements constitute a pixel circuit 112 in the dielectric layer 106. Thereafter, a conductive layer 138 having a thickness of about 300 mm made of a metal material (preferably titanium nitride) is formed on the dielectric layer 106, that is, on the pixel circuit 112. Please refer to FIG. Next, a part of the conductive layer 138 is removed by a photolithography etching process, a pixel electrode 114 is formed for each pixel 108, and a shield electrode 116 is formed between the pixel electrodes 114. In other words, the shield electrode 116 is formed in the same plane as the pixel electrode 114 and is formed so as to be equidistant from both adjacent pixel electrodes 114. In this embodiment, the width of the shield electrode 116 is set to 0.2 μm, and the distance from the pixel electrode 114 to the shield electrode 116 is also set to 0.2 μm.

その後、図14に示すように、シリコン酸化物などの絶縁材料でつくられた厚さ200Å前後の薄い絶縁層118を、画素電極114とシールド電極116を覆うように基板104の上に積層する。図15を参照する。次に別のフォトリソグラフィー・エッチングプロセスで絶縁層118を一部除去し、画素電極114の端部とシールド電極116以外、画素電極114の大部分を露出させる。続いて、光電変換層120を構成するα-SiC:Hのn型レイヤー130と、α-Si:Hのiレイヤー132と、α-SiC:Hのp型レイヤー134を基板104に形成するとともに、n型レイヤー130を画素電極114と電気的に接続するようにつくり、画素電極114をビアプラグ136を介して対応する画素回路112に結合するようにつくる。ここで、本発明の一実施例として、p型レイヤー134の厚さを50Åに、iレイヤー132の厚さを5000Åに、n型レイヤー130を100Åにそれぞれ設定することができる。その後、図15に示すように、光電変換層120の上に透明導電層122を形成し、更に透明導電層122の上に第一平坦化層124、カラーフィルター層126及び第二平坦化層128を形成し、イメージセンサー100の製作を完成させる。 Thereafter, as shown in FIG. 14, a thin insulating layer 118 made of an insulating material such as silicon oxide and having a thickness of about 200 mm is laminated on the substrate 104 so as to cover the pixel electrode 114 and the shield electrode 116. Refer to FIG. Next, a part of the insulating layer 118 is removed by another photolithography etching process, and most of the pixel electrode 114 is exposed except for the end portion of the pixel electrode 114 and the shield electrode 116. Subsequently, an α-SiC: H n-type layer 130, an α-Si: H i-layer 132, and an α-SiC: H p-type layer 134 constituting the photoelectric conversion layer 120 are formed on the substrate 104. The n-type layer 130 is formed to be electrically connected to the pixel electrode 114, and the pixel electrode 114 is formed to be coupled to the corresponding pixel circuit 112 through the via plug 136. Here, as an embodiment of the present invention, the thickness of the p-type layer 134 can be set to 50 mm, the thickness of the i layer 132 can be set to 5000 mm, and the n-type layer 130 can be set to 100 mm. Thereafter, as shown in FIG. 15, a transparent conductive layer 122 is formed on the photoelectric conversion layer 120, and the first planarization layer 124, the color filter layer 126, and the second planarization layer 128 are further formed on the transparent conductive layer 122. And the fabrication of the image sensor 100 is completed.

上記方法で製作されたイメージセンサーは、画素電極間の電位障壁を高くすることで、クロストークを抑制する。そのシールド電極と画素電極の端部を覆う絶縁層は、トンネル効果を防止して、残像及び暗電流を改善する効果がある。したがって、本発明によるイメージセンサーは良好な画質を表現できる。 The image sensor manufactured by the above method suppresses crosstalk by increasing the potential barrier between the pixel electrodes. The insulating layer covering the end portions of the shield electrode and the pixel electrode is effective in preventing a tunnel effect and improving afterimage and dark current. Therefore, the image sensor according to the present invention can express good image quality.

以上はこの発明に好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当権利者のなし得る修正、もしくは変更であって、この発明の意図の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。 The above is a preferred embodiment of the present invention and does not limit the scope of the present invention. Accordingly, any modification or change that can be made by the right holder, which is made under the intention of the present invention and has an equivalent effect on the present invention, belongs to the scope of the claims of the present invention. And

この発明は従来のイメージセンサーにシールド電極を付加することを内容とする。かかる構造は実施可能である。 The present invention is characterized in that a shield electrode is added to a conventional image sensor. Such a structure is feasible.

α-Si:Hのiレイヤー/α-SiC:Hのn型レイヤー界面を備える従来のp-i-nヘテロ接合のエネルギーバンド図である。It is an energy band diagram of a conventional p-i-n heterojunction having an α-Si: H i layer / α-SiC: H n-type layer interface. 画素電極の端部に生じる張力とトンネル効果による問題点を表す説明図である。It is explanatory drawing showing the problem by the tension | tensile_strength which arises in the edge part of a pixel electrode, and a tunnel effect. 従来のp-i-n積層構造を含んだイメージセンサーの画素の断面図である。It is sectional drawing of the pixel of the image sensor containing the conventional p-i-n laminated structure. 図3に示すイメージセンサーの等価回路図である。FIG. 4 is an equivalent circuit diagram of the image sensor shown in FIG. 3. 図3に示す画素電極と画素電極ギャップのエネルギーバンド図である。FIG. 4 is an energy band diagram of a pixel electrode and a pixel electrode gap shown in FIG. 3. 図3に示す画素電極と電極ギャップ領域からなる構造の垂直方向エネルギーバンド図である。FIG. 4 is a vertical energy band diagram of a structure including a pixel electrode and an electrode gap region shown in FIG. 3. 本発明によるイメージセンサーの断面図である。It is sectional drawing of the image sensor by this invention. 図7に示すイメージセンサーの一部を表す平面図である。FIG. 8 is a plan view illustrating a part of the image sensor illustrated in FIG. 7. 図7に示す隣接した画素電極及びシールド電極を含んだイメージセンサーのエネルギーバンド図である。FIG. 8 is an energy band diagram of an image sensor including adjacent pixel electrodes and shield electrodes shown in FIG. 7. 図3に示す従来のイメージセンサー10において、iレイヤーの厚さが5000Å、7000Å、10000Åの場合の電位図である。FIG. 4 is a potential diagram when the thickness of the i layer is 5000 mm, 7000 mm, and 10,000 mm in the conventional image sensor 10 shown in FIG. 3. 図7に示す本発明によるイメージセンサー100において、iレイヤーの厚さが5000Å、7000Å、10000Åの場合の電位図である。FIG. 8 is a potential diagram when the thickness of the i layer is 5000 mm, 7000 mm, and 10,000 mm in the image sensor 100 according to the present invention shown in FIG. 7. 本発明によるイメージセンサーの製作プロセスを表す第一説明図である。It is 1st explanatory drawing showing the manufacture process of the image sensor by this invention. 本発明によるイメージセンサーの製作プロセスを表す第二説明図である。It is 2nd explanatory drawing showing the manufacture process of the image sensor by this invention. 本発明によるイメージセンサーの製作プロセスを表す第三説明図である。It is a 3rd explanatory drawing showing the manufacture process of the image sensor by this invention. 本発明によるイメージセンサーの製作プロセスを表す第四説明図である。It is the 4th explanatory view showing the manufacture process of the image sensor by the present invention. 本発明によるイメージセンサーの製作プロセスを表す第五説明図である。It is a 5th explanatory view showing the manufacture process of the image sensor by the present invention.

符号の説明Explanation of symbols

10、100 イメージセンサー
12、112、114 画素電極
14、120 光電変換層
16 透明電極
18、130 n型レイヤー
20、132 iレイヤー
22、134 p型レイヤー
24 分離膜
30 MISFET
102 半導体チップ
104 シリコン基板
106 誘電層
108 画素
112 画素回路
116 シールド電極
118 絶縁層
122 透明導電層
124 第一平坦化層
126 カラーフィルター層
128 第二平坦化層
136 ビアプラグ
Cpd、Csub、C1、C2 容量
10, 100 Image sensor 12, 112, 114 Pixel electrode 14, 120 Photoelectric conversion layer 16 Transparent electrode 18, 130 n-type layer 20, 132 i-layer 22, 134 p-type layer 24 Separation film 30 MISFET
102 Semiconductor chip 104 Silicon substrate 106 Dielectric layer 108 Pixel 112 Pixel circuit 116 Shield electrode 118 Insulating layer 122 Transparent conductive layer 124 First planarization layer 126 Color filter layer 128 Second planarization layer 136 Via plug Cpd, Csub, C1, C2 Capacitor

Claims (6)

半導体基板と、この基板の上に配置され、各々1個の画素電極を有する複数の画素からなる画素アレイを備え、画素電極の上に順次設置される光電変換層と透明電極とを有するイメージセンサーにおいて、隣接した画素間に形成されるシールド電極を有し、該シールド電極が格子状に画素電極を囲むように設けられることを特徴とするイメージセンサー。 An image sensor including a semiconductor substrate, a pixel array including a plurality of pixels each having one pixel electrode disposed on the substrate, and a photoelectric conversion layer and a transparent electrode sequentially disposed on the pixel electrodes And a shield electrode formed between adjacent pixels, wherein the shield electrode is provided so as to surround the pixel electrode in a grid pattern. 前記シールド電極は誘電層の上、かつ画素電極と同一平面に設けられることを特徴とする請求項1記載のイメージセンサー。 The image sensor according to claim 1, wherein the shield electrode is provided on the dielectric layer and in the same plane as the pixel electrode. 前記イメージセンサーにおいて、シールド電極と画素電極の端部の上には絶縁層が形成され、それ以外の画素電極部は光電変換層の下に直接形成されることを特徴とする請求項1記載のイメージセンサー。 2. The image sensor according to claim 1, wherein an insulating layer is formed on end portions of the shield electrode and the pixel electrode, and other pixel electrode portions are directly formed under the photoelectric conversion layer. Image sensor. 前記シールド電極の電位は画素アレイ周辺部に形成される電位供給回路から供給されることを特徴とする請求項1記載のイメージセンサー。 2. The image sensor according to claim 1, wherein the potential of the shield electrode is supplied from a potential supply circuit formed in a peripheral portion of the pixel array. イメージセンサーの製作方法であって、
基板上に定められる画素にそれぞれ対応する複数の画素回路を含む基板を提供し、
基板の上に導電層を形成し、
第一フォトリソグラフィー・エッチングプロセス(PEP)で導電層の一部を除去し、対応する画素回路に接続するように上記画素の中にそれぞれ1個の画素電極を形成するとともに、それぞれの隣接した2つの画素電極間にシールド電極を形成し、
該画素電極とシールド電極の上に光電変換層を形成し、
光電変換層を覆う透明導電層を形成するステップからなることを特徴とするイメージセンサーの製作方法。
An image sensor manufacturing method,
Providing a substrate including a plurality of pixel circuits each corresponding to a pixel defined on the substrate;
Forming a conductive layer on the substrate;
A part of the conductive layer is removed by a first photolithography etching process (PEP), and one pixel electrode is formed in each of the pixels so as to be connected to the corresponding pixel circuit. Forming a shield electrode between two pixel electrodes,
Forming a photoelectric conversion layer on the pixel electrode and the shield electrode;
A method for producing an image sensor, comprising the step of forming a transparent conductive layer covering a photoelectric conversion layer.
前記製作方法は更に、
画素電極とシールド電極を覆う絶縁層を形成し、
第二PEPプロセスで絶縁層の一部を除去し、少なくとも画素電極の端部とシールド電極を覆う部分の前記絶縁層を残し、画素電極の中央部を露出させるステップを含むかことを特徴とする請求項5記載のイメージセンサー製作方法。
The manufacturing method further includes
Forming an insulating layer covering the pixel electrode and the shield electrode;
The method includes a step of removing a part of the insulating layer in the second PEP process, leaving at least the insulating layer covering the end portion of the pixel electrode and the shield electrode, and exposing the central portion of the pixel electrode. The image sensor manufacturing method according to claim 5.
JP2006295879A 2006-10-31 2006-10-31 Image sensor, and manufacturing method thereof Pending JP2008112907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006295879A JP2008112907A (en) 2006-10-31 2006-10-31 Image sensor, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006295879A JP2008112907A (en) 2006-10-31 2006-10-31 Image sensor, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008112907A true JP2008112907A (en) 2008-05-15

Family

ID=39445253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006295879A Pending JP2008112907A (en) 2006-10-31 2006-10-31 Image sensor, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008112907A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117670A1 (en) * 2011-03-01 2012-09-07 パナソニック株式会社 Solid-state imaging device
WO2013001809A1 (en) * 2011-06-30 2013-01-03 パナソニック株式会社 Solid-state image pickup device
JP2014222497A (en) * 2013-05-13 2014-11-27 奇景光電股▲ふん▼有限公司 Pixel matrix, touch display device, and method for driving the same
JP2015195336A (en) * 2014-03-28 2015-11-05 パナソニックIpマネジメント株式会社 Solid-state image pickup device, imaging module and imaging device
JP2017005051A (en) * 2015-06-08 2017-01-05 パナソニックIpマネジメント株式会社 Imaging apparatus and imaging module
WO2017026109A1 (en) 2015-08-10 2017-02-16 Sony Semiconductor Solutions Corporation Solid-state imaging device
US9602743B2 (en) 2014-10-23 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
JP2018085402A (en) * 2016-11-22 2018-05-31 ソニー株式会社 Image pick-up device, stacked image pick-up device and solid state imaging device
US10141354B2 (en) 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
WO2021084995A1 (en) * 2019-10-30 2021-05-06 パナソニックIpマネジメント株式会社 Imaging element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817784A (en) * 1981-07-24 1983-02-02 Hitachi Ltd Solid-state image pickup device
JPH0430577A (en) * 1990-05-28 1992-02-03 Canon Inc Solid state image pickup element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817784A (en) * 1981-07-24 1983-02-02 Hitachi Ltd Solid-state image pickup device
JPH0430577A (en) * 1990-05-28 1992-02-03 Canon Inc Solid state image pickup element

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117670A1 (en) * 2011-03-01 2012-09-07 パナソニック株式会社 Solid-state imaging device
WO2013001809A1 (en) * 2011-06-30 2013-01-03 パナソニック株式会社 Solid-state image pickup device
US9263482B2 (en) 2011-06-30 2016-02-16 Panasonic Intellectual Property Management Co., Ltd. Solid-state image pickup device
JP2014222497A (en) * 2013-05-13 2014-11-27 奇景光電股▲ふん▼有限公司 Pixel matrix, touch display device, and method for driving the same
US9235285B2 (en) 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
JP2015195336A (en) * 2014-03-28 2015-11-05 パナソニックIpマネジメント株式会社 Solid-state image pickup device, imaging module and imaging device
US9478760B2 (en) 2014-03-28 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device, imaging module, and imaging apparatus
US10057518B2 (en) 2014-10-23 2018-08-21 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US10142570B1 (en) 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US9602743B2 (en) 2014-10-23 2017-03-21 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US11532652B2 (en) 2014-10-23 2022-12-20 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US10720457B2 (en) 2014-10-23 2020-07-21 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
US10141354B2 (en) 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
JP2017005051A (en) * 2015-06-08 2017-01-05 パナソニックIpマネジメント株式会社 Imaging apparatus and imaging module
CN107924928B (en) * 2015-08-10 2022-08-16 索尼半导体解决方案公司 Solid-state imaging device, electronic apparatus, and method for forming image sensor
WO2017026109A1 (en) 2015-08-10 2017-02-16 Sony Semiconductor Solutions Corporation Solid-state imaging device
CN107924928A (en) * 2015-08-10 2018-04-17 索尼半导体解决方案公司 Solid photographic device
KR20230073358A (en) * 2016-11-22 2023-05-25 소니그룹주식회사 Imaging element, stacked-type imaging element and solid-state imaging apparatus
US11222912B2 (en) 2016-11-22 2022-01-11 Sony Corporation Imaging element, stacked type imaging element and solid-state imaging apparatus
KR102422857B1 (en) 2016-11-22 2022-07-20 소니그룹주식회사 Image pickup device, stacked-type imaging device, and solid-state imaging device
KR20220103203A (en) * 2016-11-22 2022-07-21 소니그룹주식회사 Imaging element, multilayer imaging element, and solid-state imaging apparatus
JP2018085402A (en) * 2016-11-22 2018-05-31 ソニー株式会社 Image pick-up device, stacked image pick-up device and solid state imaging device
KR20190084049A (en) * 2016-11-22 2019-07-15 소니 주식회사 Image pickup device, stacked image pickup device and solid-state image pickup device
KR102543263B1 (en) 2016-11-22 2023-06-14 소니그룹주식회사 Imaging element, multilayer imaging element, and solid-state imaging apparatus
KR102628546B1 (en) 2016-11-22 2024-01-25 소니그룹주식회사 Imaging element, stacked-type imaging element and solid-state imaging apparatus
US11901382B2 (en) 2016-11-22 2024-02-13 Sony Group Corporation Imaging element, stacked-type imaging element and solid-state imaging apparatus
WO2021084995A1 (en) * 2019-10-30 2021-05-06 パナソニックIpマネジメント株式会社 Imaging element

Similar Documents

Publication Publication Date Title
JP2008112907A (en) Image sensor, and manufacturing method thereof
JP5366400B2 (en) Integrated MIS photoelectric device using continuous film
JP5441721B2 (en) Integrated MIS photoelectric device using continuous film
US8334164B2 (en) Image sensor and fabrication method thereof
US7671385B2 (en) Image sensor and fabrication method thereof
US8791419B2 (en) High charge capacity pixel architecture, photoelectric conversion apparatus, radiation image pickup system and methods for same
JP4961590B2 (en) Image sensor and manufacturing method thereof
US7902512B1 (en) Coplanar high fill factor pixel architecture
US8368164B2 (en) Phototransistor having a buried collector
WO2012035702A1 (en) Solid-stage imaging device and manufacturing method therefor
JP2004273640A (en) Solid-state imaging device and its manufacturing method
CN100578800C (en) Image sensor and manufacturing method thereof
KR100882979B1 (en) Image sensor and method for manufacturing thereof
US7049673B2 (en) Photoelectric detection device and method for its production
KR100997328B1 (en) Image Sensor and Method for Manufacturing thereof
KR100990559B1 (en) Image Sensor and Method for Manufacturing thereof
KR20110064097A (en) Image sensor and method for manufacturing the same
TWI325634B (en) Image sensor and fabrication method thereof
KR101002167B1 (en) Image Sensor and Method for Manufacturing thereof
KR100882986B1 (en) Image sensor and method for manufacturing thereof
KR100997332B1 (en) Image Sensor and Method for Manufacturing thereof
KR101063728B1 (en) Image Sensor and Method for Manufacturing thereof
TW200837934A (en) Image sensor and fabrication method thereof
TW200834896A (en) Image sensor and fabrication method thereof
KR20100070800A (en) Image sensor and method for fabrication the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100906