JP2008109050A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008109050A JP2008109050A JP2006292848A JP2006292848A JP2008109050A JP 2008109050 A JP2008109050 A JP 2008109050A JP 2006292848 A JP2006292848 A JP 2006292848A JP 2006292848 A JP2006292848 A JP 2006292848A JP 2008109050 A JP2008109050 A JP 2008109050A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- temperature
- reaction product
- semiconductor substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、エッチング技術に係る半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device according to an etching technique.
半導体装置の配線層は、AlCuまたはAlSiCu等の金属膜が多く用いられている。これらの配線層は、通常、半導体基板上に形成された絶縁膜等の上に形成された金属膜が、フォトレジストをマスクとして、ドライエッチングにより選択エッチングされて形成される。ドライエッチングは、例えば、塩素(Cl)系のハロゲンガスを用いて行われる。 For the wiring layer of a semiconductor device, a metal film such as AlCu or AlSiCu is often used. These wiring layers are usually formed by selectively etching a metal film formed on an insulating film or the like formed on a semiconductor substrate by dry etching using a photoresist as a mask. The dry etching is performed using, for example, a chlorine (Cl) -based halogen gas.
ドライエッチングされた配線層は、周囲に、塩素系のガスを含んだ反応生成物、例えば、AlCl3、Al2Cl6等を有している。反応生成物は、大気に曝されると、大気中の水分と反応して塩酸(HCl)になり、この塩酸が、配線のAlと反応して、また、AlCl3等を形成する。このコロージョンは、循環的に、際限なく進行して、配線層は損なわれていく。 The dry-etched wiring layer has a reaction product including a chlorine-based gas, for example, AlCl 3 , Al 2 Cl 6 , and the like. When the reaction product is exposed to the atmosphere, it reacts with moisture in the atmosphere to become hydrochloric acid (HCl), which reacts with Al in the wiring and forms AlCl 3 and the like. This corrosion progresses indefinitely in a cyclical manner, and the wiring layer is damaged.
そこで、コロージョンの発生しない配線層を形成するために、例えば、フォトレジストを有する配線層を塩素ガスを含むガスによりドライエッチングした後、250℃に達する後処理室内に窒素(N2)を供給し、その後、マイクロ波でラジカル化されたH2Oベーパ及びO2、N2ガスとともに、フッ素系ガスを加えてアッシングを行う方法が開示されている(例えば、特許文献1参照。)。 Therefore, in order to form a wiring layer in which corrosion does not occur, for example, after the wiring layer having a photoresist is dry-etched with a gas containing chlorine gas, nitrogen (N 2 ) is supplied into the post-processing chamber reaching 250 ° C. Then, a method of performing ashing by adding a fluorine-based gas together with H 2 O vapor and O 2 and N 2 gas radicalized by microwaves is disclosed (for example, see Patent Document 1).
しかしながら、この開示された方法では、反応生成物を概略的に除去することが可能となるが、より長時間のコロージョン抑制には必ずしも十分ではなく、また、フォトレジストは、250℃に達する雰囲気に置かれ、最初からフォトレジストの硬化温度を越えた雰囲気に載置されるために、通常、フォトレジストの硬化が進み、フォトレジストはその後のアッシング工程で十分に除去できない、もしくは、除去するためには長い時間のアッシングが必要になるという問題を有している。
本発明は、反応生成物残り及びフォトレジスト残りの発生を抑制する半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a semiconductor device that suppresses generation of a reaction product residue and a photoresist residue.
本発明の一態様の半導体装置の製造方法は、半導体基板上に形成された配線層を、フォトレジストをマスクとして塩素系ガスを用いてドライエッチングを行う工程と、前記フォトレジスト、パターン形成された前記配線層、及び反応生成物を有する前記半導体基板を、前記反応生成物の昇華温度及び前記フォトレジストの硬化温度より低い第1の温度に設定して、Hラジカル及びOHラジカルの少なくとも一方を有する第1のプラズマに曝し、その後、前記第1のプラズマ雰囲気を維持しながら、前記半導体基板の温度を上昇させて、Oラジカルによる前記フォトレジストのアッシング速度が急激に高くなる第2の温度を境に、少なくとも前記Oラジカルを有する第2のプラズマに切り替えて、その後、前記第2のプラズマ雰囲気を維持しながら、250℃を越えない温度まで上昇させて、前記反応生成物除去及び前記フォトレジスト除去を行う工程とを備えていることを特徴とする。 According to a method for manufacturing a semiconductor device of one embodiment of the present invention, a process of dry etching a wiring layer formed over a semiconductor substrate using a chlorine-based gas using a photoresist as a mask, and the photoresist and the pattern are formed. The wiring layer and the semiconductor substrate having the reaction product are set to a first temperature lower than the sublimation temperature of the reaction product and the curing temperature of the photoresist, and have at least one of H radical and OH radical. The semiconductor substrate is exposed to the first plasma, and then the temperature of the semiconductor substrate is raised while maintaining the first plasma atmosphere, and the second temperature at which the ashing rate of the photoresist due to O radicals rapidly increases is reached. In addition, the second plasma having at least the O radical is switched to, and then the second plasma atmosphere is not maintained. Et al., Raised to a temperature not exceeding 250 ° C., characterized in that it comprises the step of performing the reaction product removal and the photoresist removed.
本発明によれば、反応生成物残り及びフォトレジスト残りの発生を抑制する半導体装置の製造方法を提供すことが可能である。 ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the manufacturing method of the semiconductor device which suppresses generation | occurrence | production of the reaction product residue and the photoresist residue.
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。 Embodiments of the present invention will be described below with reference to the drawings. In each figure, the same components are denoted by the same reference numerals.
本発明の実施例に係る半導体装置の製造方法を、図1乃至図4を参照しながら説明する。図1は半導体装置の製造に使用されるドライエッチング装置の模式的な平面図である。図2は半導体装置の製造方法を工程順に模式的に示す断面図である。図3は半導体装置の製造に使用される温度シークエンスを模式的に示す図である。図4は処理温度に対するアッシングレートの相対値を模式的に示す図である。 A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic plan view of a dry etching apparatus used for manufacturing a semiconductor device. FIG. 2 is a cross-sectional view schematically showing a method for manufacturing a semiconductor device in the order of steps. FIG. 3 is a diagram schematically showing a temperature sequence used for manufacturing a semiconductor device. FIG. 4 is a diagram schematically showing a relative value of the ashing rate with respect to the processing temperature.
図1に示すように、ドライエッチング装置1は、マルチチャンバー方式を採用して、ドライエッチング用のエッチング室11、アッシング用の後処理室13、及び半導体基板冷却用の冷却室15が、真空搬送室17と半導体基板(図示略)が出し入れ可能なように、ゲートバルブを介して、周囲に配置された構成である。真空搬送室17には、半導体基板をドライエッチング装置1に出し入れするためのロードロック室18がゲートバルブを介して接続されている。また、真空搬送室17の中央部には、半導体基板を上記各室11、13、15、18に搬入、搬出するための搬送用ロボット19が配置されている。なお、図1では、エッチング室11及び後処理室13等は、ドライエッチング装置1に1つずつ配置されているが、時間のかかる工程を担う処理室は、1つ以上配置されることが可能である。
As shown in FIG. 1, the dry etching apparatus 1 employs a multi-chamber method, and an
また、ドライエッチング装置1は、図示は省略されているが、上記各室11、13、15、17、18に対して、必要なガスライン及び真空ポンプ等が接続されて、必要なガスを必要量供給すること、及び、ガスを供給しながら所望の真空度を保持すること等が可能である。エッチング室11及び後処理室13内の半導体基板を載置する支持台は、所望の温度に加熱することが可能な構成である。
Although not shown, the dry etching apparatus 1 is connected to the
エッチング室11は、例えば、周知のICP(Inductively Coupled Plasma)方式で高密度のプラズマを発生し、バイアスをかけて、発生させたプラズマを半導体基板上に引き込むことが可能な構成である。後処理室13は、マイクロ波(例えば、2.45GHz)を導入して、流入されたガスをプラズマ化して、半導体基板上に導入することが可能な構成である。冷却室15は、窒素(N2)が供給されて、ほとんど室温のダミーの半導体基板が配置されている。なお、後処理室13の支持台は、冷却素子または冷却水を用いた冷却機構等を有していれば、冷却室15は必ずしも必要ない。
The
次に、半導体装置の製造方法について説明する。図2(a)に示すように、素子領域(図示略)の形成された半導体基板21上に、例えば、TEOS(Tetra-Ethoxysilane)膜等の絶縁膜23、絶縁膜23の上にバリアメタル層、Alが主成分のAlSiCu層、及び反射防止膜等で構成される厚さ約0.6μmの配線層25が形成され、配線層25の上に、周知のリソグラフィ工程によりパターン化されたフォトレジスト膜27が、厚さ約1.5μm形成されている。フォトレジスト膜27を有する半導体基板21は、例えば、カセット(図示略)に収納されて、ロードロック室18に搬入され、真空状態にして、真空搬送室17の搬送用ロボット19により搬送されて、エッチング室11の支持台に載置される。
Next, a method for manufacturing a semiconductor device will be described. As shown in FIG. 2A, an
図2(b)に示すように、エッチング室11に塩素系ガス、例えば、Cl2/BCl2を導入し、高密度のCl2/BCl2プラズマによるドライエッチングを行い、露出している配線層25がエッチング除去され、側壁等には反応生成物31が付着する。反応生成物31中には、塩素、配線層25及びフォトレジスト膜27由来の塩素系生成物等が残留している。なお、Cl2/BCl2プラズマによるドライエッチングにより、絶縁膜23の上面が若干エッチングされることがある。
As shown in FIG. 2B, a chlorine-based gas, for example, Cl 2 / BCl 2, is introduced into the
ドライエッチングされた半導体基板21は、真空搬送室17の搬送用ロボット19によりエッチング室11から搬出されて、後処理室13の約100℃の支持台(図示略)に載置される。なお、連続してアッシング処理する場合、後処理室13の支持台は約250℃に加熱される。そのため、冷却室15のほぼ室温のダミーの半導体基板を接触させることにより、支持台を100℃以下に冷却して、半導体基板21を導入する時には、約100℃に維持することが可能である。
The dry-
ここで、後処理室13における温度シークエンスを説明する。図3に示すように、後処理室13の半導体基板21は、約100℃で水蒸気(H2O)を導入して、Hラジカル、OHラジカル、及びOラジカル等を有する第1のプラズマである水蒸気プラズマの雰囲気に10秒間曝される。10秒後、半導体基板21は、水蒸気プラズマの雰囲気中で、約2℃/秒の昇温速度で加熱され、45秒後、約170℃の時点で、水蒸気を止めて、代わりに、酸素を導入して、Oラジカルを有する第2のプラズマである酸素プラズマの雰囲気中で、85秒後に約250℃まで加熱して、約250℃を20秒間維持する。105秒後、酸素を止めて、支持台の加熱を止めて、代わりに窒素等を導入して、半導体基板21は冷却される。
Here, the temperature sequence in the
なお、後処理室13内、半導体基板21の温度が約100〜170℃における処理条件は、例えば、水蒸気500cc/分、圧力270Pa、マイクロ波電力800W、半導体基板21の温度が約170〜250℃における処理条件は、例えば、酸素4000cc/分及び窒素500cc/分、圧力270Pa、マイクロ波電力1400Wである。
The processing conditions in the
図2(c)に示すように、雰囲気ガスを水蒸気から酸素に切り替える約170℃の時点で、反応生成物31の除去が進んでいるが、フォトレジスト27の除去は、反応生成物31の除去に比較して、進みが遅い。その後、酸素プラズマ中で更に昇温することにより、フォトレジスト27の除去が急速に進み、同時に、フォトレジスト27由来の反応生成物31の除去等が進む。
As shown in FIG. 2C, the removal of the
図4に示すように、Oラジカルを有する酸素プラズマの雰囲気中で、フォトレジスト27が除去される速度(アッシングレート)は、170℃付近までは、比較的緩やかな増加を示し、170℃を越えると急激な増加となり、210℃〜250℃においては、高い値で緩やかな増加を示している。250℃を越えて、270℃以上では、フォトレジスト27の炭化が速やかに進み、アッシングレートは減少することが知られている。約170℃という温度は、フォトレジスト27の除去速度が急に速くなる付近の温度である。
As shown in FIG. 4, the rate at which the
図2(d)に示すように、105秒後、酸素プラズマ中、約250℃での処理が終了すると、半導体基板21は、降温される。そして、配線層25の側壁等に付着した反応生成物31及びフォトレジスト27は、実質的に全て除去された状態になる。その結果、フォトレジスト27のパターンが転写された配線層25が得られる。
As shown in FIG. 2D, when the processing at about 250 ° C. is completed in oxygen plasma after 105 seconds, the temperature of the
上述したように、後処理室13の半導体基板21は、反応生成物31の一部をなす塩化物の昇華温度144℃より低く、フォトレジスト27の硬化温度より低い約100℃で処理が開始される。後処理室13は、水蒸気が導入されて、Hラジカル、OHラジカル、及びOラジカル等を有する水蒸気プラズマの雰囲気が形成される。
As described above, the processing of the
水蒸気プラズマは、塩素系のガスを含んだ反応生成物31との反応性が高く、約100℃からの昇温に伴い除去効果が大きくなる。反応生成物31を構成するAlCl3、Al2Cl6等は、例えば、水蒸気プラズマのHラジカルと反応して、AlとHClを生成し、一方、水蒸気プラズマのOHラジカルと反応して、Al(OH)3とHClを生成する。生成したHClは、真空引により、ほとんど配線層25に戻ることなく、後処理室13から排除される。また、144℃を越えると、反応生成物31の一部をなす塩化物は昇華を始めるので、除去効果が更に大きくなる。
The water vapor plasma has a high reactivity with the
約100℃は比較的低温のため、除去速度は遅いものの、フォトレジスト27の除去が始まる。その後、約170℃までの昇温で、水蒸気プラズマは、硬化前のフォトレジスト27、または、表面等が変質中のフォトレジスト27と反応して、フォトレジスト27の除去が加速されて行く。
Since the temperature of about 100 ° C. is relatively low, the removal of the
後処理室13での処理開始から45秒後、半導体基板21が約170℃に達した時点で、酸素プラズマに切り替えられる。約170℃を越えると、約250℃までフォトレジスト27の除去速度は一層速くなる。フォトレジスト27の除去速度が速い酸素プラズマは、硬化が進んでフォトレジスト27との反応が起こりにくくなる前に、反応して除去を進めることになる。一方、この間、反応生成物31は、昇華及び酸化反応等により気化が進み、真空引により、後処理室13から排除される。その結果、配線層25上のフォトレジスト27、並びに、配線層25の周囲及び絶縁膜23の上面のコロージョンの原因となる反応生成物31等は、実質的に全て除去される。
After 45 seconds from the start of processing in the
後処理室13の処理開始温度を約100℃とすることは、反応生成物31が昇華を始める前に、反応生成物31の表面変質層等を除去して、その後の昇華をより効率的、均一的に実施するために効果があることを発明者等は見出している。特に、大口径の半導体基板21の面内全体にわたって、反応生成物31の除去残しを発生させないために、後処理室13の処理開始温度が約100℃であることは好ましい。
Setting the processing start temperature of the
なお、後処理室13の処理開始温度を約100℃より低温とすることは、昇温時間が余分に必要なので、処理時間がより長くかかることになり、効率的ではない。例えば、処理開始温度を室温とすると、室温から約100℃までは、水蒸気プラズマは、フォトレジスト27及び反応生成物31を除去するという効果を有しているものの、反応速度が小さく、その後の、処理時間をほとんど短縮することにはならない。また、半導体基板21の連続処理を行う場合、例えば、処理後には、約250℃から室温に降温する必要が生じ、約100℃までの降温に比較して余分な時間が必要となる。
Note that setting the processing start temperature in the
また、250℃を越えて、約270℃以上になると、フォトレジスト27の炭化が速やかに進み、アッシングが起こりにくくなる。また、250℃を越えなければ、Alの変質等も起こりにくい。従って、酸素プラズマ中のアッシングは、250℃を限度として、実行することが好ましい。
When the temperature exceeds 250 ° C. and reaches about 270 ° C. or more, carbonization of the
上記の半導体装置の製造方法により形成された配線層25を有する半導体基板21を、顕微鏡観察したところ、配線層25の上面にフォトレジスト27の残りを見出すことはできなかった。また、この半導体基板21を、大気中に48時間放置して、配線層25の側面や上面等を観察したが、コロージョンの発生を見出すことはできなかった。その結果、本実施例の配線層25を有する半導体基板21は、コロージョンの原因となる反応生成物31が実質的に全て除去され、同時に、フォトレジスト27が配線層25の上面等から実質的に全て除去されている。
When the
その結果、上記の半導体装置の製造方法により形成されたLSI等の半導体装置は、歩留が高くしかも安定しており、信頼性の高い製品となる。 As a result, a semiconductor device such as an LSI formed by the above-described method for manufacturing a semiconductor device has a high yield and is stable and becomes a highly reliable product.
また、ドライエッチング装置は、マルチチャンバー方式を採用して、ドライエッチング用のエッチング室11とアッシング用の後処理室13とは、別々に配置され、互いに独立して、それぞれの処理を行うことが可能である。従って、一方の処理時間に必ずしも限定されずに効率よく処理を行うことが可能である。また、冷却室15を配置して、ダミーの半導体基板を室温に保持することにより、後処理室13の支持台の冷却を容易に行うことが可能となり、半導体基板21の処理速度を向上させることが可能である。
Further, the dry etching apparatus adopts a multi-chamber method, and the
以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。 As mentioned above, although the Example of this invention was described, this invention is not limited to the said Example, It can implement in various deformation | transformation within the range which does not deviate from the summary of this invention.
例えば、実施例では、ガス種として、最初に水蒸気、次に酸素を導入して、プラズマ化してフォトレジスト27及び反応生成物31を除去する方法について説明したが、これらのガス種に限定する必要はなく、水蒸気及び酸素をそれぞれ主成分として、他のガス種を追加することによっても、同様な効果を得ることが可能である。例えば、約100〜170℃で、水蒸気を主成分として、酸素を副成分とすることが可能である。また、170〜250℃で、酸素を主成分として、水蒸気を副成分とすることが可能である。また、170〜250℃で、酸素を主成分として、窒素及び水蒸気を副成分とすることが可能である。また、170〜250℃で、前述のそれぞれの場合に、フッ素系ガスを副成分として追加することが可能である。
For example, in the embodiments, a method of first introducing water vapor and then oxygen as gas species to form plasma and removing the
また、実施例では、水蒸気を導入して、Hラジカル、OHラジカル、及びOラジカルを発生させて、フォトレジスト27及び反応生成物31を除去する方法について説明したが、Hラジカル、OHラジカル、及びOラジカル等を発生させることが可能であれば、他の材料等であっても差し支えない。
In the embodiment, the method for removing the
本発明は、以下の付記に記載されるような構成が考えられる。
(付記1) 半導体基板上に形成された配線層を、フォトレジストをマスクとして塩素系ガスを用いてドライエッチングを行う工程と、前記フォトレジスト、パターン形成された前記配線層、及び反応生成物を有する前記半導体基板を、前記反応生成物の昇華温度及び前記フォトレジストの硬化温度より低い第1の温度に設定して、Hラジカル及びOHラジカルの少なくとも一方を有する第1のプラズマに曝し、その後、前記第1のプラズマ雰囲気を維持しながら、前記半導体基板の温度を上昇させて、Oラジカルによる前記フォトレジストのアッシング速度が急激に高くなる第2の温度を境に、少なくとも前記Oラジカルを有する第2のプラズマに切り替えて、その後、前記第2のプラズマ雰囲気を維持しながら、250℃を越えない温度まで上昇させて、前記反応生成物除去及び前記フォトレジスト除去を行う工程とを備えている半導体装置の製造方法。
The present invention can be configured as described in the following supplementary notes.
(Supplementary Note 1) A step of dry etching a wiring layer formed on a semiconductor substrate using a chlorine-based gas with a photoresist as a mask, the photoresist, the patterned wiring layer, and a reaction product Exposing the semiconductor substrate to a first plasma having at least one of H radicals and OH radicals at a first temperature lower than a sublimation temperature of the reaction product and a curing temperature of the photoresist; While maintaining the first plasma atmosphere, the temperature of the semiconductor substrate is raised, and the second temperature at which the ashing rate of the photoresist by O radicals rapidly increases becomes a boundary. Then, while maintaining the second plasma atmosphere, the temperature does not exceed 250 ° C. And a step of removing the reaction product and removing the photoresist.
(付記2) 前記ドライエッチングを行う工程と前記反応生成物除去及び前記フォトレジスト除去を行う工程は、別々の処理室で行われ、前記処理室間の前記半導体基板の受け渡しは、真空を維持した状態で行われる付記1に記載の半導体装置の製造方法。 (Supplementary Note 2) The step of performing the dry etching and the step of removing the reaction product and removing the photoresist are performed in separate processing chambers, and the transfer of the semiconductor substrate between the processing chambers maintains a vacuum. The manufacturing method of the semiconductor device according to attachment 1, which is performed in a state.
(付記3) 前記半導体基板の冷却は、窒素ガスが導入された冷却室で行う付記1に記載の半導体装置の製造方法。 (Supplementary note 3) The semiconductor device manufacturing method according to supplementary note 1, wherein the semiconductor substrate is cooled in a cooling chamber into which nitrogen gas is introduced.
1 ドライエッチング装置
11 エッチング室
13 後処理室
15 冷却室
17 真空搬送室
18 ロードロック室
19 搬送用ロボット
21 半導体基板
23 絶縁膜
25 配線層
27 フォトレジスト
31 反応生成物
DESCRIPTION OF SYMBOLS 1
Claims (5)
前記フォトレジスト、パターン形成された前記配線層、及び反応生成物を有する前記半導体基板を、前記反応生成物の昇華温度及び、前記フォトレジストの硬化温度より低い第1の温度に設定して、Hラジカル及びOHラジカルの少なくとも一方を有する第1のプラズマに曝し、その後、前記第1のプラズマ雰囲気を維持しながら、前記半導体基板の温度を上昇させて、Oラジカルによる前記フォトレジストのアッシング速度が急激に高くなる第2の温度を境に、少なくとも前記Oラジカルを有する第2のプラズマに切り替えて、その後、前記第2のプラズマ雰囲気を維持しながら、250℃を越えない温度まで上昇させて、前記反応生成物除去及び前記フォトレジスト除去を行う工程と、
を備えていることを特徴とする半導体装置の製造方法。 A step of dry etching the wiring layer formed on the semiconductor substrate using a chlorine-based gas with a photoresist as a mask;
The semiconductor substrate having the photoresist, the patterned wiring layer, and the reaction product is set to a first temperature lower than a sublimation temperature of the reaction product and a curing temperature of the photoresist, and H Exposure to a first plasma having at least one of radicals and OH radicals, and then the temperature of the semiconductor substrate is raised while maintaining the first plasma atmosphere, and the ashing rate of the photoresist due to O radicals is rapidly increased. Switching to the second plasma having at least the O radical at the boundary of the second temperature becoming higher, and then increasing the temperature to not exceed 250 ° C. while maintaining the second plasma atmosphere, Performing reaction product removal and photoresist removal;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292848A JP2008109050A (en) | 2006-10-27 | 2006-10-27 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292848A JP2008109050A (en) | 2006-10-27 | 2006-10-27 | Manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008109050A true JP2008109050A (en) | 2008-05-08 |
Family
ID=39442129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292848A Pending JP2008109050A (en) | 2006-10-27 | 2006-10-27 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008109050A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072323A (en) * | 2014-09-29 | 2016-05-09 | 芝浦メカトロニクス株式会社 | Pattern forming apparatus, processing device, pattern forming method and processing method |
JP2020155546A (en) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | Plasma processing apparatus and plasma processing method |
EP4141141A1 (en) | 2021-08-30 | 2023-03-01 | Creative Coatings Co., Ltd. | Film forming apparatus |
-
2006
- 2006-10-27 JP JP2006292848A patent/JP2008109050A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016072323A (en) * | 2014-09-29 | 2016-05-09 | 芝浦メカトロニクス株式会社 | Pattern forming apparatus, processing device, pattern forming method and processing method |
JP2020155546A (en) * | 2019-03-19 | 2020-09-24 | 株式会社東芝 | Plasma processing apparatus and plasma processing method |
JP7086881B2 (en) | 2019-03-19 | 2022-06-20 | 株式会社東芝 | Plasma processing equipment and plasma processing method |
EP4141141A1 (en) | 2021-08-30 | 2023-03-01 | Creative Coatings Co., Ltd. | Film forming apparatus |
KR20230032937A (en) | 2021-08-30 | 2023-03-07 | 가부시키가이샤 크리에이티브 코팅즈 | Film deposition apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI624024B (en) | Methods for pre-cleaning conductive interconnect structures | |
TWI518773B (en) | Enhanced passivation process to protect silicon prior to high dose implant strip | |
JP5911068B2 (en) | Method and apparatus for removing material from a dielectric layer on a workpiece and method for manufacturing an integrated circuit comprising removing material from a dielectric layer on a workpiece | |
JP6373150B2 (en) | Substrate processing system and substrate processing method | |
TWI525700B (en) | Plasma etching method, a plasma etching apparatus and a computer storage medium | |
JP6017928B2 (en) | Plasma etching method and plasma etching apparatus | |
JP2008198659A (en) | Plasma etching method | |
JP2021184505A (en) | Substrate processing system and substrate processing method | |
JP2008109050A (en) | Manufacturing method of semiconductor device | |
JP5326404B2 (en) | Mold manufacturing method | |
TWI358773B (en) | Method for forming metal pattern and method for fo | |
US7001838B2 (en) | Method of wet etching an inorganic antireflection layer | |
KR101096133B1 (en) | Method for treating substrates | |
KR101131740B1 (en) | Dry etching method of wafer backside using remote plasma generator | |
JP2005109030A (en) | Manufacturing method for electronic device | |
JP4480012B2 (en) | Etching method and etching apparatus | |
JP2005236012A (en) | Method and system for ashing | |
KR100439844B1 (en) | method for removing photoresist after metal layer etching in semiconductor device | |
KR100570205B1 (en) | Method for removing the photoresist of semiconductor device | |
JP5093854B2 (en) | Etching method | |
KR20100045108A (en) | Method for fabricating of semiconductor device | |
JP2005166887A (en) | Semiconductor device and method for manufacturing the same | |
JP2000012521A (en) | Plasma ashing method | |
KR100802307B1 (en) | Method of etching metal layer | |
KR101276318B1 (en) | Dry Etching Method of Wafer Backside Using Remote Plasma Generator |