JP2008102921A - データ処理システム、ハイパートランスポート環境におけるi/oアダプタのlpar分離方法、およびプログラム記憶デバイス - Google Patents
データ処理システム、ハイパートランスポート環境におけるi/oアダプタのlpar分離方法、およびプログラム記憶デバイス Download PDFInfo
- Publication number
- JP2008102921A JP2008102921A JP2007251706A JP2007251706A JP2008102921A JP 2008102921 A JP2008102921 A JP 2008102921A JP 2007251706 A JP2007251706 A JP 2007251706A JP 2007251706 A JP2007251706 A JP 2007251706A JP 2008102921 A JP2008102921 A JP 2008102921A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing system
- processors
- host bridge
- lpar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
Abstract
【解決手段】データ処理システムは、入出力アダプタ・ユニットに加えて、プロセッサのセットと、ホスト・ブリッジと、プロセッサのセットとホスト・ブリッジを接続するシステム・バスとを有する。入出力アダプタ・ユニットの各々はそれぞれの識別子をもち、プロセッサのセットが入出力アダプタ・ユニットの一または複数の識別子を含むコマンドをホスト・ブリッジに送る。好適な実施例では、これら識別子はハイパートランスポート定義のユニットIDであり、プロセッサのセットが発行するコマンドは入出力アダプタの一または複数のユニットIDを含むユニットIDフィールドを含む。
【選択図】図1
Description
Claims (3)
- プロセッサのセットと、
ホスト・ブリッジと、
前記プロセッサのセットを前記ホスト・ブリッジに接続するシステム・バスと、
前記ホスト・ブリッジに接続される複数の入出力アダプタ・ユニットで、入出力アダプタ・ユニットの各々がそれぞれの識別子をもつ、前記入出力アダプタ・ユニットとを有するデータ処理システムで、
前記プロセッサのセットが前記ホスト・ブリッジにコマンドを送る機能を含み、前記コマンドが前記入出力アダプタ・ユニットのセットを識別する一または複数の前記識別子を含む、データ処理システム。 - データ処理システムの複数の入出力アダプタ・ユニットを分離する方法で、前記データ処理システムがプロセッサのセットと、ホスト・ブリッジとを有し、前記方法が、
前記入出力アダプタ・ユニットの各々にそれぞれの識別子を割り当てるステップと、
前記プロセッサのセットを使って、指定されるコマンドを前記ホスト・ブリッジに送るステップで、前記コマンドが前記入出力アダプタ・ユニットのセットを識別する一または複数の識別子を含む、前記プロセッサのセットを使用するステップと、
前記ホスト・ブリッジを使って、前記コマンド内の前記一または複数の識別子に基づいて前記一または複数の入出力アダプタ・ユニットを分離するステップとを有する、方法。 - データ処理システムの複数の入出力アダプタ・ユニットを分離する方法ステップを実施するマシンにより実行可能な命令のプログラムを具現する、マシンによる読取可能なプログラムを記憶するプログラム記憶デバイスであって、
前記データ処理システムがプロセッサのセットとホスト・ブリッジを有し、前記方法ステップが、
前記入出力アダプタ・ユニットの各々にそれぞれの識別子を割り当てるステップと、
前記プロセッサのセットを使って、指定されるコマンドをホスト・ブリッジに送るステップで、前記コマンドが前記入出力アダプタ・ユニットのセットを識別する一または複数の識別子を含む、前記プロセッサのセットを使用するステップと、
前記ホスト・ブリッジを使って、前記コマンド内の一または複数の識別子に基づいて一または複数の前記入出力アダプタ・ユニットを分離するステップとを有する、
プログラム記憶デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/550618 | 2006-10-18 | ||
US11/550,618 US7660912B2 (en) | 2006-10-18 | 2006-10-18 | I/O adapter LPAR isolation in a hypertransport environment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008102921A true JP2008102921A (ja) | 2008-05-01 |
JP5128222B2 JP5128222B2 (ja) | 2013-01-23 |
Family
ID=39334377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251706A Active JP5128222B2 (ja) | 2006-10-18 | 2007-09-27 | データ処理システム、並びに、データ処理システムの複数の入出力アダプタ・ユニットからの要求を処理する方法若しくは複数の入出力アダプタ・ユニットを分離する方法およびそれらのコンピュータ・プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US7660912B2 (ja) |
JP (1) | JP5128222B2 (ja) |
KR (1) | KR100998298B1 (ja) |
CN (1) | CN101165676B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289264A (ja) * | 2008-05-30 | 2009-12-10 | Intel Corp | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
JP2011523135A (ja) * | 2008-06-09 | 2011-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異なるサイズを有するデータのブロックを格納し、取り出すための構成 |
JP2012503225A (ja) * | 2008-09-17 | 2012-02-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システムにおいて論理的通信パスを維持する装置及び方法 |
WO2018139344A1 (ja) * | 2017-01-24 | 2018-08-02 | Necプラットフォームズ株式会社 | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラムが格納された非一時的な記憶媒体 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7613898B2 (en) * | 2006-01-17 | 2009-11-03 | Globalfoundries Inc. | Virtualizing an IOMMU |
US7660912B2 (en) | 2006-10-18 | 2010-02-09 | International Business Machines Corporation | I/O adapter LPAR isolation in a hypertransport environment |
US7617340B2 (en) | 2007-01-09 | 2009-11-10 | International Business Machines Corporation | I/O adapter LPAR isolation with assigned memory space |
US20080168208A1 (en) * | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs |
US20080168207A1 (en) * | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory |
US20080288626A1 (en) * | 2007-05-14 | 2008-11-20 | Bandholz Justin P | structure for resetting a hypertransport link in a blade server |
US8244793B2 (en) | 2007-05-14 | 2012-08-14 | International Business Machines Corporation | Resetting a HyperTransport link in a blade server |
FR2924839B1 (fr) * | 2007-12-06 | 2010-03-19 | Agematis | Procede de sauvegarde automatique de donnees numeriques conservees en memoire dans une installation informatique, support de donnees lisible par un ordinateur, installation informatique et systeme pour la mise en oeuvre de ce procede |
US8560782B2 (en) * | 2009-09-21 | 2013-10-15 | Freescale Semiconductor, Inc. | Method and apparatus for determining access permissions in a partitioned data processing system |
KR101183975B1 (ko) * | 2010-03-26 | 2012-09-19 | 한국전자통신연구원 | 단자 식별 장치 및 그를 이용한 단자 식별 방법 |
US8327055B2 (en) * | 2010-04-12 | 2012-12-04 | International Business Machines Corporation | Translating a requester identifier to a chip identifier |
US8677180B2 (en) | 2010-06-23 | 2014-03-18 | International Business Machines Corporation | Switch failover control in a multiprocessor computer system |
US8645606B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Upbound input/output expansion request and response processing in a PCIe architecture |
US8615622B2 (en) | 2010-06-23 | 2013-12-24 | International Business Machines Corporation | Non-standard I/O adapters in a standardized I/O architecture |
US8918573B2 (en) | 2010-06-23 | 2014-12-23 | International Business Machines Corporation | Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment |
US8417911B2 (en) | 2010-06-23 | 2013-04-09 | International Business Machines Corporation | Associating input/output device requests with memory associated with a logical partition |
US8683108B2 (en) | 2010-06-23 | 2014-03-25 | International Business Machines Corporation | Connected input/output hub management |
US8671287B2 (en) | 2010-06-23 | 2014-03-11 | International Business Machines Corporation | Redundant power supply configuration for a data center |
US8416834B2 (en) | 2010-06-23 | 2013-04-09 | International Business Machines Corporation | Spread spectrum wireless communication code for data center environments |
US8645767B2 (en) | 2010-06-23 | 2014-02-04 | International Business Machines Corporation | Scalable I/O adapter function level error detection, isolation, and reporting |
US8745292B2 (en) | 2010-06-23 | 2014-06-03 | International Business Machines Corporation | System and method for routing I/O expansion requests and responses in a PCIE architecture |
US8656228B2 (en) | 2010-06-23 | 2014-02-18 | International Business Machines Corporation | Memory error isolation and recovery in a multiprocessor computer system |
CN102279713B (zh) * | 2011-08-24 | 2014-05-14 | 浪潮电子信息产业股份有限公司 | 一种物理多分区计算机体系结构的分区逻辑控制方法 |
CN103379095A (zh) * | 2012-04-18 | 2013-10-30 | 华为技术有限公司 | 一种垃圾消息举报信息共享方法、系统和业务服务器 |
US9229884B2 (en) * | 2012-04-30 | 2016-01-05 | Freescale Semiconductor, Inc. | Virtualized instruction extensions for system partitioning |
US9152587B2 (en) | 2012-05-31 | 2015-10-06 | Freescale Semiconductor, Inc. | Virtualized interrupt delay mechanism |
US9436626B2 (en) | 2012-08-09 | 2016-09-06 | Freescale Semiconductor, Inc. | Processor interrupt interface with interrupt partitioning and virtualization enhancements |
US9442870B2 (en) | 2012-08-09 | 2016-09-13 | Freescale Semiconductor, Inc. | Interrupt priority management using partition-based priority blocking processor registers |
US9678892B2 (en) | 2015-09-01 | 2017-06-13 | International Business Machines Corporation | Flexible I/O DMA address allocation in virtualized systems |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115554A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | マルチプロセツサシステムにおける記憶保護方式 |
JPH04130553A (ja) * | 1990-09-20 | 1992-05-01 | Matsushita Electric Ind Co Ltd | 電子計算機 |
JPH04348442A (ja) * | 1991-02-05 | 1992-12-03 | Hitachi Ltd | アドレス変換装置 |
JP2000353128A (ja) * | 1999-04-29 | 2000-12-19 | Internatl Business Mach Corp <Ibm> | メモリへのアクセスを選択的に制限するシステム及び方法 |
JP2002304364A (ja) * | 2001-03-01 | 2002-10-18 | Internatl Business Mach Corp <Ibm> | Pci入出力スロットの論理分割を実施する方法および装置 |
JP2002318701A (ja) * | 2001-01-23 | 2002-10-31 | Internatl Business Mach Corp <Ibm> | 装置アービトレーション・レベルを使用し、1つの端末ブリッジにつき複数のioaを可能にする、lpar環境におけるdmaウィンドウ |
US6523140B1 (en) * | 1999-10-07 | 2003-02-18 | International Business Machines Corporation | Computer system error recovery and fault isolation |
US20030145136A1 (en) * | 2002-01-31 | 2003-07-31 | Tierney Gregory E. | Method and apparatus for implementing a relaxed ordering model in a computer system |
US20030172322A1 (en) * | 2002-03-07 | 2003-09-11 | International Business Machines Corporation | Method and apparatus for analyzing hardware errors in a logical partitioned data processing system |
US6721816B1 (en) * | 2002-02-27 | 2004-04-13 | Advanced Micro Devices, Inc. | Selecting independently of tag values a given command belonging to a second virtual channel and having a flag set among commands belonging to a posted virtual and the second virtual channels |
JP2004220218A (ja) * | 2003-01-14 | 2004-08-05 | Hitachi Ltd | 情報処理装置 |
WO2007129482A1 (ja) * | 2006-04-06 | 2007-11-15 | Sony Corporation | ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736175B2 (ja) | 1991-10-11 | 1995-04-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット |
US6002883A (en) | 1996-07-18 | 1999-12-14 | International Business Machines Corporation | System with intersystem information links for intersystem traffic having I/O traffic being transmitted to and from processor bus via processor means |
US6658599B1 (en) * | 2000-06-22 | 2003-12-02 | International Business Machines Corporation | Method for recovering from a machine check interrupt during runtime |
US6662242B2 (en) | 2001-04-17 | 2003-12-09 | International Business Machines Corporation | Method for PCI IO using PCI device memory mapping in a logically partitioned system |
US6792514B2 (en) | 2001-06-14 | 2004-09-14 | International Business Machines Corporation | Method, system and computer program product to stress and test logical partition isolation features |
US7403525B2 (en) | 2002-05-15 | 2008-07-22 | Broadcom Corporation | Efficient routing of packet data in a scalable processing resource |
US20030236852A1 (en) | 2002-06-20 | 2003-12-25 | International Business Machines Corporation | Sharing network adapter among multiple logical partitions in a data processing system |
US7249308B2 (en) | 2003-04-21 | 2007-07-24 | International Business Machines Corporation | Algorithm to test LPAR I/O subsystem's adherence to LPAR I/O firewalls |
US7007125B2 (en) | 2003-06-24 | 2006-02-28 | International Business Machines Corporation | Pass through circuit for reduced memory latency in a multiprocessor system |
US7398427B2 (en) | 2004-07-08 | 2008-07-08 | International Business Machines Corporation | Isolation of input/output adapter error domains |
US20060010276A1 (en) | 2004-07-08 | 2006-01-12 | International Business Machines Corporation | Isolation of input/output adapter direct memory access addressing domains |
JP4295184B2 (ja) | 2004-09-17 | 2009-07-15 | 株式会社日立製作所 | 仮想計算機システム |
US7886086B2 (en) | 2005-02-03 | 2011-02-08 | International Business Machines Corporation | Method and apparatus for restricting input/output device peer-to-peer operations in a data processing system to improve reliability, availability, and serviceability |
US7398337B2 (en) | 2005-02-25 | 2008-07-08 | International Business Machines Corporation | Association of host translations that are associated to an access control level on a PCI bridge that supports virtualization |
US7225287B2 (en) | 2005-06-01 | 2007-05-29 | Microsoft Corporation | Scalable DMA remapping on a computer bus |
US7363404B2 (en) | 2005-10-27 | 2008-04-22 | International Business Machines Corporation | Creation and management of destination ID routing structures in multi-host PCI topologies |
US20070136554A1 (en) | 2005-12-12 | 2007-06-14 | Giora Biran | Memory operations in a virtualized system |
US7548999B2 (en) | 2006-01-17 | 2009-06-16 | Advanced Micro Devices, Inc. | Chained hybrid input/output memory management unit |
US7673116B2 (en) | 2006-01-17 | 2010-03-02 | Advanced Micro Devices, Inc. | Input/output memory management unit that implements memory attributes based on translation data |
US7613898B2 (en) | 2006-01-17 | 2009-11-03 | Globalfoundries Inc. | Virtualizing an IOMMU |
US7660912B2 (en) | 2006-10-18 | 2010-02-09 | International Business Machines Corporation | I/O adapter LPAR isolation in a hypertransport environment |
US20080168208A1 (en) | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs |
US20080168207A1 (en) | 2007-01-09 | 2008-07-10 | International Business Machines Corporation | I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory |
US7617340B2 (en) | 2007-01-09 | 2009-11-10 | International Business Machines Corporation | I/O adapter LPAR isolation with assigned memory space |
-
2006
- 2006-10-18 US US11/550,618 patent/US7660912B2/en active Active
-
2007
- 2007-08-13 CN CN2007101411824A patent/CN101165676B/zh active Active
- 2007-09-27 JP JP2007251706A patent/JP5128222B2/ja active Active
- 2007-10-05 KR KR1020070100473A patent/KR100998298B1/ko active IP Right Grant
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62115554A (ja) * | 1985-11-15 | 1987-05-27 | Fujitsu Ltd | マルチプロセツサシステムにおける記憶保護方式 |
JPH04130553A (ja) * | 1990-09-20 | 1992-05-01 | Matsushita Electric Ind Co Ltd | 電子計算機 |
JPH04348442A (ja) * | 1991-02-05 | 1992-12-03 | Hitachi Ltd | アドレス変換装置 |
JP2000353128A (ja) * | 1999-04-29 | 2000-12-19 | Internatl Business Mach Corp <Ibm> | メモリへのアクセスを選択的に制限するシステム及び方法 |
US6523140B1 (en) * | 1999-10-07 | 2003-02-18 | International Business Machines Corporation | Computer system error recovery and fault isolation |
JP2002318701A (ja) * | 2001-01-23 | 2002-10-31 | Internatl Business Mach Corp <Ibm> | 装置アービトレーション・レベルを使用し、1つの端末ブリッジにつき複数のioaを可能にする、lpar環境におけるdmaウィンドウ |
JP2002304364A (ja) * | 2001-03-01 | 2002-10-18 | Internatl Business Mach Corp <Ibm> | Pci入出力スロットの論理分割を実施する方法および装置 |
US20030145136A1 (en) * | 2002-01-31 | 2003-07-31 | Tierney Gregory E. | Method and apparatus for implementing a relaxed ordering model in a computer system |
US6721816B1 (en) * | 2002-02-27 | 2004-04-13 | Advanced Micro Devices, Inc. | Selecting independently of tag values a given command belonging to a second virtual channel and having a flag set among commands belonging to a posted virtual and the second virtual channels |
US20030172322A1 (en) * | 2002-03-07 | 2003-09-11 | International Business Machines Corporation | Method and apparatus for analyzing hardware errors in a logical partitioned data processing system |
JP2004220218A (ja) * | 2003-01-14 | 2004-08-05 | Hitachi Ltd | 情報処理装置 |
WO2007129482A1 (ja) * | 2006-04-06 | 2007-11-15 | Sony Corporation | ブリッジ、プロセッサユニット、情報処理装置およびアクセス制御方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289264A (ja) * | 2008-05-30 | 2009-12-10 | Intel Corp | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
JP4668331B2 (ja) * | 2008-05-30 | 2011-04-13 | インテル コーポレイション | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
JP2011138521A (ja) * | 2008-05-30 | 2011-07-14 | Intel Corp | システム・オン・チップ(SoC)用の周辺構成部分相互接続(PCI)互換のトランザクション・レベル・プロトコルを提供する方法 |
JP2011523135A (ja) * | 2008-06-09 | 2011-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 異なるサイズを有するデータのブロックを格納し、取り出すための構成 |
JP2012503225A (ja) * | 2008-09-17 | 2012-02-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システムにおいて論理的通信パスを維持する装置及び方法 |
WO2018139344A1 (ja) * | 2017-01-24 | 2018-08-02 | Necプラットフォームズ株式会社 | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラムが格納された非一時的な記憶媒体 |
JP2018120323A (ja) * | 2017-01-24 | 2018-08-02 | Necプラットフォームズ株式会社 | 情報処理システム、情報処理装置、周辺装置、データ転送方法、及びデータ転送プログラム |
US20190370196A1 (en) * | 2017-01-24 | 2019-12-05 | Nec Platforms, Ltd. | Information processing system, information processing device, peripheral device, data tansfer method, and non-transitory storage medium storing data transfer program |
US10936515B2 (en) | 2017-01-24 | 2021-03-02 | Nec Platforms, Ltd. | Information processing system including data classification unit for reconstructing transfer data based on defined transfer codes |
Also Published As
Publication number | Publication date |
---|---|
CN101165676B (zh) | 2010-06-02 |
US7660912B2 (en) | 2010-02-09 |
US20080147891A1 (en) | 2008-06-19 |
KR20080035456A (ko) | 2008-04-23 |
CN101165676A (zh) | 2008-04-23 |
KR100998298B1 (ko) | 2010-12-06 |
JP5128222B2 (ja) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5128222B2 (ja) | データ処理システム、並びに、データ処理システムの複数の入出力アダプタ・ユニットからの要求を処理する方法若しくは複数の入出力アダプタ・ユニットを分離する方法およびそれらのコンピュータ・プログラム | |
US7617340B2 (en) | I/O adapter LPAR isolation with assigned memory space | |
US20080168208A1 (en) | I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs | |
US7681083B2 (en) | Isolation of input/output adapter error domains | |
JP4157710B2 (ja) | Pci入出力スロットの論理分割を実施する方法および装置 | |
US7707465B2 (en) | Routing of shared I/O fabric error messages in a multi-host environment to a master control root node | |
JP4898525B2 (ja) | Dmaオペレーションを選択的に停止させるための方法、装置およびデータ処理システム | |
US7139940B2 (en) | Method and apparatus for reporting global errors on heterogeneous partitioned systems | |
JP5016028B2 (ja) | メモリ・マイグレーション中のdma動作を停止させるコンピュータ実装方法、装置、及びコンピュータ・プログラム | |
US20030212884A1 (en) | Method and apparatus for dynamically allocating and deallocating processors in a logical partitioned data processing system | |
US7257734B2 (en) | Method and apparatus for managing processors in a multi-processor data processing system | |
US20070260910A1 (en) | Method and apparatus for propagating physical device link status to virtual devices | |
US7908457B2 (en) | Retaining an association between a virtual address based buffer and a user space application that owns the buffer | |
JP4405435B2 (ja) | 動的なホスト区画ページ割り当てのための方法および装置 | |
US20100100892A1 (en) | Managing hosted virtualized operating system environments | |
US20060010276A1 (en) | Isolation of input/output adapter direct memory access addressing domains | |
JP5431621B2 (ja) | I/oメッセージの影響を受ける1つ又は複数個のパーティション化可能なエンドポイントを決定するデータ処理システム | |
US20080168207A1 (en) | I/O Adapter LPAR Isolation In A Hypertransport Envikronment Employing A Content Addressable Memory | |
US7941568B2 (en) | Mapping a virtual address to PCI bus address | |
US7266631B2 (en) | Isolation of input/output adapter traffic class/virtual channel and input/output ordering domains | |
US8139595B2 (en) | Packet transfer in a virtual partitioned environment | |
US20060010277A1 (en) | Isolation of input/output adapter interrupt domains |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120806 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120921 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121012 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20121012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5128222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |