JP2008099421A - Dc-dc converter - Google Patents

Dc-dc converter Download PDF

Info

Publication number
JP2008099421A
JP2008099421A JP2006277618A JP2006277618A JP2008099421A JP 2008099421 A JP2008099421 A JP 2008099421A JP 2006277618 A JP2006277618 A JP 2006277618A JP 2006277618 A JP2006277618 A JP 2006277618A JP 2008099421 A JP2008099421 A JP 2008099421A
Authority
JP
Japan
Prior art keywords
inductor
switching
snubber
current
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006277618A
Other languages
Japanese (ja)
Other versions
JP4806323B2 (en
Inventor
Claudio Y Inaba
ユウジ イナバ クラウジオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2006277618A priority Critical patent/JP4806323B2/en
Publication of JP2008099421A publication Critical patent/JP2008099421A/en
Application granted granted Critical
Publication of JP4806323B2 publication Critical patent/JP4806323B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce switching loss and surge noise using a simple circuitry. <P>SOLUTION: The DC-DC converter 10 has a coupling inductor 16, a switching function section 18, an auxiliary inductor 22, and a diode 23. Between two input power supply terminals Ti1 and Ti2, the primary inductor of the coupling inductor 16 and a switching element 30 are connected in series. A diode 23 and the auxiliary inductor 22 are provided in between the joint P01 of the primary inductor 16a and the switching element 30 and an output power supply terminal To1. In the switching function section 18, a snubber series circuit of a snubber diode 34 and a snubber capacitor 36 is connected in parallel with the switching element 30, and a regeneration diode 38 is provided between a junction P1 and a secondary inductor 16b. The other end of the secondary inductor 16b is connected to the output terminal To1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、非絶縁で昇圧型のDC−DCコンバータに関し、特に、スイッチング損失を低減することのできるDC−DCコンバータに関する。   The present invention relates to a non-insulated step-up DC-DC converter, and more particularly to a DC-DC converter capable of reducing switching loss.

DC−DCコンバータでは、パワートランジスタ、IGBT、FET等のスイッチング素子をPWM動作させて電圧の変換を行う形式のものがあり、幅広い分野で使用されている。DC−DCコンバータは電子機器の省電力化、小型化及び高性能化に伴い、一層の低損失、高効率及び低ノイズ化が望まれており、特に、PWM動作に伴うスイッチング損失やスイッチングサージの低減が望まれている。   Some DC-DC converters perform a voltage conversion by PWM operation of switching elements such as power transistors, IGBTs, and FETs, and are used in a wide range of fields. DC-DC converters are required to have further low loss, high efficiency and low noise as power saving, miniaturization and high performance of electronic devices. In particular, switching loss and switching surge caused by PWM operation are desired. Reduction is desired.

このようなスイッチング損失、スイッチングサージを低減させる技術のひとつにソフトスイッチング技術があり、例えばインダクタ、スイッチング素子、ダイオードを備えた一般的な昇降圧型DC−DCコンバータにスイッチング損失を低減するための補助回路を付加したものが、特許文献1に提案されている。   One of the technologies for reducing such switching loss and switching surge is soft switching technology. For example, an auxiliary circuit for reducing switching loss in a general buck-boost type DC-DC converter including an inductor, a switching element, and a diode. Japanese Patent Application Laid-Open No. H10-228707 proposes a product with the addition of.

特許文献1における補助回路部は、図12に示すように、トランジスタ900a、900bの各コレクタ・エミッタ間に接続されるキャパシタ901a、901bを備え、更に接続点902と出力端子及び基準端子との間に、第1及び第2補助電流経路が構成される。インダクタ903及びトランス904の一方巻線904aまでは、第1及び第2補助電流経路に共通である。   As shown in FIG. 12, the auxiliary circuit section in Patent Document 1 includes capacitors 901a and 901b connected between the collectors and emitters of the transistors 900a and 900b, and further between the connection point 902 and the output terminal and the reference terminal. In addition, the first and second auxiliary current paths are configured. The first winding 904a of the inductor 903 and the transformer 904 is common to the first and second auxiliary current paths.

第1補助電流経路では一方巻線904aからトランジスタ905aを介して出力端子に至る経路が形成され、第2補助電流経路では、一方巻線904aからトランジスタ905bを介して基準端子に至る経路が形成される。コンデンサ902a、902b及び第1、第2補助電流経路によりトランジスタ900a、900bのスイッチング動作時の端子電圧が僅少となり、スイッチング損失を低減できる。   In the first auxiliary current path, a path from the one winding 904a to the output terminal via the transistor 905a is formed, and in the second auxiliary current path, a path from the one winding 904a to the reference terminal via the transistor 905b is formed. The Capacitors 902a and 902b and the first and second auxiliary current paths reduce the terminal voltage during the switching operation of transistors 900a and 900b, thereby reducing the switching loss.

特開2005−102438号公報JP 2005-102438 A

しかしながら、上記の技術は、スイッチング損失を低減するために有効であるが、補助回路の追加により部品点数が増加する。特に、スイッチング素子の数量が増加することからPWM駆動用の制御回路の部品点数も付随して増加する。   However, although the above technique is effective for reducing the switching loss, the number of parts increases due to the addition of the auxiliary circuit. In particular, since the number of switching elements increases, the number of parts of the control circuit for PWM driving also increases.

従来回路における代表的なスイッチング損失について図13を参照しながら説明する。   A typical switching loss in the conventional circuit will be described with reference to FIG.

ここで、ソフトスイッチングは、ZVS(Zero Voltage Switching)又はZCS(Zero Current Switching)を実現するためのスイッチング方式であり、パワー半導体デバイスのスイッチング損失やそれに与えるストレスが低い。これに対してパワー半導体デバイスの持つスイッチング機能により電圧・電流を直接ターンオン・オフするスイッチング方式はハードスイッチングと称されている。以下の記述においてはZVS/ZCSの双方もしくはその一方が実現されている方式をソフトスイッチング、それ以外をハードスイッチングという。   Here, soft switching is a switching method for realizing ZVS (Zero Voltage Switching) or ZCS (Zero Current Switching), and has low switching loss and stress applied to the power semiconductor device. On the other hand, a switching method in which the voltage / current is directly turned on / off by the switching function of the power semiconductor device is called hard switching. In the following description, a method in which both or one of ZVS / ZCS is realized is called soft switching, and the other is called hard switching.

図13にパワー半導体デバイスとしてのIGBT(Insulated Gate Bipolar Transistor)のスイッチング時の電圧/電流波形を示し、実線920は電圧、破線922は電流である。IGBTは、パワーMOS−FETの高速スイッチング、電圧駆動特性と、バイポーラ・トランジスタの低飽和ON電圧特性をワンチップに構成したパワーデバイスである。しかし、このトランジスタ構造はターンオン動作時にMOS−FET構造より遅れてオンする。さらに、MOS−FET構造のターンオフにより、蓄積された少数キャリアである正孔が流出する経路が遮断されるため、ターンオフが遅れ、テール電流924が生じる。このような特性からも分かるようにIGBTパワーデバイスのスイッチング特性では、スイッチ固有のターンオン時間、ターンオフ時間が存在するため、スイッチング時間において若干の電圧/電流の過度交差(ハッチング部参照)を生じスイッチング損失を発生している。   FIG. 13 shows a voltage / current waveform at the time of switching of an IGBT (Insulated Gate Bipolar Transistor) as a power semiconductor device, a solid line 920 is a voltage, and a broken line 922 is a current. The IGBT is a power device in which high-speed switching and voltage driving characteristics of a power MOS-FET and low saturation ON voltage characteristics of a bipolar transistor are configured on a single chip. However, this transistor structure is turned on later than the MOS-FET structure during the turn-on operation. Further, the turn-off of the MOS-FET structure blocks a path through which holes that are accumulated minority carriers flow out, so that the turn-off is delayed and a tail current 924 is generated. As can be seen from these characteristics, in the switching characteristics of the IGBT power device, there is a turn-on time and a turn-off time specific to the switch. Therefore, there is a slight voltage / current crossover (see hatching) in the switching time, resulting in switching loss. Is occurring.

このスイッチング損失はスイッチング時に熱として生じ、高周波化の妨げとなり、放熱フィンを含む冷却装置が大きくなり高周波化に伴い無視できない問題となってくる。これに加えて、電源−パワー半導体デバイス−負荷を結ぶ経路中には浮遊インダクタやキャパシタ受動回路素子やパワー半導体デバイスの寄生パラメータが存在するため、電圧、電流の遮断を行うスイッチング時にはこれらの寄生回路成分により図13で示すようなサージ電圧926並びにサージ電流928が発生しパワー半導体デバイスに電圧・電流のピークストレスが発生する。   This switching loss is generated as heat at the time of switching, hinders high frequency operation, and the cooling device including the radiating fins becomes larger and becomes a problem that cannot be ignored with higher frequency. In addition, parasitic parameters of floating inductors, capacitor passive circuit elements, and power semiconductor devices exist in the path connecting the power supply, power semiconductor device, and load. A surge voltage 926 and a surge current 928 as shown in FIG. 13 are generated depending on the components, and a voltage / current peak stress is generated in the power semiconductor device.

また、出力容量の大きい大電力の制御を高効率に行うには単純な電圧・電流のターンオン・ターンオフいわゆるハードスイッチングでは不十分な場合がほとんどである。特に、サージ電流di/dtが高い場合にはEMIノイズレベルが高く、雑音端子間電圧が広い周波数帯にわたって発生するため、場合によってノイズフィル夕を設けるなどの対策が必要となり、コストの増大のみならず大型化する。また、スイッチングによるdv/dt及びdi/dtストレスの増大とスイッチング損失の増加により、負荷状態によってはパワー半導体デバイス固有のSOA(Safety Operation Area:安全動作領域)を超えることも予想されるため、装置の信頼性が必ずしも高くない。また、dv/dtによる対地漏れ電流の発生やこれによる雑音端子間電圧の増大や、di/dtによるローパスフィルタリアクトルやトランス、ACモータの巻線の絶縁破壊を引き起こす懸念がある。このため高周波スイッチング時には、電圧・電流サージがSOAを超えることのないようにスナバ回路を設ける必要がある。しかしながら、スナバ回路により、スイッチング損失とサージによるdv/dtやdi/dtストレスは低減されるが、スナバ回路自身による損失が発生してしまうなどの問題が新たに発生してくる。こうして、スイッチング損失及び電圧・電流ストレスによる影響と、その対策として設けられるスナバ回路とノイズフィル夕の設計によるコスト増や損失発生が高周波スイッチング化によるメリットを打ち消す場合がある。このような背景からハードスイッチングからソフトスイッチング技術による電力変換装置の開発が行われている。   In addition, simple voltage / current turn-on / turn-off, so-called hard switching, is often insufficient for high-efficiency control of large power with a large output capacity. In particular, when the surge current di / dt is high, the EMI noise level is high, and the voltage between the noise terminals is generated over a wide frequency band. The size increases. In addition, due to an increase in dv / dt and di / dt stress due to switching and an increase in switching loss, it is expected that the power operating device (SOA) specific to the power semiconductor device will be exceeded depending on the load state. The reliability is not necessarily high. In addition, there is a concern that a ground leakage current due to dv / dt, an increase in voltage between noise terminals due to this, and a dielectric breakdown of a low-pass filter reactor, transformer, and AC motor winding due to di / dt may occur. For this reason, it is necessary to provide a snubber circuit so that the voltage / current surge does not exceed the SOA during high-frequency switching. However, the snubber circuit reduces dv / dt and di / dt stress due to switching loss and surge, but a new problem arises such as loss due to the snubber circuit itself. Thus, the effects of switching loss and voltage / current stress, and the increase in cost and loss caused by the design of the snubber circuit and noise filter provided as countermeasures may negate the advantages of high-frequency switching. From such a background, power converters using hard switching to soft switching technology are being developed.

本発明は上記の課題を考慮してなされたものであり、非絶縁型のDC−DCコンバータにおいて、簡便な回路構成でスイッチング損失及びサージノイズの低減を奏するソフトスイッチングを実現することができるDC−DCコンバータを提供することを目的とする。   The present invention has been made in consideration of the above problems, and in a non-insulated DC-DC converter, a DC- that can realize soft switching with reduced switching loss and surge noise with a simple circuit configuration. An object is to provide a DC converter.

本発明に係るDC−DCコンバータは、一次インダクタ及び二次インダクタからなる結合インダクタと、2つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、を備えたDC−DCコンバータであって、スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とする。   The DC-DC converter according to the present invention includes a coupled inductor composed of a primary inductor and a secondary inductor, a switching element connected in series with the primary inductor between two input power supply terminals, the primary inductor, and the switching element. And a main diode provided between the connection point and one end of the output power supply terminal, and a snubber series circuit comprising a snubber diode and a snubber capacitor connected in parallel to the switching element A regenerative diode is provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor, and the other end of the secondary inductor is connected to one end of the output power supply terminal. To do.

このような構成によれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。   According to such a configuration, surge noise between switching elements can be reduced by the snubber capacitors connected in parallel when the switching elements are turned off. Further, when the switching element is turned on, the snubber capacitor starts to discharge due to a resonance phenomenon between the snubber capacitor and the leakage inductance component of the coupled inductor, and the energy stored in the snubber capacitor can be supplied to the output side. .

この場合、前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えていてもよい。これにより、スイッチング素子間のターンオン時の電流立ち上がりが抑制され、電流サージを低減することができる。   In this case, an auxiliary inductor may be provided between a connection point between the primary inductor and the switching element and one end of the output power supply terminal. Thereby, the current rising at the time of turn-on between the switching elements is suppressed, and the current surge can be reduced.

前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えていてもよい。   A resonant inductor may be provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor.

このような共振インダクタを設けることにより、スイッチング素子のターンオン時に前記スナバキャパシタと共振インダクタとによってより確実な共振現象が発生し、前記スナバキャパシタのエネルギーを出力側に一層確実に回生することができる。   By providing such a resonant inductor, a more reliable resonance phenomenon is generated by the snubber capacitor and the resonant inductor when the switching element is turned on, and the energy of the snubber capacitor can be more reliably regenerated to the output side.

また、スイッチング素子のターンオン時の電流の立ち上がりがさらに抑制され、キャパシタが完全に放電した後、共振インダクタに蓄積している残留エネルギーを出力側に放出し、効率が一層向上する。二次インダクタの漏れインダクタンス成分が少ない場合にこれらの共振インダクタを入れると特に有効である。   Further, the rise of current when the switching element is turned on is further suppressed, and after the capacitor is completely discharged, the residual energy accumulated in the resonant inductor is discharged to the output side, thereby further improving the efficiency. Inserting these resonant inductors is particularly effective when the leakage inductance component of the secondary inductor is small.

本発明に係るDC−DCコンバータによれば、スイッチング素子のターンオフ時に、並列接続されたスナバキャパシタによりスイッチング素子間のサージノイズを低減することができる。また、前記スイッチング素子のターンオン時に前記スナバキャパシタと前記結合インダクタの漏れインダクタンス成分との共振現象により、前記スナバキャパシタは放電を開始し、前記スナバキャパシタが蓄えたエネルギーを出力側に供給することができる。さらに、このようなスイッチング損失及びサージノイズを低減を簡便な回路構成で実現することができる。   According to the DC-DC converter of the present invention, surge noise between switching elements can be reduced by a snubber capacitor connected in parallel when the switching element is turned off. In addition, due to a resonance phenomenon between the snubber capacitor and the leakage inductance component of the coupled inductor when the switching element is turned on, the snubber capacitor starts discharging, and the energy stored in the snubber capacitor can be supplied to the output side. . Furthermore, such switching loss and surge noise can be reduced with a simple circuit configuration.

以下、本発明に係るDC−DCコンバータについて実施の形態を挙げ、添付の図1〜図11を参照しながら説明する。   Embodiments of the DC-DC converter according to the present invention will be described below with reference to FIGS.

図1に示すように、本実施の形態に係るDC−DCコンバータ10は、非絶縁の昇圧型であって、直流のソース電源11の電圧を昇圧して負荷Rに供給するものである。   As shown in FIG. 1, the DC-DC converter 10 according to the present embodiment is a non-insulated boost type, and boosts the voltage of a DC source power supply 11 and supplies it to a load R.

DC−DCコンバータ10は、入力側にプラス及びマイナス接続用のTi1(入力電源端子の一端)及びTi2(入力電源端子の他端)を有し、出力側にプラス及びマイナス接続用のTo1(出力電源端子の一端)及びTo2(出力電源端子の他端)を有している。   The DC-DC converter 10 has positive and negative connection Ti1 (one end of the input power supply terminal) and Ti2 (other end of the input power supply terminal) on the input side, and positive and negative connection To1 (output) on the output side. One end of the power supply terminal) and To2 (the other end of the output power supply terminal).

DC−DCコンバータ10は、入力側及び出力側で電圧を安定化させる入力キャパシタ12及び出力キャパシタ14と、2巻線式の結合インダクタ16と、スイッチング機能部18と、補助インダクタ22と、ダイオード(メインダイオード)23とを有する。入力キャパシタ12及び出力キャパシタ14としては、例えば電解キャパシタが用いられる。   The DC-DC converter 10 includes an input capacitor 12 and an output capacitor 14 that stabilize the voltage on the input side and the output side, a two-winding type coupled inductor 16, a switching function unit 18, an auxiliary inductor 22, a diode ( Main diode) 23. As the input capacitor 12 and the output capacitor 14, for example, electrolytic capacitors are used.

スイッチング機能部18は、説明の便宜上複数の素子をまとめて表しており、主に昇圧の作用を奏する。   The switching function unit 18 collectively represents a plurality of elements for convenience of explanation, and mainly has a boosting action.

また、DC−DCコンバータ10は、回路上に具体的な素子としては存在しないが、回路の特性によって発生する漏れインダクタである共振インダクタ24を有する。   The DC-DC converter 10 includes a resonant inductor 24 that is a leakage inductor that is not generated as a specific element on the circuit, but is generated due to characteristics of the circuit.

結合インダクタ16は、一次インダクタ16a及び二次側の二次インダクタ16bを有する。一次インダクタ16aの一方はプラス側の入力端子Ti1に接続され、他端は接続点P02を介してダイオード23のアノードに接続されている。   The coupled inductor 16 includes a primary inductor 16a and a secondary-side secondary inductor 16b. One end of the primary inductor 16a is connected to the positive input terminal Ti1, and the other end is connected to the anode of the diode 23 via the connection point P02.

二次インダクタ16bの一方はプラス側の出力端子To1と同じライン上の接続点P01に接続され、他端はスイッチング機能部18に接続されている。この二次インダクタ16bとスイッチング機能部18との間に、共振インダクタ24が存在するものとする。一次インダクタ16aと二次インダクタ16bとの巻数比は、R1=n2/n1である。 One end of the secondary inductor 16b is connected to a connection point P01 on the same line as the plus-side output terminal To1, and the other end is connected to the switching function unit 18. It is assumed that a resonant inductor 24 exists between the secondary inductor 16b and the switching function unit 18. The turn ratio between the primary inductor 16a and the secondary inductor 16b is R 1 = n2 / n1.

スイッチング機能部18は、スイッチング素子30と、該スイッチング素子30と並列に設けられた逆導通ダイオード(又は寄生ダイオード)32と、直列に接続されたスナバダイオード34及びスナバキャパシタ36と、回生ダイオード38とを有する。スナバキャパシタ36とスナバダイオード34はスナバ直列回路を形成している。   The switching function unit 18 includes a switching element 30, a reverse conducting diode (or parasitic diode) 32 provided in parallel with the switching element 30, a snubber diode 34 and a snubber capacitor 36 connected in series, and a regenerative diode 38. Have The snubber capacitor 36 and the snubber diode 34 form a snubber series circuit.

スイッチング素子30は半導体素子であって、例えば、パワートランジスタ、IGBT、FET等のスイッチング素子が挙げられ、図示しないコントローラによってベース端子が駆動されPWM動作を行う。   The switching element 30 is a semiconductor element and includes, for example, a switching element such as a power transistor, IGBT, or FET, and a base terminal is driven by a controller (not shown) to perform a PWM operation.

スイッチング素子30は、コレクタが接続点P02及び逆導通ダイオード32のカソードに接続され、エミッタがグランドラインG及び逆導通ダイオード32のアノードに接続されている。   The switching element 30 has a collector connected to the connection point P02 and the cathode of the reverse conducting diode 32, and an emitter connected to the ground line G and the anode of the reverse conducting diode 32.

スナバダイオード34のアノードは、スイッチング素子30のコレクタに接続され、カソードはスナバキャパシタ36の一端に接続されている。スナバキャパシタ36の他端はスイッチング素子30のエミッタ(つまりグランドラインG)に接続されている。   The anode of the snubber diode 34 is connected to the collector of the switching element 30, and the cathode is connected to one end of the snubber capacitor 36. The other end of the snubber capacitor 36 is connected to the emitter of the switching element 30 (that is, the ground line G).

回生ダイオード38のアノードは、スナバダイオード34とスナバキャパシタ36との間に接続されている。この接続箇所を接続点P1とする。回生ダイオード38のカソードは共振インダクタ24を介して二次インダクタ16bに接続されている。   The anode of the regenerative diode 38 is connected between the snubber diode 34 and the snubber capacitor 36. Let this connection location be a connection point P1. The cathode of the regenerative diode 38 is connected to the secondary inductor 16 b via the resonant inductor 24.

ダイオード23のアノードは接続点P02に接続されており、カソードは補助インダクタ22の一端に接続されている。補助インダクタ22の他端は接続点P01に接続されている。   The anode of the diode 23 is connected to the connection point P02, and the cathode is connected to one end of the auxiliary inductor 22. The other end of the auxiliary inductor 22 is connected to the connection point P01.

DC−DCコンバータ10における各箇所における電流、電圧を次のように名称とその方向を規定する。   The name and direction of the current and voltage at each location in the DC-DC converter 10 are defined as follows.

一次インダクタ16aから接続点P02に向かう方向の電流をi1、接続点P02から補助インダクタ22へ向かう方向の電流をi2とする。 The current in the direction from the primary inductor 16a toward the connection point P02 is i 1 , and the current in the direction from the connection point P02 to the auxiliary inductor 22 is i 2 .

接続点P02からスイッチング素子30へ向かう方向の電流をis、スナバキャパシタ36からグランドラインGの方向に向かって流れる電流をics、回生ダイオード38から共振インダクタ24に向かって流れる電流をilsとする。 The current flowing in the direction from the connection point P02 to the switching element 30 is i s , the current flowing from the snubber capacitor 36 toward the ground line G is i cs , and the current flowing from the regenerative diode 38 toward the resonant inductor 24 is i ls . To do.

逆導通ダイオード32の順方向電流をidsとする。スナバダイオード34の順方向電流をidaとする。 The forward current of the reverse conducting diode 32 is i ds . Let the forward current of the snubber diode 34 be i da .

また、ソース電源11の電圧をVi、負荷Rに供給される電圧をVoとする。さらに、スイッチング素子30の両端に生じる電圧(エミッタを基準としたコレクタの電圧)をVs、スナバキャパシタ36の両端に生じる電圧(グランドラインGを基準とした接続点P1の電圧)をVcsとする。   Further, the voltage of the source power supply 11 is Vi, and the voltage supplied to the load R is Vo. Further, a voltage generated at both ends of the switching element 30 (collector voltage with respect to the emitter) is Vs, and a voltage generated at both ends of the snubber capacitor 36 (voltage at the connection point P1 with respect to the ground line G) is Vcs.

次に、このように構成されるDC−DCコンバータ10を用いた昇圧作用について説明する。   Next, the step-up action using the DC-DC converter 10 configured as described above will be described.

DC−DCコンバータ10の昇圧作用は、図2に示すようにモード0〜モード5の6つのモードに区分することができる。モード0〜モード5はこの順に繰り返し行われる。昇圧作用時には、スイッチング素子30がPWM動作に基づいてオン・オフ動作を行い直流昇圧チョッパを行う。なお、図3〜図9においては、電流の流れを矢印Iで表す。また、電流の流れていない箇所、又は各モードの説明上特に重要でない箇所については破線で示す。   The step-up action of the DC-DC converter 10 can be divided into six modes, mode 0 to mode 5, as shown in FIG. Mode 0 to mode 5 are repeated in this order. During the step-up action, the switching element 30 performs an on / off operation based on the PWM operation to perform a DC step-up chopper. 3 to 9, the current flow is represented by an arrow I. Further, a portion where no current flows or a portion which is not particularly important in the explanation of each mode is indicated by a broken line.

図3に示すように、モード0では、ソース電源11と結合インダクタ16の蓄積エネルギーは出力側に供給され、昇圧動作が行われる。つまり、ソース電源11から供給される電力は入力キャパシタ12で平滑化され、一次インダクタ16a、ダイオード23、補助インダクタ22を通り、出力キャパシタ14で平滑化されて負荷Rに供給される。モード0では、スナバキャパシタ36に電荷が充電されているものとする。   As shown in FIG. 3, in mode 0, the energy stored in the source power supply 11 and the coupled inductor 16 is supplied to the output side, and a boosting operation is performed. That is, the power supplied from the source power supply 11 is smoothed by the input capacitor 12, passes through the primary inductor 16 a, the diode 23, and the auxiliary inductor 22, smoothed by the output capacitor 14, and supplied to the load R. In mode 0, it is assumed that the snubber capacitor 36 is charged.

図4に示すように、モード1では、先ずスイッチング素子30がオンになる。これにより、主に矢印Iで示す電流が発生する。つまり、スナバキャパシタ36、回生ダイオード38、共振インダクタ24、二次インダクタ16bを通り接続点P01に供給される。この系統では、スナバキャパシタ36と共振インダクタ24とにより共振が発生し、パッシブ共振スナバを構成し、スナバキャパシタ36が放電を開始する。つまり、共振インダクタ24に蓄えられたエネルギーを利用して共振を発生させ、スナバキャパシタ36の電荷を放出させ、パルス電流回生作用が得られる。   As shown in FIG. 4, in mode 1, the switching element 30 is first turned on. As a result, a current mainly indicated by an arrow I is generated. That is, the signal is supplied to the connection point P01 through the snubber capacitor 36, the regenerative diode 38, the resonant inductor 24, and the secondary inductor 16b. In this system, resonance is generated by the snubber capacitor 36 and the resonant inductor 24 to form a passive resonant snubber, and the snubber capacitor 36 starts discharging. That is, resonance is generated using the energy stored in the resonant inductor 24, and the electric charge of the snubber capacitor 36 is discharged, thereby obtaining a pulse current regeneration action.

矢印Iで示すように、電流は一次インダクタ16a、接続点P02及びスイッチング素子30に流れる。   As indicated by an arrow I, a current flows through the primary inductor 16a, the connection point P02, and the switching element 30.

このとき、補助インダクタ22にはある程度のエネルギーが蓄えられており、接続点P01に対して電流i2を流し続ける。 At this time, a certain amount of energy is stored in the auxiliary inductor 22, and the current i 2 continues to flow to the connection point P01.

また、モード1では、スイッチング素子30のターンオン時に、補助インダクタ22により、スイッチング素子30を流れる電流の立ち上がりが抑制されスイッチング素子30はZCSターンオンとなる(図2参照)。すなわち、このターンオン時に補助インダクタ22を流れる電流I2は線形的に減少するため、スイッチング素子30に流れる電流は線形的に上昇することになりZCSターンオンが実現される。   In mode 1, when the switching element 30 is turned on, the auxiliary inductor 22 suppresses the rising of the current flowing through the switching element 30 and the switching element 30 is turned on (see FIG. 2). That is, since the current I2 flowing through the auxiliary inductor 22 at the time of turn-on decreases linearly, the current flowing through the switching element 30 increases linearly and ZCS turn-on is realized.

共振インダクタ24とスナバキャパシタ36との部分共振でパルス電流回生は、次のようにして発生する。まず、二次インダクタ16bに電圧R1Viを発生させ、スナバキャパシタ電圧Vcsを生じさせる。モード1のエネルギー回生スナバ回路における回路状態方程式は(1)式のようになる。 The pulse current regeneration is generated as follows by the partial resonance between the resonant inductor 24 and the snubber capacitor 36. First, the voltage R 1 Vi is generated in the secondary inductor 16b to generate the snubber capacitor voltage Vcs. The circuit state equation in the mode 1 energy regeneration snubber circuit is as shown in equation (1).

Figure 2008099421
Figure 2008099421

ここで、Lsは共振インダクタ24のインダクタンス、Csはスナバキャパシタ36の容量である。   Here, Ls is the inductance of the resonant inductor 24, and Cs is the capacitance of the snubber capacitor 36.

また、スイッチング素子30のターンオン時点で、スナバキャパシタ36の電圧及び回生電流の初期値をそれぞれVcs=Vco、ils=0とすると、スナバキャパシタの電圧Vcsと回生電流ilsは、それぞれ(2)式のようになる。 Further, when the switching element 30 is turned on and the initial values of the snubber capacitor voltage and the regenerative current are Vcs = Vco and i ls = 0, respectively, the snubber capacitor voltage Vcs and the regenerative current i ls are (2). It becomes like the formula.

Figure 2008099421
Figure 2008099421

ただし、ω=1/√(Ls・Cs)は角周波数である。スナバキャパシタのエネルギーが完全に放電するためには、ωt=πの時点で、スナバキャパシタの電圧をゼロ以下とする条件Vcs≦0が必要となる。   However, ω = 1 / √ (Ls · Cs) is an angular frequency. In order for the energy of the snubber capacitor to be completely discharged, a condition Vcs ≦ 0 is required to make the voltage of the snubber capacitor zero or less at the time of ωt = π.

Figure 2008099421
Figure 2008099421

ここで、Vα(=Vco−Vo)はスナバキャパシタ電圧Vcsの跳ね上がり電圧であり、負荷電流に依存する。Vαは最低でも0であり、この条件下で巻数比を決定することになる。従って、結合インダクタ16の昇圧比の1/2の巻数比にすれば、スナバキャパシタ36のエネルギーは完全放電するようになる。ターンオン時にスイッチング素子30を流れる電流は、ダイオード23からの転流電流i2とスナバ回生電流ilsが結合インダクタ16の変圧作用で流れる電流との合成となる。従って、スイッチング素子30のターンオン時における電流上昇率のdi/dtの最大値は(4)式のとおりとなる。 Here, Vα (= Vco−Vo) is a jump voltage of the snubber capacitor voltage Vcs and depends on the load current. Vα is at least 0, and the turn ratio is determined under this condition. Therefore, if the turn ratio is ½ of the step-up ratio of the coupled inductor 16, the energy of the snubber capacitor 36 is completely discharged. The current that flows through the switching element 30 at the time of turn-on is a combination of the commutation current i 2 from the diode 23 and the current that the snubber regenerative current i ls flows through the transformation action of the coupled inductor 16. Therefore, the maximum value of the current increase rate di / dt when the switching element 30 is turned on is expressed by the following equation (4).

Figure 2008099421
Figure 2008099421

ここで、L2は補助インダクタ22のインダクタンスである。 Here, L 2 is the inductance of the auxiliary inductor 22.

次に、図5に示すように、モード1の後半では、補助インダクタ22に蓄えられていたエネルギーが完全に放出され、補助インダクタ22及びダイオード23には電流が流れなくなり、電流i2はゼロとなる。 Next, as shown in FIG. 5, in the second half of mode 1, the energy stored in the auxiliary inductor 22 is completely released, no current flows through the auxiliary inductor 22 and the diode 23, and the current i 2 is zero. Become.

この後、スナバキャパシタ36エネルギーが完全放電した後モード2に移行する。   Thereafter, after the snubber capacitor 36 energy is completely discharged, the mode 2 is entered.

図6に示すように、モード2では、スナバキャパシタ36が蓄えた電荷を完全放電した後にスナバダイオード34が導通し、共振インダクタ24に蓄えられた残留エネルギーをパルス回生電流ilsとして放出を継続する。つまり、矢印Iで示すように、電流はスナバダイオード34、回生ダイオード38、共振インダクタ24及び二次インダクタ16bを流れて接続点P01に至ることになる。このように、スナバキャパシタ36の放電が終了した後にも、共振インダクタ24のエネルギーを利用して回生動作を継続することができる。 As shown in FIG. 6, in mode 2, the snubber diode 34 is turned on after the electric charge stored in the snubber capacitor 36 is completely discharged, and the residual energy stored in the resonant inductor 24 is continuously emitted as the pulse regenerative current i ls. . That is, as indicated by the arrow I, the current flows through the snubber diode 34, the regenerative diode 38, the resonant inductor 24, and the secondary inductor 16b to reach the connection point P01. Thus, even after the snubber capacitor 36 has been discharged, the regenerative operation can be continued using the energy of the resonant inductor 24.

この後、パルス回生電流ilsがゼロになるとモード3に移行する。 Thereafter, when the pulse regenerative current i ls becomes zero, the mode 3 is entered.

図7に示すように、モード3では、矢印Iで示すように、共振インダクタ24はエネルギーを放出し終え、ソース電源11から供給される電力は入力キャパシタ12で平滑化され、一次インダクタ16a、スイッチング素子30を通ってグランドラインGに流れ込む。このとき、一次インダクタ16aにエネルギーが蓄積される。   As shown in FIG. 7, in mode 3, as indicated by arrow I, the resonant inductor 24 finishes releasing energy, and the power supplied from the source power supply 11 is smoothed by the input capacitor 12, and the primary inductor 16a is switched. It flows into the ground line G through the element 30. At this time, energy is accumulated in the primary inductor 16a.

図8に示すように、モード4では、スイッチング素子30をオフにする。これにより、ソース電源11から供給される電流は、一次インダクタ16a、スナバダイオード34及びスナバキャパシタ36に流れることになり、該スナバキャパシタ36が充電される。このとき、スイッチング素子30の両端電圧Vcsは0であることから(図2参照)、スイッチング素子30はZVSでターンオフする。スイッチング素子30をオフするタイミングは、PWMのデューティファクタにより設定される。   As shown in FIG. 8, in mode 4, the switching element 30 is turned off. As a result, the current supplied from the source power supply 11 flows to the primary inductor 16a, the snubber diode 34, and the snubber capacitor 36, and the snubber capacitor 36 is charged. At this time, since the voltage Vcs across the switching element 30 is 0 (see FIG. 2), the switching element 30 is turned off at ZVS. The timing for turning off the switching element 30 is set by the duty factor of the PWM.

スナバキャパシタ36が充電されることによりVsは(5)式に示す電圧上昇率で上昇する。   When the snubber capacitor 36 is charged, Vs increases at a voltage increase rate shown in the equation (5).

Figure 2008099421
Figure 2008099421

このモード4は、Vs≦Voである間継続される。このとき充電されたスナバキャパシタ36は、前記の通りモード1の共振作用に供されることになる。   This mode 4 is continued while Vs ≦ Vo. The snubber capacitor 36 charged at this time is subjected to the resonance effect of mode 1 as described above.

モード4では二次インダクタ16bに回生電流が流れない条件は、Vcs≦R1(Vo−Vi)+Vo、すなわちVo+Vα≦R1(Vo−Vi)+Voより(6)式で表される。 In mode 4, the condition that the regenerative current does not flow through the secondary inductor 16b is expressed by the following equation (6) from Vcs ≦ R 1 (Vo−Vi) + Vo, that is, Vo + Vα ≦ R 1 (Vo−Vi) + Vo.

Figure 2008099421
Figure 2008099421

図9に示すように、モード5では、スナバキャパシタ36が十分に充電されると、該スナバキャパシタ36及びスナバダイオード34に電流は流れなくなり、Vs>Voとなってダイオード23が導通し、矢印Iで示すように、電流として一次インダクタ16a、補助インダクタ22、ダイオード23及び接続点P01へと流れる。   As shown in FIG. 9, in mode 5, when the snubber capacitor 36 is sufficiently charged, no current flows through the snubber capacitor 36 and the snubber diode 34, Vs> Vo, and the diode 23 becomes conductive. As shown, the current flows to the primary inductor 16a, the auxiliary inductor 22, the diode 23, and the connection point P01 as current.

このモード5の条件は、Vcs>R1(Vo−Vi)+Voである。 The condition of this mode 5 is Vcs> R 1 (Vo−Vi) + Vo.

この後、前記のモード0に戻り、一連のサイクルを継続することになる。   Thereafter, the mode 0 is returned to and a series of cycles is continued.

このように、DC−DCコンバータ10の直流昇圧動作時には、2巻線構成の結合インダクタ16の一次インダクタ16aとスイッチング素子30の高周波スイッチングによって昇圧を行い、ダイオード23を通過し、ソース電源11から電力を接続点P01に供給する。スイッチング素子30と並列に設けたスナバダイオード34とスナバキャパシタ36で構成したスナバ直列回路のエネルギーをスイッチング素子30がターンオンした時点で、回生ダイオード38と結合インダクタ16の二次側にまとめた共振インダクタ24とスナバキャパシタ36で共振させ、スナバエネルギーを出力側に回生させることができる。   Thus, during the DC boost operation of the DC-DC converter 10, boosting is performed by high-frequency switching of the primary inductor 16 a and the switching element 30 of the two-winding coupled inductor 16, passing through the diode 23, and power from the source power supply 11. Is supplied to the connection point P01. Resonant inductor 24 in which the energy of a snubber series circuit composed of a snubber diode 34 and a snubber capacitor 36 provided in parallel with the switching element 30 is collected on the secondary side of the regenerative diode 38 and the coupled inductor 16 when the switching element 30 is turned on. And the snubber capacitor 36 to resonate, and the snubber energy can be regenerated to the output side.

また、このパルス電流回生動作により、スナバキャパシタ36の電圧をゼロまで放電させることで、スイッチング素子30のターンオフはZVS転流となる。スイッチング素子30のターンオン動作時は、補助インダクタ22によりスイッチを流れる電流の立ち上がりが抑制されることとなり、ZCSターンオンとなる。このように、スイッチング素子30ではソフトスイッチング動作が実現される。   Further, by discharging the voltage of the snubber capacitor 36 to zero by this pulse current regeneration operation, the turn-off of the switching element 30 becomes ZVS commutation. When the switching element 30 is turned on, the auxiliary inductor 22 suppresses the rise of the current flowing through the switch, and the ZCS is turned on. As described above, the switching element 30 realizes the soft switching operation.

次に、DC−DCコンバータ10で用いられているソフトスイッチングの特性について図10を参照しながら説明する。図10は、IGBTのZVS/ZCSスイッチング波形例であり、実線100は電圧、破線102は電流である。   Next, the soft switching characteristics used in the DC-DC converter 10 will be described with reference to FIG. FIG. 10 shows an example of the ZVS / ZCS switching waveform of the IGBT. The solid line 100 is a voltage, and the broken line 102 is a current.

図10に示すように、一般にターンオフ時は、IGBT固有の上昇電圧時間とテール電流発生期間から、僅かに電流と電圧の過渡交差が生じ、スイッチング損失が発生している。しかし、図13で示した様な直流電圧等を直接遮断するようなスイッチング方式に比べ、過渡交差を生じるスイッチング損失は大きく低減されていることが分かる。これはターンオフ時のスイッチ端子間電圧の上昇にLC主共振もしくはLC補助共振を利用し、パワー半導体デバイスに並列に組み込んだロスレスキャパシタを充電させ、電圧が緩やかに上昇するためである。また、サージ電圧の抑制も同時に実現し、こうして、ゼロ電圧スイッチング動作を行っている。ターンオン時は、スイッチング素子30に並列に接続された逆導通ダイオード32に電流が流れている間にIGBTのゲートにオン信号を送ることにより、電流が自然転流した時にスイッチに電流が流れ始めゼロ電圧スイッチング・ゼロ電流スイッチング動作を行っている。   As shown in FIG. 10, generally, at the time of turn-off, a transient crossing of current and voltage slightly occurs from the rising voltage time inherent to the IGBT and the tail current generation period, and switching loss occurs. However, it can be seen that the switching loss causing the transient crossing is greatly reduced as compared with the switching method that directly cuts off the DC voltage or the like as shown in FIG. This is because the LC main resonance or the LC auxiliary resonance is used to increase the voltage between the switch terminals at the time of turn-off, the lossless capacitor incorporated in parallel with the power semiconductor device is charged, and the voltage gradually increases. In addition, suppression of surge voltage is realized at the same time, thus performing zero voltage switching operation. At the time of turn-on, an on signal is sent to the gate of the IGBT while the current flows through the reverse conducting diode 32 connected in parallel with the switching element 30, so that the current starts to flow through the switch when the current naturally commutates to zero. Voltage switching and zero current switching operations are performed.

図10と図13との比較から明らかなように、電流と電圧の過渡交差はIGBTのオン電圧との僅かな交差を除いては生じてなく、従来方式のスイッチングよりスイッチング損失を低減でき、同時にサージ電圧・サージ電流も抑制されている。   As is clear from the comparison between FIG. 10 and FIG. 13, the transient crossing of the current and voltage does not occur except for a slight crossing with the on-voltage of the IGBT, and the switching loss can be reduced as compared with the conventional switching. Surge voltage and current are also suppressed.

このように、ZVS/ZCSの双方又は一方を用いてスイッチング動作を行うことにより、スイッチング過渡時のスイッチング損失やストレスが低減され、且つEMIノイズ・RFIノイズが抑制される。   Thus, by performing switching operation using both or one of ZVS / ZCS, switching loss and stress at the time of switching transient are reduced, and EMI noise and RFI noise are suppressed.

図11にパワー半導体デバイスの電圧/電流のスイッチング軌跡を、従来のハードスイッチング方式による場合を破線110で示し、ソフトスイッチング方式による場合を実線112で示す。   FIG. 11 shows a voltage / current switching locus of the power semiconductor device by a broken line 110 when the conventional hard switching method is used, and a solid line 112 when the soft switching method is used.

ハードスイッチング方式の場合ではスイッチング時の電流と電圧の過渡交差によるスイッチング損失が大きい上に、dv/dtストレス、di/dtストレスが共に大きくなりパワー半導体デバイス固有のSOAの限界近くで動作しており、電圧サージ、電流サージが発生している。そのため一般的にハードスイッチング方式においてはスナバ回路を負荷してパワー半導体デバイスのスイッチング軌跡を電圧・電流の両軸の近くになるようにしている。   In the case of the hard switching system, the switching loss due to the transient crossing of the current and voltage at the time of switching is large, and the dv / dt stress and di / dt stress both increase and operate near the SOA limit inherent in power semiconductor devices. A voltage surge or current surge has occurred. Therefore, in general, in the hard switching system, a snubber circuit is loaded so that the switching locus of the power semiconductor device is close to both the voltage and current axes.

これに対して、ソフトスイッチング方式ではスナバレスでスイッチング軌跡が縦の電流軸及び横の電圧軸の近くを通っているためスイッチング損失の大きな低減がなされていることが分かる。以上のことからソフトスイッチング方式を適用した場合、スイッチング過渡時のスイッチング損失やサージ電圧、サージ電流を低減でき、且つEMI/RFIノイズを抑制することができる。   On the other hand, in the soft switching method, it is understood that the switching loss is greatly reduced because the switching locus passes through the vicinity of the vertical current axis and the horizontal voltage axis without snubber. From the above, when the soft switching method is applied, switching loss, surge voltage and surge current at the time of switching transient can be reduced, and EMI / RFI noise can be suppressed.

上述したように、本実施の形態に係るDC−DCコンバータ10は、パッシブ共振スナバにより効率のよい電圧変換が可能である。また、スイッチング素子はスイッチング素子30だけで足り、しかもソフトスイッチングのための周辺素子も少ない。スイッチング素子30の制御方法は従前のハードスイッチングPWMと変わらずに簡便に行うことができる。   As described above, the DC-DC converter 10 according to the present embodiment can perform efficient voltage conversion by the passive resonance snubber. Further, only the switching element 30 is sufficient as the switching element, and there are few peripheral elements for soft switching. The control method of the switching element 30 can be easily performed without changing from the conventional hard switching PWM.

DC−DCコンバータ10のスナバ回路ではサージ電圧、サージ電流を抑制することができるとともに、回生動作を行うことからスナバ回路自身による損失はほとんど発生しない。   In the snubber circuit of the DC-DC converter 10, surge voltage and surge current can be suppressed and regenerative operation is performed, so that almost no loss is caused by the snubber circuit itself.

なお、DC−DCコンバータ10では、スイッチング素子30は高負荷時及び軽負荷時の双方の場合にソフトスイッチング動作ができることはもちろんである。   In the DC-DC converter 10, the switching element 30 can of course perform a soft switching operation in both cases of high load and light load.

本発明に係るDC−DCコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。   The DC-DC converter according to the present invention is not limited to the above-described embodiment, but can of course adopt various configurations without departing from the gist of the present invention.

本実施の形態に係るDC−DCコンバータの回路図である。It is a circuit diagram of the DC-DC converter which concerns on this Embodiment. 昇圧時のタイムチャートである。It is a time chart at the time of pressure | voltage rise. 昇圧時のモード0で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in mode 0 at the time of pressure | voltage rise. 昇圧時のモード1の前半で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in the first half of the mode 1 at the time of pressure | voltage rise. 昇圧時のモード1の後半で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in the second half of the mode 1 at the time of pressure | voltage rise. 昇圧時のモード2で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in mode 2 at the time of pressure | voltage rise. 昇圧時のモード3で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in the mode 3 at the time of pressure | voltage rise. 昇圧時のモード4で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in mode 4 at the time of pressure | voltage rise. 昇圧時のモード5で電流の流れを示す回路図である。It is a circuit diagram which shows the flow of an electric current in mode 5 at the time of pressure | voltage rise. IGBTのZVS/ZCSスイッチング波形例である。It is a ZVS / ZCS switching waveform example of IGBT. パワー半導体デバイスの電圧/電流のスイッチング軌跡である。It is a voltage / current switching locus of a power semiconductor device. 従来技術に係るDC−DCコンバータの回路図である。It is a circuit diagram of the DC-DC converter which concerns on a prior art. 従来技術に係るスイッチング波形例である。It is an example of the switching waveform which concerns on a prior art.

符号の説明Explanation of symbols

10…DC−DCコンバータ 16…結合インダクタ
16a…一次インダクタ 16b…二次インダクタ
18…スイッチング機能部 22…補助インダクタ
23…ダイオード 24…共振インダクタ
30…スイッチング素子 32…逆導通ダイオード
34…スナバダイオード 36…スナバキャパシタ
38…回生ダイオード
Ti1…入力電源端子の一端 Ti2…入力電源端子の他端
To1…出力電源端子の一端 To2…出力電源端子の他端
DESCRIPTION OF SYMBOLS 10 ... DC-DC converter 16 ... Coupling inductor 16a ... Primary inductor 16b ... Secondary inductor 18 ... Switching function part 22 ... Auxiliary inductor 23 ... Diode 24 ... Resonance inductor 30 ... Switching element 32 ... Reverse conducting diode 34 ... Snubber diode 36 ... Snubber capacitor 38 ... Regenerative diode Ti1 ... One end of input power supply terminal Ti2 ... Other end of input power supply terminal To1 ... One end of output power supply terminal To2 ...

Claims (3)

一次インダクタ及び二次インダクタからなる結合インダクタと、
2つの入力電源端子の間で、前記一次インダクタと直列接続されたスイッチング素子と、
前記一次インダクタと前記スイッチング素子との接続点から出力電源端子の一端までの間に設けられたメインダイオードと、
を備えたDC−DCコンバータであって、
スナバダイオード及びスナバキャパシタとからなるスナバ直列回路を前記スイッチング素子に並列接続し、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に回生ダイオードを設け、
前記二次インダクタの他端を前記出力電源端子の一端に接続したことを特徴とするDC−DCコンバータ。
A coupled inductor consisting of a primary inductor and a secondary inductor;
A switching element connected in series with the primary inductor between two input power supply terminals;
A main diode provided between a connection point of the primary inductor and the switching element to one end of an output power supply terminal;
A DC-DC converter comprising:
A snubber series circuit composed of a snubber diode and a snubber capacitor is connected in parallel to the switching element,
A regenerative diode is provided between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor,
The DC-DC converter characterized in that the other end of the secondary inductor is connected to one end of the output power supply terminal.
請求項1記載のDC−DCコンバータにおいて、
前記一次インダクタと前記スイッチング素子との接続点から前記出力電源端子の一端までの間に、補助インダクタを備えることを特徴とするDC−DCコンバータ。
The DC-DC converter according to claim 1, wherein
A DC-DC converter comprising an auxiliary inductor between a connection point between the primary inductor and the switching element and one end of the output power supply terminal.
請求項1又は2記載のDC−DCコンバータにおいて、
前記スナバダイオードと前記スナバキャパシタとの接続点から前記二次インダクタの一端までの間に共振インダクタを備えることを特徴とするDC−DCコンバータ。
The DC-DC converter according to claim 1 or 2,
A DC-DC converter comprising a resonant inductor between a connection point between the snubber diode and the snubber capacitor and one end of the secondary inductor.
JP2006277618A 2006-10-11 2006-10-11 DC-DC converter Expired - Fee Related JP4806323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006277618A JP4806323B2 (en) 2006-10-11 2006-10-11 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006277618A JP4806323B2 (en) 2006-10-11 2006-10-11 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2008099421A true JP2008099421A (en) 2008-04-24
JP4806323B2 JP4806323B2 (en) 2011-11-02

Family

ID=39381673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006277618A Expired - Fee Related JP4806323B2 (en) 2006-10-11 2006-10-11 DC-DC converter

Country Status (1)

Country Link
JP (1) JP4806323B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2992598A1 (en) * 2013-05-03 2016-03-09 SMA Solar Technology AG Step-up or step-down converter comprising a bypass capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49113146A (en) * 1973-03-05 1974-10-29
JPH0795766A (en) * 1992-06-03 1995-04-07 Sawafuji Electric Co Ltd Power supply unit
WO1998035432A1 (en) * 1997-02-10 1998-08-13 Tdk Corporation Step-up switching power supply
JPH10285915A (en) * 1997-04-11 1998-10-23 Toshiba Fa Syst Eng Kk Snubber energy regenerating circuit
JP2000262047A (en) * 1999-03-12 2000-09-22 Cosel Co Ltd Switching regulator power unit
JP2001224165A (en) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp Chopper apparatus
JP2002153048A (en) * 2000-11-09 2002-05-24 Cosel Co Ltd Voltage-boosting chopper circuit
WO2006098376A1 (en) * 2005-03-16 2006-09-21 National University Corporation Yokohama National University Chopper circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49113146A (en) * 1973-03-05 1974-10-29
JPH0795766A (en) * 1992-06-03 1995-04-07 Sawafuji Electric Co Ltd Power supply unit
WO1998035432A1 (en) * 1997-02-10 1998-08-13 Tdk Corporation Step-up switching power supply
JPH10285915A (en) * 1997-04-11 1998-10-23 Toshiba Fa Syst Eng Kk Snubber energy regenerating circuit
JP2000262047A (en) * 1999-03-12 2000-09-22 Cosel Co Ltd Switching regulator power unit
JP2001224165A (en) * 2000-02-09 2001-08-17 Mitsubishi Electric Corp Chopper apparatus
JP2002153048A (en) * 2000-11-09 2002-05-24 Cosel Co Ltd Voltage-boosting chopper circuit
WO2006098376A1 (en) * 2005-03-16 2006-09-21 National University Corporation Yokohama National University Chopper circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2992598A1 (en) * 2013-05-03 2016-03-09 SMA Solar Technology AG Step-up or step-down converter comprising a bypass capacitor
US9654016B2 (en) 2013-05-03 2017-05-16 Sma Solar Technology Ag Step-up or step-down converter comprising a bypass capacitor

Also Published As

Publication number Publication date
JP4806323B2 (en) 2011-11-02

Similar Documents

Publication Publication Date Title
Adib et al. Zero-voltage transition current-fed full-bridge PWM converter
Urgun Zero-voltage transition–zero-current transition pulsewidth modulation DC–DC buck converter with zero-voltage switching–zero-current switching auxiliary circuit
Wang A novel ZCS-PWM flyback converter with a simple ZCS-PWM commutation cell
US7233507B2 (en) Non dissipative snubber circuit with saturable reactor
US6525513B1 (en) Soft switching topological circuit in boost or buck converter
US8787042B2 (en) DC power supply including arrangement to reduce switching loss and a snubber circuit to suppress surge voltages
US7209370B2 (en) Circuit for reducing losses at light load in a soft switching full bridge converter
WO2006098376A1 (en) Chopper circuit
CN111953204B (en) High-voltage gain DC boost converter and control method thereof
EP3393027A1 (en) Soft-switching for high-frequency power conversion
Hajiheidari et al. Asymmetric ZVS buck converters with high-step-down conversion ratio
JP6452226B2 (en) DC-DC converter auxiliary circuit and bidirectional buck-boost DC-DC converter using the auxiliary circuit
JP4765018B2 (en) Power converter
CN108199579B (en) High-transformation-ratio soft-switching DC-DC buck converter with coupling inductor
JP4806325B2 (en) DC-DC converter
Moradisizkoohi et al. A quasi-resonant bi-directional buck-boost converter for Electric Vehicle applications
JP4806324B2 (en) DC-DC converter
Sayed et al. New DC rail side soft-switching PWM DC-DC converter with voltage doubler rectifier for PV generation interface
JP4806323B2 (en) DC-DC converter
JP2006087284A (en) Dc/dc converter
Das et al. A zero-current-transition converter with reduced auxiliary circuit losses
Saha et al. Improved active power factor correction circuit using a fully soft-switched boost converter
JP4971833B2 (en) Isolated DC-DC converter
Brahmendra et al. A new active soft-switching circuit for full bridge converters
Dobakhshari et al. A new current-fed high step-up quasi-resonant DC-DC converter with voltage quadrupler

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees