JP2008098300A - Zinc oxide based laminated chip varistor, and manufacturing method thereof - Google Patents

Zinc oxide based laminated chip varistor, and manufacturing method thereof Download PDF

Info

Publication number
JP2008098300A
JP2008098300A JP2006276839A JP2006276839A JP2008098300A JP 2008098300 A JP2008098300 A JP 2008098300A JP 2006276839 A JP2006276839 A JP 2006276839A JP 2006276839 A JP2006276839 A JP 2006276839A JP 2008098300 A JP2008098300 A JP 2008098300A
Authority
JP
Japan
Prior art keywords
oxide
glass
zinc oxide
zno
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006276839A
Other languages
Japanese (ja)
Other versions
JP4971741B2 (en
Inventor
Yoji Gomi
洋二 五味
Takeshi Hirozawa
雄 広沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2006276839A priority Critical patent/JP4971741B2/en
Publication of JP2008098300A publication Critical patent/JP2008098300A/en
Application granted granted Critical
Publication of JP4971741B2 publication Critical patent/JP4971741B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a zinc oxide based laminated chip varistor wherein good insulation and sufficient resistance to a plating liquid can be obtained and which can be manufactured with good productivity. <P>SOLUTION: A protective film 13 consisting of bismuth borosilicate (ZnO-Bi<SB>2</SB>O<SB>3</SB>-SiO<SB>2</SB>-B<SB>2</SB>O<SB>3</SB>-Sb<SB>2</SB>O<SB>3</SB>) based glass is formed on the surface of a sintered chip 11 whose main component is zinc oxide (ZnO). The protective film is crystallized by the baking at a temperature between 660°C and 740°C. Thereby, the glass insulating film 13 does not erode in the plating process after protective film formation, and the zinc oxide based laminated chip varistor 10 having good insulation can be obtained with good productivity. The protective film 13 is formed to have a thickness ≤10 μm. Thereby, stable electrical characteristics of the varistor 10 can be maintained without preventing the electrical conduction between the internal electrodes 12a, 12b, 12c, 12d, 12e laminated on the sintered chips 11 respectively and the external electrodes 14a, 14b. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、各種電気・電子機器において、ロードダンプサージ、イグニッションサージ、雷サージ、静電気(ESD)、スイッチングサージなどから半導体素子などを保護するためのバリスタに係り、特に表面実装が可能な小型の酸化亜鉛を主成分とした酸化亜鉛系積層チップバリスタに関する。   The present invention relates to a varistor for protecting a semiconductor element from load dump surge, ignition surge, lightning surge, electrostatic discharge (ESD), switching surge, etc. in various electric / electronic devices, and in particular, a small sized that can be surface mounted. The present invention relates to a zinc oxide-based multilayer chip varistor mainly composed of zinc oxide.

携帯電話などの電気・電子機器においては、近年の急激な高周波化、大容量化に伴い、各種サージやパルス性ノイズ、静電気(ESD)等から回路を保護して動作の安定性を確保し、また、ノイズ規制へ対応する為に、より高性能な過電圧保護素子であるバリスタへのニーズが高まっている。また、機器の小型化から、リード付きディスク型バリスタよりも小型であり表面実装が可能な酸化亜鉛系積層チップバリスタが用いられることが多い。   In electric and electronic devices such as mobile phones, with the rapid increase in frequency and capacity in recent years, the circuit is protected from various surges, pulse noise, static electricity (ESD), etc., and operation stability is ensured. In addition, there is a growing need for varistors that are higher performance overvoltage protection elements in order to comply with noise regulations. Also, due to the downsizing of devices, zinc oxide multilayer chip varistors that are smaller than leaded disk varistors and can be surface mounted are often used.

一般に酸化亜鉛系バリスタは、酸化亜鉛(ZnO)を主成分とし、酸化亜鉛の粒成長を促進する酸化ビスマス(Bi2O3)や粒成長を抑制する酸化アンチモン(Sb2O3)が添加され、焼結助剤として各種ガラス等が添加される。酸化亜鉛系積層チップバリスタは、内部電極を複数層積層して配置した酸化亜鉛(ZnO)を主成分とする焼結体チップの両端部に、内部電極と導通する外部電極を備えて構成されている。そして、外部電極にはNi/Sn等のメッキ層が設けられている。 In general, zinc oxide-based varistors are mainly composed of zinc oxide (ZnO) and added with bismuth oxide (Bi 2 O 3 ) that promotes zinc oxide grain growth and antimony oxide (Sb 2 O 3 ) that inhibits grain growth. Various glasses and the like are added as sintering aids. A zinc oxide-based multilayer chip varistor is configured to include external electrodes that are electrically connected to internal electrodes at both ends of a sintered body chip mainly composed of zinc oxide (ZnO) in which a plurality of internal electrodes are stacked. Yes. The external electrode is provided with a plating layer such as Ni / Sn.

従来から、外部電極間に露出した焼結体チップの表面をガラス絶縁膜で被覆することが知られている(特許文献1)。このガラス絶縁膜で焼結体チップの露出表面を被覆することで、絶縁性を高め、漏れ電流を低減できるという利点がある。
特開平3−173402号公報
Conventionally, it is known that the surface of a sintered body chip exposed between external electrodes is covered with a glass insulating film (Patent Document 1). By covering the exposed surface of the sintered body chip with this glass insulating film, there is an advantage that the insulation can be improved and the leakage current can be reduced.
JP-A-3-173402

しかし、外部電極間に露出した焼結体チップの表面をガラス絶縁膜で被覆するためには、一個一個にガラスペーストを外部電極間の焼結体チップの露出表面に塗布必要があり、積層チップバリスタ自体が小型化するなかで、一個一個にガラスペーストを塗布することは大変繁雑な作業であり、生産性に問題がある。また、ガラス絶縁膜によっては、電解メッキ(電極部分のメッキ)をする際の酸またはアルカリ浴に弱いという問題がある。すなわち、酸かアルカリの液中に浸され、ガラス絶縁膜が損傷をうけると、積層チップバリスタの場合、メッキの伸びや耐湿性に問題が発生する。   However, in order to cover the surface of the sintered body chip exposed between the external electrodes with the glass insulating film, it is necessary to apply glass paste to the exposed surface of the sintered body chip between the external electrodes one by one. As the varistor itself is reduced in size, it is very complicated to apply glass paste one by one, and there is a problem in productivity. Further, depending on the glass insulating film, there is a problem that it is vulnerable to an acid or alkali bath when electrolytic plating (electrode part plating) is performed. That is, if the glass insulating film is damaged by being immersed in an acid or alkali solution, in the case of a multilayer chip varistor, a problem occurs in the elongation of plating and moisture resistance.

本発明は上述した事情に鑑みて為されたもので、良好な絶縁性とメッキ液に対する十分な耐性が得られ、且つ良好な生産性で製造が可能な酸化亜鉛系積層チップバリスタを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and provides a zinc oxide-based multilayer chip varistor that has good insulation and sufficient resistance to a plating solution and can be manufactured with good productivity. With the goal.

本発明の酸化亜鉛積層チップバリスタは、酸化亜鉛(ZnO)を主成分とする焼結体チップ表面に、ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラスで保護膜を形成したことを特徴とする。そして、保護膜は660℃から740℃の間の温度で焼成する事で結晶化させている。これにより、保護膜形成後の工程であるメッキ工程にて、ガラス絶縁膜が浸食される事が無く、良好な絶縁性を有する保護膜を良好な生産性で得る事ができる。更に、保護膜は10μm以下の厚みで形成する。これにより、焼結体チップに積層した内部電極と外部電極の導通が阻害される事無く安定したバリスタの電気的特性を維持する事が出来る。 The zinc oxide multilayer chip varistor of the present invention has bismuth borosilicate (ZnO-Bi 2 O 3 -SiO 2 -B 2 O 3 -Sb 2 O 3 ) formed on the surface of a sintered chip mainly composed of zinc oxide (ZnO). ) A protective film is formed of glass. The protective film is crystallized by firing at a temperature between 660 ° C. and 740 ° C. As a result, the glass insulating film is not eroded in the plating process, which is a process after the formation of the protective film, and a protective film having good insulation can be obtained with good productivity. Further, the protective film is formed with a thickness of 10 μm or less. Thereby, stable electrical characteristics of the varistor can be maintained without impeding the conduction between the internal electrode and the external electrode laminated on the sintered body chip.

保護膜のガラス組成は次の様になる。主成分として、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%の組成比で構成される。ここに、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下含有しても良い。本発明のガラス絶縁膜は、これらの特徴を有する結晶質のホウケイ酸ビスマス系ガラス組成物である。 The glass composition of the protective film is as follows. As main components, zinc oxide (ZnO) 1-2 wt%, bismuth oxide (Bi 2 O 3 ) 50-70 wt%, silicon oxide (SiO 2 ) 10-20 wt%, boron oxide (B 2 O 3 ) The composition ratio is 8 to 13 wt% and antimony oxide (Sb 2 O 3 ) is 0.1 to 1 wt%. Here, calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O) Two or more kinds of lithium oxide (Li 2 O) and potassium oxide (K 2 O) may be contained in an amount of 5 wt% or less. The glass insulating film of the present invention is a crystalline bismuth borosilicate glass composition having these characteristics.

本発明のガラス絶縁膜の形成方法であるが、上記組成のホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス5〜15wt%と、グリコール系分散剤1wt%、イオン交換水84〜94wt%からなるガラス溶液を作製し、焼結後の積層チップバリスタチップを上記ガラス溶液に浸漬し、溶液の被膜を焼結体チップの表面に形成し、乾燥後660℃から740℃の間の温度で焼成することで、結晶質のホウケイ酸ビスマス系ガラス絶縁膜を焼結体チップの表面に形成し、その後焼結体チップの両端部に外部電極を形成する。乾燥は、30℃から50℃の間の温度で、50分から70分の間の時間で行う。 It is a method for forming a glass insulating film of the present invention, but bismuth borosilicate (ZnO-Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3 ) glass 5 to 15 wt% of the above composition, glycol type A glass solution consisting of 1 wt% of a dispersant and 84 to 94 wt% of ion-exchanged water is prepared, the sintered multilayer chip varistor chip is immersed in the glass solution, and a solution film is formed on the surface of the sintered body chip. By baking at a temperature between 660 ° C and 740 ° C after drying, a crystalline bismuth borosilicate glass insulating film is formed on the surface of the sintered body chip, and then external electrodes are formed on both ends of the sintered body chip. Form. Drying is carried out at a temperature between 30 ° C. and 50 ° C. for a time between 50 minutes and 70 minutes.

以下、本発明の実施形態について、添付図面を参照して説明する。図1は、酸化亜鉛系積層チップバリスタの構造例を示し、図2はその製造工程を示す。   Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 shows an example of the structure of a zinc oxide-based multilayer chip varistor, and FIG. 2 shows the manufacturing process.

酸化亜鉛系積層チップバリスタ10は、バリスタ素材となる酸化亜鉛を主成分とし、酸化アンチモン、酸化ビスマス等の添加物を含有させた焼結体チップ11を備えている。焼結体チップ11は、酸化亜鉛を主成分としたグリーンシートに白金(Pt)またはパラジウム(Pd)などの導電材ペーストパターン(内部電極パターン)を配置したものを積層し、切断してグリーンチップとし、さらに焼成して作製された積層型の焼結体チップである。焼結体チップ11の内部に、平行平板状に交互に内部電極12a,12b,12c,12d,12eが積層配置され、積層コンデンサと同様の電極配置となっていて、各内部電極は焼結体チップ11の両端部に配置された外部電極14a,14bと導通している。   The zinc oxide-based multilayer chip varistor 10 includes a sintered body chip 11 containing zinc oxide as a main component as a varistor material and containing additives such as antimony oxide and bismuth oxide. The sintered body chip 11 is formed by laminating a green sheet mainly composed of zinc oxide on which a conductive material paste pattern (internal electrode pattern) such as platinum (Pt) or palladium (Pd) is disposed, and cutting the green chip. And a laminated sintered chip produced by further firing. Internal electrodes 12a, 12b, 12c, 12d, and 12e are alternately stacked in a parallel plate shape inside the sintered body chip 11, and the electrode arrangement is the same as that of the multilayer capacitor. Each internal electrode is a sintered body. The external electrodes 14a and 14b disposed at both ends of the chip 11 are electrically connected.

直方体状の焼結体チップ11の全表面(六面)には、ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス絶縁膜(保護膜)13を備え、且つ、ガラス絶縁膜13は結晶化され、その厚みは10μm以下の厚みの極めて薄い膜である。ガラス絶縁膜13は、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%の組成比で構成される。さらに、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下含有する。 Bismuth borosilicate (ZnO—Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3 ) -based glass insulating film (protective film) is formed on the entire surface (six sides) of the rectangular parallelepiped chip 11. 13 and the glass insulating film 13 is crystallized, and is a very thin film having a thickness of 10 μm or less. The glass insulating film 13 is made of zinc oxide (ZnO) 1 to 2 wt%, bismuth oxide (Bi 2 O 3 ) 50 to 70 wt%, silicon oxide (SiO 2 ) 10 to 20 wt%, boron oxide (B 2 O 3 ) Is composed of 8 to 13 wt%, and antimony oxide (Sb 2 O 3 ) is composed of 0.1 to 1 wt%. In addition, calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O), lithium oxide (Li 2 O), containing less 5 wt% of two or more of potassium oxide (K 2 O).

内部電極12a,12b,12c,12d,12eは、焼結体11の端面においてガラス絶縁膜13を介して、それぞれ左右の外部電極14a,14bに電気的に導通接続されている。外部電極14a,14bは、銀(Ag)などの電極にニッケル(Ni)メッキ、ハンダまたはスズ(Sn)メッキが施され、実装性を良好なものとしている。なお、ガラス絶縁膜13は10μm以下の厚みであり、極めて薄いので、外部電極と内部電極との間の電気的な導通を阻害することなく、安定した導通状態が得られる。従って、左右の外部電極14a,14b間に印加された電圧は、バリスタ焼結体11の内部に平行平板状に配置された電極12a,12b,12c,12d,12e間のバリスタ焼結体部分に印加される。この実施形態では、4層のバリスタ焼結体層によって、バリスタ素子が構成されているが、仕様に応じて層数、サイズ等が決定される。なお、酸化亜鉛系積層チップバリスタ10は、例えば、3.2mm×1.6mm(3216型)、2.0mm×1.2mm(2012型)などの標準的なチップ部品としてのサイズを有する表面実装型の部品である。   The internal electrodes 12a, 12b, 12c, 12d, and 12e are electrically connected to the left and right external electrodes 14a and 14b through the glass insulating film 13 on the end face of the sintered body 11, respectively. The external electrodes 14a and 14b have good mountability by nickel (Ni) plating, solder or tin (Sn) plating on an electrode such as silver (Ag). The glass insulating film 13 has a thickness of 10 μm or less and is extremely thin, so that a stable conduction state can be obtained without hindering electrical conduction between the external electrode and the internal electrode. Therefore, the voltage applied between the left and right external electrodes 14a, 14b is applied to the varistor sintered body portion between the electrodes 12a, 12b, 12c, 12d, 12e arranged in a parallel plate shape inside the varistor sintered body 11. Applied. In this embodiment, the varistor element is composed of four varistor sintered body layers, but the number of layers, the size, and the like are determined according to specifications. The zinc oxide-based multilayer chip varistor 10 is a surface mount type component having a size as a standard chip component such as 3.2 mm × 1.6 mm (3216 type), 2.0 mm × 1.2 mm (2012 type), for example. is there.

バリスタは、印加電圧がある一定値以上になると、電流が急に流れ出し、それ以上の電圧を制限する電圧制限機能素子である。バリスタの電圧制限機能により、各種異常電圧から、電気・電子機器の回路や半導体素子を保護する。まず、バリスタの基本特性である3特性(漏れ電流、制限電圧、インパルス耐量)およびα値について以下に説明する。   The varistor is a voltage limiting function element that limits the voltage when the applied voltage exceeds a certain value, and the current suddenly flows out. The voltage limit function of the varistor protects the circuits and semiconductor elements of electrical and electronic equipment from various abnormal voltages. First, three characteristics (leakage current, limiting voltage, impulse withstand capability) and α value, which are basic characteristics of a varistor, will be described below.

(漏れ電流)
漏れ電流は、通常は、最大許容回路電圧の印加時に流れる電流を示す。つまりバリスタが使用される時に、外部電極に連続してかかりうる電圧環境の下で、どれだけの電流が流れるかを示す指標であり、少ないことが望ましい。一方でその評価においては、より過酷な条件であるバリスタ電圧の0.9-0.85垳(倍)の電圧印加時に流れる電流で評価を行う。後述の本発明の実施例においてもバリスタ電圧の0.85垳(倍)の電圧印加時の漏れ電流にて評価を行っている。
(Leak current)
Leakage current usually indicates the current that flows when the maximum allowable circuit voltage is applied. That is, it is an index indicating how much current flows under a voltage environment that can be continuously applied to the external electrode when the varistor is used, and it is desirable that the number be small. On the other hand, in the evaluation, evaluation is performed with a current that flows when a voltage of 0.9 to 0.85 mm (times) of the varistor voltage, which is a more severe condition, is applied. Also in the examples of the present invention described later, evaluation is performed with a leakage current when a voltage of 0.85 mm (times) the varistor voltage is applied.

(制限電圧)
通常、バリスタ電圧とは、1(mA)の電流が流れた時にバリスタの両端に現れる電圧V1mAである。これに対し、バリスタの制限電圧とは、1(A)、2(A)、10(A)程度の比較的大きな電流が流れた時にバリスタの両端に現れる電圧V1A、V2A、V10Aである。バリスタ電圧(V1mA)に対する制限電圧(V2A,10A)との比(制限電圧/バリスタ電圧)を制限電圧比という。バリスタは、保護したい部品と並列に接続し、静電気(ESD)等の異常電流に対してバリスタの特徴である非直線性を利用し回路電圧を低く抑える機能を示すが、かかる制限電圧は、低いほど保護対象の回路にかかる異常電圧を減らすことを示す。
(Limit voltage)
Normally, the varistor voltage is a voltage V 1 mA that appears across the varistor when a current of 1 (mA) flows. In contrast, the varistor's limiting voltage is the voltages V 1A , V 2A , and V 10A that appear across the varistor when a relatively large current of about 1 (A), 2 (A), or 10 (A) flows. is there. The ratio (limit voltage / varistor voltage) with the limit voltage (V 2A, 10A ) to the varistor voltage (V 1mA ) is called the limit voltage ratio. The varistor is connected in parallel with the component to be protected, and shows the function to keep the circuit voltage low by using the non-linearity characteristic of the varistor against abnormal current such as static electricity (ESD). It shows that the abnormal voltage applied to the circuit to be protected is reduced.

(インパルス耐量)
インパルス耐量とは、雷サージ、イグニッションサージ、ロードダンプサージの様なインパルス性の大電流が入ってきた時のバリスタの耐量を示す。この耐量は、サージ波形で500(A)等の大電流を印加し、サージ印加前とサージ印加後のバリスタ電圧変化率で評価する。
(Impulse withstand)
Impulse withstand indicates the withstand capability of a varistor when a large impulse current such as lightning surge, ignition surge, or load dump surge enters. This withstand capability is evaluated based on the rate of change of the varistor voltage before and after applying a large current such as 500 (A) in a surge waveform.

(α値)
バリスタでは、電極間に配置された焼結体が、電圧によって抵抗値が急変し、ある電圧以上になると、それまで殆ど流れなかった電流が急に流れ出す。バリスタ電圧のわずかな変化で、電流は10倍の単位で変化する。この時の非直線性(即ち、オームの法則では電流と電圧が直線関係であるが)をα値と言い、非直線性が良いほどα値は大きくなる。
(Α value)
In the varistor, the resistance value of the sintered body arranged between the electrodes suddenly changes depending on the voltage, and when the voltage exceeds a certain voltage, the current that has hardly flowed until then suddenly flows out. With a slight change in the varistor voltage, the current changes by a factor of ten. The non-linearity at this time (that is, the current and voltage are linearly related in Ohm's law) is called the α value, and the α value increases as the non-linearity becomes better.

次に、本発明の酸化亜鉛系積層チップバリスタの製造工程について、説明する。   Next, the manufacturing process of the zinc oxide based multilayer chip varistor of the present invention will be described.

まず、メジアン平均粒径3μm程度の酸化亜鉛(ZnO)、酸化ビスマス(Bi2O3)、酸化コバルト(CoO)、酸化マンガン(MnO)を秤量する。単位バリスタ電圧により酸化アンチモン(Sb2O3)や酸化クロム(Cr2O3)等の粒成長抑制物質を添加する。燒結助剤としてSiO2、B2O3、GeO2等のガラスを添加する(ステップ101)。
そして、ボールミル等で粉砕し粒を揃える。さらに、900℃程度で熱処理(仮焼)を行い、反応性や粒径を調整し、再度ボールミル等で粉砕し粒を揃える(ステップ102)。
First, zinc oxide (ZnO), bismuth oxide (Bi 2 O 3 ), cobalt oxide (CoO), and manganese oxide (MnO) having a median average particle size of about 3 μm are weighed. A grain growth inhibitor such as antimony oxide (Sb 2 O 3 ) or chromium oxide (Cr 2 O 3 ) is added according to the unit varistor voltage. As a sintering aid, glass such as SiO 2 , B 2 O 3 , GeO 2 is added (step 101).
And it grind | pulverizes with a ball mill etc. and arranges a grain. Furthermore, heat treatment (calcination) is performed at about 900 ° C., the reactivity and particle size are adjusted, and the particles are pulverized again with a ball mill or the like (step 102).

次に、例えば重合度3000のPVB、フタル酸エステル系可塑剤、ポリカルボン酸系分散剤、PEG♯600の離型材、エタノール/トルエン系希釈溶剤を加えスラリーを作製する(ステップ103)。
次に、上記スラリーを用いてドクターブレードにて成膜し、10〜100μm程度のグリーンシートを作製する(ステップ104)。
次に、白金(Pt)もしくはパラジウム(Pd)等の導電材ペーストをスクリーン印刷し、内部電極(コンデンサ)パターンをグリーンシート上に作製し、ホットプレス等で積層する(ステップ105)。
次に、製品サイズ(例えば、3.2mm×1.6mm)に合わせたチップに切断し、グリーンチップを形成し(ステップ106)、500℃、10時間で脱バインダを行い(ステップ107)、950〜1300℃で焼成を行い(ステップ108)、さらに700℃程度でアニールを行い(ステップ109)、内部電極12a,12b,12c,12d,12eを複数層積層した、酸化亜鉛(ZnO)粒を主成分とする焼結体チップ11を形成する。
Next, for example, PVB having a polymerization degree of 3000, a phthalate ester plasticizer, a polycarboxylic acid dispersant, a PEG # 600 release material, and an ethanol / toluene dilution solvent are added to prepare a slurry (step 103).
Next, the slurry is used to form a film with a doctor blade to produce a green sheet of about 10 to 100 μm (step 104).
Next, a conductive material paste such as platinum (Pt) or palladium (Pd) is screen-printed to produce an internal electrode (capacitor) pattern on the green sheet and laminated by hot pressing or the like (step 105).
Next, it is cut into chips that match the product size (for example, 3.2 mm × 1.6 mm), green chips are formed (step 106), binder removal is performed at 500 ° C. for 10 hours (step 107), and 950 to 1300 The main component is zinc oxide (ZnO) grains in which a plurality of layers of internal electrodes 12a, 12b, 12c, 12d, and 12e are laminated. The sintered body chip 11 to be formed is formed.

一方で、ガラス溶液を作製する(ステップ110)。まず、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%秤量する。これに、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下さらに追加して混合し、ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス粉末材料を調合する。そして、ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス粉末5〜15wt%と、グリコール系分散剤1wt%と、イオン交換水84〜94wt%とからなるガラス溶液を作製する(ステップ110)。 On the other hand, a glass solution is prepared (step 110). First, 1 to 2 wt% of zinc oxide (ZnO), 50~70wt% bismuth oxide (Bi 2 O 3), 10~20wt % of silicon oxide (SiO 2), boron oxide and (B 2 O 3) 8~ 13 wt%, antimony oxide and (Sb 2 O 3) weighing 0.1 to 1 wt%. Calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O) , Lithium oxide (Li 2 O), Potassium oxide (K 2 O) 2 more than 5 wt% and further mixed, bismuth borosilicate (ZnO-Bi 2 O 3 -SiO 2 -B 2 O 3- Sb 2 O 3 ) glass powder material is prepared. And bismuth borosilicate (ZnO-Bi 2 O 3 -SiO 2 -B 2 O 3 -Sb 2 O 3 ) glass powder 5-15 wt%, glycol dispersant 1 wt%, ion-exchanged water 84-94 wt% (Step 110).

次に、焼結体チップを上記ガラス溶液に浸漬する。実際には多数の焼結体チップを一括してガラス溶液に浸漬する。これにより、ガラス溶液の被膜が焼結体チップの全表面(六面)に付着する(ステップ111)。
次に、焼結体チップを♯200メッシュの金属製容器中で40±10℃ 1hr±10min、ボールミルを65min-1で回転させて乾燥し(ステップ112)、700℃1hr程度焼成し、ガラス溶液の被膜をガラス結晶化する(ステップ113)。これにより、結晶質のホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス絶縁膜が焼結体チップの六面に形成される。この膜厚は後述するように、10μm以下となる。
Next, the sintered body chip is immersed in the glass solution. Actually, a large number of sintered body chips are immersed in a glass solution all at once. Thereby, the film of a glass solution adheres to the whole surface (six sides) of a sintered compact chip (step 111).
Next, the sintered body chip is dried in a # 200 mesh metal container at 40 ± 10 ° C. for 1 hr ± 10 min, the ball mill is rotated at 65 min −1 for drying (step 112), and baked at 700 ° C. for about 1 hr to obtain a glass solution. The film is crystallized into glass (step 113). Thereby, a crystalline bismuth borosilicate (ZnO—Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3 ) -based glass insulating film is formed on the six faces of the sintered body chip. As will be described later, this film thickness is 10 μm or less.

さらに、端子電極(外部電極)14a,14bを銀(Ag)もしくは銀/パラジウム(Ag/Pd)ペーストを塗布し、焼成することで形成する(ステップ114)。そして、端子電極にニッケル(Ni)層、スズ(Sn)層の順にメッキを施し(ステップ115)、バリスタ電圧、漏れ電流等の電気的特性を検査測定し(ステップ116)、完成品となる。   Further, the terminal electrodes (external electrodes) 14a and 14b are formed by applying silver (Ag) or silver / palladium (Ag / Pd) paste and baking it (step 114). Then, the terminal electrode is plated in the order of a nickel (Ni) layer and a tin (Sn) layer (step 115), and electrical characteristics such as varistor voltage and leakage current are inspected and measured (step 116), and a finished product is obtained.

次に、上記工程で製造される積層チップバリスタについて行った各種の検討結果について、以下に説明する。   Next, various examination results performed on the multilayer chip varistor manufactured in the above process will be described below.

一般に最も過酷な条件とされる耐湿負荷寿命試験の試験条件は、温度85℃、湿度85RH%、バリスタ電圧の0.85垳の電圧を印加して1000hrでの電圧変化率がバリスタ電圧±10%以内であることが要求される。この試験条件に対して、50V以上のバリスタ電圧品に対し、3.2mm×1.6mm(L×W)サイズの上記ガラス保護膜を設けていない従来製品では特性の劣化が認められた。   The test conditions for the humidity resistance load life test, which are generally considered to be the harshest conditions, are as follows: a temperature of 85 ° C, a humidity of 85RH%, a voltage of 0.85mm of the varistor voltage is applied, and the voltage change rate at 1000hrs is within ± 10% of the varistor voltage. It is required to be. Under these test conditions, deterioration of characteristics was observed in the conventional product in which the above glass protective film of 3.2 mm × 1.6 mm (L × W) size was not provided for a varistor voltage product of 50 V or more.

ここで耐湿負荷寿命試験のバリスタ特性を向上させる為には、以下2通りの方法が考えられる。第1に、焼結体チップの絶縁抵抗を高抵抗化する、第2に、電極間のイオン移動度を下げる(例えば、合金の使用や焼結緻密性の改善等)、ことが考えられる。上記2つの方法に対し、共に改善が必要であるが、特に第1の焼結体チップの絶縁抵抗が支配的である。そこで、第1の焼結体チップの絶縁抵抗を高抵抗化する為には次の2通りの方法がある。
(1)ZnOを主原料とする為、ZnOに対しアクセプターとなるLiを添加し高抵抗化する。
(2)焼結体チップ表面に絶縁膜をコーティングし高抵抗化する。
Here, in order to improve the varistor characteristics of the moisture resistance load life test, the following two methods are conceivable. First, it is conceivable to increase the insulation resistance of the sintered body chip, and second, to lower the ion mobility between the electrodes (for example, use of an alloy or improvement of sintered compactness). Both of the above two methods need improvement, but the insulation resistance of the first sintered body chip is particularly dominant. Therefore, there are the following two methods for increasing the insulation resistance of the first sintered body chip.
(1) Since ZnO is used as the main raw material, Li as an acceptor is added to ZnO to increase resistance.
(2) The surface of the sintered chip is coated with an insulating film to increase resistance.

しかしながら、ZnOを高抵抗化することは、ZnOに対しアクセプターとなるLiを添加することで、確実に材料の比抵抗が増し、安価にできるが、バリスタの電気的特性が劣化するという問題がある。他方で、焼結体チップ表面に絶縁膜をコーティングし高抵抗化することは、電気的特性の劣化が無く、確実に焼結体チップ表面の絶縁抵抗を高めることができるが、焼結体チップ毎にコーティングをする必要があり、製造コスト面で問題がある。   However, increasing the resistance of ZnO can increase the specific resistance of the material and reduce the cost by adding Li as an acceptor to ZnO, but the electrical characteristics of the varistor deteriorate. . On the other hand, coating an insulating film on the surface of the sintered body chip to increase the resistance does not deteriorate the electrical characteristics and can surely increase the insulation resistance of the surface of the sintered body chip. There is a problem in terms of manufacturing cost because it is necessary to coat each time.

そこで本発明は、ガラス溶液に多数の焼結体チップを一括で浸漬し、且つガラス材料を選択することで、良好な生産性で(製造コストの上昇を招くことなく)、積層チップバリスタの焼結体チップ表面の絶縁性を高めるようにしたものである。すなわち、多数の焼結体チップを一括でガラス溶液に浸漬し、一括で乾燥・焼成することで、良好な生産性でガラス保護膜を焼結体チップの全表面に形成できる。そして、ガラス絶縁膜の組成により、メッキ液に対する耐性など、酸化亜鉛系積層チップバリスタの保護膜として良好な特性を得ることができる。   Therefore, the present invention immerses a large number of sintered chips in a glass solution at once and selects a glass material so that the laminated chip varistor can be sintered with good productivity (without increasing the manufacturing cost). The insulating property on the surface of the bonded chip is enhanced. That is, by immersing a large number of sintered body chips in a glass solution all at once, and drying and firing all together, a glass protective film can be formed on the entire surface of the sintered body chip with good productivity. And the characteristic of a protective film for a zinc oxide based multilayer chip varistor, such as resistance to a plating solution, can be obtained by the composition of the glass insulating film.

ガラス組成の検討結果について説明する。ガラス組成の選定に際し、メッキ時の絶縁性の効果、耐湿性に依存する耐絶縁性への効果、電気的特性への効果につき検討した。表1に検討結果を示す。サンプル評価数nは100とした。ガラスは、B2O3-Bi2O3系、B2O3-Bi2O3-SiO2系、B2O3-ZnO-SiO2系、B2O3-ZnO-SiO2-Bi2O3系、B2O3-ZnO-SiO2-Bi2O3-Sb2O3系について検討した。評価項目は、耐メッキ性、耐絶縁性、電気的特性について検討した。 The examination result of the glass composition will be described. In selecting the glass composition, we examined the effect of insulation during plating, the effect on insulation resistance depending on moisture resistance, and the effect on electrical characteristics. Table 1 shows the results of the study. The sample evaluation number n was 100. Glass is B 2 O 3 -Bi 2 O 3 series, B 2 O 3 -Bi 2 O 3 -SiO 2 series, B 2 O 3 -ZnO-SiO 2 series, B 2 O 3 -ZnO-SiO 2 -Bi 2 O 3 system, was studied B 2 O 3 -ZnO-SiO 2 -Bi 2 O 3 -Sb 2 O 3 system. Evaluation items were plating resistance, insulation resistance, and electrical characteristics.

Figure 2008098300
Figure 2008098300

評価に際し、それぞれの項目に対し次の指標で評価を行った。「耐メッキ性」は、メッキにより絶縁性が損なわれ、メッキ伸びが発生した確率を示す。「耐絶縁性」は、メッキ後の製品にて上記耐湿負荷寿命試験を実施し、1000hrの試験を行った結果、特性に不良が出た比率を示す。「電気的特性」は、ガラス絶縁膜形成前後で、バリスタの基本特性(バリスタ電圧、漏れ電流、制限電圧、サージ耐量)が劣化した比率を示す。以上の評価結果から、ガラス組成としては、B2O3-ZnO-SiO2-Bi2O3-Sb2O3系が最適である。 In the evaluation, each item was evaluated according to the following index. “Plating resistance” indicates the probability that the insulation is impaired by plating and plating elongation occurs. “Insulation resistance” refers to the ratio of defects in characteristics as a result of performing the above-mentioned moisture resistance load life test on the plated product and performing the test for 1000 hours. “Electrical characteristics” indicate the ratio of deterioration of basic characteristics (varistor voltage, leakage current, limiting voltage, surge resistance) of the varistor before and after the formation of the glass insulating film. From the above evaluation results, the B 2 O 3 —ZnO—SiO 2 —Bi 2 O 3 —Sb 2 O 3 system is optimal as the glass composition.

ガラス絶縁膜を以下の条件で形成した。表1に示す各種ガラスをそれぞれ9wt%、ポリエチレングリコール1wt%、イオン交換水90wt%と共に混合した。得られたガラス溶液100gを、2.0mm×1.2mm×1mmの焼結後で外部電極形成前の積層チップバリスタ68V品の焼結体チップと混合し、その後sus製で♯200メッシュの円柱状の金属容器に移し、密閉されたボールミル架台に乗せ40℃の熱をかけながら60min-1の回転速度で1hr回転乾燥させた。その後、各組成毎にガラス転移温度以上でベルト炉焼成した。焼成温度のキープ時間は1hrで固定した。ガラス絶縁膜が形成された焼結体チップに銀(Ag)の外部電極を形成し、その表面にNi/Snメッキを施した。 A glass insulating film was formed under the following conditions. Each glass shown in Table 1 was mixed with 9 wt%, polyethylene glycol 1 wt%, and ion-exchanged water 90 wt%. 100 g of the obtained glass solution was mixed with a sintered chip of a multilayer chip varistor 68V product after sintering of 2.0 mm × 1.2 mm × 1 mm and before formation of external electrodes, and then a sus-made # 200 mesh cylindrical shape The sample was transferred to a metal container, placed on a sealed ball mill frame, and dried by rotating at a rotation speed of 60 min -1 for 1 hr while applying heat at 40 ° C. Then, it baked in the belt furnace for each composition above the glass transition temperature. The keeping time of the firing temperature was fixed at 1 hr. A silver (Ag) external electrode was formed on the sintered chip on which the glass insulating film was formed, and Ni / Sn plating was applied to the surface.

この様にして得られた製品につき、それぞれ評価を行った。この結果、以下の事が確認出来た。ガラスにZnOが入り結晶化したガラスは、総じて絶縁性に優れた改善効果が見られた。これは、結晶化している事で、線膨張係数が焼結体チップとマッチングする事が考えられる。また、ガラスにBi2O3が入る事で、焼結体チップへの濡れ性が向上し均質な膜が形成し易い。また、微量でもSb2O3が入っている事で、焼結体チップ表面に形成されるZn2Sb7O12スピネル相との結合性が増し、より安定な絶縁膜が得られる事が確認出来た。 Each product thus obtained was evaluated. As a result, the following could be confirmed. Glass with ZnO crystallized into glass showed an improvement effect with excellent insulating properties as a whole. This can be considered that the linear expansion coefficient matches the sintered body chip due to crystallization. Further, Bi 2 O 3 enters the glass, so that the wettability to the sintered body chip is improved and a homogeneous film can be easily formed. In addition, it is confirmed that the presence of Sb 2 O 3 in a small amount increases the bondability with the Zn 2 Sb 7 O 12 spinel phase formed on the surface of the sintered chip, resulting in a more stable insulating film. done.

以上の結果から、ホウケイ酸ビスマス(B2O-SiO2-Bi2O3-SiO2-Sb2O3)系ガラスを用いる事で、耐湿性に関わる特性を大幅に改善できることが判明した。このガラス組成は、次の範囲で許容される。
主成分として、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%の組成比で構成される。ここに、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下含有しても良い。これらの組成を有する結晶質のホウケイ酸ビスマス系ガラスである。
These results, borosilicate bismuth (B 2 O-SiO 2 -Bi 2 O 3 -SiO 2 -Sb 2 O 3) By using a glass, it has been found that can significantly improve the properties relating to moisture resistance. This glass composition is allowed in the following range.
As main components, zinc oxide (ZnO) 1-2 wt%, bismuth oxide (Bi 2 O 3 ) 50-70 wt%, silicon oxide (SiO 2 ) 10-20 wt%, boron oxide (B 2 O 3 ) The composition ratio is 8 to 13 wt% and antimony oxide (Sb 2 O 3 ) is 0.1 to 1 wt%. Here, calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O) Two or more kinds of lithium oxide (Li 2 O) and potassium oxide (K 2 O) may be contained in an amount of 5 wt% or less. It is a crystalline bismuth borosilicate glass having these compositions.

次に、ガラスの焼き付け温度について検討する。上記検討にて、ガラスの組成による優位性を確認する事が出来たが、安定したガラス絶縁膜は、組成のみで決まるものではなく焼き付け温度によって決まる結晶相の影響が大きい。そこで、以下にガラスの焼成温度とガラス絶縁膜の仕上がり品質との比較検討を行った。焼成温度を検討するにあたり、熱分析装置≪(株)リガク themo plus 2≫TG-DTAを用い、ガラスの熱挙動の把握を行い、結晶相の有無を判断した。   Next, the baking temperature of the glass will be examined. In the above examination, the superiority of the glass composition could be confirmed. However, a stable glass insulating film is not only determined by the composition but greatly influenced by the crystal phase determined by the baking temperature. Therefore, a comparative study was made below between the firing temperature of the glass and the finished quality of the glass insulating film. In examining the firing temperature, the thermal behavior of the glass was grasped using a thermal analyzer << Rigaku themo plus 2 >> TG-DTA, and the presence or absence of a crystalline phase was judged.

ホウケイ酸ビスマス系ガラスについて、ガラスの焼成温度を変化させ、結晶相、耐メッキ性、耐絶縁性、電気的特性について検討した。この結果を表2に示す。

Figure 2008098300
Regarding bismuth borosilicate glass, the firing temperature of the glass was changed, and the crystal phase, plating resistance, insulation resistance, and electrical characteristics were examined. The results are shown in Table 2.
Figure 2008098300

この結果、同じ組成であっても、非晶質のガラス絶縁膜はメッキ時のメッキ浴による浸食によりその絶縁性が劣化する。これに対して結晶質のガラスでは、耐メッキ性、耐絶縁性、電気的特性のいずれにおいても、良好であることが判明した。このことから、結晶化する事が、良好な特性を有するガラス絶縁膜形成の必須条件である。また、結晶質であっても、バリスタのアニール現象を起こす800℃以上の温度では、ガラス絶縁膜とは関係なく焼結体チップの特性が劣化する可能性が確認出来た。なお、実際の焼成は、各温度±20℃を管理温度としている。つまり、例えば700℃の場合、実際の焼成工程では680〜720℃の間で焼成されている。また焼成時間は1時間である。以上の結果から、耐湿性の優れたガラス絶縁膜を形成する為には、結晶化する事が最も重要であり、好ましい焼き付け温度範囲としては660〜740℃である。   As a result, even if the composition is the same, the insulating property of the amorphous glass insulating film deteriorates due to erosion by the plating bath during plating. On the other hand, it has been found that crystalline glass is good in all of the plating resistance, insulation resistance, and electrical characteristics. For this reason, crystallization is an essential condition for forming a glass insulating film having good characteristics. Moreover, even if it was crystalline, it was confirmed that the characteristics of the sintered body chip could deteriorate regardless of the glass insulating film at a temperature of 800 ° C. or higher which causes the varistor annealing phenomenon. In the actual firing, each temperature ± 20 ° C. is set as a control temperature. That is, for example, in the case of 700 ° C., it is fired between 680 and 720 ° C. in the actual firing step. The firing time is 1 hour. From the above results, in order to form a glass insulating film having excellent moisture resistance, crystallization is the most important, and a preferable baking temperature range is 660 to 740 ° C.

次に、保護膜(ガラス絶縁膜)の形成方法の検討結果について説明する。最適なガラス絶縁膜を形成するためには量産時でも安定した絶縁性と均一な絶縁膜を形成するプロセスが無ければならない。そこで、ガラス絶縁膜形成方法につき、印刷法、蒸着法、浸漬法について検討した。印刷法は、絶縁性が高い、端子導通を阻害しない、等の利点があるが、個品毎の処理が必要であるため生産性が低いというも問題がある。蒸着法も絶縁性はそこそこ良好で、端子導通を阻害しない等の利点があるが、同様に個品毎の処理であるため生産性が低いというも問題がある。これに対して浸漬法は、バッチ処理(一括処理)が可能であるため良好な生産性が得られるが、絶縁性が低い、膜厚を厚くすると端子導通を阻害する等の問題点がある。   Next, the examination result of the formation method of a protective film (glass insulating film) is demonstrated. In order to form an optimum glass insulating film, there must be a process for forming a stable insulating property and a uniform insulating film even during mass production. Then, the printing method, the vapor deposition method, and the immersion method were examined about the glass insulating film formation method. The printing method has advantages such as high insulation properties and does not hinder terminal conduction, but has a problem that productivity is low because processing for each individual product is necessary. The vapor deposition method also has advantages such as good insulation and does not hinder terminal conduction, but there is also a problem that productivity is low because it is a process for each individual product. On the other hand, the dipping method can achieve good productivity because batch processing (batch processing) is possible, but there are problems such as low insulation and inhibiting terminal conduction when the film thickness is increased.

まず、ガラス溶液におけるガラス固形分の最適な比率について検討した。サンプル数nは100に設定した。サンプルのガラス絶縁膜は、上記ホウケイ酸ビスマス(B2O-SiO2-Bi2O3-SiO2-Sb2O3)系ガラス粉末に、分散剤1wt%、溶媒としてイオン交換水を全体として100wt%になる様に加え、2.0mm×1.2mm×1.0mmサイズの焼結体チップを多数浸漬し、その表面にガラス溶液の被膜を形成した。その後、sus製で♯200メッシュで構成される円柱形容器に入れ、密閉されたボールミル架台に乗せ40℃、65min-1の速度で回転乾燥させた。得られたガラス材料が付着した焼結体チップを、700℃で1hr焼成し、焼結体チップ表面にガラス絶縁膜を形成し、その後銀(Ag)外部電極を形成した後、Ni/Snメッキを施し評価を行った。表3にガラス固形分のガラス溶液全体に対する比率(%)の検討結果を示す。 First, the optimal ratio of the glass solid content in the glass solution was examined. The sample number n was set to 100. The glass insulating film of the sample is composed of the above bismuth borosilicate (B 2 O-SiO 2 -Bi 2 O 3 -SiO 2 -Sb 2 O 3 ) glass powder, 1 wt% dispersant, and ion-exchanged water as a solvent as a whole. In addition to being 100 wt%, a large number of 2.0 mm × 1.2 mm × 1.0 mm size sintered body chips were immersed to form a glass solution coating on the surface. After that, it was placed in a cylindrical container made of sus and made of # 200 mesh, placed on a sealed ball mill frame, and spin-dried at 40 ° C. and 65 min −1 . The sintered chip with the glass material attached was baked at 700 ° C for 1 hr to form a glass insulating film on the surface of the sintered chip, and then a silver (Ag) external electrode was formed, followed by Ni / Sn plating And evaluated. Table 3 shows the examination result of the ratio (%) of the glass solid content to the whole glass solution.

Figure 2008098300
Figure 2008098300

ここで、「絶縁不良率」は、上記耐湿負荷寿命試験による不良率を示す。「導通不良率」は、内部電極と外部電極の導通不良率を示す。「アベック不良率」は、ガラス絶縁膜を焼結体チップに焼き付ける時に発生する焼結体チップ同士の融着という不良の発生率である。「絶縁膜厚み」は、得られた絶縁膜の厚みの測定結果である。   Here, the “insulation failure rate” indicates the failure rate by the moisture resistance load life test. “Conductivity failure rate” indicates a conduction failure rate between the internal electrode and the external electrode. The “Abek defect rate” is an occurrence rate of defects such as fusion of sintered chips generated when a glass insulating film is baked onto a sintered chip. “Insulating film thickness” is a measurement result of the thickness of the obtained insulating film.

この試験結果から、ガラス溶液に対するガラス固形分(ガラス粉末)の重量比は5〜15wt%が全ての不良を発生しない最適な固形分比率である。ガラス絶縁膜は厚い方が絶縁性に優れるものの、厚くしすぎると導通不良率が上がり(例えば、絶縁膜厚み16.1μmの例)、更に、10μmを越えると焼付け時にアベック不良と言う焼結体チップ同士の融着による不良が発生する。また、絶縁不良率を考慮すると、絶縁膜厚みは2.0μm以上であることが望ましい。なお、絶縁膜におけるガラスは、焼結体チップの表面を隙間無く完全に被覆しているのではなく、焼結体チップの表面に散在したような状態で存在している。このため、外部電極を形成する前に焼結体チップの表面に絶縁膜を形成しても、内部電極と外部電極との導通が確保されるのである。   From this test result, the weight ratio of the glass solid content (glass powder) to the glass solution is an optimal solid content ratio in which 5 to 15 wt% does not cause any defects. The thicker the glass insulation film, the better the insulation. However, if the glass insulation film is too thick, the continuity failure rate will increase (for example, the insulation film thickness is 16.1μm). Defects occur due to fusion between the two. In consideration of the insulation failure rate, the insulating film thickness is desirably 2.0 μm or more. Note that the glass in the insulating film does not completely cover the surface of the sintered body chip without a gap, but exists in a state of being scattered on the surface of the sintered body chip. For this reason, even if an insulating film is formed on the surface of the sintered body chip before forming the external electrode, conduction between the internal electrode and the external electrode is ensured.

次に、ガラスの絶縁膜形成プロセスのキーとなる乾燥条件につき検討を行った。検討結果を表4に示す。乾燥温度と乾燥時間につき絶縁膜形成不良率を、耐湿負荷寿命試験による不良率で評価した。評価サンプル数nは100に設定した。   Next, the drying conditions that are the key to the glass insulating film formation process were examined. The examination results are shown in Table 4. The defective rate of insulating film formation was evaluated by the defective rate by the moisture resistance load life test with respect to the drying temperature and drying time. The number n of evaluation samples was set to 100.

Figure 2008098300
Figure 2008098300

この試験結果から、乾燥条件として、乾燥温度は30〜50℃、乾燥時間は50〜70minが最適である。乾燥温度30℃以下では、表に×印で示したように乾燥できず、耐湿負荷寿命試験で特性を評価出来なかった。また、乾燥時間80min以上では、乾燥中に必ず焼結体チップの欠けが確認され、×印で表示した。従って、以上の好ましいプロセス条件により、酸化亜鉛積層チップバリスタの焼結体チップ表面に有効な絶縁保護膜が形成され、良好な生産性を維持しつつ、耐湿性向上を図る事が出来る。   From these test results, the optimum drying conditions are a drying temperature of 30 to 50 ° C. and a drying time of 50 to 70 minutes. When the drying temperature was 30 ° C. or lower, it was not possible to dry as shown by x in the table, and the characteristics could not be evaluated by the moisture resistance load life test. Further, when the drying time was 80 min or more, chipping of the sintered body chip was always confirmed during the drying, and indicated by x. Therefore, an effective insulating protective film is formed on the surface of the sintered chip of the zinc oxide multilayer chip varistor under the above preferable process conditions, and the moisture resistance can be improved while maintaining good productivity.

これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことはいうまでもない。   Although one embodiment of the present invention has been described so far, it is needless to say that the present invention is not limited to the above-described embodiment, and may be implemented in various forms within the scope of the technical idea.

本発明の一実施形態の酸化亜鉛積層チップバリスタの断面図である。It is sectional drawing of the zinc oxide laminated chip varistor of one Embodiment of this invention. 本発明の一実施形態の酸化亜鉛積層チップバリスタの製造方法のフロー図である。It is a flowchart of the manufacturing method of the zinc oxide multilayer chip varistor of one Embodiment of this invention.

符号の説明Explanation of symbols

10 酸化亜鉛積層チップバリスタ
11 焼結体チップ
12a,12b,12c,12d,12e 内部電極
13 ガラス絶縁膜(保護膜)
14a,14b 外部電極
10 Zinc Oxide Chip Chip Varistor 11 Sintered Chips 12a, 12b, 12c, 12d, 12e Internal Electrode 13 Glass Insulating Film (Protective Film)
14a, 14b External electrode

Claims (10)

内部電極を複数層積層した、酸化亜鉛(ZnO)を主成分とする焼結体チップの表面に、
ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラスの保護膜を備え、且つ、前記保護膜は結晶化され、
前記焼結体チップの両端部に前記内部電極と導通する外部電極を備えていることを特徴とする酸化亜鉛系積層チップバリスタ。
On the surface of a sintered body chip composed mainly of zinc oxide (ZnO) with multiple layers of internal electrodes,
Bismuth borosilicate (ZnO-Bi 2 O 3 -SiO 2 -B 2 O 3 -Sb 2 O 3 ) glass protective film, and the protective film is crystallized,
A zinc oxide-based multilayer chip varistor comprising external electrodes that are electrically connected to the internal electrodes at both ends of the sintered body chip.
前記保護膜は、10μm以下の厚みであることを特徴とする請求項1記載の酸化亜鉛系積層チップバリスタ。   2. The zinc oxide based multilayer chip varistor according to claim 1, wherein the protective film has a thickness of 10 [mu] m or less. 前記保護膜は、酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%の組成比で構成され、結晶質である事を特徴とする請求項1記載の酸化亜鉛系積層チップバリスタ。 The protective layer, 1 to 2 wt% of zinc oxide (ZnO), 50~70wt% bismuth oxide (Bi 2 O 3), silicon oxide and (SiO 2) 10~20wt%, boron oxide (B 2 O 3) The zinc oxide-based multilayer chip varistor according to claim 1, wherein the composition is composed of 8 to 13 wt% and antimony oxide (Sb 2 O 3 ) in a composition ratio of 0.1 to 1 wt% and is crystalline. 前記保護膜は、酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下さらに含有する事を特徴とする請求項3記載の酸化亜鉛系積層チップバリスタ。 The protective film includes calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O), lithium oxide (Li 2 O), zinc oxide based multilayer chip varistor according to claim 3, characterized in that it further contains less 5 wt% of two or more of potassium oxide (K 2 O). 酸化亜鉛(ZnO)を1〜2wt%、酸化ビスマス(Bi2O3)を50〜70wt%、酸化ケイ素(SiO2)を10〜20wt%、酸化ホウ素(B2O3)を8〜13wt%、酸化アンチモン(Sb2O3)を0.1〜1wt%の組成比で構成され、結晶質である事を特徴とするホウケイ酸ビスマス系ガラス組成物。 Zinc oxide (ZnO) and 1 to 2 wt%, 50 to 70 wt% bismuth oxide (Bi 2 O 3), 10~20wt % of silicon oxide (SiO 2), boron oxide and (B 2 O 3) 8~13wt% A bismuth borosilicate glass composition comprising antimony oxide (Sb 2 O 3 ) at a composition ratio of 0.1 to 1 wt% and being crystalline. 酸化カルシウム(CaO)、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)、酸化ジルコニウム(ZrO2)、酸化バリウム(BaO)、酸化ストロンチウム(SrO)、酸化ナトリウム(Na2O)、酸化リチウム(Li2O)、酸化カリウム(K2O)から2種類以上を5wt%以下含有する事を特徴とする請求項5記載のホウケイ酸ビスマス系ガラス組成物。 Calcium oxide (CaO), magnesium oxide (MgO), aluminum oxide (Al 2 O 3 ), zirconium oxide (ZrO 2 ), barium oxide (BaO), strontium oxide (SrO), sodium oxide (Na 2 O), lithium oxide The bismuth borosilicate glass composition according to claim 5, which contains 2 or more types of (Li 2 O) and potassium oxide (K 2 O) in an amount of 5 wt% or less. 酸化亜鉛(ZnO)を主成分としたグリーンシートを形成し、
該グリーンシートに内部電極導電材ペーストパターンを形成し、該グリーンシートを積層し、切断してグリーンチップを形成後、焼成して焼結体チップを形成し、
ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス溶液に前記焼結体チップを浸漬し、前記溶液の被膜を前記焼結体チップの表面に形成し、乾燥後焼成することで、結晶質のホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス絶縁膜を前記焼結体チップの表面に形成し、
前記焼結体チップの両端部に外部電極を形成することを特徴とする酸化亜鉛系積層チップバリスタの製造方法。
Form a green sheet mainly composed of zinc oxide (ZnO),
An internal electrode conductive material paste pattern is formed on the green sheet, the green sheets are laminated, cut to form a green chip, and then fired to form a sintered body chip.
The sintered body chip is immersed in a bismuth borosilicate (ZnO-Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3 ) glass solution, and a film of the solution is applied to the surface of the sintered body chip. By forming, drying and firing, a crystalline bismuth borosilicate (ZnO-Bi 2 O 3 —SiO 2 —B 2 O 3 —Sb 2 O 3 ) glass insulating film is formed on the surface of the sintered body chip. Forming,
A method of manufacturing a zinc oxide-based multilayer chip varistor, wherein external electrodes are formed at both ends of the sintered body chip.
前記ガラス溶液は、ホウケイ酸ビスマス(ZnO-Bi2O3-SiO2-B2O3-Sb2O3)系ガラス粉末5〜15wt%と、グリコール系分散剤1wt%と、イオン交換水84〜94wt%とからなることを特徴とする請求項7記載の酸化亜鉛系積層チップバリスタの製造方法。 The glass solution is bismuth borosilicate (ZnO-Bi 2 O 3 -SiO 2 -B 2 O 3 -Sb 2 O 3 ) glass powder 5 to 15 wt%, glycol dispersant 1 wt%, ion-exchanged water 84 The method for producing a zinc oxide-based multilayer chip varistor according to claim 7, comprising: ˜94 wt%. 前記ガラス絶縁膜の焼成は、660℃から740℃の間の温度で行うことを特徴とする請求項7記載の酸化亜鉛系積層チップバリスタの製造方法。   The method for manufacturing a zinc oxide-based multilayer chip varistor according to claim 7, wherein the baking of the glass insulating film is performed at a temperature between 660 ° C and 740 ° C. 前記乾燥は、30℃から50℃の間の温度で、50分から70分の間の時間で行うことを特徴とする請求項7記載の酸化亜鉛系積層チップバリスタの製造方法。   The method for producing a zinc oxide-based multilayer chip varistor according to claim 7, wherein the drying is performed at a temperature between 30 ° C and 50 ° C for a time between 50 minutes and 70 minutes.
JP2006276839A 2006-10-10 2006-10-10 Manufacturing method of zinc oxide based multilayer chip varistor Active JP4971741B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006276839A JP4971741B2 (en) 2006-10-10 2006-10-10 Manufacturing method of zinc oxide based multilayer chip varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276839A JP4971741B2 (en) 2006-10-10 2006-10-10 Manufacturing method of zinc oxide based multilayer chip varistor

Publications (2)

Publication Number Publication Date
JP2008098300A true JP2008098300A (en) 2008-04-24
JP4971741B2 JP4971741B2 (en) 2012-07-11

Family

ID=39380851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276839A Active JP4971741B2 (en) 2006-10-10 2006-10-10 Manufacturing method of zinc oxide based multilayer chip varistor

Country Status (1)

Country Link
JP (1) JP4971741B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290677A (en) * 2008-05-30 2009-12-10 Murata Mfg Co Ltd Noise filter
JP2011124403A (en) * 2009-12-11 2011-06-23 Koa Corp Method of manufacturing electronic components
JP2012169334A (en) * 2011-02-10 2012-09-06 Koa Corp Chip component and method of manufacturing the same
JP2016526794A (en) * 2013-06-28 2016-09-05 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayer varistor device manufacturing method and multilayer varistor device
CN108558389A (en) * 2018-05-04 2018-09-21 南阳中祥电力电子有限公司 A kind of Novel piezoresistor piece resistive formation slurry and preparation method thereof
CN115101232A (en) * 2022-05-17 2022-09-23 华南理工大学 Insulating material for ZnO piezoresistor and insulating treatment method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648767A (en) * 1992-07-06 1994-02-22 Okaya Electric Ind Co Ltd Varistor, surge absorbing element, formation of protective film and bismuth borosilicate-based glass composition
JPH0696907A (en) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd Manufacture of chip varistor
JPH09162016A (en) * 1995-12-12 1997-06-20 Matsushita Electric Ind Co Ltd Zinc oxide varistor, manufacture thereof and crystalline glass composition for coating use which is used for that
JP2001044008A (en) * 1999-08-02 2001-02-16 Mitsubishi Electric Corp Zinc oxide nonlinear resistor and manufacture method therefor
JP2002308645A (en) * 2001-04-05 2002-10-23 Asahi Glass Co Ltd Lead-free glass, glass-ceramics composition and glass paste

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648767A (en) * 1992-07-06 1994-02-22 Okaya Electric Ind Co Ltd Varistor, surge absorbing element, formation of protective film and bismuth borosilicate-based glass composition
JPH0696907A (en) * 1992-09-11 1994-04-08 Murata Mfg Co Ltd Manufacture of chip varistor
JPH09162016A (en) * 1995-12-12 1997-06-20 Matsushita Electric Ind Co Ltd Zinc oxide varistor, manufacture thereof and crystalline glass composition for coating use which is used for that
JP2001044008A (en) * 1999-08-02 2001-02-16 Mitsubishi Electric Corp Zinc oxide nonlinear resistor and manufacture method therefor
JP2002308645A (en) * 2001-04-05 2002-10-23 Asahi Glass Co Ltd Lead-free glass, glass-ceramics composition and glass paste

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290677A (en) * 2008-05-30 2009-12-10 Murata Mfg Co Ltd Noise filter
JP2011124403A (en) * 2009-12-11 2011-06-23 Koa Corp Method of manufacturing electronic components
JP2012169334A (en) * 2011-02-10 2012-09-06 Koa Corp Chip component and method of manufacturing the same
JP2016526794A (en) * 2013-06-28 2016-09-05 エプコス アクチエンゲゼルシャフトEpcos Ag Multilayer varistor device manufacturing method and multilayer varistor device
CN108558389A (en) * 2018-05-04 2018-09-21 南阳中祥电力电子有限公司 A kind of Novel piezoresistor piece resistive formation slurry and preparation method thereof
CN115101232A (en) * 2022-05-17 2022-09-23 华南理工大学 Insulating material for ZnO piezoresistor and insulating treatment method

Also Published As

Publication number Publication date
JP4971741B2 (en) 2012-07-11

Similar Documents

Publication Publication Date Title
US7541910B2 (en) Multilayer zinc oxide varistor
TWI537992B (en) Ceramic electronic parts and manufacturing method thereof
JP4971741B2 (en) Manufacturing method of zinc oxide based multilayer chip varistor
KR20060046265A (en) Multilayer chip varistor
US6791163B2 (en) Chip electronic component
CN101447266B (en) Zinc oxide multilayer chip piezoresistor and manufacturing method thereof
JP5301852B2 (en) Multilayer chip varistor
JP4492579B2 (en) Varistor body and varistor
JP2007099532A (en) Ceramic composition for varistor and laminated varistor
US11136257B2 (en) Thick-film resistive element paste and use of thick-film resistive element paste in resistor
JP2005353845A (en) Laminated chip varistor
JP4683068B2 (en) Multilayer chip varistor
JP2005236274A (en) Resistive paste, resistor and electronic components
JP4262141B2 (en) Multilayer chip varistor and manufacturing method thereof
KR101889678B1 (en) Zinc oxide varistor
JP2005244115A (en) Resistor paste, resistor and electronic part
JP4492578B2 (en) Varistor body and varistor
JPH0142612B2 (en)
US20230167011A1 (en) Thick film resistor paste, thick film resistor, and electronic component
JP3598698B2 (en) Manufacturing method of chip type varistor
JP2008244119A (en) Electronic parts and manufacturing method therefor
JP2023111631A (en) multilayer varistor
JP2023094418A (en) multilayer varistor
KR20230004487A (en) Thick Film Resistor Pastes, Thick Film Resistors, and Electronic Components
CN114521274A (en) Multilayer varistor and method for producing a multilayer varistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4971741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250