JP2008098199A - Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板 - Google Patents

Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板 Download PDF

Info

Publication number
JP2008098199A
JP2008098199A JP2006274407A JP2006274407A JP2008098199A JP 2008098199 A JP2008098199 A JP 2008098199A JP 2006274407 A JP2006274407 A JP 2006274407A JP 2006274407 A JP2006274407 A JP 2006274407A JP 2008098199 A JP2008098199 A JP 2008098199A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor substrate
polishing
group iii
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006274407A
Other languages
English (en)
Inventor
Osamu Etatsu
修 江龍
Masaki Ariga
正樹 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya Institute of Technology NUC
Koike Co Ltd
Original Assignee
Nagoya Institute of Technology NUC
Koike Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya Institute of Technology NUC, Koike Co Ltd filed Critical Nagoya Institute of Technology NUC
Priority to JP2006274407A priority Critical patent/JP2008098199A/ja
Publication of JP2008098199A publication Critical patent/JP2008098199A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−V族窒化物半導体基板を得ることができるIII−V族窒化物半導体基板の研磨方法及びそれにより得られたIII−V族窒化物半導体基板を提供すること。
【解決手段】スラリーを用いてIII−V族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含む。
【選択図】図1

Description

本発明は、発光ダイオードやレーザダイオードなどのデバイスに利用されるIII−V族窒化物半導体基板の研磨方法及びそれにより得られたIII−V族窒化物半導体基板に関する。
近年、青色発光ダイオードや青紫色半導体レーザなどの可視発光デバイスに利用されるIII−V族窒化物半導体基板、例えばGaN系基板、特に、大口径のGaN系基板(ウエハ)を精密仕上げするまでの研磨方法としては、次のような方法が提案されている(特許文献1参照)。この方法は、相対的に大きな粒子を含む砥粒を用いて研磨速度12μm/時前後で高速研磨を行い、その後、順次小さな粒径(0.1μm〜0.5μm)の多結晶ダイヤモンド砥粒を用いて研磨速度1μm/時まで徐々に遅くしながら研磨を行う。また、この方法においては、基板に残った表面ダメージ層(スクラッチや加工変質層)を除去するために、RIE(反応性イオンエッチング)を用いて比較的低いエッチングレート(300nm/分以下)で基板の表面をエッチングして表面ダメージ層を除去する。
特開2001−322899号公報
しかしながら、上記方法において、GaN系基板を研磨処理しただけでは、表面ダメージ層が残ってしまい、デバイスに使用するために十分な性能、例えばエピタキシャル成長が可能な表面状態を示すことができない。このため、研磨処理後に表面ダメージ層の除去を行っているが、このような表面ダメージ層の除去を別工程で行うと製造工程が煩雑となる。
本発明はかかる点に鑑みてなされたものであり、研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−V族窒化物半導体基板を得ることができるIII−V族窒化物半導体基板の研磨方法及びそれにより得られたIII−V族窒化物半導体基板を提供することを目的とする。
本発明のIII−V族窒化物半導体基板の研磨方法は、スラリーを用いてIII−V族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とする。
この方法によれば、スラリーが、III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むので、正に荷電した粒子が負に荷電した窒素と結合して、その結果、元の結晶のイオン性結合を切断する。そして、CMPにおける機械的作用により表面ダメージ層を除去する。その結果、研磨において、機械的作用よりも化学的作用の方が優位になるため、新たに加工ダメージを入れることなく加工することができ、III−V族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。
本発明のIII−V族窒化物半導体基板の研磨方法においては、前記III−V族窒化物半導体基板がGaN基板であることが好ましい。
本発明のIII−V族窒化物半導体基板の研磨方法においては、前記スラリーは、ZrO2、SiO2、Al23、TiO2、SnO2及びCeO2からなる群より選ばれた少なくとも一つを含むことが好ましい。
本発明のIII−V族窒化物半導体基板の研磨方法においては、前記スラリーがアルカリ性又は中性であることが好ましい。この場合において、前記スラリーのpHが7〜12であることが好ましい。
本発明のIII−V族窒化物半導体基板の研磨方法においては、前記スラリーは、比抵抗10MΩ・cm以上の超純水を分散媒として含むことが好ましい。
本発明のIII−V族窒化物半導体基板の研磨方法においては、前記III−V族窒化物半導体基板は、表面ダメージ層の厚さが約0.5μm以下になるまで硬質砥粒を用いて研磨処理されていることが好ましい。
本発明のIII−V族窒化物半導体基板は、III−V族窒化物半導体基板に上記研磨方法を施すことにより得られたことを特徴とする。
本発明は、スラリーを用いてIII−V族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−V族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むので、研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−V族窒化物半導体基板を得ることができる。
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本発明のIII−V族窒化物半導体基板の研磨方法(CMP(Chemical Mechanical Polishing))は、スラリーを用いてIII−V族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−V族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とする。
ここで、III−V族窒化物半導体基板は、GaN基板、AlN基板、InN基板などのバルク結晶で構成された基板を含む。また、これらの基板の構成材料がとり得る結晶構造のすべての結晶構造を含む。また、III−V族窒化物半導体基板を構成する分子のイオン性結合とは、III族元素と窒素との間の結合を意味する。例えば、GaN結晶においては、III−V族窒化物半導体基板を構成する分子のイオン性結合はGa−N結合である。このGa−N結合は、図1(a)に示すような価電子密度分布を示す。図1(a)において、黒い部分は価電子の密度が高い部分である。したがって、GaN結晶におけるGaN分子は、N原子に価電子が大きく偏っており、相対的に強いイオン結合性を示す。同様に、他のIII−V族窒化物半導体においても、N原子に価電子が大きく偏っており、相対的に強いイオン結合性を示す。
本発明者らは、上記のようなIII−V族窒化物半導体のイオン結合性に着目し、このイオン性結合に高い化学ポテンシャルを持つ正の電荷を持つ粒子を反応させて結合を切断するようにIII−V族窒化物半導体基板を研磨することにより、表面ダメージ層のほとんどないIII−V族窒化物半導体基板を得ることができることを見出し本発明をするに至った。
すなわち、窒素に価電子が大きく偏ったIII−V族窒化物半導体基板に、図1(b)に示すような正にイオン化した化合物を反応させることにより、窒素と正に荷電した元素(図1(b)においてZr)が結合して、その結果、元の結晶のイオン性結合が切断される。従来の研磨方法においては、イオン性結合に対して価電子の偏りを考慮していないので、十分にイオン性結合を切断することができなかった。このため、研磨処理において、基板表面に表面ダメージ層が残ってしまった。本発明においては、CMPにおける化学的作用に着目し、イオン性結合の価電子の偏りを利用することにより、基板全面に表面ダメージ層を残さない研磨方法を実現した。
本発明の研磨方法においては、スラリーは、III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質(砥粒)を含む。このような化学ポテンシャルを有する物質を含むことにより、正に荷電した粒子が負に荷電した窒素と結合して、その結果、元の結晶のイオン性結合を切断する。そして、CMPにおける機械的作用により表面ダメージ層を除去する。その結果、III−V族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。
III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質としては、ZrO2、SiO2(コロイダルシリカ)、Al23、TiO2、SnO2、CeO2、これらの混合物などを挙げることができる。これらの物質を含むスラリーのpHは7〜12であることが好ましい。
スラリーに含まれる砥粒の粒径は、研磨性能、例えば基板表面の粗さなどを考慮すると、約0.1μm以下であることが好ましい。また、本発明に係る研磨は、新たに入るダメージをなくすことなどを考慮して、研磨布を用いた研磨であることが好ましい。
また、スラリーには、本発明の効果を損なわない量的範囲で、NaOH、KOH、過酸化水素水、次亜塩素酸ナトリウム、リン酸、アンモニア水などの研磨促進剤が含まれていても良い。スラリーにおける砥粒の割合については特に制限はない。また、研磨において、加える荷重については、加工効率などを考慮して、約500g/cm2〜約1000g/cm2であることが好ましい。研磨において、被研磨体を回転する回転数については、基板面精度などを考慮して、約10rpm〜約80rpmであることが好ましい。研磨において、研磨処理時の温度については、約10℃〜約40℃であることが好ましい。
本発明の研磨方法においては、III−V族窒化物半導体基板は、表面ダメージ層の厚さが約0.5μm以下になるまで硬質砥粒を用いて研磨処理されていることが好ましい。すなわち、III−V族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むスラリーを用いた研磨処理の前に、硬質砥粒を用いた研磨処理を施して、基板表面の表面ダメージ層(例えば、加工変質層)の厚さを約0.5μm以下にすることが好ましい。これにより、表面状態がさらに良好な基板を得ることができる。ここで、硬質砥粒としては、微粒子多結晶ダイヤモンド砥粒などを挙げることができる。
このような本発明に係る研磨においては、スラリーは、III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質(砥粒)を含むので、正に荷電した粒子と負に荷電した窒素が結合して、その結果、元の結晶のイオン性結合を切断する。そして、CMPにおける機械的作用により表面ダメージ層を除去する。その結果、III−V族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。このような表面ダメージ層を残さない表面状態は、例えば、AFM(原子間力顕微鏡)、XRD(X線回折装置)、CAICISS(同軸型直衝突イオン散乱分光法)などの評価方法により確認することができる。
図2は、本発明の実施の形態に係るIII−V族窒化物半導体基板の研磨方法を行う際に使用される装置の一例を示す図である。図2に示す装置において、参照番号1は研磨用定盤を示す。この研磨用定盤1は、図中の矢印A方向に回転可能であり、研磨処理において上記のような回転数で回転する。研磨用定盤1には、外周に枠部2が設けられており、枠部2内に研磨液(スラリー)4が注入される。枠部2により、研磨液4が流れ出ることなく研磨処理が行われるようになっている。なお、研磨においては、枠部2を設けずに、研磨液4を点滴式に研磨領域に適時、適量供給するようにしても良い。
研磨用定盤1の主面上には、研磨布3が貼り付けられている。研磨用定盤1の研磨領域には、ワーク貼り付け台5が配置されており、ワーク貼り付け台5の下面(研磨布3に対向する面)には、被研磨体6が貼り付けられている。このワーク貼り付け台5は、図中の矢印B方向に回転可能である。また、ワーク貼り付け台5は上から荷重体7により荷重がかけられており、所定の加工荷重が印加された状態で被研磨体6に研磨処理が施されるようになっている。
次に、本発明の効果を明確にするために行った実施例について説明する。
図2に示す装置を用いて、III−V族窒化物半導体基板(被研磨体6)として、(0001)Ga面、10mm角、厚さ0.4mmのGaNバルク基板に対して本発明に係る研磨を行った。なお、このGaNバルク基板については、前研磨処理として、微粒子多結晶ダイヤモンド砥粒を用いた研磨処理を施して、表面ダメージ層が約0.5μm以下にしておいたものを用いた。
本発明に係る研磨において、研磨布3として、2mm厚のKVパッド(ポバール興業社製)を用い、研磨液(スラリー)4としては、粒径200nmの酸化ジルコニア砥粒であるFZ2(フジミ社製)0.5gと、比抵抗18.2MΩ・cmの超純水50ccと、過酸化水素水100ccとを含む研磨液を用いた。また、研磨用定盤1の回転数を20rpmとし、加工荷重を1000g/cm2とし、加工時間を120分とした。
このような研磨(CMP)を行ったGaNバルク基板について、CAICISSにより表面を評価したところ、図3に示すように、研磨後において六方晶の結晶の特徴的な波形が得られ、原子レベルで整列しており、ほぼ完全結晶であることが確認された。また、このような表面状態(いわゆる鏡面状態)を有するGaNバルク基板を、表面ダメージ層の除去工程を経ることなく、MOCVD装置に投入し、GaNバルク基板上にGaNのエピタキシャル膜を形成したところ、デバイス作製に影響を及ぼさない特性を有するエピタキシャル膜が得られたことが確認された。
このような表面状態(いわゆる鏡面状態)は、スラリーに含まれる酸化ジルコニア砥粒がGaN分子のイオン性結合を切断するために十分な化学ポテンシャルを有しており、この正に荷電した粒子と負に荷電した窒素が結合して、その結果、元の結晶のイオン性結合を切断し、CMPにおける機械的作用により表面ダメージ層を除去するために実現されたものと考えられる。この表面ダメージ層のない表面状態は、表面ダメージ層を除去する別工程なしで本発明に係る研磨処理だけで実現される。このため、本発明に係る方法は、製造工程が煩雑となることがなく、基板製造における生産性に優れている。
本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態で説明した数値や材質については特に制限はない。また、上記実施の形態で説明したプロセスについてはこれに限定されず、本発明の目的の範囲を逸脱しない限りにおいて、工程間の適宜順序を変えて実施しても良く、工程間に他の公知の工程を設けても良い。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。
(a)はGaN結晶の価電子密度分布を示す図であり、(b)はZrO2の荷電状態を示す図である。 本発明の実施の形態に係るIII−V族窒化物半導体基板の研磨方法を行う際に使用される装置の一例を示す図である。 GaNバルク基板表面における結晶性を説明するための図である。
符号の説明
1 研磨用定盤
2 枠部
3 研磨布
4 研磨液
5 ワーク貼り付け台
6 被研磨体
7 荷重体

Claims (8)

  1. スラリーを用いてIII−V族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−V族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とするIII−V族窒化物半導体基板の研磨方法。
  2. 前記III−V族窒化物半導体基板がGaN基板であることを特徴とする請求項1記載のIII−V族窒化物半導体基板の研磨方法。
  3. 前記スラリーは、ZrO2、SiO2、Al23、TiO2、SnO2及びCeO2からなる群より選ばれた少なくとも一つを含むことを特徴とする請求項1又は請求項2記載のIII−V族窒化物半導体基板の研磨方法。
  4. 前記スラリーがアルカリ性又は中性であることを特徴とする請求項3記載のIII−V族窒化物半導体基板の研磨方法。
  5. 前記スラリーのpHが7〜12であることを特徴とする請求項4記載のIII−V族窒化物半導体基板の研磨方法。
  6. 前記スラリーは、比抵抗10MΩ・cm以上の超純水を分散媒として含むことを特徴とする請求項1から請求項5のいずれかに記載のIII−V族窒化物半導体基板の研磨方法。
  7. 前記III−V族窒化物半導体基板は、表面ダメージ層の厚さが約0.5μm以下になるまで硬質砥粒を用いて研磨処理されていることを特徴とする請求項1から請求項6のいずれかに記載のIII−V族窒化物半導体基板の研磨方法。
  8. III−V族窒化物半導体基板に請求項1から請求項7のいずれかに記載の研磨方法を施すことにより得られたことを特徴とするIII−V族窒化物半導体基板。
JP2006274407A 2006-10-05 2006-10-05 Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板 Pending JP2008098199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006274407A JP2008098199A (ja) 2006-10-05 2006-10-05 Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006274407A JP2008098199A (ja) 2006-10-05 2006-10-05 Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板

Publications (1)

Publication Number Publication Date
JP2008098199A true JP2008098199A (ja) 2008-04-24

Family

ID=39380777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006274407A Pending JP2008098199A (ja) 2006-10-05 2006-10-05 Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板

Country Status (1)

Country Link
JP (1) JP2008098199A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032829A1 (ja) * 2008-09-19 2010-03-25 三菱化学株式会社 半導体発光素子の製造方法および半導体発光素子
JP2010180111A (ja) * 2009-02-06 2010-08-19 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
JP2015065232A (ja) * 2013-09-24 2015-04-09 三井金属鉱業株式会社 研摩材スラリー及びそれを用いた基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032829A1 (ja) * 2008-09-19 2010-03-25 三菱化学株式会社 半導体発光素子の製造方法および半導体発光素子
JP2010180111A (ja) * 2009-02-06 2010-08-19 Mitsubishi Chemicals Corp 自立基板、およびその製造方法
JP2015065232A (ja) * 2013-09-24 2015-04-09 三井金属鉱業株式会社 研摩材スラリー及びそれを用いた基板の製造方法

Similar Documents

Publication Publication Date Title
JP3650750B2 (ja) シリコンウェハの表面ポリッシング法
US7452481B2 (en) Polishing slurry and method of reclaiming wafers
US8338302B2 (en) Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
US20060267024A1 (en) Semiconductor layer structure and process for producing a semiconductor layer structure
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
TWI567811B (zh) 拋光半導體晶圓兩面的方法
EP3666937B1 (en) High-flatness, low-damage and large-diameter monocrystalline silicon carbide substrate, and manufacturing method therefor
TWI540764B (zh) Method for manufacturing ceramic composite for optical conversion
JP5481284B2 (ja) 半導体ウェハの製造方法
JP2007103463A (ja) ポリシングスラリー、GaxIn1−xAsyP1−y結晶の表面処理方法およびGaxIn1−xAsyP1−y結晶基板
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP2008166329A (ja) 炭化珪素単結晶基板の研磨用水系研磨スラリー及び研磨法。
JP5267177B2 (ja) 炭化珪素単結晶基板の製造方法
TW201126588A (en) Method for producing a semiconductor wafer
TW201108317A (en) Method for producing an epitaxially coated semiconductor wafer
JP2007103457A (ja) ポリシングスラリー、iii族窒化物結晶の表面処理方法、iii族窒化物結晶基板、エピタキシャル層付iii族窒化物結晶基板、半導体デバイスおよびその製造方法
WO2009096530A1 (ja) ZnO系基板及びZnO系基板の処理方法並びにZnO系半導体素子
KR20120037373A (ko) 틸팅된 표면 피쳐를 형성하기 위한 화학적 기계적 제조방법
JP2008098199A (ja) Iii−v族窒化物半導体基板の研磨方法及びそれにより得られたiii−v族窒化物半導体基板
JP4752072B2 (ja) 研磨方法及び研磨装置
TW201101386A (en) Polishing pad and method for polishing a semiconductor wafer
JP2009117653A (ja) 半導体装置及びその製造方法
JPH11330024A (ja) 半導体基板の研磨終了時の研磨反応停止液及びこれを用いた研磨停止方法
Asghar et al. Influence of Polishing Parameters on Abrasive Free Chemical Mechanical Planarization (AFCMP) of Non-Polar (11-20) and Semi-Polar (11-22) GaN Surfaces
JP2008264952A (ja) 多結晶シリコン基板の平面研磨加工方法