JP2008098199A

JP2008098199A - Ｉｉｉ−ｖ族窒化物半導体基板の研磨方法及びそれにより得られたｉｉｉ−ｖ族窒化物半導体基板

Info

Publication number: JP2008098199A
Application number: JP2006274407A
Authority: JP
Inventors: Osamu Etatsu; 修江龍; Masaki Ariga; 正樹有賀
Original assignee: Nagoya Institute of Technology NUC; Koike Co Ltd
Current assignee: Nagoya Institute of Technology NUC; Koike Co Ltd
Priority date: 2006-10-05
Filing date: 2006-10-05
Publication date: 2008-04-24

Abstract

【課題】研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−Ｖ族窒化物半導体基板を得ることができるIII−Ｖ族窒化物半導体基板の研磨方法及びそれにより得られたIII−Ｖ族窒化物半導体基板を提供すること。
【解決手段】スラリーを用いてIII−Ｖ族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含む。
【選択図】図１

Description

本発明は、発光ダイオードやレーザダイオードなどのデバイスに利用されるIII−Ｖ族窒化物半導体基板の研磨方法及びそれにより得られたIII−Ｖ族窒化物半導体基板に関する。

近年、青色発光ダイオードや青紫色半導体レーザなどの可視発光デバイスに利用されるIII−Ｖ族窒化物半導体基板、例えばＧａＮ系基板、特に、大口径のＧａＮ系基板（ウエハ）を精密仕上げするまでの研磨方法としては、次のような方法が提案されている（特許文献１参照）。この方法は、相対的に大きな粒子を含む砥粒を用いて研磨速度１２μｍ／時前後で高速研磨を行い、その後、順次小さな粒径（０．１μｍ〜０．５μｍ）の多結晶ダイヤモンド砥粒を用いて研磨速度１μｍ／時まで徐々に遅くしながら研磨を行う。また、この方法においては、基板に残った表面ダメージ層（スクラッチや加工変質層）を除去するために、ＲＩＥ（反応性イオンエッチング）を用いて比較的低いエッチングレート（３００ｎｍ／分以下）で基板の表面をエッチングして表面ダメージ層を除去する。
特開２００１−３２２８９９号公報

しかしながら、上記方法において、ＧａＮ系基板を研磨処理しただけでは、表面ダメージ層が残ってしまい、デバイスに使用するために十分な性能、例えばエピタキシャル成長が可能な表面状態を示すことができない。このため、研磨処理後に表面ダメージ層の除去を行っているが、このような表面ダメージ層の除去を別工程で行うと製造工程が煩雑となる。

本発明はかかる点に鑑みてなされたものであり、研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−Ｖ族窒化物半導体基板を得ることができるIII−Ｖ族窒化物半導体基板の研磨方法及びそれにより得られたIII−Ｖ族窒化物半導体基板を提供することを目的とする。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法は、スラリーを用いてIII−Ｖ族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とする。

この方法によれば、スラリーが、III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むので、正に荷電した粒子が負に荷電した窒素と結合して、その結果、元の結晶のイオン性結合を切断する。そして、ＣＭＰにおける機械的作用により表面ダメージ層を除去する。その結果、研磨において、機械的作用よりも化学的作用の方が優位になるため、新たに加工ダメージを入れることなく加工することができ、III−Ｖ族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法においては、前記III−Ｖ族窒化物半導体基板がＧａＮ基板であることが好ましい。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法においては、前記スラリーは、ＺｒＯ₂、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｎＯ₂及びＣｅＯ₂からなる群より選ばれた少なくとも一つを含むことが好ましい。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法においては、前記スラリーがアルカリ性又は中性であることが好ましい。この場合において、前記スラリーのｐＨが７〜１２であることが好ましい。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法においては、前記スラリーは、比抵抗１０ＭΩ・ｃｍ以上の超純水を分散媒として含むことが好ましい。

本発明のIII−Ｖ族窒化物半導体基板の研磨方法においては、前記III−Ｖ族窒化物半導体基板は、表面ダメージ層の厚さが約０．５μｍ以下になるまで硬質砥粒を用いて研磨処理されていることが好ましい。

本発明のIII−Ｖ族窒化物半導体基板は、III−Ｖ族窒化物半導体基板に上記研磨方法を施すことにより得られたことを特徴とする。

本発明は、スラリーを用いてIII−Ｖ族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−Ｖ族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むので、研磨処理だけで、デバイスに使用するために十分な性能を示すことができるIII−Ｖ族窒化物半導体基板を得ることができる。

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
本発明のIII−Ｖ族窒化物半導体基板の研磨方法（ＣＭＰ（Chemical Mechanical Polishing））は、スラリーを用いてIII−Ｖ族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−Ｖ族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とする。

ここで、III−Ｖ族窒化物半導体基板は、ＧａＮ基板、ＡｌＮ基板、ＩｎＮ基板などのバルク結晶で構成された基板を含む。また、これらの基板の構成材料がとり得る結晶構造のすべての結晶構造を含む。また、III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合とは、III族元素と窒素との間の結合を意味する。例えば、ＧａＮ結晶においては、III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合はＧａ−Ｎ結合である。このＧａ−Ｎ結合は、図１（ａ）に示すような価電子密度分布を示す。図１（ａ）において、黒い部分は価電子の密度が高い部分である。したがって、ＧａＮ結晶におけるＧａＮ分子は、Ｎ原子に価電子が大きく偏っており、相対的に強いイオン結合性を示す。同様に、他のIII−Ｖ族窒化物半導体においても、Ｎ原子に価電子が大きく偏っており、相対的に強いイオン結合性を示す。

本発明者らは、上記のようなIII−Ｖ族窒化物半導体のイオン結合性に着目し、このイオン性結合に高い化学ポテンシャルを持つ正の電荷を持つ粒子を反応させて結合を切断するようにIII−Ｖ族窒化物半導体基板を研磨することにより、表面ダメージ層のほとんどないIII−Ｖ族窒化物半導体基板を得ることができることを見出し本発明をするに至った。

すなわち、窒素に価電子が大きく偏ったIII−Ｖ族窒化物半導体基板に、図１（ｂ）に示すような正にイオン化した化合物を反応させることにより、窒素と正に荷電した元素（図１（ｂ）においてＺｒ）が結合して、その結果、元の結晶のイオン性結合が切断される。従来の研磨方法においては、イオン性結合に対して価電子の偏りを考慮していないので、十分にイオン性結合を切断することができなかった。このため、研磨処理において、基板表面に表面ダメージ層が残ってしまった。本発明においては、ＣＭＰにおける化学的作用に着目し、イオン性結合の価電子の偏りを利用することにより、基板全面に表面ダメージ層を残さない研磨方法を実現した。

本発明の研磨方法においては、スラリーは、III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質（砥粒）を含む。このような化学ポテンシャルを有する物質を含むことにより、正に荷電した粒子が負に荷電した窒素と結合して、その結果、元の結晶のイオン性結合を切断する。そして、ＣＭＰにおける機械的作用により表面ダメージ層を除去する。その結果、III−Ｖ族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。

III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質としては、ＺｒＯ₂、ＳｉＯ₂（コロイダルシリカ）、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｎＯ₂、ＣｅＯ₂、これらの混合物などを挙げることができる。これらの物質を含むスラリーのｐＨは７〜１２であることが好ましい。

スラリーに含まれる砥粒の粒径は、研磨性能、例えば基板表面の粗さなどを考慮すると、約０．１μｍ以下であることが好ましい。また、本発明に係る研磨は、新たに入るダメージをなくすことなどを考慮して、研磨布を用いた研磨であることが好ましい。

また、スラリーには、本発明の効果を損なわない量的範囲で、ＮａＯＨ、ＫＯＨ、過酸化水素水、次亜塩素酸ナトリウム、リン酸、アンモニア水などの研磨促進剤が含まれていても良い。スラリーにおける砥粒の割合については特に制限はない。また、研磨において、加える荷重については、加工効率などを考慮して、約５００ｇ／ｃｍ²〜約１０００ｇ／ｃｍ²であることが好ましい。研磨において、被研磨体を回転する回転数については、基板面精度などを考慮して、約１０ｒｐｍ〜約８０ｒｐｍであることが好ましい。研磨において、研磨処理時の温度については、約１０℃〜約４０℃であることが好ましい。

本発明の研磨方法においては、III−Ｖ族窒化物半導体基板は、表面ダメージ層の厚さが約０．５μｍ以下になるまで硬質砥粒を用いて研磨処理されていることが好ましい。すなわち、III−Ｖ族窒化物半導体基板を構成する分子のイオン結合を切断するために十分な化学ポテンシャルを有する物質を含むスラリーを用いた研磨処理の前に、硬質砥粒を用いた研磨処理を施して、基板表面の表面ダメージ層（例えば、加工変質層）の厚さを約０．５μｍ以下にすることが好ましい。これにより、表面状態がさらに良好な基板を得ることができる。ここで、硬質砥粒としては、微粒子多結晶ダイヤモンド砥粒などを挙げることができる。

このような本発明に係る研磨においては、スラリーは、III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質（砥粒）を含むので、正に荷電した粒子と負に荷電した窒素が結合して、その結果、元の結晶のイオン性結合を切断する。そして、ＣＭＰにおける機械的作用により表面ダメージ層を除去する。その結果、III−Ｖ族窒化物半導体基板において、表面ダメージ層を残さない表面状態を得ることができる。このような表面ダメージ層を残さない表面状態は、例えば、ＡＦＭ（原子間力顕微鏡）、ＸＲＤ（Ｘ線回折装置）、ＣＡＩＣＩＳＳ（同軸型直衝突イオン散乱分光法）などの評価方法により確認することができる。

図２は、本発明の実施の形態に係るIII−Ｖ族窒化物半導体基板の研磨方法を行う際に使用される装置の一例を示す図である。図２に示す装置において、参照番号１は研磨用定盤を示す。この研磨用定盤１は、図中の矢印Ａ方向に回転可能であり、研磨処理において上記のような回転数で回転する。研磨用定盤１には、外周に枠部２が設けられており、枠部２内に研磨液（スラリー）４が注入される。枠部２により、研磨液４が流れ出ることなく研磨処理が行われるようになっている。なお、研磨においては、枠部２を設けずに、研磨液４を点滴式に研磨領域に適時、適量供給するようにしても良い。

研磨用定盤１の主面上には、研磨布３が貼り付けられている。研磨用定盤１の研磨領域には、ワーク貼り付け台５が配置されており、ワーク貼り付け台５の下面（研磨布３に対向する面）には、被研磨体６が貼り付けられている。このワーク貼り付け台５は、図中の矢印Ｂ方向に回転可能である。また、ワーク貼り付け台５は上から荷重体７により荷重がかけられており、所定の加工荷重が印加された状態で被研磨体６に研磨処理が施されるようになっている。

次に、本発明の効果を明確にするために行った実施例について説明する。
図２に示す装置を用いて、III−Ｖ族窒化物半導体基板（被研磨体６）として、（０００１）Ｇａ面、１０ｍｍ角、厚さ０．４ｍｍのＧａＮバルク基板に対して本発明に係る研磨を行った。なお、このＧａＮバルク基板については、前研磨処理として、微粒子多結晶ダイヤモンド砥粒を用いた研磨処理を施して、表面ダメージ層が約０．５μｍ以下にしておいたものを用いた。

本発明に係る研磨において、研磨布３として、２ｍｍ厚のＫＶパッド（ポバール興業社製）を用い、研磨液（スラリー）４としては、粒径２００ｎｍの酸化ジルコニア砥粒であるＦＺ２（フジミ社製）０．５ｇと、比抵抗１８．２ＭΩ・ｃｍの超純水５０ｃｃと、過酸化水素水１００ｃｃとを含む研磨液を用いた。また、研磨用定盤１の回転数を２０ｒｐｍとし、加工荷重を１０００ｇ／ｃｍ²とし、加工時間を１２０分とした。

このような研磨（ＣＭＰ）を行ったＧａＮバルク基板について、ＣＡＩＣＩＳＳにより表面を評価したところ、図３に示すように、研磨後において六方晶の結晶の特徴的な波形が得られ、原子レベルで整列しており、ほぼ完全結晶であることが確認された。また、このような表面状態（いわゆる鏡面状態）を有するＧａＮバルク基板を、表面ダメージ層の除去工程を経ることなく、ＭＯＣＶＤ装置に投入し、ＧａＮバルク基板上にＧａＮのエピタキシャル膜を形成したところ、デバイス作製に影響を及ぼさない特性を有するエピタキシャル膜が得られたことが確認された。

このような表面状態（いわゆる鏡面状態）は、スラリーに含まれる酸化ジルコニア砥粒がＧａＮ分子のイオン性結合を切断するために十分な化学ポテンシャルを有しており、この正に荷電した粒子と負に荷電した窒素が結合して、その結果、元の結晶のイオン性結合を切断し、ＣＭＰにおける機械的作用により表面ダメージ層を除去するために実現されたものと考えられる。この表面ダメージ層のない表面状態は、表面ダメージ層を除去する別工程なしで本発明に係る研磨処理だけで実現される。このため、本発明に係る方法は、製造工程が煩雑となることがなく、基板製造における生産性に優れている。

本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態で説明した数値や材質については特に制限はない。また、上記実施の形態で説明したプロセスについてはこれに限定されず、本発明の目的の範囲を逸脱しない限りにおいて、工程間の適宜順序を変えて実施しても良く、工程間に他の公知の工程を設けても良い。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更することが可能である。

（ａ）はＧａＮ結晶の価電子密度分布を示す図であり、（ｂ）はＺｒＯ₂の荷電状態を示す図である。本発明の実施の形態に係るIII−Ｖ族窒化物半導体基板の研磨方法を行う際に使用される装置の一例を示す図である。ＧａＮバルク基板表面における結晶性を説明するための図である。

符号の説明

１研磨用定盤
２枠部
３研磨布
４研磨液
５ワーク貼り付け台
６被研磨体
７荷重体

Claims

スラリーを用いてIII−Ｖ族窒化物半導体基板を研磨する研磨方法であって、前記スラリーは、前記III−Ｖ族窒化物半導体基板を構成する分子のイオン性結合を切断するために十分な化学ポテンシャルを有する物質を含むことを特徴とするIII−Ｖ族窒化物半導体基板の研磨方法。
前記III−Ｖ族窒化物半導体基板がＧａＮ基板であることを特徴とする請求項１記載のIII−Ｖ族窒化物半導体基板の研磨方法。
前記スラリーは、ＺｒＯ₂、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＴｉＯ₂、ＳｎＯ₂及びＣｅＯ₂からなる群より選ばれた少なくとも一つを含むことを特徴とする請求項１又は請求項２記載のIII−Ｖ族窒化物半導体基板の研磨方法。
前記スラリーがアルカリ性又は中性であることを特徴とする請求項３記載のIII−Ｖ族窒化物半導体基板の研磨方法。
前記スラリーのｐＨが７〜１２であることを特徴とする請求項４記載のIII−Ｖ族窒化物半導体基板の研磨方法。
前記スラリーは、比抵抗１０ＭΩ・ｃｍ以上の超純水を分散媒として含むことを特徴とする請求項１から請求項５のいずれかに記載のIII−Ｖ族窒化物半導体基板の研磨方法。
前記III−Ｖ族窒化物半導体基板は、表面ダメージ層の厚さが約０．５μｍ以下になるまで硬質砥粒を用いて研磨処理されていることを特徴とする請求項１から請求項６のいずれかに記載のIII−Ｖ族窒化物半導体基板の研磨方法。
III−Ｖ族窒化物半導体基板に請求項１から請求項７のいずれかに記載の研磨方法を施すことにより得られたことを特徴とするIII−Ｖ族窒化物半導体基板。