JP2008092477A - Photo-electric conversion device, its control method and imaging apparatus - Google Patents

Photo-electric conversion device, its control method and imaging apparatus Download PDF

Info

Publication number
JP2008092477A
JP2008092477A JP2006273416A JP2006273416A JP2008092477A JP 2008092477 A JP2008092477 A JP 2008092477A JP 2006273416 A JP2006273416 A JP 2006273416A JP 2006273416 A JP2006273416 A JP 2006273416A JP 2008092477 A JP2008092477 A JP 2008092477A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
charge
conversion element
conversion device
accumulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006273416A
Other languages
Japanese (ja)
Other versions
JP4840991B2 (en
JP2008092477A5 (en
Inventor
Takashi Kishi
隆史 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2006273416A priority Critical patent/JP4840991B2/en
Priority to US11/865,849 priority patent/US7821559B2/en
Publication of JP2008092477A publication Critical patent/JP2008092477A/en
Publication of JP2008092477A5 publication Critical patent/JP2008092477A5/ja
Application granted granted Critical
Publication of JP4840991B2 publication Critical patent/JP4840991B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To extendnd a dynamic range in a pixel structure where an accumulation unit for temporarily accumulating electric charges accumulated in a photo-electric conversion element is shared for a plurality of pixels. <P>SOLUTION: In the photo-electric conversion device 101, a control unit 14 performs control in first operation for discharging surplus electric charges to a floating diffusion FD in a case where the amount of accumulated charges in a first photo-diode PD 1 exceeds a saturation charge amount, and performs control in second operation for discharging the surplus electric charges to an electric charge discharging area in a case where the amount of accumulated charges in a second photo-diode PD 2 exceeds the saturation charge amount. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、光電変換装置及びその制御方法並びに撮像装置に関する。   The present invention relates to a photoelectric conversion device, a control method thereof, and an imaging device.

従来、撮像素子のダイナミックレンジを拡大する方法として、多くの提案がなされている。   Conventionally, many proposals have been made as methods for expanding the dynamic range of an image sensor.

特許文献1は、フォトダイオード(以下「PD」という。)に入射した光の対数に応じた信号を出力する技術を開示している。   Patent Document 1 discloses a technique for outputting a signal corresponding to the logarithm of light incident on a photodiode (hereinafter referred to as “PD”).

特許文献2は、PDとフローティングディフュージョン(以下「FD」という。)の両方で光電変換を行うことによって、ダイナミックレンジを拡大する技術を開示している。   Patent Document 2 discloses a technique for expanding the dynamic range by performing photoelectric conversion in both PD and floating diffusion (hereinafter referred to as “FD”).

特許文献3は、PDで発生した電荷をFDに複数回転送することによって、ダイナミックレンジを拡大する技術を開示している。   Patent Document 3 discloses a technique for expanding the dynamic range by transferring the charge generated in the PD to the FD a plurality of times.

撮像素子では、PDに蓄積された信号電荷が飽和信号量を超えると、ポテンシャル障壁の低いところに漏れ込むことがある。図12にその様子を示す。図12は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す。ポテンシャル分布の縦軸は絶縁膜下の半導体基板の表面電位を表す。下部に示すポテンシャル分布の横方向位置は、上部に示す断面構造の横方向位置に対応する。後述する図3、図5及び図13も、同様にして図示される。図12(a)に示すように、PDで発生した信号電荷は、PDの寄生容量に蓄積される。PDの寄生容量に蓄積された信号電荷が飽和信号量を超えると、図12(b)に示すように、転送スイッチTXのポテンシャル障壁を超えてFDに漏れ込む。   In the image sensor, when the signal charge accumulated in the PD exceeds the saturation signal amount, it may leak into a low potential barrier. This is shown in FIG. FIG. 12 shows the cross-sectional structure of each part in the upper part, and shows the potential distribution in the lower part. The vertical axis of the potential distribution represents the surface potential of the semiconductor substrate under the insulating film. The horizontal position of the potential distribution shown in the lower part corresponds to the horizontal position of the cross-sectional structure shown in the upper part. 3, 5 and 13 described later are also illustrated in the same manner. As shown in FIG. 12A, the signal charge generated in the PD is accumulated in the parasitic capacitance of the PD. When the signal charge accumulated in the parasitic capacitance of the PD exceeds the saturation signal amount, it leaks into the FD beyond the potential barrier of the transfer switch TX as shown in FIG.

特許文献4は、図12に示す現象を利用して、FDに漏れ込んだ信号電荷をPDで発生した信号電荷と足し合わせることによって、ダイナミックレンジを拡大する技術を開示している。   Patent Document 4 discloses a technique for expanding the dynamic range by adding the signal charge leaked into the FD and the signal charge generated by the PD using the phenomenon shown in FIG.

また、近年の撮像素子では、画素の縮小化のために、画素内に配置されたPDの信号を読み出す回路(信号読み出し回路)を複数のPDで共有して、画素ピッチを狭めることが試みられている。
特開平11−313257号公報 特開2000−59688号公報 特開2001−177775号公報 特開2003−87665号公報
In recent image pickup devices, in order to reduce the size of pixels, it has been attempted to reduce the pixel pitch by sharing a circuit (signal reading circuit) that reads a PD signal arranged in a pixel with a plurality of PDs. ing.
JP-A-11-313257 JP 2000-59688 A JP 2001-177775 A JP 2003-87665 A

しかしながら、信号読み出し回路を共有する画素構造では、PDで発生した余剰電荷をFDで捕捉してダイナミックレンジを拡大する方法を適用することが、極めて困難である。以下、図13及び図14を用いてその様子を説明する。   However, in a pixel structure sharing a signal readout circuit, it is extremely difficult to apply a method of capturing a surplus charge generated in a PD with an FD and expanding a dynamic range. Hereinafter, this state will be described with reference to FIGS. 13 and 14.

図13は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す図である。図14は、各部の蓄積電荷量と露光時間との関係を示す図である。図14において、横軸は時間、縦軸は電荷量を示す。図13(a)は図14の時刻t51における画素の状態、図13(b)は図14の時刻t52における画素の状態、図13(c)は図14の時刻t53における画素の状態、図13(d)は図14の時刻t54における画素の状態にそれぞれ対応する。また、図14(a)はPD1の蓄積電荷量と露光時間との関係、図14(b)はPD2の蓄積電荷量と露光時間との関係、図14(c)はFDの蓄積電荷量と露光時間との関係をそれぞれ示す。ここでは、信号読み出し回路を共有する2つのPDのうち、先に読み出すPDをPD1とし、後に読み出すPDをPD2とする。また、PD1がPD2よりも高感度の色フィルタを有する画素であるとする。   FIG. 13 shows the cross-sectional structure of each part in the upper part and shows the potential distribution in the lower part. FIG. 14 is a diagram showing the relationship between the accumulated charge amount of each part and the exposure time. In FIG. 14, the horizontal axis represents time, and the vertical axis represents the amount of charge. 13A shows the state of the pixel at time t51 in FIG. 14, FIG. 13B shows the state of the pixel at time t52 in FIG. 14, FIG. 13C shows the state of the pixel at time t53 in FIG. (D) corresponds to the state of the pixel at time t54 in FIG. 14A shows the relationship between the accumulated charge amount of PD1 and the exposure time, FIG. 14B shows the relationship between the accumulated charge amount of PD2 and the exposure time, and FIG. 14C shows the accumulated charge amount of FD. The relationship with the exposure time is shown respectively. Here, of the two PDs sharing the signal readout circuit, the PD read first is PD1, and the PD read later is PD2. Further, it is assumed that PD1 is a pixel having a color filter with higher sensitivity than PD2.

時刻t51(図13(a)に対応)では、PD1、PD2及びFDがリセットされ、信号電荷の蓄積が開始される。   At time t51 (corresponding to FIG. 13A), PD1, PD2 and FD are reset, and signal charge accumulation is started.

時刻t52(図13(b)に対応)では、PD1及びPD2において信号電荷が蓄積される。   At time t52 (corresponding to FIG. 13B), signal charges are accumulated in PD1 and PD2.

時刻t53(図13(c)に対応)では、PD1の蓄積電荷量が飽和電荷量を超えている。PD1では、転送スイッチTX1側のポテンシャル障壁が最も低いため、PD1で発生した信号電荷がFDに漏れ出す。   At time t53 (corresponding to FIG. 13C), the accumulated charge amount of PD1 exceeds the saturation charge amount. In PD1, since the potential barrier on the transfer switch TX1 side is the lowest, the signal charge generated in PD1 leaks to the FD.

時刻t54(図13(d)に対応)では、PD1及びPD2において蓄積電荷量が飽和電荷量を超えている。PD2では、転送スイッチTX2側のポテンシャル障壁が最も低い。そのため、PD1の飽和電荷量以上の余剰電荷とPD2の飽和電荷以上の余剰電荷とが、共にFDに漏れ出し、FDにはPD1とPD2の信号電荷が混在する。   At time t54 (corresponding to FIG. 13D), the accumulated charge amount in PD1 and PD2 exceeds the saturation charge amount. In PD2, the potential barrier on the transfer switch TX2 side is the lowest. For this reason, surplus charges larger than the saturation charge amount of PD1 and surplus charges larger than the saturation charge of PD2 both leak into the FD, and the signal charges of PD1 and PD2 coexist in the FD.

上述のように、FDを共有する複数の画素からFDに信号電荷が漏れ込むと、両画素のPDから漏れ込んだ信号電荷が混在する。そのため、カラーフィルタを規則的に配列した撮像素子では、他の色フィルタを有する隣の画素の情報が混入し、本来得るべき信号とは異なる信号となる。その結果、FDを共有する画素構成の撮像装置では、PDで発生した余剰電荷をFDで捕捉してダイナミックレンジを拡大することが極めて困難であった。   As described above, when signal charges leak into the FD from a plurality of pixels sharing the FD, the signal charges leaked from the PDs of both pixels are mixed. For this reason, in an image pickup device in which color filters are regularly arranged, information on adjacent pixels having other color filters is mixed, resulting in a signal different from a signal that should be originally obtained. As a result, in an imaging device having a pixel configuration that shares an FD, it is extremely difficult to expand the dynamic range by capturing surplus charges generated in the PD with the FD.

本発明は、上記の問題点に鑑みてなされたものであり、光電変換素子に蓄積された電荷を一時的に蓄える蓄積部を複数の画素で共有する画素構造において、ダイナミックレンジを拡大することを目的とする。   The present invention has been made in view of the above problems, and in a pixel structure in which a storage unit for temporarily storing charges stored in a photoelectric conversion element is shared by a plurality of pixels, the dynamic range is expanded. Objective.

本発明の第1の側面は、光を電荷に光電変換する第1の光電変換素子及び第2の光電変換素子と、前記第1、第2の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第1、第2の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された光電変換装置に係り、前記第1の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を前記蓄積部に排出する第1の動作で制御を行い、前記第2の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を電荷排出領域に排出する第2の動作で制御を行う制御部を備えることを特徴とする。   According to a first aspect of the present invention, a first photoelectric conversion element and a second photoelectric conversion element that photoelectrically convert light into electric charges, and electric charges accumulated in the first and second photoelectric conversion elements are temporarily stored. A photoelectric conversion device in which a pixel having a storage unit for storing and an output unit for converting the charge transferred from the first and second photoelectric conversion elements to the storage unit and outputting the voltage is arranged in a two-dimensional array Therefore, when the accumulated charge amount of the first photoelectric conversion element exceeds the saturation charge amount, control is performed by the first operation of discharging the surplus charge to the accumulation unit, and the second photoelectric conversion element of the second photoelectric conversion element is controlled. When the accumulated charge amount exceeds the saturated charge amount, a control unit is provided that performs control in the second operation of discharging the surplus charge to the charge discharge region.

本発明の第2の側面は、撮像装置に係り、光学系と、上記の光電変換装置と、を備えることを特徴とする。   A second aspect of the present invention relates to an imaging apparatus, and includes an optical system and the photoelectric conversion device.

本発明の第3の側面は、光を電荷に光電変換する第1の光電変換素子及び第2の光電変換素子と、前記第1、第2の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第1、第2の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された光電変換装置を制御する方法に係り、前記第1の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を前記蓄積部に排出し、前記第2の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を電荷排出領域に排出する第2の動作で制御することを特徴とする。   According to a third aspect of the present invention, a first photoelectric conversion element and a second photoelectric conversion element that photoelectrically convert light into electric charges, and electric charges accumulated in the first and second photoelectric conversion elements are temporarily stored. A photoelectric conversion device in which pixels having an accumulation unit for storing and an output unit for converting the electric charge transferred from the first and second photoelectric conversion elements to the accumulation unit and outputting the voltage are two-dimensionally arranged In the control method, when the accumulated charge amount of the first photoelectric conversion element exceeds the saturation charge amount, the surplus charge is discharged to the accumulation unit, and the accumulated charge amount of the second photoelectric conversion element is When the saturation charge amount is exceeded, control is performed by the second operation of discharging the surplus charge to the charge discharge region.

本発明によれば、光電変換素子に蓄積された電荷を一時的に蓄える蓄積部を複数の画素で共有する画素構造において、ダイナミックレンジを拡大することができる。   ADVANTAGE OF THE INVENTION According to this invention, a dynamic range can be expanded in the pixel structure which shares the storage part which accumulate | stores the electric charge accumulate | stored in the photoelectric conversion element temporarily with several pixels.

以下、本発明の好適な実施の形態について、図面を用いて詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の好適な実施の形態に係る撮像部100の構成を示す図である。光電変換装置101には、撮像面の垂直方向及び水平方向に複数の画素が配列されている。垂直選択手段102は、行選択線VSEL1〜VSELm毎に画素から電気信号を読み出す制御パルスを出力する。行選択線VSEL1〜VSELmにより選択された各画素の電気信号は、水平選択手段104により印加された列選択線VSIG1〜VSIGmの制御パルスにより選択される。列選択線VSIG1〜VSIGmの制御パルスにより選択された画素の出力信号は、CDS回路103によりCDS(Correlated Double Sampling)処理が施される。CDS回路103で処理された信号は、出力線105から順次出力される。   FIG. 1 is a diagram illustrating a configuration of an imaging unit 100 according to a preferred embodiment of the present invention. In the photoelectric conversion device 101, a plurality of pixels are arranged in the vertical direction and the horizontal direction of the imaging surface. The vertical selection unit 102 outputs a control pulse for reading an electrical signal from the pixel for each of the row selection lines VSEL1 to VSELm. The electric signals of the respective pixels selected by the row selection lines VSEL1 to VSELm are selected by the control pulses of the column selection lines VSIG1 to VSIGm applied by the horizontal selection unit 104. The CDS circuit 103 performs CDS (Correlated Double Sampling) processing on the output signals of the pixels selected by the control pulses of the column selection lines VSIG1 to VSIGm. Signals processed by the CDS circuit 103 are sequentially output from the output line 105.

図2は、図1の光電変換装置101に配置された画素の詳細を示す図である。201は信号読み出し回路を共有する2つの画素を示す。PD1、PD2は光を電荷に変換するフォトダイオード(以下「PD」という。)である。TX1、TX2はそれぞれ転送パルスΦTX1、ΦTX2によって駆動され、PD1、PD2で発生した電荷をFDにそれぞれ転送する転送スイッチである。   FIG. 2 is a diagram showing details of pixels arranged in the photoelectric conversion device 101 of FIG. Reference numeral 201 denotes two pixels sharing a signal readout circuit. PD1 and PD2 are photodiodes (hereinafter referred to as “PD”) that convert light into electric charges. TX1 and TX2 are transfer switches that are driven by transfer pulses ΦTX1 and ΦTX2, respectively, and transfer charges generated in PD1 and PD2 to the FD, respectively.

FDは電荷を一時的に蓄積する蓄積部(フローティングディフュージョン)である。207はソースフォロアとして機能する増幅MOSアンプである。208は垂直選択パルスΦSELによって画素を選択する選択スイッチである。209はリセットパルスΦRESによってFDに蓄積された電荷を除去するリセットスイッチである。FD、増幅MOSアンプ207及び信号読み出し回路に接続された不図示の定電流源によりフローティングディフュージョンアンプ(以下、「FDA」という。)が構成される。選択スイッチ208で選択された画素の信号電荷は、電圧に変換されて、読み出し出力線210を介して図1のCDS回路103に出力される。PD1、PD2は、転送スイッチTX1、TX2に別々に接続されるが、FD、増幅MOSアンプ207、選択スイッチ208及びリセットスイッチ209で構成される信号読み出し回路を共有する。   The FD is an accumulation unit (floating diffusion) that temporarily accumulates charges. Reference numeral 207 denotes an amplification MOS amplifier that functions as a source follower. Reference numeral 208 denotes a selection switch that selects a pixel by a vertical selection pulse ΦSEL. A reset switch 209 removes charges accumulated in the FD by a reset pulse ΦRES. A floating diffusion amplifier (hereinafter referred to as “FDA”) is configured by a constant current source (not shown) connected to the FD, the amplification MOS amplifier 207, and the signal readout circuit. The signal charge of the pixel selected by the selection switch 208 is converted into a voltage and output to the CDS circuit 103 in FIG. PD1 and PD2 are separately connected to the transfer switches TX1 and TX2, but share a signal readout circuit including the FD, the amplification MOS amplifier 207, the selection switch 208, and the reset switch 209.

図3及び図4を用いて、FDを共有する画素の電荷の状態を説明する。図3は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す図である。図4は、各部の蓄積電荷量と露光時間との関係を示す図である。図4において、横軸は時間、縦軸は電荷量を示す。図3(a)は図4の時刻t71における画素の状態、図3(b)は図4の時刻t72における画素の状態、図3(c)は図4の時刻t73における画素の状態、図3(d)は図4の時刻t74における画素の状態にそれぞれ対応する。また、図4(a)はPD1の蓄積電荷量と露光時間との関係、図4(b)はPD2の蓄積電荷量と露光時間との関係、図4(c)はFDの蓄積電荷量と露光時間との関係をそれぞれ示す。ここでは、PD1がPD2よりも高感度の色フィルタを有する画素であるとする。   The charge state of the pixel sharing the FD will be described with reference to FIGS. FIG. 3 is a diagram showing the cross-sectional structure of each part in the upper part and the potential distribution in the lower part. FIG. 4 is a diagram showing the relationship between the accumulated charge amount of each part and the exposure time. In FIG. 4, the horizontal axis represents time, and the vertical axis represents the amount of charge. 3A is a pixel state at time t71 in FIG. 4, FIG. 3B is a pixel state at time t72 in FIG. 4, FIG. 3C is a pixel state at time t73 in FIG. (D) corresponds to the state of the pixel at time t74 in FIG. 4A shows the relationship between the accumulated charge amount of PD1 and the exposure time, FIG. 4B shows the relationship between the accumulated charge amount of PD2 and the exposure time, and FIG. 4C shows the accumulated charge amount of FD. The relationship with the exposure time is shown respectively. Here, it is assumed that PD1 is a pixel having a color filter with higher sensitivity than PD2.

時刻t71(図3(a)に対応)では、PD1、PD2及びFDがリセットされ、信号電荷の蓄積が開始される。   At time t71 (corresponding to FIG. 3A), PD1, PD2, and FD are reset, and signal charge accumulation is started.

時刻t72(図3(b)に対応)では、PD1及びPD2において信号電荷が蓄積される。   At time t72 (corresponding to FIG. 3B), signal charges are accumulated in PD1 and PD2.

時刻t73(図3(c)に対応)では、PD1の蓄積電荷量が飽和電荷量を超えている。PD1では、転送スイッチTX1側のポテンシャル障壁が最も低いため、PD1で発生した信号電荷がFDに漏れ出す。図3(c)の下側のポテンシャル分布を参照すると、PD1の左側の半導体領域(p型半導体)ポテンシャル障壁が十分に高いため、TX1のゲート電極に大きな負の電位のφTX1を与えない限り、このようなポテンシャル分布は容易に得られる。   At time t73 (corresponding to FIG. 3C), the accumulated charge amount of PD1 exceeds the saturation charge amount. In PD1, since the potential barrier on the transfer switch TX1 side is the lowest, the signal charge generated in PD1 leaks to the FD. Referring to the lower potential distribution in FIG. 3 (c), since the potential barrier of the semiconductor region (p-type semiconductor) on the left side of PD1 is sufficiently high, unless a large negative potential φTX1 is given to the gate electrode of TX1, Such a potential distribution can be easily obtained.

時刻t74(図3(d)に対応)では、PD1及びPD2において蓄積電荷量が飽和電荷量を超えている。このとき、PD2では、OFD側のポテンシャル障壁が転送スイッチTX2側のポテンシャル障壁よりも低くなっている。そのため、PD2に蓄積された飽和電荷量以上の余剰電荷は、FDに漏れ出さずにOFDに漏れ出す。FDとPD2との間の半導体領域(チャネル)の構成がOFDとPD2との間の半導体領域の構成と略同一であるとすると、TX2のゲート電極に負の電位のφTX2を与えることによって、このようなポテンシャル分布が得られる。これは、TX2のゲート電極に負の電位を与えることによって、転送スイッチTX2の下のポテンシャル(電位)が下がり、転送スイッチTX2の下のポテンシャル障壁が高くなるからである。このように、時刻t74では、PD1に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出す。PD2に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出さずにOFDに漏れ出す。   At time t74 (corresponding to FIG. 3D), the accumulated charge amount in PD1 and PD2 exceeds the saturation charge amount. At this time, in PD2, the potential barrier on the OFD side is lower than the potential barrier on the transfer switch TX2 side. For this reason, surplus charges greater than the saturation charge amount accumulated in the PD2 leak into the OFD without leaking into the FD. If the configuration of the semiconductor region (channel) between FD and PD2 is substantially the same as the configuration of the semiconductor region between OFD and PD2, by applying a negative potential φTX2 to the gate electrode of TX2, Such a potential distribution is obtained. This is because by applying a negative potential to the gate electrode of TX2, the potential (potential) under the transfer switch TX2 is lowered and the potential barrier under the transfer switch TX2 is increased. In this way, at time t74, surplus charges greater than the saturation charge amount accumulated in PD1 leak into the FD. Excess charge accumulated in the PD 2 exceeding the saturation charge amount does not leak to the FD but leaks to the OFD.

次に、図4及び図5を用いて、OFDをPD1、PD2の両方に有する画素の電荷の状態を説明する。図5は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す図である。図5(a)は図4の時刻t71における画素の状態、図5(b)は図4の時刻t72における画素の状態、図5(c)は図4の時刻t73における画素の状態、図5(d)は図4の時刻t74における画素の状態にそれぞれ対応する。   Next, with reference to FIGS. 4 and 5, the state of the charge of the pixel having the OFD in both PD1 and PD2 will be described. FIG. 5 shows the cross-sectional structure of each part in the upper part and shows the potential distribution in the lower part. 5A shows the state of the pixel at time t71 in FIG. 4, FIG. 5B shows the state of the pixel at time t72 in FIG. 4, FIG. 5C shows the state of the pixel at time t73 in FIG. (D) corresponds to the state of the pixel at time t74 in FIG.

時刻t71(図5(a)に対応)では、PD1、PD2及びFDがリセットされ、信号電荷の蓄積が開始される。   At time t71 (corresponding to FIG. 5A), PD1, PD2, and FD are reset and accumulation of signal charges is started.

時刻t72(図5(b)に対応)では、PD1及びPD2において信号電荷が蓄積される。   At time t72 (corresponding to FIG. 5B), signal charges are accumulated in PD1 and PD2.

時刻t73(図5(c)に対応)では、PD1の蓄積電荷量が飽和電荷量を超えている。このとき、PD1では、転送スイッチTX1側のポテンシャル障壁がOFD側のポテンシャル障壁よりも低くなっている。そのため、PD1に蓄積された飽和電荷量以上の余剰電荷は、OFDに漏れ出さずにFDに漏れ出す。OFDとPD1との間の半導体領域の構成がFDとPD1との間の半導体領域(チャネル)の構成と略同一であるとすると、TX1のゲート電極に正の電位のφTX1を与えることによって、このようなポテンシャル分布が得られる。これは、TX1のゲート電極に正の電位を与えることによって、転送スイッチTX1の下のポテンシャル(電位)が上がり、転送スイッチTX1の下のポテンシャル障壁が低くなるからである。なお、OFDとPD1との間の半導体領域の構成によっては、TX1のゲート電極にゼロ又は弱い負の電位のφTX1を与えることによっても、図5(c)に示すポテンシャル分布が得られる。このように、時刻t73では、PD1で発生した信号電荷はFDに漏れ出すが、OFDには漏れ出さない。   At time t73 (corresponding to FIG. 5C), the accumulated charge amount of PD1 exceeds the saturation charge amount. At this time, in PD1, the potential barrier on the transfer switch TX1 side is lower than the potential barrier on the OFD side. Therefore, surplus charges greater than the saturation charge amount accumulated in PD1 leak into FD without leaking into OFD. Assuming that the configuration of the semiconductor region between OFD and PD1 is substantially the same as the configuration of the semiconductor region (channel) between FD and PD1, this is achieved by applying a positive potential φTX1 to the gate electrode of TX1. Such a potential distribution is obtained. This is because by applying a positive potential to the gate electrode of TX1, the potential (potential) under the transfer switch TX1 increases, and the potential barrier under the transfer switch TX1 decreases. Depending on the configuration of the semiconductor region between OFD and PD1, the potential distribution shown in FIG. 5C can also be obtained by applying φTX1 of zero or a weak negative potential to the gate electrode of TX1. As described above, at time t73, the signal charge generated in PD1 leaks to the FD, but does not leak to the OFD.

時刻t74(図5(d)に対応)では、PD1及びPD2において蓄積電荷量が飽和電荷量を超えている。このとき、PD2では、OFD側のポテンシャル障壁が転送スイッチTX2側のポテンシャル障壁よりも低くなっている。そのため、PD2に蓄積された飽和電荷量以上の余剰電荷は、FDに漏れ出さずにOFDに漏れ出す。FDとPD2との間の半導体領域(チャネル)の構成がOFDとPD2との間の半導体領域の構成と略同一であるとすると、TX2のゲート電極に負の電位のφTX2を与えることによって、このようなポテンシャル分布が得られる。これは、TX2のゲート電極に負の電位を与えることによって、転送スイッチTX2の下のポテンシャル(電位)が下がり、転送スイッチTX2の下のポテンシャル障壁が高くなるからである。このように、時刻t74では、PD1に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出す。PD2に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出さずにOFDに漏れ出す。   At time t74 (corresponding to FIG. 5D), the accumulated charge amount in PD1 and PD2 exceeds the saturation charge amount. At this time, in PD2, the potential barrier on the OFD side is lower than the potential barrier on the transfer switch TX2 side. For this reason, surplus charges greater than the saturation charge amount accumulated in the PD2 leak into the OFD without leaking into the FD. If the configuration of the semiconductor region (channel) between FD and PD2 is substantially the same as the configuration of the semiconductor region between OFD and PD2, by applying a negative potential φTX2 to the gate electrode of TX2, Such a potential distribution is obtained. This is because by applying a negative potential to the gate electrode of TX2, the potential (potential) under the transfer switch TX2 is lowered and the potential barrier under the transfer switch TX2 is increased. In this way, at time t74, surplus charges greater than the saturation charge amount accumulated in PD1 leak into the FD. Excess charge accumulated in the PD 2 exceeding the saturation charge amount does not leak to the FD but leaks to the OFD.

このように、図3のように、PD2のみにOFDが配置された場合でも、図5及び図6のように、PD1及びPD2の両方にOFDが配置された場合でも、PD1の余剰電荷がFDに漏れ出し、PD2の余剰電荷がOFDに漏れ出す。   In this way, even when the OFD is arranged only in PD2 as shown in FIG. 3 or when the OFD is arranged in both PD1 and PD2 as shown in FIGS. And the surplus charge of PD2 leaks to OFD.

FDに漏れ出した電荷は、読み出した後にPD1の信号と足し合わせることによって、従来の信号読み出し回路が1画素である構成と同様の方法でダイナミックレンジを拡大することができる。   The charge leaked to the FD is added to the signal of PD1 after being read out, so that the dynamic range can be expanded in the same manner as in the configuration in which the conventional signal readout circuit is one pixel.

説明のため、FDを共有するPDを2個としたが、これに限定されず、例えば3個以上であってもよい。2個のPDでFDを共有する場合には、後述の方法によって、より効果的にダイナミックレンジを拡大することができる。   For explanation, the number of PDs sharing the FD is two. However, the number of PDs is not limited to this, and may be three or more, for example. When the FD is shared by two PDs, the dynamic range can be expanded more effectively by the method described later.

図5に示す構成では、TX1、TX2に印加するφTX1、φTX2の電圧によって、電荷排出をOFD側で行うかFD側で行うかを決定している。しかしながら、図6に示すような構成であってもよい。   In the configuration shown in FIG. 5, it is determined whether to discharge charges on the OFD side or on the FD side according to the voltages of φTX1 and φTX2 applied to TX1 and TX2. However, the configuration shown in FIG. 6 may be used.

図6は、転送スイッチの他に電荷排出スイッチを有する構造を示す。図6(a)は図4の時刻t71における画素の状態、図6(b)は図4の時刻t72における画素の状態、図6(c)は図4の時刻t73における画素の状態、図6(d)は図4の時刻t74における画素の状態にそれぞれ対応する。   FIG. 6 shows a structure having a charge discharging switch in addition to the transfer switch. 6A is the state of the pixel at time t71 in FIG. 4, FIG. 6B is the state of the pixel at time t72 in FIG. 4, FIG. 6C is the state of the pixel at time t73 in FIG. (D) corresponds to the state of the pixel at time t74 in FIG.

時刻t71(図6(a)に対応)では、PD1、PD2及びFDがリセットされ、信号電荷の蓄積が開始される。   At time t71 (corresponding to FIG. 6A), PD1, PD2, and FD are reset, and signal charge accumulation is started.

時刻t72(図6(b)に対応)では、PD1及びPD2において信号電荷が蓄積される。   At time t72 (corresponding to FIG. 6B), signal charges are accumulated in PD1 and PD2.

時刻t73(図6(c)に対応)では、PD1の蓄積電荷量が飽和電荷量を超えている。PD1では、転送スイッチTX1側のポテンシャル障壁が電荷排出スイッチTOFD1側のポテンシャル障壁よりも低くなっている。そのため、PD1に蓄積された飽和電荷量以上の余剰電荷は、OFDに漏れ出さずにFDに漏れ出す。FDとPD1との間の半導体領域(チャネル)の構成がOFDとPD1との間の半導体領域(チャネル)の構成と略同一であるとすると、φTX1の電位をφTOFD1の電位よりも高くすることによって、このようなポテンシャル分布が得られる。これは、φTX1の電位をφTOFD1の電位よりも高くすると、転送スイッチTX1の下のポテンシャル(電位)が電荷排出スイッチTOFD1の下のポテンシャル(電位)よりも相対的に高くなる。そして、転送スイッチTX1の下のポテンシャル障壁が電荷排出スイッチTOFD1の下のポテンシャル障壁よりも相対的に低くなるからである。   At time t73 (corresponding to FIG. 6C), the accumulated charge amount of PD1 exceeds the saturation charge amount. In PD1, the potential barrier on the transfer switch TX1 side is lower than the potential barrier on the charge discharge switch TOFD1 side. Therefore, surplus charges greater than the saturation charge amount accumulated in PD1 leak into FD without leaking into OFD. If the configuration of the semiconductor region (channel) between FD and PD1 is substantially the same as the configuration of the semiconductor region (channel) between OFD and PD1, the potential of φTX1 is made higher than the potential of φTOFD1. Such a potential distribution is obtained. This is because when the potential of φTX1 is made higher than the potential of φTOFD1, the potential (potential) under the transfer switch TX1 becomes relatively higher than the potential (potential) under the charge discharge switch TOFD1. This is because the potential barrier below the transfer switch TX1 is relatively lower than the potential barrier below the charge discharge switch TOFD1.

時刻t74(図6(d)に対応)では、PD1及びPD2の両方において蓄積電荷量が飽和電荷量を超えている。このとき、PD2では、電荷排出スイッチTOFD2側のポテンシャル障壁が転送スイッチTX2側のポテンシャル障壁よりも低くなっている。そのため、PD2に蓄積された飽和電荷量以上の余剰電荷は、FDに漏れ出さずにOFDに漏れ出す。FDとPD2との間の半導体領域(チャネル)の構成がOFDとPD2との間の半導体領域(チャネル)の構成と略同一であるとすると、φTX2の電位をφTOFD2の電位よりも低くすることによって、このようなポテンシャル分布が得られる。これは、φTX2の電位をφTOFD2の電位よりも低くすると、転送スイッチTX2の下のポテンシャル(電位)が電荷排出スイッチTOFD2の下のポテンシャル(電位)よりも相対的に低くなる。そして、転送スイッチTX2の下のポテンシャル障壁が電荷排出スイッチTOFD2の下のポテンシャル障壁よりも相対的に高くなるからである。このように、時刻t74では、PD1に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出す。PD2に蓄積された飽和電荷量以上の余剰電荷はFDに漏れ出さずにOFDに漏れ出す。   At time t74 (corresponding to FIG. 6D), the accumulated charge amount exceeds the saturation charge amount in both PD1 and PD2. At this time, in PD2, the potential barrier on the charge discharge switch TOFD2 side is lower than the potential barrier on the transfer switch TX2 side. For this reason, surplus charges greater than the saturation charge amount accumulated in the PD2 leak into the OFD without leaking into the FD. If the configuration of the semiconductor region (channel) between FD and PD2 is substantially the same as the configuration of the semiconductor region (channel) between OFD and PD2, the potential of φTX2 is made lower than the potential of φTOFD2. Such a potential distribution is obtained. This is because when the potential of φTX2 is made lower than the potential of φTOFD2, the potential (potential) under the transfer switch TX2 becomes relatively lower than the potential (potential) under the charge discharge switch TOFD2. This is because the potential barrier below the transfer switch TX2 is relatively higher than the potential barrier below the charge discharge switch TOFD2. In this way, at time t74, surplus charges greater than the saturation charge amount accumulated in PD1 leak into the FD. Excess charge accumulated in the PD 2 exceeding the saturation charge amount does not leak to the FD but leaks to the OFD.

図7は、図6に示す画素の詳細を示す図である。図2と同様の構成には、同じ参照符号を付している。OFDは余剰電荷を排出するオーバーフロードレインであり、電荷排出スイッチTOFD1、TOFD2を介してそれぞれPD1、PD2と接続されている。電荷排出スイッチTOFD1、TOFD2はそれぞれ電荷排出パルスΦTOFD1、ΦTOFD2によって駆動される。そして、φTX1、φTX2、ΦTOFD1及びΦTOFD2の電圧値によって、OFD及びFDのいずれかにPD1、PD2の余剰電荷が振り分けられる。   FIG. 7 is a diagram showing details of the pixel shown in FIG. The same components as those in FIG. 2 are denoted by the same reference numerals. OFD is an overflow drain that discharges surplus charges, and is connected to PD1 and PD2 via charge discharge switches TOFD1 and TOFD2, respectively. The charge discharge switches TOFD1 and TOFD2 are driven by charge discharge pulses ΦTOFD1 and ΦTOFD2, respectively. Then, surplus charges of PD1 and PD2 are distributed to either OFD or FD according to the voltage values of φTX1, φTX2, ΦTOFD1, and ΦTOFD2.

次に、FDの読み出し動作とPDの読み出し動作の時間的な関係について、撮像素子の駆動の時間関係を示す図8を用いて説明する。図8は、横軸に時間をとっており、説明のためFDを共有するPDは4個とする。まず、撮像素子は、撮影動作に先立ってPDとFDのリセットを行う。その後、蓄積を開始し、PDで信号が発生し、上述のPD1のモードで動作するPDの信号は、飽和電荷以上になるとFDへ電荷を排出する。PD2のモードで動作するPDの信号は、飽和電荷以上になるとOFDへ電荷を排出する。PD1のモードのPDがPDa、PDb、PDc、PDdのいずれになるかは、後述する色判定手段によって決定される。PD1のモード以外のPDはPD2のモードとして動作する。蓄積が終わると、FDの信号を読み出す。その後、FDを一度リセットし、1番目のPDであるPDaを読み出す。その後、再度FDをリセットし、2番目のPDbを読み出す。この動作を繰り返し、4番目のPDdまで読み出す。読み出された信号は後述する色判定演算部により、PDa〜PDdのうち、PD1のモードで動作をしたものにFDの信号を付加することによって、4個のPDのうち、1つのPDの飽和が拡大された画像として、出力される。   Next, a temporal relationship between the FD readout operation and the PD readout operation will be described with reference to FIG. In FIG. 8, time is taken on the horizontal axis, and it is assumed that four PDs share an FD for the sake of explanation. First, the image sensor resets the PD and FD prior to the shooting operation. Thereafter, accumulation starts, a signal is generated in the PD, and when the PD signal operating in the PD1 mode becomes equal to or higher than the saturation charge, the charge is discharged to the FD. When the PD signal operating in the PD2 mode becomes equal to or higher than the saturation charge, the charge is discharged to the OFD. Whether the PD in the PD1 mode is PDa, PDb, PDc, or PDd is determined by a color determination unit to be described later. PDs other than the PD1 mode operate as the PD2 mode. When the accumulation ends, the FD signal is read out. Thereafter, the FD is reset once and PDa which is the first PD is read. Thereafter, the FD is reset again and the second PDb is read. This operation is repeated until the fourth PDd is read. The read signal is saturated by one of the four PDs by adding an FD signal to the PDa to PDd operating in the PD1 mode by a color determination calculation unit described later. Is output as an enlarged image.

信号量が多いPD1の動作をどの色フィルタを有するPDが行うかについては、色判定手段によって決定する。図9を用いて説明する。色判定手段は、図9(a)の1201に示すように、撮影者が撮影動作を行う直前に本撮影に使用する撮像素子において、プリ撮影を行い、その画像を色判定演算部に送る。色判定演算部では、特定領域の平均値等から最も信号量の多い色を判定し、その色フィルタを有するPDを上述のPD1のモードとして動作させる。そして、残りのPDを前述のPD2のモードとして動作させるために、図9(a)の1202に示すように、撮像素子又は不図示の撮像素子駆動手段にPD1のモードとして動作させるPDの情報若しくはPD2のモードとして動作させるPDの情報を送る。撮像素子又は不図示の撮像素子駆動手段は、色判定演算部からの情報に基づいて、駆動パターンを決定し、本撮影を行う。図9(a)の1203では、本撮影において上述のとおり、FDの信号、複数のPDの信号が出力される様子を示す。出力された信号は信号処理回路により、図9(a)の1204に示すように、色判定演算部からの情報に基づいて、複数のPDのうちPD1のモードとして動作をしたPDにFDの信号を付加する。その他のPDはPD2のモードとしてFDの信号を付加せずに処理する。   The color determination means determines which PD has which color filter performs the operation of PD1 having a large signal amount. This will be described with reference to FIG. As shown at 1201 in FIG. 9A, the color determination means performs pre-photographing in the image sensor used for the main photographing immediately before the photographer performs the photographing operation, and sends the image to the color judgment calculation unit. The color determination calculation unit determines the color with the largest signal amount from the average value of the specific region, and operates the PD having the color filter as the above-described PD1 mode. Then, in order to operate the remaining PD as the above-described PD2 mode, as shown at 1202 in FIG. 9A, information on PD that causes the image sensor or an image sensor driving unit (not shown) to operate as the PD1 mode or PD information to be operated as the PD2 mode is sent. An image sensor or an image sensor drive unit (not shown) determines a drive pattern based on information from the color determination calculation unit, and performs actual photographing. Reference numeral 1203 in FIG. 9A shows a state in which an FD signal and a plurality of PD signals are output in the main photographing as described above. As shown in 1204 of FIG. 9A, the output signal is output from the signal processing circuit to the PD that has been operated as the PD1 mode among a plurality of PDs based on information from the color determination calculation unit. Is added. Other PDs are processed without adding an FD signal as a mode of PD2.

また、図9(b)に示すように、本撮影に使用する撮像素子以外にも、別途色判定用の装置を有し、色判定用の装置からの色情報によって、これから撮影する予定の画像中でどの色フィルタを有するPDが最も発生信号量が多くなるか予想する。そして、そのPDをPD1のモードとして動作することが可能である。この場合、図9(b)の1205以外のデータのやりとり(1206〜1208)は図9(a)と同様である。   Further, as shown in FIG. 9B, in addition to the image sensor used for the actual photographing, there is a separate device for color determination, and an image to be captured from now on according to color information from the device for color determination. It is predicted which PD having which color filter has the largest amount of generated signals. Then, it is possible to operate the PD as a mode of PD1. In this case, data exchange (1206 to 1208) other than 1205 in FIG. 9B is the same as that in FIG.

各画素は色フィルタを有し、これらは例えば図10に示すように垂直方向及び水平方向に規則的に配置される。図10(a)は、3種類の色フィルタを用いた配列を示し、図10(b)は4種類の色フィルタを用いた配列を示す。ここでは、FDを共有する2つの画素は、垂直方向に配置されているものとする。図10(b)に示すように、4種類の色フィルタを用いる場合、上述のPD1には、最も感度の高い色フィルタを配置する。FDを共有する2つの画素は、垂直方向に並んでいるため、PD1の水平隣に配置された画素もPD1となる。そのため、2色のダイナミックレンジが拡大される。図10(b)に示す場合には、ダイナミックレンジを拡大する行に感度の高い色フィルタから2色配置することが、ダイナミックレンジを拡大する観点からより好ましい。   Each pixel has a color filter, which is regularly arranged in the vertical and horizontal directions as shown in FIG. FIG. 10A shows an array using three types of color filters, and FIG. 10B shows an array using four types of color filters. Here, it is assumed that the two pixels sharing the FD are arranged in the vertical direction. As shown in FIG. 10B, when four types of color filters are used, the most sensitive color filter is arranged in the above-described PD1. Since the two pixels sharing the FD are arranged in the vertical direction, the pixel arranged horizontally next to PD1 is also PD1. Therefore, the dynamic range of two colors is expanded. In the case shown in FIG. 10B, it is more preferable from the viewpoint of expanding the dynamic range to arrange two colors from a color filter with high sensitivity in the row where the dynamic range is expanded.

図10(a)に示す3種類の色フィルタを用いる場合、通常撮影において、最も感度が高い色フィルタが2つある場合が多い。そのため、最も感度が低い色フィルタをPD2の行とすることで、最も感度が低い色フィルタを有するPD以外の色のPDの取り扱い電荷量が多くなり、最も感度が低い色フィルタを有するPD以外の画素のダイナミックレンジが拡大した画像が得られる。   When the three types of color filters shown in FIG. 10A are used, there are often two color filters with the highest sensitivity in normal shooting. Therefore, by setting the color filter having the lowest sensitivity to the row of PD2, the amount of charge handled by the PD of a color other than the PD having the color filter having the lowest sensitivity is increased, and other than the PD having the color filter having the lowest sensitivity. An image with an expanded dynamic range of pixels can be obtained.

また、最も感度が低い色フィルタを有する画素が飽和した場合には、周辺の画素も飽和しているものとみなして、信号処理により信号を変化させてもよい。   In addition, when a pixel having a color filter with the lowest sensitivity is saturated, the surrounding pixels may be regarded as saturated and the signal may be changed by signal processing.

次に、本実施形態に係るの撮像部100を組み込んだ撮像装置について説明する。図11は、本実施形態に係る撮像装置を示す図である。   Next, an imaging apparatus incorporating the imaging unit 100 according to the present embodiment will be described. FIG. 11 is a diagram illustrating the imaging apparatus according to the present embodiment.

撮像部100には、絞り機構及びレンズを有する光学系1を通して光線が入射する。光学系1と撮像部100との間、又は光学系1内にメカニカルシャッタ2が配置される。光学系1、メカニカルシャッタ2及び撮像部100は、駆動回路7によって駆動される。A/D変換器5は、撮像部100内のCDS回路(図1のCDS回路103)で処理されたアナログ信号をデジタル信号に変換する。タイミング信号発生回路6は、撮像部100、CDS回路103及びA/D変換器5に提供するタイミング信号を発生する。信号処理回路8は、A/D変換された画像データに対して上述の信号処理の他、種々の信号処理を施す。画像メモリ9は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶したりするために用いられる。記録回路11は、信号処理された画像データを記録媒体10に記録する。表示回路13は、信号処理された画像データを画像表示装置12に提供し画像を表示させる。   Light rays enter the imaging unit 100 through the optical system 1 having a diaphragm mechanism and a lens. A mechanical shutter 2 is disposed between the optical system 1 and the imaging unit 100 or in the optical system 1. The optical system 1, the mechanical shutter 2, and the imaging unit 100 are driven by the drive circuit 7. The A / D converter 5 converts the analog signal processed by the CDS circuit (the CDS circuit 103 in FIG. 1) in the imaging unit 100 into a digital signal. The timing signal generation circuit 6 generates a timing signal to be provided to the imaging unit 100, the CDS circuit 103, and the A / D converter 5. The signal processing circuit 8 performs various signal processing on the A / D converted image data in addition to the above-described signal processing. The image memory 9 is used for temporarily storing a digital image signal during signal processing or for storing image data which is a digital image signal subjected to signal processing. The recording circuit 11 records the signal-processed image data on the recording medium 10. The display circuit 13 provides the image data subjected to the signal processing to the image display device 12 to display an image.

不揮発性メモリ等のROM15は、制御プログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ及びキズアドレス等の補正データを記憶する。RAM16には、ROM15に記憶されたプログラム、制御データ及び補正データが転送され、撮像装置全体を制御する制御部14によって使用される。   A ROM 15 such as a non-volatile memory stores a control program, control data such as parameters and tables used when executing the program, and correction data such as a flaw address. A program, control data, and correction data stored in the ROM 15 are transferred to the RAM 16 and used by the control unit 14 that controls the entire imaging apparatus.

撮影動作に先立ち、撮像装置の電源投入時等の制御部14の動作開始時において、ROM15から必要なプログラム、制御データ及び補正データがRAM16に転送される。光学系1は、制御部14から送られてくる制御信号に応じて、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像素子100上に結像させる。次に、メカニカルシャッタ2は、制御部14から送られてくる制御信号に応じて、撮像素子の動作に合わせて撮像部100を遮光するように駆動される。撮像部100は、制御部14により制御されるタイミング信号発生回路6が発生する動作パルスを基にして駆動回路7で生成される駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像部100から出力されたアナログの画像信号は、制御部14により制御されるタイミング信号発生回路6が発生する動作パルスにより、CDS回路103でクロック同期性ノイズが除去され、A/D変換器5でデジタル画像信号に変換される。次に、制御部14により制御される信号処理回路8において、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等がなされる。信号処理回路8で信号処理された画像データや画像メモリ9に記憶されている画像データは、記録回路11において画像記録媒体10に適したデータ(例えば階層構造を持つファイルシステムデータ)に変換される。そして、記録媒体10に記録したり、信号処理回路8で解像度変換処理を実施された後、表示回路13において画像表示装置12に適した信号(例えばNTSC方式のアナログ信号等)に変換されて画像表示装置12に表示されたりする。   Prior to the photographing operation, necessary programs, control data, and correction data are transferred from the ROM 15 to the RAM 16 when the operation of the control unit 14 such as when the image pickup apparatus is turned on. The optical system 1 drives a diaphragm and a lens in accordance with a control signal sent from the control unit 14 to form a subject image set to an appropriate brightness on the image sensor 100. Next, the mechanical shutter 2 is driven so as to shield the image capturing unit 100 in accordance with the operation of the image sensor in accordance with a control signal sent from the control unit 14. The imaging unit 100 is driven by a drive pulse generated by the drive circuit 7 based on an operation pulse generated by the timing signal generation circuit 6 controlled by the control unit 14, and converts the subject image into an electrical signal by photoelectric conversion. Output as an analog image signal. The analog image signal output from the imaging unit 100 is subjected to the operation pulse generated by the timing signal generation circuit 6 controlled by the control unit 14, the clock synchronization noise is removed by the CDS circuit 103, and the A / D converter 5. Is converted into a digital image signal. Next, in the signal processing circuit 8 controlled by the control unit 14, image processing such as color conversion, white balance, and gamma correction, resolution conversion processing, image compression processing, and the like are performed on the digital image signal. The image data signal-processed by the signal processing circuit 8 and the image data stored in the image memory 9 are converted into data suitable for the image recording medium 10 (for example, file system data having a hierarchical structure) in the recording circuit 11. . Then, after being recorded on the recording medium 10 or subjected to resolution conversion processing by the signal processing circuit 8, the display circuit 13 converts the image into a signal suitable for the image display device 12 (for example, NTSC analog signal). Or displayed on the display device 12.

ここで、信号処理回路8においては、信号処理をせずにデジタル画像信号をそのまま画像データとして画像メモリ9や記録回路11に出力してもよい。また、信号処理回路8は、制御部14から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報を制御部14に出力する。このような情報としては、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報がある。また、記録回路11は、制御部14から要求があった場合に、画像記録媒体10の種類や空き容量等の情報を制御部14に出力する。   Here, the signal processing circuit 8 may output the digital image signal as it is to the image memory 9 or the recording circuit 11 as image data without performing signal processing. Further, when requested by the control unit 14, the signal processing circuit 8 outputs information on digital image signals and image data generated in the signal processing process to the control unit 14. Such information includes, for example, information such as the spatial frequency of the image, the average value of the designated area, the data amount of the compressed image, or information extracted from them. Further, the recording circuit 11 outputs information such as the type and free capacity of the image recording medium 10 to the control unit 14 when requested by the control unit 14.

本発明の好適な実施形態に係る撮像部の構成を示す図である。It is a figure which shows the structure of the imaging part which concerns on suitable embodiment of this invention. 光電変換装置に配置された画素の詳細を示す図である。It is a figure which shows the detail of the pixel arrange | positioned at a photoelectric conversion apparatus. 本発明の好適な実施形態に係るフォトダイオードとFDの位置関係とポテンシャルを表した図である。It is a figure showing the positional relationship and potential of the photodiode and FD which concern on suitable embodiment of this invention. 本発明の好適な実施形態に係る撮像素子の蓄積時間と信号量の関係を説明した図である。It is a figure explaining the relationship between the accumulation time and signal amount of the image pick-up element which concerns on suitable embodiment of this invention. 本発明の好適な実施形態に係るフォトダイオードとFDの位置関係とポテンシャルを表した図である。It is a figure showing the positional relationship and potential of the photodiode and FD which concern on suitable embodiment of this invention. 転送スイッチの他に電荷排出スイッチを有する構造におけるフォトダイオードとFDの位置関係とポテンシャルを表した図である。It is a figure showing the positional relationship and potential of a photodiode and FD in a structure having a charge discharge switch in addition to a transfer switch. 信号読み出し回路を共有する2画素の読み出しに関わる回路構成を示す図である。It is a figure which shows the circuit structure in connection with reading of 2 pixels which share a signal reading circuit. 撮像素子の駆動の時間関係を説明した図である。It is a figure explaining the time relationship of the drive of an image sensor. 色判定手段を含む撮像装置を説明した図である。It is a figure explaining the imaging device containing a color determination means. 本発明の好適な実施形態に係る撮像素子の色フィルタの位置関係を説明した図である。It is a figure explaining the positional relationship of the color filter of the image pick-up element which concerns on suitable embodiment of this invention. 本発明の好適な実施形態に係る撮像素子を適用したデジタルカメラの構成図である。It is a block diagram of a digital camera to which an image sensor according to a preferred embodiment of the present invention is applied. PDに蓄積された信号電荷が飽和信号量を超えたときに、ポテンシャル障壁の低いところに漏れ込む様子を示す図である。It is a figure which shows a mode that when the signal charge accumulate | stored in PD exceeds the saturation signal amount, it leaks into the place where a potential barrier is low. 従来の2画素共通の各部の断面構造とそのポテンシャル分布を示す図である。It is a figure which shows the cross-sectional structure of each part common to the conventional 2 pixels, and its potential distribution. 従来の2画素共通の撮像素子の蓄積時間と信号量の関係を説明した図である。It is the figure explaining the relationship between the accumulation time of the conventional image pick-up element common to 2 pixels, and signal amount.

符号の説明Explanation of symbols

14 制御部
101 光電変換装置
PD1、2 フォトダイオード
FD フローティングディフュージョン
OFD 電荷排出領域
14 Control Unit 101 Photoelectric Conversion Device PD1, Photodiode FD Floating Diffusion OFD Charge Discharge Area

Claims (9)

光を電荷に光電変換する第1の光電変換素子及び第2の光電変換素子と、前記第1、第2の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第1、第2の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された光電変換装置であって、
前記第1の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を前記蓄積部に排出する第1の動作で制御を行い、前記第2の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を電荷排出領域に排出する第2の動作で制御を行う制御部を備えることを特徴とする光電変換装置。
A first photoelectric conversion element and a second photoelectric conversion element that photoelectrically convert light into electric charge; an accumulation unit that temporarily accumulates electric charges accumulated in the first and second photoelectric conversion elements; and the first, A pixel having an output unit that converts the charge transferred from the second photoelectric conversion element to the storage unit into a voltage and outputs the voltage is a two-dimensionally arranged photoelectric conversion device,
When the accumulated charge amount of the first photoelectric conversion element exceeds the saturation charge amount, control is performed by the first operation of discharging the surplus charge to the accumulation unit, and the accumulated charge of the second photoelectric conversion element A photoelectric conversion device comprising: a control unit that performs control in a second operation of discharging the surplus charge to a charge discharge region when the amount exceeds a saturation charge amount.
前記電荷排出領域は、前記第2の光電変換素子の近傍に配置されていることを特徴とする請求項1に記載の光電変換装置。   The photoelectric conversion device according to claim 1, wherein the charge discharge region is disposed in the vicinity of the second photoelectric conversion element. 前記電荷排出領域は、更に、前記第1の光電変換素子の近傍に配置されていることを特徴とする請求項2に記載の光電変換装置。   The photoelectric conversion device according to claim 2, wherein the charge discharge region is further disposed in the vicinity of the first photoelectric conversion element. 前記第1の光電変換素子と前記蓄積部との間に配置された第1の転送スイッチと、
前記第2の光電変換素子と前記蓄積部との間に配置された第2の転送スイッチと、
前記第1の光電変換素子と前記電荷排出領域との間に配置された第1の電荷排出スイッチと、
前記第2の光電変換素子と前記電荷排出領域との間に配置された第2の電荷排出スイッチと、
を備え、
前記制御部は、前記第1の動作で制御を行う場合には、前記第1の電荷排出スイッチに与える電圧よりも高い電圧を前記第1の転送スイッチに与え、前記第2の動作で制御を行う場合には、前記第2の電荷排出スイッチに与える電圧よりも低い電圧を前記第2の転送スイッチに与えるように制御を行うことを特徴とする請求項3に記載の光電変換装置。
A first transfer switch disposed between the first photoelectric conversion element and the storage unit;
A second transfer switch disposed between the second photoelectric conversion element and the storage unit;
A first charge discharge switch disposed between the first photoelectric conversion element and the charge discharge region;
A second charge discharge switch disposed between the second photoelectric conversion element and the charge discharge region;
With
When the control is performed in the first operation, the control unit applies a voltage higher than the voltage applied to the first charge discharge switch to the first transfer switch, and performs the control in the second operation. 4. The photoelectric conversion device according to claim 3, wherein, when performing, control is performed so that a voltage lower than a voltage applied to the second charge discharge switch is applied to the second transfer switch. 5.
前記画素には複数色の色フィルタが配置されていることを特徴とする請求項1乃至請求項4のいずれか1項に記載の光電変換装置。   5. The photoelectric conversion device according to claim 1, wherein a plurality of color filters are arranged in the pixel. 6. 前記第1、第2の光電変換素子とは異なる測色手段と、
前記測色手段で取得した画像情報のうち感度の高い色を判定する色判定手段と、
を備え、
前記制御部は、前記第1、第2の光電変換素子のうち、前記色判定手段で感度が高いと判定された色フィルタが配置された光電変換素子を前記第1の動作で駆動するように制御を行うことを特徴とする請求項5に記載の光電変換装置。
A colorimetric means different from the first and second photoelectric conversion elements;
Color determination means for determining a highly sensitive color among the image information acquired by the color measurement means;
With
The control unit drives the photoelectric conversion element in which the color filter determined to be high in sensitivity by the color determination unit among the first and second photoelectric conversion elements is arranged in the first operation. The photoelectric conversion device according to claim 5, wherein control is performed.
前記第1、第2の光電変換素子から本撮影前に取得した画像情報に基づいて感度の高い色を判定する色判定手段を備え、
前記制御部は、前記第1、第2の光電変換素子のうち、前記色判定手段で感度が高いと判定された色フィルタを有する光電変換素子を前記第1の動作で駆動するように制御を行うことを特徴とする請求項5に記載の光電変換装置。
Color determination means for determining a color with high sensitivity based on image information acquired from the first and second photoelectric conversion elements before actual photographing;
The control unit performs control so as to drive a photoelectric conversion element having a color filter determined to have high sensitivity by the color determination unit among the first and second photoelectric conversion elements in the first operation. The photoelectric conversion device according to claim 5, wherein the photoelectric conversion device is performed.
光学系と、
請求項1乃至請求項7のいずれか1項に記載の光電変換装置と、
を備えることを特徴とする撮像装置。
Optical system,
The photoelectric conversion device according to any one of claims 1 to 7,
An imaging apparatus comprising:
光を電荷に光電変換する第1の光電変換素子及び第2の光電変換素子と、前記第1、第2の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第1、第2の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素が、二次元に配列された光電変換装置を制御する方法であって、
前記第1の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を前記蓄積部に排出し、前記第2の光電変換素子の蓄積電荷量が飽和電荷量を超える場合には、その余剰電荷を電荷排出領域に排出する第2の動作で制御することを特徴とする光電変換装置の制御方法。
A first photoelectric conversion element and a second photoelectric conversion element that photoelectrically convert light into electric charge; an accumulation unit that temporarily accumulates electric charges accumulated in the first and second photoelectric conversion elements; and the first, A method of controlling a photoelectric conversion device in which pixels having an output unit that converts the charge transferred from the second photoelectric conversion element to the storage unit into a voltage and outputs the voltage are two-dimensionally arranged, and
When the accumulated charge amount of the first photoelectric conversion element exceeds the saturation charge amount, the excess charge is discharged to the accumulation unit, and the accumulated charge amount of the second photoelectric conversion element exceeds the saturation charge amount The control method of the photoelectric conversion device, characterized in that control is performed by a second operation of discharging the surplus charge to the charge discharge region.
JP2006273416A 2006-10-04 2006-10-04 PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE Expired - Fee Related JP4840991B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006273416A JP4840991B2 (en) 2006-10-04 2006-10-04 PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE
US11/865,849 US7821559B2 (en) 2006-10-04 2007-10-02 Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006273416A JP4840991B2 (en) 2006-10-04 2006-10-04 PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE

Publications (3)

Publication Number Publication Date
JP2008092477A true JP2008092477A (en) 2008-04-17
JP2008092477A5 JP2008092477A5 (en) 2009-11-19
JP4840991B2 JP4840991B2 (en) 2011-12-21

Family

ID=39376100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006273416A Expired - Fee Related JP4840991B2 (en) 2006-10-04 2006-10-04 PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE

Country Status (1)

Country Link
JP (1) JP4840991B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729745B (en) * 2008-10-30 2013-08-21 索尼株式会社 Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method
JP2023014111A (en) * 2010-08-27 2023-01-26 株式会社半導体エネルギー研究所 Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112018A (en) * 1997-10-06 1999-04-23 Canon Inc Solid-state image pickup device, signal detection device and signal accumulation device
JP2000196961A (en) * 1998-12-28 2000-07-14 Canon Inc Image pickup device
JP2001145024A (en) * 1999-11-12 2001-05-25 Honda Motor Co Ltd Photosensor circuit
JP2002152595A (en) * 2000-11-14 2002-05-24 Nippon Hoso Kyokai <Nhk> Solid-state image pickup device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11112018A (en) * 1997-10-06 1999-04-23 Canon Inc Solid-state image pickup device, signal detection device and signal accumulation device
JP2000196961A (en) * 1998-12-28 2000-07-14 Canon Inc Image pickup device
JP2001145024A (en) * 1999-11-12 2001-05-25 Honda Motor Co Ltd Photosensor circuit
JP2002152595A (en) * 2000-11-14 2002-05-24 Nippon Hoso Kyokai <Nhk> Solid-state image pickup device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101729745B (en) * 2008-10-30 2013-08-21 索尼株式会社 Solid-state imaging device, imaging apparatus, pixel driving voltage adjustment apparatus, and pixel driving voltage adjustment method
JP2023014111A (en) * 2010-08-27 2023-01-26 株式会社半導体エネルギー研究所 Semiconductor device
JP7407891B2 (en) 2010-08-27 2024-01-04 株式会社半導体エネルギー研究所 semiconductor equipment

Also Published As

Publication number Publication date
JP4840991B2 (en) 2011-12-21

Similar Documents

Publication Publication Date Title
US9628729B2 (en) Image sensor, electronic apparatus, and driving method of electronic apparatus
JP5614993B2 (en) Imaging apparatus and solid-state imaging device driving method
JP5458582B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP4691930B2 (en) PHYSICAL INFORMATION ACQUISITION METHOD, PHYSICAL INFORMATION ACQUISITION DEVICE, PHYSICAL QUANTITY DISTRIBUTION SENSING SEMICONDUCTOR DEVICE, PROGRAM, AND IMAGING MODULE
JP4609092B2 (en) Physical information acquisition method and physical information acquisition device
JP2009278241A (en) Drive method of solid-state image pickup device, and solid-state image pickup device
JP2011217315A (en) Solid-state imaging device, driving method of the same, and electronic apparatus
WO2013172205A1 (en) Imaging device and imaging method, electronic apparatus, as well as program
KR20080103454A (en) Solid-state imaging device, signal processing device and signal processing method for solid-state imaging device, and imaging apparatus
KR20110016401A (en) Solid-state image pickup device and driving method thereof, and electronic apparatus
KR20120140608A (en) Electronic apparatus and driving method therefor
KR20120140609A (en) Solid-state imaging device, method of driving the same, and electronic system
US9363455B2 (en) Solid-state imaging device, electronic device and driving method thereof with selective second reading
KR20120067286A (en) Solid-state imaging element, driving method, and electronic apparatus
US7821559B2 (en) Photoelectric conversion apparatus provided with arrangement of plurality of pixels each having plurality of photoelectric conversion devices and accumulating unit for temporarily accumulating charges accumulated in plurality of photoelectric conversion devices
JP2011097540A (en) Solid-state imaging element, and camera system
JP5106055B2 (en) Imaging apparatus and flicker detection method thereof
JP4840991B2 (en) PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE
JP2009005061A (en) Solid-state imaging device and imaging apparatus employing the same
JP4840992B2 (en) PHOTOELECTRIC CONVERSION DEVICE, ITS CONTROL METHOD, AND IMAGING DEVICE
JP5106056B2 (en) Imaging apparatus and flicker detection method thereof
JP2008072512A (en) Photographing apparatus and its control method, and photographing system
JP2006197229A (en) Image pickup device and camera
JP5072466B2 (en) Imaging device
JP2018093301A (en) Image pick-up device and control method of the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111003

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees