JP2000196961A - Image pickup device - Google Patents

Image pickup device

Info

Publication number
JP2000196961A
JP2000196961A JP10374031A JP37403198A JP2000196961A JP 2000196961 A JP2000196961 A JP 2000196961A JP 10374031 A JP10374031 A JP 10374031A JP 37403198 A JP37403198 A JP 37403198A JP 2000196961 A JP2000196961 A JP 2000196961A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
imaging device
linear resistance
characteristic
conversion element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10374031A
Other languages
Japanese (ja)
Inventor
Junichi Hoshi
淳一 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP10374031A priority Critical patent/JP2000196961A/en
Publication of JP2000196961A publication Critical patent/JP2000196961A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain an image pickup device of a high quality picture adapted to human eyes by allowing a nonlinear resistant element to nonlinearly converting the electric charge of optical signals stored in photoelectric conversion elements in the storing period of photoelectric conversion elements. SOLUTION: In the image pickup device having the photoelectric conversion elements 1, 2 and the nonlinear resistant element 3 connected to the elements 1, 2, the element 3 nonlinearly converts the electric charge of the optical signals stored in the elements 1, 2 in the storing period of the elements 1, 2. In this image pickup device, reset of each photoelectric conversion cell, reading of noise and signals and control of photoelectric conversion are executed by a vertical register and control of a noise removing and memory part formed of a noise removed signal storage constitution part is executed by a horizontal shift register. Then, a signal is amplified by an amplifier to be converted into a digital signal through an AGC and an A/D converter.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は撮像装置に係わり、
特に光電変換特性が非線型な撮像装置に関する。本発明
は画素間で増幅手段(アンプ)を共有する撮像装置に好
適に用いられるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an imaging device,
In particular, the present invention relates to an imaging device having a non-linear photoelectric conversion characteristic. INDUSTRIAL APPLICABILITY The present invention is suitably used for an imaging apparatus in which amplifying means (amplifier) is shared between pixels.

【0002】[0002]

【従来の技術】従来の固体撮像装置は、主に単結晶シリ
コン基板上に形成されているために、光電変換素子はp
−n接合を有する逆バイアスされたダイオード(ホトダ
イオード)あるいは表面電極によって形成されたポテン
シャルウェル(ホトゲート)等が用いられる。これらの
光電変換素子の光電変換特性は、下は数個の光キャリヤ
である電子から、上は数万個の電子を検知する特性とな
っている。光電変換特性は、光子1個に対して光キャリ
ヤ1対(電子とホール)が生成され、また蓄積された電
荷は光電変換素子のコンデンサ容量によって電荷−電圧
変換されるために、基本的に線型な特性を示す。光電変
換特性のダイナミックレンジは約4桁であり、光電変換
特性のS/N比は高域側で大きく(≦10,000)、
低域側で小さく(≧1)なっている。
2. Description of the Related Art Since a conventional solid-state imaging device is mainly formed on a single-crystal silicon substrate, the photoelectric conversion element is p-type.
A reverse-biased diode (photodiode) having a -n junction or a potential well (photogate) formed by a surface electrode is used. The photoelectric conversion characteristics of these photoelectric conversion elements are such that the lower part detects several tens of electrons as the photocarriers and the upper part detects tens of thousands of electrons. The photoelectric conversion characteristics are basically linear because a pair of photocarriers (electrons and holes) are generated for one photon, and the accumulated charges are charge-voltage converted by the capacitance of the photoelectric conversion element. Characteristics. The dynamic range of the photoelectric conversion characteristic is about four digits, the S / N ratio of the photoelectric conversion characteristic is large on the high frequency side (≦ 10,000),
It is small (≧ 1) on the low frequency side.

【0003】しかし、人間の眼はコントラストを重視す
るようにできており、1.5%以下の照度差では両者を
識別することは困難である。従って人間が撮像装置の出
力特性を直視するような系においては、光電変換特性の
高域側の特性は無駄なものとなり、低域側の特性は不満
足なものとなっている。
[0003] However, the human eye is made to attach importance to contrast, and it is difficult to distinguish between the two with an illuminance difference of 1.5% or less. Therefore, in a system in which a human looks directly at the output characteristics of the imaging device, the high-frequency characteristics of the photoelectric conversion characteristics are useless, and the low-frequency characteristics are unsatisfactory.

【0004】これらの理由により、近年、対数圧縮型の
撮像装置が注目を浴びている。対数圧縮方法には、大別
してダイオードの順方向電流を利用したもの、MOSF
ETのサブスレッショルド特性を利用したものがある。
特に後者は光電変換素子との相性が良いため、よく研究
されている。
[0004] For these reasons, logarithmic compression type imaging devices have recently been receiving attention. Logarithmic compression methods are roughly divided into those using the forward current of a diode, MOSF
Some use the sub-threshold characteristic of ET.
Particularly, the latter is well studied because it has good compatibility with the photoelectric conversion element.

【0005】MOSFETのサブスレッショルド特性を
利用した撮像装置の例には、 映像メディア学会誌Vol
52,No.2 pp214(1998)、 ISSCC98 FA11.5:A256×256
CMOS Imaging Array With Wide Dynamic Range Pixels
and Column-Parallel Digital Output、 特開平5−
167848号公報、 特開平5−347515号公
報等に開示されたものがある。
[0005] Examples of imaging devices utilizing the sub-threshold characteristics of MOSFETs include the journal Vol.
52, No.2 pp214 (1998), ISSCC98 FA11.5: A256 × 256
CMOS Imaging Array With Wide Dynamic Range Pixels
and Column-Parallel Digital Output,
Japanese Patent Application Laid-Open No. 167848, Japanese Patent Application Laid-Open No. 5-347515, and the like.

【0006】CMOSセンサにおいては、図7に示すよ
うに、ホトダイオード101あるいは増幅手段であるソ
ースフォロワアンプ102にリセットを行うためのMO
SFET104が接続されているために、対数圧縮は、
新たなデバイスを追加することなく、実現可能となって
いる。即ち、リセットMOSFETに相当するMOSF
ET104がサブスレッショルド特性を示すような領域
で使用する限り、前記の映像メディア学会誌で指摘さ
れているように、光電流は対数圧縮されて出力される。
In a CMOS sensor, as shown in FIG. 7, an MO for resetting a photodiode 101 or a source follower amplifier 102 as amplifying means is used.
Because the SFET 104 is connected, the logarithmic compression is
This is feasible without adding new devices. That is, the MOSF corresponding to the reset MOSFET
As long as the ET 104 is used in an area exhibiting the subthreshold characteristic, the photocurrent is log-compressed and output as pointed out in the above-mentioned Journal of the Institute of Image and Television Engineers.

【0007】また、サブスレッショルド特性を示すMO
SFET104は、必ずしもアクティブである必要はな
く、上記の特開平5−347515号公報に示したよ
うなゲートとドレインをショートしたロード(負荷)M
OSFETであっても構わない。ただし、リセットMO
SFETとしては使用できなくなるために、リセットM
OSFETを負荷MOSFETと並列に新たに設けるこ
とが求められる。
Also, an MO exhibiting a subthreshold characteristic
The SFET 104 does not necessarily need to be active, and the load (load) M having the gate and the drain short-circuited as described in the above-mentioned Japanese Patent Application Laid-Open No. 5-347515.
It may be an OSFET. However, reset MO
Since it cannot be used as an SFET, reset M
It is required to newly provide an OSFET in parallel with the load MOSFET.

【0008】また、上記に示されるように、リセット
MOSFET104のゲートに、あるタイミングで電圧
φRES を印加し、間欠的に開閉させることによっても対
数圧縮は可能である。
Further, as described above, logarithmic compression is also possible by applying a voltage φ RES to the gate of the reset MOSFET 104 at a certain timing and opening and closing the gate intermittently.

【0009】また、画素数が増加した場合に有効な、画
素間で増幅手段を共有した撮像装置には、例えば特開昭
63−100879号公報、特開平9−46596号公
報等がある。
Further, examples of an image pickup apparatus which is effective when the number of pixels is increased and which shares an amplifying means between pixels include, for example, JP-A-63-100879 and JP-A-9-46596.

【0010】図8に4画素で増幅手段(アンプ)を共有
した例を示す。同図に示すように、単位セルは、4つの
ホトダイオード111−1〜111−4、ホトダイオー
ド111−1〜111−4で共有されるソースフォロワ
アンプ112、ソースフォロワアンプ112のゲートに
4つのホトダイオード111−1〜111−4からの信
号電荷が混じり合わないように両者間に設けられた転送
ゲート115−1〜115−4、リセット用のMOSF
ET114、単位セルを選択するMOSFET113か
ら構成されている。
FIG. 8 shows an example in which amplifying means (amplifier) is shared by four pixels. As shown in the drawing, the unit cell includes four photodiodes 111-1 to 111-4, a source follower amplifier 112 shared by the photodiodes 111-1 to 111-4, and four photodiodes 111 connected to the gate of the source follower amplifier 112. Transfer gates 115-1 to 115-4 and a reset MOSF provided between them so as not to mix signal charges from -1 to 111-4.
The ET 114 includes a MOSFET 113 for selecting a unit cell.

【0011】[0011]

【発明が解決しようとする課題】しかし、一般に対数圧
縮型センサは通常の線型なセンサに比べると画質がよく
ない傾向がある。
However, in general, the logarithmic compression type sensor tends to have poor image quality as compared with a normal linear sensor.

【0012】前述のように線型なセンサにおいても低域
側のS/Nは充分ではないが、従来の対数圧縮型センサ
においては、その目的がダイナミックレンジの拡大であ
り、従って広範な光量に対してその光電変換特性を設定
したために、高域側のS/N比が犠牲になりがちであっ
た。しかも線型なセンサにおいてはでき得る限りゲイン
等を調節して、高域側で使用するようにシステム側で組
まれているために、高域側のS/N比について対数圧縮
型センサと線型なセンサとの差は歴然であった。
As described above, the S / N on the low frequency side is not sufficient even with a linear sensor, but the purpose of the conventional logarithmic compression type sensor is to expand the dynamic range, and therefore, a wide range of light amount is required. Since the photoelectric conversion characteristics are set, the S / N ratio on the high frequency side tends to be sacrificed. In addition, in the case of a linear sensor, the gain and the like are adjusted as much as possible, and the system is configured to be used in the high frequency side. Therefore, the S / N ratio in the high frequency side is different from that of the logarithmic compression type sensor in linearity. The difference from the sensor was obvious.

【0013】また、撮像装置は一般に常温で使用される
ために、熱雑音の影響を受ける。この常温で動作するた
めにはその論理レベルは少なくとも、kTln2/q
(V)程度は必要であると言われている。
[0013] Further, since the imaging apparatus is generally used at room temperature, it is affected by thermal noise. In order to operate at this normal temperature, the logic level is at least kTln2 / q
(V) It is said that the degree is necessary.

【0014】これは数十mVのオーダーであるが、前述
の線型なセンサにおいても充分大きな値である。即ち、
光電変換素子に印加されるバイアスは数V程度であり、
従ってノイズレベルは数V/10,000でコンマ数m
V程度であることが求められる。しかし実際には熱雑音
に由来するランダムノイズの大きさは前述のように数十
mVオーダーであり、S/N比に対するランダムノイズ
の影響が非常に大きいものであることが判る。
Although this is on the order of several tens of mV, it is a sufficiently large value even in the above-mentioned linear sensor. That is,
The bias applied to the photoelectric conversion element is about several volts,
Therefore, the noise level is several V / 10,000 and the number of commas is m
V is required. However, in reality, the magnitude of the random noise derived from the thermal noise is on the order of several tens of mV as described above, and it can be seen that the influence of the random noise on the S / N ratio is extremely large.

【0015】また図8から判るように、画素間でアンプ
を共有した系においては、リセットMOSFET114
がアンプ112側に設けられているために、各ホトダイ
オード111−1〜111−4の信号を対数圧縮するこ
とは、転送ゲート115−1〜115−4が閉じている
蓄積期間中に行うことができない。
As can be seen from FIG. 8, in a system in which an amplifier is shared between pixels, the reset MOSFET 114
Is provided on the amplifier 112 side, so that the signals of the photodiodes 111-1 to 111-4 can be logarithmically compressed during the accumulation period in which the transfer gates 115-1 to 115-4 are closed. Can not.

【0016】従って転送ゲート115が開く信号転送時
に行うことになるが、転送時に流れる信号電流は、アン
プ112のゲート容量を充電する電流であり、従って必
ずしも定常電流ではない。これは前述の文献中の
(1)式に示した仮定が成立たなくなることを示してお
り、この理由により対数圧縮の原理が不成立となってし
まう。
Therefore, the signal is transmitted when the transfer gate 115 is opened. The signal current flowing during the transfer is a current for charging the gate capacitance of the amplifier 112, and is not necessarily a steady current. This indicates that the assumption shown in equation (1) in the above-mentioned document does not hold, and for this reason, the principle of logarithmic compression does not hold.

【0017】また、転送時にリセットMOSFET11
4のゲートを間欠的に開くことで対数圧縮することも可
能であるが、転送時間が約1μsecと短かく、また充
電電流が非定常であることから、そのタイミングは非常
にクリティカルなものとなってしまい、事実上、使用が
できない。
Further, at the time of transfer, the reset MOSFET 11
Logarithmic compression is also possible by intermittently opening the gate of gate 4, but the transfer time is as short as about 1 μsec and the charging current is non-stationary, so the timing becomes very critical. It is virtually useless.

【0018】[0018]

【課題を解決するための手段および作用】本発明の撮像
装置は、光電変換素子と該光電変換素子に接続される非
線型抵抗素子とを画素内に有する撮像装置であって、前
記非線型抵抗素子は、前記光電変換素子の蓄積期間中に
前記光電変換素子中に蓄積する光信号電荷を非線型変換
する撮像装置である。
The image pickup apparatus of the present invention is an image pickup apparatus having a photoelectric conversion element and a non-linear resistance element connected to the photoelectric conversion element in a pixel, wherein the non-linear resistance element is provided. The device is an imaging device that nonlinearly converts an optical signal charge accumulated in the photoelectric conversion element during an accumulation period of the photoelectric conversion element.

【0019】また本発明の撮像装置は、少なくとも、複
数の光電変換素子と、該複数の光電変換素子にそれぞれ
接続される複数の非線型抵抗素子と、前記複数の光電変
換素子からの信号を増幅する増幅手段とで単位セルが構
成され、該増幅手段は前記複数の光電変換素子間で共有
されている撮像装置であって、前記非線型抵抗素子は、
前記光電変換素子の蓄積期間中に前記光電変換素子中に
蓄積する光信号電荷を非線型変換する撮像装置である。
Further, the image pickup apparatus of the present invention comprises at least a plurality of photoelectric conversion elements, a plurality of non-linear resistance elements respectively connected to the plurality of photoelectric conversion elements, and an amplifying signal from the plurality of photoelectric conversion elements. A unit cell is configured with the amplifying unit, and the amplifying unit is an imaging device shared by the plurality of photoelectric conversion elements, wherein the non-linear resistance element is
An imaging apparatus for nonlinearly converting optical signal charges accumulated in the photoelectric conversion element during an accumulation period of the photoelectric conversion element.

【0020】本発明の撮像装置の光電変換特性は、人間
の眼の特性を考慮し、線型でなく、非線型であり、対数
圧縮型センサのそれに近いものとする。感度の調節は他
の手段、例えば電子シャッター(露光時間)等でも調節
可能であるため、広いダイナミックレンジは必ずしも必
要ではない。
The photoelectric conversion characteristic of the image pickup apparatus of the present invention is not linear but non-linear, and is close to that of a logarithmic compression type sensor, in consideration of the characteristics of the human eye. Since the sensitivity can be adjusted by other means, such as an electronic shutter (exposure time), a wide dynamic range is not necessarily required.

【0021】対数圧縮センサの画質の改善は、そのダイ
ナミックレンジを狭くすることによって行う。即ち、室
温ではkTln2/qの値は17.9mVであり、これ
が1.5%=0.129dBの照度差の場合に論理レベ
ルとして確定すれば良いことから、対数圧縮型の部分の
光電変換特性の傾きの部分を2.8V/20dBとす
る。
The image quality of the logarithmic compression sensor is improved by reducing its dynamic range. In other words, at room temperature, the value of kTln2 / q is 17.9 mV, which can be determined as a logic level in the case of an illuminance difference of 1.5% = 0.129 dB. Is 2.8 V / 20 dB.

【0022】これにより本発明の撮像装置は通常の数V
の印加電圧ではダイナミックレンジは1〜2桁となる
が、その代わり微妙な色調の差が表現可能なものと成
る。また充分に大きく取った雑音許容度と対数圧縮によ
り、各種ノイズの対策が容易となることも色調の向上に
寄与する。
As a result, the image pickup apparatus of the present invention can operate at a normal voltage of several volts.
With an applied voltage of, the dynamic range is one or two digits, but a subtle color tone difference can be expressed instead. In addition, the noise tolerance and logarithmic compression which are sufficiently large make it easy to take countermeasures against various noises, which also contributes to the improvement of the color tone.

【0023】通常の画像においては、注目している物体
の輝度差は人間の眼が感知する〜8桁という広いダイナ
ミックレンジほどは広くはない。
In a normal image, the luminance difference of the object of interest is not as wide as the wide dynamic range of ~ 8 digits perceived by the human eye.

【0024】また、本発明の低域側(黒レベル)は通常
の線型センサと同様にノイズに埋もれてしまうが、これ
は通常の画像モニタの反射率が約5%もあることを考え
ると、特に問題ではない。また高域側(白レベル)は線
型センサと比べるとつぶれ易くなるが、ゲインコントロ
ールを注目している物体に合せることで問題とはならな
い。むしろブルーミング、スミア等、副作用の出ない耐
光量性が求められる。本発明においては、その対策を効
率的に行うことができる。
Further, the low-frequency side (black level) of the present invention is buried in noise similarly to a normal linear sensor. Considering that the reflectance of a normal image monitor is about 5%. It doesn't matter. Although the high-frequency side (white level) is more easily crushed than a linear sensor, it does not pose a problem if the gain control is adjusted to the object of interest. Rather, light resistance that does not cause side effects such as blooming and smear is required. In the present invention, the measures can be taken efficiently.

【0025】また光電変換特性の高域側のみを対数圧縮
化することによって銀塩フィルムの有するS字特性をも
本発明を用いることで実現可能である。
The S-characteristic of the silver halide film can be realized by using the present invention by logarithmically compressing only the high frequency side of the photoelectric conversion characteristic.

【0026】また複数の光電変換素子間でアンプを共有
した系においては、光電変換素子に負荷MOSFET等
の非線型抵抗を各々接続することによってその対数圧縮
を実現する。
In a system in which an amplifier is shared between a plurality of photoelectric conversion elements, logarithmic compression is realized by connecting non-linear resistors such as load MOSFETs to the photoelectric conversion elements.

【0027】以下に式を用いてその原理を説明する。
今、簡単のために図1に示したような1つのホトダイオ
ードと1つの非線型抵抗の系を考える。
The principle will be described below using equations.
Now, for simplicity, consider a system of one photodiode and one non-linear resistor as shown in FIG.

【0028】容量1と定電流電源2はホトダイオードを
等価回路で表現したものである。今簡単のために容量1
は一定値C(F)としてある。ipは受光により発生す
る光電流(A)を表現している。3は負荷MOSFET
から成る非線型抵抗であり、
The capacitor 1 and the constant current power supply 2 represent a photodiode by an equivalent circuit. Now capacity 1 for simplicity
Is a constant value C (F). ip represents a photocurrent (A) generated by light reception. 3 is a load MOSFET
A non-linear resistor consisting of

【0029】[0029]

【数3】 S: 負荷MOSFETのソース電圧 VT: 負荷MOSFETのスレッショルド電圧 が成立つ。(Equation 3) V S: source voltage V T of the load MOSFET: the threshold voltage of the load MOSFET is true.

【0030】この系を蓄積期間中の境界条件Vp(t=
0)=VDDで解くと、t>>0で
The boundary condition Vp (t =
0) = V DD solves for t >> 0

【0031】[0031]

【数4】 となり、対数圧縮されることが分かる。(Equation 4) It can be seen that logarithmic compression is performed.

【0032】ここでV0,i0は、Here, V 0 and i 0 are

【0033】[0033]

【数5】 V0 =nkT/q …(5)V 0 = nkT / q (5)

【0034】[0034]

【数6】 i0=id0 exp(−VT /V0) …(6) である。I 0 = id 0 exp (−V T / V 0 ) (6)

【0035】注意すべきは本発明は上述のの文献に記
載された定電流モードではなく、蓄積モードで対数圧縮
を行っている点である。
It should be noted that the present invention performs logarithmic compression not in the constant current mode described in the above-mentioned document but in the accumulation mode.

【0036】また、本発明は負荷MOSFETのスレッ
ショルド電圧VT の値を変えることによって、対数圧縮
が始まる点を任意に設定することもできる。
Further, the present invention is by changing the value of the threshold voltage V T of the load MOSFET, it is also possible to arbitrarily set the point at which the logarithmic compression begins.

【0037】式(3)を境界条件で解くと、Solving equation (3) under boundary conditions gives:

【0038】[0038]

【数7】 となる。(Equation 7) Becomes

【0039】式(7)のVT 依存性は実施例で具体的に
説明を行う。
[0039] V T dependence of formula (7) performs the specifically described embodiments.

【0040】[0040]

【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0041】本発明の撮像装置の一実施例である、4画
素毎に共通アンプを有するCMOSセンサの単位セルの
等価回路図を図2に示す。
FIG. 2 shows an equivalent circuit diagram of a unit cell of a CMOS sensor having a common amplifier for every four pixels, which is one embodiment of the image pickup apparatus of the present invention.

【0042】単位セルは大きさ8μm角の画素4つから
成り、16μm角の大きさである。セルは0.4μmル
ールのCMOSプロセスによって形成されている。
The unit cell is composed of four pixels each having a size of 8 μm square, and has a size of 16 μm square. The cell is formed by a 0.4 μm rule CMOS process.

【0043】図2において、21−1〜21−4はホト
ダイオードであり、その容量は約10fFである。22
は増幅手段であるソースフォロワアンプであり、転送ゲ
ート25−1〜25−4を介してホトダイオード21−
1〜21−4と接続されている。23はソースフォロワ
アンプ22の各行を選択するための選択MOSFETで
あり、ソースフォロワアンプ22のゲート電極中の信号
電荷情報は、選択MOSFET23を通して電流の形で
垂直信号線26から読出される。24はゲート電極をリ
セットするためのリセットMOSFETである。
In FIG. 2, photodiodes 21-1 to 21-4 have a capacitance of about 10 fF. 22
Denotes a source follower amplifier as an amplifying means, and the photodiode 21- is connected via transfer gates 25-1 to 25-4.
1 to 21-4. Reference numeral 23 denotes a selection MOSFET for selecting each row of the source follower amplifier 22. Signal charge information in the gate electrode of the source follower amplifier 22 is read out from the vertical signal line 26 in the form of a current through the selection MOSFET 23. Reference numeral 24 denotes a reset MOSFET for resetting the gate electrode.

【0044】ホトダイオード21−1〜21−4はそれ
ぞれL=0.4μm、W=1.6μm、VT =1.0
V、V0=47.78mV、id0=6.526μAの負
荷MOSFET29−1〜29−4によって電源電圧V
DD=3.5Vと接続されている。
The photodiodes 21-1 to 21-4 have L = 0.4 μm, W = 1.6 μm, and V T = 1.0, respectively.
V, V 0 = 47.78 mV, id 0 = 6.526 μA The power supply voltage V is set by the load MOSFETs 29-1 to 29-4.
DD = 3.5V.

【0045】負荷MOSFET29−1〜29−4はt
=30msecの蓄積期間中にホトダイオード中の蓄積
電荷である電子を電源VDDへ逃がす働きを有する。
The load MOSFETs 29-1 to 29-4 are t
During the accumulation period of = 30 msec, it has the function of allowing electrons, which are accumulated charges in the photodiode, to escape to the power supply VDD .

【0046】まずリセットMOSFET24によってソ
ースフォロワアンプ22のゲート電極及び各ホトダイオ
ード21−1〜21−4の電位がVDDにリセットされた
後に、各転送ゲート25−1〜25−4を閉じて蓄積が
始まる。ホトダイオード21−1〜21−4に入射した
光は信号電荷である電子を発生させ、徐々にホトダイオ
ード電圧Vpが降下していく。
First, after the potentials of the gate electrode of the source follower amplifier 22 and the photodiodes 21-1 to 21-4 are reset to V DD by the reset MOSFET 24, the transfer gates 25-1 to 25-4 are closed to store the data. Begin. The light incident on the photodiodes 21-1 to 21-4 generates electrons as signal charges, and the photodiode voltage Vp gradually decreases.

【0047】それと共に負荷MOSFET29間に印加
される電圧が増加し、負荷MOSFET29のチャネル
コンダクタンスが増加し、それに比例した電流が流れる
ようになる。そして式(4)を用いて説明した原理に従
って対数圧縮作用がホトダイオード電圧Vpに対して働
く。
At the same time, the voltage applied between the load MOSFETs 29 increases, the channel conductance of the load MOSFET 29 increases, and a current proportional thereto flows. Then, a logarithmic compression action acts on the photodiode voltage Vp according to the principle described using equation (4).

【0048】蓄積時間t=30msecが終了した後
に、ホトダイオード21−1〜21−4中に蓄積した信
号電荷は、転送ゲート25−1〜25−4を通ってソー
スフォロワアンプ22のゲートへと運ばれる。
After the accumulation time t = 30 msec, the signal charges accumulated in the photodiodes 21-1 to 21-4 are transferred to the gates of the source follower amplifier 22 through the transfer gates 25-1 to 25-4. It is.

【0049】図3に本実施例の式(7)によって計算し
た光電変換特性を示す。
FIG. 3 shows the photoelectric conversion characteristics calculated by the equation (7) in this embodiment.

【0050】本実施例はVT =1.0Vであるので、光
電流ipが10-14 A以上で対数圧縮特性を示すことが
判る。また本実施例ではダイナミックレンジは非常に広
く、5桁以上が確保されている。
In this embodiment, since V T = 1.0 V, it can be seen that logarithmic compression characteristics are exhibited when the photocurrent ip is 10 −14 A or more. In this embodiment, the dynamic range is very wide, and five digits or more are secured.

【0051】また本発明の他の実施例として、途中まで
線型特性を示し、途中から対数圧縮型特性を示す例を挙
げる。図2に示した回路構成はそのままで、負荷MOS
FET29のVT を4.0Vとした場合である。
As another embodiment of the present invention, an example will be given in which the linear characteristic is shown halfway and the logarithmic compression type characteristic is shown halfway. The circuit configuration shown in FIG.
The V T of FET29 is a case of a 4.0V.

【0052】図4に同様にして式(7)によって計算し
た光電変換特性を示す。図4によれば10-12 A近傍ま
では線型特性を示し、その後は対数圧縮型に移行するこ
とが判る。
FIG. 4 shows the photoelectric conversion characteristics similarly calculated by the equation (7). According to FIG. 4, it can be seen that the linear characteristic is exhibited up to about 10 −12 A, and thereafter, the mode shifts to the logarithmic compression type.

【0053】本実施例によれば光電変換特性は銀塩フィ
ルムに見られるS字カーブの特性に近いものになってい
る。
According to this embodiment, the photoelectric conversion characteristics are close to the characteristics of the S-curve seen in the silver halide film.

【0054】またホトダイオードの飽和する電圧VDD
3.5Vに近い領域で、ホトダイオード中の信号電荷で
ある電子を電源VDDに逃がす働きを有することから、前
述したブルーミング等を防止するオーバーフロードレイ
ンとしての働きを有することが期待できる。
The voltage V DD at which the photodiode saturates is
In a region close to 3.5 V, electrons serving as signal charges in the photodiode are released to the power supply V DD , and therefore, they can be expected to have a function as an overflow drain for preventing the blooming described above.

【0055】図5に本実施例の単位セルの概略断面図を
示す。
FIG. 5 is a schematic sectional view of the unit cell of this embodiment.

【0056】シリコンCZN(100)基板51上に形
成された深さ2μmのpウェル52の中に、光電変換部
であるホトダイオードの一方の半導体領域である深さ
0.45μmのn+ 拡散層54が形成されている。
In a p-well 52 having a depth of 2 μm formed on a silicon CZN (100) substrate 51, an n + diffusion layer 54 having a depth of 0.45 μm, which is one semiconductor region of a photodiode serving as a photoelectric conversion portion. Are formed.

【0057】n+ 拡散層54はシリサイドで形成された
ゲート長0.4μmのゲート電極56を介して他のn+
拡散層55に接している。拡散層55からは金属電極5
7が引出されており、ゲート電極56と図示しない電源
DDに接続されている。
[0057] n + diffusion layer 54 through the gate electrode 56 of the gate length 0.4μm formed of silicide other n +
It is in contact with the diffusion layer 55. From the diffusion layer 55, the metal electrode 5
7 is drawn out and connected to the gate electrode 56 and a power supply V DD ( not shown).

【0058】ホトダイオードを構成するn+ 拡散層5
4,pウェル52には図示しない転送ゲートを介して逆
バイアス電圧が印加されており、n+ 拡散層54,pウ
ェル52のp−n接合は逆バイアスされている。その結
果、キャリヤの存在しない空乏層がp−n接合をはさん
で広がっており、そこに遮光膜58を通過して入射した
光が当たると、キャリヤ対が発生する。発生した電子は
+ 拡散層54に、ホールはpウェル52を介して外方
へと輸送される。
N + Diffusion Layer 5 Constituting Photodiode
4, a reverse bias voltage is applied to the p well 52 via a transfer gate (not shown), and the pn junction of the n + diffusion layer 54 and the p well 52 is reverse biased. As a result, a carrier-free depletion layer spreads across the pn junction, and when light incident through the light-shielding film 58 shines thereon, a carrier pair is generated. The generated electrons are transported to the n + diffusion layer 54 and the holes are transported outward through the p well 52.

【0059】蓄積した電子は最もポテンシャル障壁の低
い所を通って逃げようとするが、一番障壁が低い部分は
通常の転送MOSFETのチャネルではなく負荷MOS
FETに相当するゲート電極56下のチャネルである。
ゲート電極56下のチャネルはサブスレッショルド特性
を示す状態に有り、従って容易に蓄積電荷である電子を
電源VDDに運び去る。
The accumulated electrons try to escape through the place with the lowest potential barrier, but the part with the lowest barrier is not a normal transfer MOSFET channel but a load MOS.
This is a channel below the gate electrode 56 corresponding to the FET.
The channel below the gate electrode 56 is in a state showing a sub-threshold characteristic, and thus easily carries electrons, which are stored charges, to the power supply VDD .

【0060】本実施例は通常の線型特性を示すセンサと
は異なり、転送MOSFETを通して蓄積した電荷がソ
ースフォロワアンプ側にもれ出ることはなく、耐ブルー
ミング性、耐光性が向上する。
In this embodiment, unlike a sensor having a normal linear characteristic, the electric charge accumulated through the transfer MOSFET does not leak to the source follower amplifier side, and the blooming resistance and light resistance are improved.

【0061】また、本発明の更なる他の実施例である撮
像装置を以下に示す。
An image pickup apparatus according to still another embodiment of the present invention will be described below.

【0062】本実施例の画素部の単位セルは図2に示し
た構成と同様ではあるが、CMOSセンサを構成する製
造プロセス条件及びデバイスパラメータが異なる。即
ち、pウェル濃度は1018cm-3と高濃度であり、また
非線型抵抗である負荷MOSFET29のゲート酸化膜
厚は1.5μmと厚い。
The unit cell of the pixel portion of this embodiment has the same configuration as that shown in FIG. 2, but the manufacturing process conditions and device parameters of the CMOS sensor are different. Ie, p-well concentration is high concentration as 10 18 cm -3, and the gate oxide film thickness of the load MOSFET29 is non-linear resistor is 1.5μm and thick.

【0063】式(5)中のnはnファクタと呼ばれ、In the equation (5), n is called an n-factor.

【0064】[0064]

【数8】 と表わされる。ここでCDEP は空乏層の容量であり、C
G はゲート容量である。
(Equation 8) It is expressed as Here, C DEP is the capacity of the depletion layer,
G is the gate capacitance.

【0065】容量CDEP は単位面積当り1.42×10
-7F/cm2 であるのに対して、ゲート容量CG は2.
36×10-9F/cm2 と約2桁小さいためにnファク
タは61.2という大きな値となる。
The capacity C DEP is 1.42 × 10 per unit area.
-7 F / cm 2 , whereas the gate capacitance CG is 2.
The n-factor is as large as 61.2 because it is about two orders of magnitude smaller, 36 × 10 −9 F / cm 2 .

【0066】この大きなnファクタは式(5)から判る
ようにV0を大きな値(1.58V)とする。この大き
なV0の値は式(4)の対数圧縮部分の光電変換特性の
傾きを大きくさせる。
This large n-factor makes V 0 a large value (1.58 V) as can be seen from equation (5). This large value of V 0 increases the slope of the photoelectric conversion characteristic of the logarithmically compressed portion of equation (4).

【0067】今、光電流ipが1桁増加した場合の、光
出力電圧VDD−Vpの増加分をSとすれば
Now, if the increase in the optical output voltage V DD -Vp when the photocurrent ip increases by one digit is S,

【0068】[0068]

【数9】 で表わされる。(Equation 9) Is represented by

【0069】今、V0=1.58VであるからSの値は
3.63V/20dBとなる。
Now, since V 0 = 1.58 V, the value of S is 3.63 V / 20 dB.

【0070】本実施例によれば前述したように、熱雑音
に埋もれることなく、人間の眼が検出可能な1.5%の
コントラスト比を充分に検出することができる。これは
nファクタを
According to this embodiment, as described above, a 1.5% contrast ratio that can be detected by human eyes can be sufficiently detected without being buried in thermal noise. This gives the n factor

【0071】[0071]

【数10】 と選んだことによって達成されている。(Equation 10) Has been achieved by choosing.

【0072】図6に本発明の更なる他の実施例である、
4画素毎に共通アンプを有するCMOSセンサの単位セ
ルの等価回路図を示す。また以下にその動作原理を示
す。
FIG. 6 shows still another embodiment of the present invention.
An equivalent circuit diagram of a unit cell of a CMOS sensor having a common amplifier for every four pixels is shown. The principle of operation will be described below.

【0073】まず各MOSFET69−1〜69−4の
ゲート電極に接続されているφRES配線に正の電圧を印
加し、各MOSFET69−1〜69−4を導通させ、
各ホトダイオード61−1〜61−4をVDD電源に接続
させることでホトダイオード61−1〜61−4中に有
る電荷をリセット除去する。
[0073] The positive voltage is applied to the phi RES wiring connected to the gate electrode of each MOSFET69-1~69-4 First, to conduct the MOSFET69-1~69-4,
By connecting each of the photodiodes 61-1 to 61-4 to the VDD power supply, the charges in the photodiodes 61-1 to 61-4 are reset and removed.

【0074】次いで各転送ゲート65−1〜65−4を
開けることによって、ソースフォロワアンプ62と各ホ
トダイオード61−1〜61−4を接続させ、間接的に
DD電源と接続させることで、ソースフォロワアンプ6
2のゲート電位をリセットする。
Next, by opening the transfer gates 65-1 to 65-4, the source follower amplifier 62 is connected to the photodiodes 61-1 to 61-4, and indirectly connected to the VDD power source, so that the source Follower amplifier 6
2 is reset.

【0075】次いで各転送ゲート65−1〜65−4を
閉じ、φRES 配線をVDD電源と同じ電位に保つことで、
各MOSFET69−1〜69−4を負荷MOSFET
として働くようにする。その際、MOSFET69−1
〜69−4はサブスレッショルド特性を示すように、そ
のVTHは高め(>VDD)に設定しておく。これで光信号
の蓄積が始まる。
Next, the transfer gates 65-1 to 65-4 are closed, and the φ RES wiring is kept at the same potential as the VDD power supply.
Each MOSFET 69-1 to 69-4 is a load MOSFET
To work as At that time, the MOSFET 69-1
~69-4, as shown Subthreshold, the V TH is is set to be high (> V DD). This starts the accumulation of the optical signal.

【0076】ある一定時間の経過後、いずれかの画素の
転送ゲートのゲートを開いて蓄積した光信号電荷をソー
スフォロワアンプ62のゲート電極へと転送する。その
際、光信号電荷は前述のように式(7)に示した働きに
より対数圧縮されている。次いでφSEL により選択MO
SFET63を開いて信号を電流の形で垂直信号線66
から読出す。次いで、MOSFET63を閉じ、いずれ
かの画素のMOSFET69に正の電圧を印加し、ホト
ダイオード61及びソースフォロワアンプ62のゲート
をVDDでリセットする。その後転送ゲート65−1〜6
5−4を閉じ、MOSFET69−1〜69−4のゲー
ト電位をVDDにして負荷MOSモードとした後に、他の
画素の信号を同様にして読出す。
After a certain period of time has elapsed, the gate of the transfer gate of any pixel is opened to transfer the accumulated optical signal charges to the gate electrode of the source follower amplifier 62. At this time, the optical signal charge is logarithmically compressed by the function shown in the equation (7) as described above. Then select MO by φ SEL
The SFET 63 is opened to transmit a signal in the form of a current to the vertical signal line 66.
Read from Next, the MOSFET 63 is closed, a positive voltage is applied to the MOSFET 69 of any pixel, and the gates of the photodiode 61 and the source follower amplifier 62 are reset to V DD . Then, transfer gates 65-1 to 65-6
5-4 closed, after the gate potential of MOSFET69-1~69-4 was to load MOS mode to V DD, reads in the same manner as the signals of other pixels.

【0077】本実施例においては図2に示したリセット
MOSFETが不要となり、またセル内の負荷MOSF
ETに相当するMOSFETのゲートとドレイン間の接
続が不要となり、またセル間の水平方向の配線も6本
(上下2本のφRES は1本化が可能)であるため、更に
レイアウト的に有利となる。
In the present embodiment, the reset MOSFET shown in FIG.
The connection between the gate and the drain of the MOSFET corresponding to the ET becomes unnecessary, and the horizontal wiring between the cells is six (two upper and lower φ RESs can be made one), which is more advantageous in layout. Becomes

【0078】また本発明の非線型抵抗は何も負荷MOS
FETに限るものではなく、公知のダイオードの順方向
特性を利用したものでも良い。ただし、一般にダイオー
ドのnファクタは小さいため、式(10)を満足させる
ためにはシリコン以外の材料を用いることが望ましい。
The non-linear resistor according to the present invention has no load MOS.
The present invention is not limited to the FET, but may be a device utilizing a known forward characteristic of a diode. However, since the n-factor of a diode is generally small, it is desirable to use a material other than silicon in order to satisfy Expression (10).

【0079】図9は単位セル及び信号読出し回路の概略
的構成図である。単位セルの構成は図2に示した構成と
同様である。図9の単位セルSは、4つの光電変換部と
1つの共通アンプから構成され、例えば図1の光電変換
部a11、a12、a21、a22にはカラーフィルタR1
(赤)、G1(緑)、G2(緑)、B2(青)が設けら
れ、各光電変換部からR1信号、G1信号、B2信号、G2
信号が共通アンプA1から垂直出力線を介して出力され
る。また共通アンプA1からはリセット後のノイズも垂
直出力線を介して出力される。すなわち、光電変換部か
ら信号が増幅手段の入力部(ゲート)に転送される前に
配線φRESに印加されるリセット信号によりリセット手
段24がオン状態となり増幅手段22の入力部がリセッ
トされ、ノイズとしてセレクト手段23を介して垂直出
力線26に送られる。
FIG. 9 is a schematic configuration diagram of a unit cell and a signal readout circuit. The configuration of the unit cell is the same as the configuration shown in FIG. The unit cell S in FIG. 9 includes four photoelectric conversion units and one common amplifier. For example, the photoelectric conversion units a11, a12, a21, and a22 in FIG.
(Red), G1 (green), G2 (green), and B2 (blue) are provided, and R1 signal, G1 signal, B2 signal, G2
A signal is output from the common amplifier A1 via a vertical output line. The noise after reset is also output from the common amplifier A1 via the vertical output line. That is, before the signal is transferred from the photoelectric conversion unit to the input unit (gate) of the amplifying unit, the reset unit 24 is turned on by the reset signal applied to the wiring φRES , and the input unit of the amplifying unit 22 is reset. Is sent to the vertical output line 26 via the selection means 23.

【0080】100は信号蓄積用の容量CS、ノイズ蓄
積用の容量CN、容量切替え用のトランジスタM1,M
2、および信号出力用のトランジスタM3,M4で構成さ
れる信号蓄積構成部である。1つの垂直出力線にはトラ
ンジスタM1、M2を介して信号蓄積用の容量CSとノイ
ズ蓄積用の容量CNが並列に設けられている。容量CS
蓄積された信号と容量CNに蓄積されたノイズとは水平
シフトレジスタ(H・SR)13によって制御されるト
ランジスタM3、M4が同時にオンして各水平出力線に読
み出されて、減算アンプ10で信号からノイズが除去さ
れ、AGC(オートゲインコントロール)11、A/D
コンバータ12を経てデジタル信号に変換される。水平
出力線はφHCで制御されるトランジスタM6によりリセ
ットされる。なお、各光電変換部に対応して、信号蓄積
用の容量、ノイズ蓄積用の容量、容量切替え用のトラン
ジスタ、および信号出力用のトランジスタをそれぞれ設
けて、ノイズ除去されたR,G,B信号を同時に出力す
ることも可能である。
Reference numeral 100 denotes a capacitor C S for signal storage, a capacitor C N for noise storage, and transistors M 1 and M M for capacitance switching.
2, and a signal storage component composed of signal output transistors M3 and M4. One vertical output line is provided with a signal storage capacitor CS and a noise storage capacitor CN in parallel via transistors M1 and M2. The signals stored in the capacitor C S and the noise stored in the capacitor C N are read out to the respective horizontal output lines by simultaneously turning on the transistors M 3 and M 4 controlled by the horizontal shift register (H · SR) 13. , The noise is removed from the signal by the subtraction amplifier 10, the AGC (auto gain control) 11, the A / D
The signal is converted into a digital signal via the converter 12. The horizontal output line is reset by a transistor M6 controlled by φHC. It should be noted that a signal storage capacitor, a noise storage capacitor, a capacitance switching transistor, and a signal output transistor are provided for each of the photoelectric conversion units, and noise-removed R, G, and B signals are provided. Can also be output at the same time.

【0081】図10に上記撮像装置の全体構成図を示
す。各光電変換セルのリセット、ノイズ・信号読み出
し、光電変換の制御は垂直シフトレジスタ(V・SR)
15によって行われ、ノイズ除去・信号蓄積構成部10
0、200、300からなるノイズ除去・メモリ部14
の制御は水平シフトレジスタ(H・SR)13によって
行われ、アンプ10で信号が増幅され、AGC11、A
/Dコンバータ12を経てデジタル信号に変換される。
タイミングジェネレータ16は垂直シフトレジスタ(V
・SR)15、水平シフトレジスタ(H・SR)13、
アンプ10、AGC11、A/Dコンバータ12の動作
を制御する。17は行列状に光電変換セルが配置された
撮像素子部である。
FIG. 10 shows an overall configuration diagram of the image pickup apparatus. Reset of each photoelectric conversion cell, readout of noise / signal, and control of photoelectric conversion are performed by vertical shift registers (V / SR)
15, the noise removal / signal accumulation component 10
Noise elimination / memory unit 14 composed of 0, 200, and 300
Is controlled by a horizontal shift register (H-SR) 13, the signal is amplified by an amplifier 10, and AGCs 11, A
The signal is converted into a digital signal via the / D converter 12.
The timing generator 16 has a vertical shift register (V
SR) 15, horizontal shift register (HSR) 13,
The operation of the amplifier 10, the AGC 11, and the A / D converter 12 is controlled. Reference numeral 17 denotes an image sensor unit in which photoelectric conversion cells are arranged in a matrix.

【0082】図11に撮像システム概略図を示す。同図
に示すように、光学系71、絞り80を通って入射した
画像光はCMOSセンサー72上に結像する。CMOS
センサー72上に配置されている画素アレーによって光
情報は電気信号へと変換され、ノイズ除去されて出力さ
れる。その出力信号は信号処理回路73によって予め決
められた方法によって信号変換処理され、出力される。
信号処理された信号は、記録系、通信系74により情報
記録装置により記録、あるいは情報転送される。記録、
あるいは転送された信号は再生系77により再生され
る。絞り80、CMOSセンサー72、信号処理回路7
3はタイミング制御回路75により制御され、光学系7
1、タイミング制御回路75、記録系・通信系74、再
生系77はシステムコントロール回路76により制御さ
れる。
FIG. 11 is a schematic diagram of an imaging system. As shown in the figure, the image light incident through the optical system 71 and the stop 80 forms an image on the CMOS sensor 72. CMOS
The optical information is converted into an electric signal by a pixel array arranged on the sensor 72, and is output after noise removal. The output signal is subjected to signal conversion processing by a signal processing circuit 73 by a predetermined method and output.
The signal that has been subjected to the signal processing is recorded by a recording system and a communication system 74 by an information recording device, or information is transferred. Records,
Alternatively, the transferred signal is reproduced by the reproduction system 77. Aperture 80, CMOS sensor 72, signal processing circuit 7
3 is controlled by the timing control circuit 75, and the optical system 7
1. The timing control circuit 75, the recording / communication system 74, and the reproduction system 77 are controlled by the system control circuit 76.

【0083】[0083]

【発明の効果】以上説明したように、本発明によれば、
人間の眼の特性に適した撮像装置を容易に実現できる。
また高い色調を有し、熱雑音に強く、耐光性に優れ、銀
塩フィルムの有するS字特性に似た特性も容易に得るこ
とができる。
As described above, according to the present invention,
An imaging device suitable for the characteristics of the human eye can be easily realized.
In addition, it has a high color tone, is resistant to thermal noise, has excellent light fastness, and can easily obtain characteristics similar to the S-shaped characteristics of a silver halide film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理を説明するための等価回路図であ
る。
FIG. 1 is an equivalent circuit diagram for explaining the principle of the present invention.

【図2】本発明の撮像装置の一実施例である、4画素毎
に共通アンプを有するCMOSセンサの単位セルの等価
回路図である。
FIG. 2 is an equivalent circuit diagram of a unit cell of a CMOS sensor having a common amplifier for every four pixels, which is an embodiment of the imaging apparatus of the present invention.

【図3】本発明の実施例の光電変換特性を示す特性図で
ある。
FIG. 3 is a characteristic diagram showing a photoelectric conversion characteristic of an example of the present invention.

【図4】本発明の実施例の光電変換特性を示す特性図で
ある。
FIG. 4 is a characteristic diagram showing a photoelectric conversion characteristic of an example of the present invention.

【図5】本発明の実施例の単位セルの概略断面図であ
る。
FIG. 5 is a schematic sectional view of a unit cell according to an embodiment of the present invention.

【図6】本発明の更なる他の実施例である、4画素毎に
共通アンプを有するCMOSセンサの単位セルの等価回
路図である。
FIG. 6 is an equivalent circuit diagram of a unit cell of a CMOS sensor having a common amplifier for every four pixels, which is still another embodiment of the present invention.

【図7】CMOSセンサの一画素の構成を示す等価回路
図である。
FIG. 7 is an equivalent circuit diagram showing a configuration of one pixel of a CMOS sensor.

【図8】4画素で増幅手段(アンプ)を共有した撮像装
置の単位セルの等価回路図である。
FIG. 8 is an equivalent circuit diagram of a unit cell of an imaging device in which four pixels share an amplifying unit (amplifier).

【図9】単位セル及び信号読出し回路の概略的構成図で
ある。
FIG. 9 is a schematic configuration diagram of a unit cell and a signal readout circuit.

【図10】撮像装置の全体構成図を示す概略的構成図で
ある。
FIG. 10 is a schematic configuration diagram illustrating an overall configuration diagram of an imaging apparatus.

【図11】撮像システムを示す概略的構成図である。FIG. 11 is a schematic configuration diagram illustrating an imaging system.

【符号の説明】[Explanation of symbols]

1 容量 2 定電流源 3 負荷MOSFET 51 基板 52 pウェル 53 酸化膜 54 n+ 拡散層 55 n+ 拡散層 56 ゲート電極 57 配線 58 遮光膜 21,61,101,111 ホトダイオード 22,62,102,112 ソースフォロワアンプ 23,63,103,113 選択MOSFET 24,104,114 リセットMOSFET 25,65,115 転送ゲート 26,66,116 出力線 29,69 負荷MOSFETREFERENCE SIGNS LIST 1 capacitance 2 constant current source 3 load MOSFET 51 substrate 52 p-well 53 oxide film 54 n + diffusion layer 55 n + diffusion layer 56 gate electrode 57 wiring 58 light-shielding film 21, 61, 101, 111 photodiode 22, 62, 102, 112 Source follower amplifier 23, 63, 103, 113 Selection MOSFET 24, 104, 114 Reset MOSFET 25, 65, 115 Transfer gate 26, 66, 116 Output line 29, 69 Load MOSFET

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 光電変換素子と該光電変換素子に接続さ
れる非線型抵抗素子とを画素内に有する撮像装置であっ
て、前記非線型抵抗素子は、前記光電変換素子の蓄積期
間中に前記光電変換素子中に蓄積する光信号電荷を非線
型変換する撮像装置。
1. An image pickup apparatus having, in a pixel, a photoelectric conversion element and a non-linear resistance element connected to the photoelectric conversion element, wherein the non-linear resistance element is provided during the accumulation period of the photoelectric conversion element. An imaging device for non-linearly converting an optical signal charge accumulated in a photoelectric conversion element.
【請求項2】 少なくとも、複数の光電変換素子と、該
複数の光電変換素子にそれぞれ接続される複数の非線型
抵抗素子と、前記複数の光電変換素子からの信号を増幅
する増幅手段とで単位セルが構成され、該増幅手段は前
記複数の光電変換素子間で共有されている撮像装置であ
って、前記非線型抵抗素子は、前記光電変換素子の蓄積
期間中に前記光電変換素子中に蓄積する光信号電荷を非
線型変換する撮像装置。
2. A unit comprising at least a plurality of photoelectric conversion elements, a plurality of non-linear resistance elements respectively connected to the plurality of photoelectric conversion elements, and an amplifying means for amplifying signals from the plurality of photoelectric conversion elements. A cell is configured, wherein the amplifying unit is an imaging device shared by the plurality of photoelectric conversion elements, wherein the non-linear resistance element is stored in the photoelectric conversion element during a storage period of the photoelectric conversion element. Imaging device for performing non-linear conversion of optical signal charges to be converted.
【請求項3】 請求項1又は請求項2に記載の撮像装置
において、得られた光電変換特性の少なくとも一部に対
数圧縮型の領域を有し、該領域の傾きは2.8V/20
dB以上であることを特徴とする撮像装置。
3. The imaging device according to claim 1, wherein at least a part of the obtained photoelectric conversion characteristic has a logarithmic compression type region, and the inclination of the region is 2.8 V / 20.
An imaging device characterized by being at least dB.
【請求項4】 請求項1又は請求項2に記載の撮像装置
において、前記非線型抵抗素子は負荷MOSFETであ
ることを特徴とする撮像装置。
4. The imaging device according to claim 1, wherein the non-linear resistance element is a load MOSFET.
【請求項5】 請求項4に記載の撮像装置において、前
記負荷MOSFETのサブスレッショルド特性を代表す
るnファクタの値は、 【数1】 以上であることを特徴とする撮像装置。
5. The imaging device according to claim 4, wherein a value of an n-factor representing a sub-threshold characteristic of the load MOSFET is: An imaging device characterized by the above.
【請求項6】 請求項1又は請求項2に記載の撮像装置
において、得られた光電変換特性の少なくとも一部に対
数圧縮型の領域を有し、該対数圧縮型の特性が該光電変
換特性の高域側に有ることを特徴とする撮像装置。
6. The imaging apparatus according to claim 1, wherein at least a part of the obtained photoelectric conversion characteristic has a logarithmic compression type region, and the logarithmic compression type characteristic is the photoelectric conversion characteristic. An imaging apparatus characterized by being located on a high frequency side of the image.
【請求項7】 請求項6に記載の撮像装置において、前
記対数圧縮型の特性が始まる電圧が、前記非線型抵抗素
子である負荷MOSFETのスレッショルド電圧で決め
られることを特徴とする撮像装置。
7. The imaging apparatus according to claim 6, wherein the voltage at which the logarithmic compression type characteristic starts is determined by a threshold voltage of a load MOSFET serving as the non-linear resistance element.
【請求項8】 請求項4に記載の撮像装置において、前
記負荷MOSFETは強い光が照射された場合に発生す
る過剰な電荷を逃がすオーバーフロードレインとして働
くことを特徴とする撮像装置。
8. The imaging device according to claim 4, wherein the load MOSFET functions as an overflow drain for releasing excess charges generated when strong light is irradiated.
【請求項9】 請求項1又は請求項2に記載の撮像装置
はCMOSセンサーであることを特徴とする撮像装置。
9. The imaging device according to claim 1, wherein the imaging device is a CMOS sensor.
【請求項10】 請求項2に記載の撮像装置において、
前記光電変換素子及び前記増幅手段の制御電極をリセッ
トするためのリセット手段を前記非線型抵抗素子が兼ね
ることを特徴とする撮像装置。
10. The imaging device according to claim 2, wherein
An imaging apparatus wherein the non-linear resistance element also serves as reset means for resetting the photoelectric conversion element and the control electrode of the amplification means.
【請求項11】 光電変換素子と該光電変換素子に接続
される非線型抵抗素子とを画素内に有する撮像装置であ
って、得られた光電変換特性の少なくとも一部に対数圧
縮型の領域を有し、該領域の傾きは2.8V/20dB
以上であることを特徴とする撮像装置。
11. An image pickup apparatus having a photoelectric conversion element and a non-linear resistance element connected to the photoelectric conversion element in a pixel, wherein at least a part of the obtained photoelectric conversion characteristic has a logarithmically compressed region. And the inclination of the region is 2.8 V / 20 dB
An imaging device characterized by the above.
【請求項12】 光電変換素子と該光電変換素子に接続
される非線型抵抗素子とを画素内に有する撮像装置であ
って、 前記非線型抵抗素子は負荷MOSFETであり、前記負
荷MOSFETのサブシュレッショルド特性を代表する
nファクタの値は、 【数2】 以上であることを特徴とする撮像装置。
12. An image pickup apparatus having, in a pixel, a photoelectric conversion element and a non-linear resistance element connected to the photoelectric conversion element, wherein the non-linear resistance element is a load MOSFET, and a substrate of the load MOSFET. The value of the n-factor representing the threshold characteristic is: An imaging device characterized by the above.
JP10374031A 1998-12-28 1998-12-28 Image pickup device Pending JP2000196961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10374031A JP2000196961A (en) 1998-12-28 1998-12-28 Image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10374031A JP2000196961A (en) 1998-12-28 1998-12-28 Image pickup device

Publications (1)

Publication Number Publication Date
JP2000196961A true JP2000196961A (en) 2000-07-14

Family

ID=18503155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10374031A Pending JP2000196961A (en) 1998-12-28 1998-12-28 Image pickup device

Country Status (1)

Country Link
JP (1) JP2000196961A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073956A1 (en) * 2001-03-09 2002-09-19 Honda Giken Kogyo Kabushiki Kaisha Optical sensor circuit
US6927884B2 (en) 2000-08-31 2005-08-09 Minolta Co., Ltd. Solid-state image sensing device
JP2008092477A (en) * 2006-10-04 2008-04-17 Canon Inc Photo-electric conversion device, its control method and imaging apparatus
JP2008092478A (en) * 2006-10-04 2008-04-17 Canon Inc Photoelectric conversion device, its controlling method and imaging apparatus
JP2010035168A (en) * 2008-07-25 2010-02-12 Samsung Electronics Co Ltd Imaging apparatus and method
US9177987B2 (en) 2012-10-12 2015-11-03 Samsung Electronics Co., Ltd. Binary CMOS image sensors, methods of operating same, and image processing systems including same
JP2016100806A (en) * 2014-11-25 2016-05-30 株式会社メガチップス Image sensor
JP2017519368A (en) * 2014-06-13 2017-07-13 ニュー イメージング テクノロジーズ C-MOS photoelectric charge transfer cell and array sensor including a set of such cells
US11076117B2 (en) 2018-07-18 2021-07-27 Canon Kabushiki Kaisha Solid-state imaging device and method of driving solid-state imaging device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927884B2 (en) 2000-08-31 2005-08-09 Minolta Co., Ltd. Solid-state image sensing device
WO2002073956A1 (en) * 2001-03-09 2002-09-19 Honda Giken Kogyo Kabushiki Kaisha Optical sensor circuit
JP2008092477A (en) * 2006-10-04 2008-04-17 Canon Inc Photo-electric conversion device, its control method and imaging apparatus
JP2008092478A (en) * 2006-10-04 2008-04-17 Canon Inc Photoelectric conversion device, its controlling method and imaging apparatus
JP2010035168A (en) * 2008-07-25 2010-02-12 Samsung Electronics Co Ltd Imaging apparatus and method
US9177987B2 (en) 2012-10-12 2015-11-03 Samsung Electronics Co., Ltd. Binary CMOS image sensors, methods of operating same, and image processing systems including same
JP2017519368A (en) * 2014-06-13 2017-07-13 ニュー イメージング テクノロジーズ C-MOS photoelectric charge transfer cell and array sensor including a set of such cells
JP2016100806A (en) * 2014-11-25 2016-05-30 株式会社メガチップス Image sensor
US11076117B2 (en) 2018-07-18 2021-07-27 Canon Kabushiki Kaisha Solid-state imaging device and method of driving solid-state imaging device

Similar Documents

Publication Publication Date Title
US8319872B2 (en) Solid image pickup device, image pickup system and method of driving solid image pickup device
JP4185771B2 (en) Solid-state imaging device
US6011251A (en) Method for obtaining a high dynamic range read-out signal of a CMOS-based pixel structure and such CMOS-based pixel structure
US9172895B2 (en) Solid-state imaging device
US6555842B1 (en) Active pixel sensor with intra-pixel charge transfer
JP4457134B2 (en) Method for obtaining a readout signal with a high dynamic range of a pixel structure based on CMOS and a pixel structure based on CMOS
US20060092300A1 (en) Self-calibrating anti-blooming circuit for CMOS image sensor
US7746383B2 (en) Photodiode CMOS imager with column-feedback soft-reset for imaging under ultra-low illumination and with high dynamic range
US6697114B1 (en) Triple slope pixel sensor and arry
JP3667220B2 (en) Solid-state imaging device, imaging system, and driving method of solid-state imaging device
JP2000152086A (en) Image pickup device and image pickup system
US6836291B1 (en) Image pickup device with integral amplification
JP3927696B2 (en) Imaging device
US8169508B2 (en) Image input apparatus for forming a composite image based on a photoelectric conversion signal and a saturation signal
JP3724188B2 (en) Solid-state imaging device
US6734907B1 (en) Solid-state image pickup device with integration and amplification
US6831691B1 (en) Solid-state image pickup device
JPH0548071A (en) Solid-state image sensing device
JP4130307B2 (en) Solid-state imaging device
JP2000196961A (en) Image pickup device
JP2001168311A (en) Solid-state image sensor
JP3814379B2 (en) Photoelectric conversion device
JPH02304973A (en) Solid image-pickup device
JP3527094B2 (en) Active XY address type solid-state imaging device
US7012238B2 (en) Amplification-type solid-state image pickup device incorporating plurality of arrayed pixels with amplification function