JP2008091624A - Optical coupler - Google Patents
Optical coupler Download PDFInfo
- Publication number
- JP2008091624A JP2008091624A JP2006270806A JP2006270806A JP2008091624A JP 2008091624 A JP2008091624 A JP 2008091624A JP 2006270806 A JP2006270806 A JP 2006270806A JP 2006270806 A JP2006270806 A JP 2006270806A JP 2008091624 A JP2008091624 A JP 2008091624A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- gate
- terminal
- output stage
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
Description
本発明は、光結合装置に関する。 The present invention relates to an optical coupling device.
半導体を用いたフォトリレーなどの光結合装置では、赤外線帯に発光波長を有するLEDが発光すると、フォトダイオードアレイが光結合し光起電力を生じる。この結果、ゲート電圧がしきい値電圧以上となり、出力段MOSFETが導通する。また、LEDが消灯すると、光起電力はゼロとなる。この結果、ゲート電圧がしきい値電圧より低くなり、出力段MOSFETが非導通となる。このように、入出力間において電源系が絶縁された状態で信号伝送が可能となる。ところで、MOSFETのゲートを非導通から導通へと転じることにより光結合装置をターンオンとする場合、光電流を低減しようとして放電回路の抵抗値を大きくすると、ターンオフとする場合に放電時間が長くなる問題がある。放電回路を、バイポーラトランジスタ及びベース・エミッタ間に挿入されたフォトトランジスタなどから構成し、出力電界効果トランジスタに蓄積された電荷を放電する光結合型電界効果トランジスタスイッチに関する技術開示例がある(特許文献1)。
本発明は、スイッチング時間が改善された光結合装置を提供する。 The present invention provides an optical coupling device with improved switching time.
本発明の一態様によれば、発光素子と、前記発光素子からの光を受けて第1及び第2の端子間に光起電力を発生する受光素子と、ゲートが前記第1の端子と接続された出力段MOSFETと、前記受光素子と、前記出力段MOSFETと、の間に接続され、前記出力段MOSFETの前記ゲートに蓄積された電荷を放電させる放電回路と、を備え、前記放電回路は、放電用MOSFET及び第1の整流素子を含み、ターンオン状態では前記第1の端子からの前記電荷が前記出力段MOSFETの前記ゲートに蓄積され、前記出力段MOSFETを導通状態とし、ターンオフ状態に遷移すると前記出力段MOSFETの前記ゲートに蓄積された前記電荷が前記第1の整流素子の順方向接合を通って移動し前記放電用MOSFETのゲートに蓄積されて前記放電用MOSFETを導通状態とし、導通状態となった前記放電用MOSFETを介して前記出力段MOSFETの前記ゲートに蓄積された前記電荷が放電され、前記出力段MOSFETを非導通とすることを特徴とする光結合装置が提供される。 According to one embodiment of the present invention, a light emitting element, a light receiving element that receives light from the light emitting element and generates a photovoltaic force between the first and second terminals, and a gate connected to the first terminal A discharge circuit connected between the output stage MOSFET, the light receiving element, and the output stage MOSFET, and discharging the charge accumulated in the gate of the output stage MOSFET, the discharge circuit comprising: , Including a discharging MOSFET and a first rectifying element, and in the turn-on state, the charge from the first terminal is accumulated in the gate of the output stage MOSFET, and the output stage MOSFET is turned on and transitioned to the turn-off state Then, the electric charge accumulated in the gate of the output stage MOSFET moves through the forward junction of the first rectifying element and accumulates in the gate of the discharge MOSFET. The discharge MOSFET is turned on, and the charge accumulated in the gate of the output stage MOSFET is discharged through the discharge MOSFET that is turned on, thereby making the output stage MOSFET non-conductive. An optical coupling device is provided.
本発明により、スイッチング時間が改善された光結合装置が提供される。 The present invention provides an optical coupling device with improved switching time.
以下、図面を参照しつつ本発明の実施の形態について説明する。
図1は、本発明の第1具体例にかかる光結合装置を表す回路図である。
光結合素子の入力第1端子10及び入力第2端子11の間に半導体発光素子(LED:Light Emitting Diode)20が配置される。LED20の放射光は、フォトダイオードが複数個直列接続されたフォトダイオードアレイ22(受光素子)に入射し、光起電力を生じる。すなわち、放射光により受光第1端子12(図1ではアノード)と受光第2端子13(図1ではカソード)との間に光起電力を生じ、光電流Iが流れる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing an optical coupling device according to a first specific example of the present invention.
A light emitting diode (LED) 20 is disposed between the input
フォトダイオードは光電流を生じ、1個当たり約0.6Vでクランプされるので、N個の直列接続によるフォトダイオードアレイ22はN×0.6Vの近傍の電圧でクランプされる。なお、LED20は、InGaAlP,GaAlAs,GaNなどの化合物半導体材料からなり、可視光から赤外光の発光波長範囲を有している。また、フォトダイオードアレイ22は、この波長範囲内において受光感度を有するシリコンからなる。
Since the photodiodes generate a photocurrent and are clamped at about 0.6V per one, the N series connected
また、光結合装置の出力段は2つのMOSFET40及び42により構成されており、MOSFET40のドレインが出力第1端子14へ、MOSFET42のドレインが出力第2端子15へ、それぞれ接続される。MOSFET40及びMOSFET42はソースが共通に接続され、さらに受光第2端子13と接続される。さらに、MOSFET40及び42のゲートは共通に接続され、受光第1端子12へ接続される。
The output stage of the optical coupling device is constituted by two
ここで、光結合装置のターンオン及びターンオフの作用について説明する。
光結合装置をターンオンするには、LED20を点灯する。この放射光によりフォトダイオードアレイ22に生じた光電流IによりMOSFET40及び42のゲートに電荷が蓄積される。MOSFETのゲート電圧がしきい値(Vth)以上となると、MOSFET40及び42は導通し、光結合装置はターンオンとなる。
Here, the action of turn-on and turn-off of the optical coupling device will be described.
To turn on the optical coupling device, the
一方、光結合装置をターンオフするには、LED20を消灯する。これにより出力段MOSFETのゲートへの光電流Iが供給されなくなるので、ゲートに蓄積されていた電荷が放電され、Vthより低いゲート電圧になるとMOSFET40及び42が非導通となり、光結合装置はターンオフとなる。なお、MOSFETをエンハンスメント型かつシリコンNチャネル構造とすると、Vthは2〜3Vとなる。
On the other hand, the
このような作用により、入力第1端子10及び入力第2端子11により構成される入力側と、出力第1端子14及び出力第2端子15により構成される出力側とは、電源系が分離された状態で信号伝送が可能となる。
As a result, the power supply system is separated from the input side constituted by the input
この光結合装置において、ターンオフ状態でゲートに蓄積された電荷を放電するために放電回路が必要である。図1に表した第1具体例においては、放電回路18はフォトダイオードアレイ22とMOSFET40及び42との間に挿入されている。この放電回路18は、放電用MOSFET30と、反転回路とから構成される。反転回路は、放電用MOSFET30のゲートと受光第2端子13との間に接続されたフォトトランジスタ32と、放電用MOSFET30のゲートと受光第1端子12との間に接続された抵抗34とダイオード(整流素子)36との直列接続回路とから構成されている。放電用MOSFET30のドレインは受光第1端子12と、ソースは受光第2端子13と、それぞれ接続されている。なお、図1において、放電用MOSFET30もエンハンスメント型NチャネルMOSFETとする。
In this optical coupling device, a discharge circuit is required to discharge the electric charge accumulated in the gate in the turn-off state. In the first specific example shown in FIG. 1, the
さらに、フォトトランジスタ32のベースとエミッタ間には抵抗38が接続されており、ベースに蓄積された電荷を逃すことができる。LED20からの放射光によりフォトトランジスタ32が導通し、コレクタ・エミッタ間の電圧がほぼゼロとなる。この結果、放電用MOSFET30が非導通となるので放電用MOSFET30のドレイン・ソース間は高インピーダンスとなり、光電流Iの放電回路18における損失を低く抑えつつ高速ターンオンが可能となる。
Further, a
一方、ターンオフ時は、フォトトランジスタ32が非導通となり、MOSFET40及び42のゲートに蓄積された電荷が抵抗34及びダイオード36の順方向接合を通って放電用MOSFET30のゲートに移動すると共に蓄積され、放電用MOSFET30は導通する。この結果、放電用MOSFET30のゲート・ソース間はオン抵抗Ronまで低下し、MOSFET40及び42のゲートに蓄積された電荷が急速に放電され、MOSFET40及び42は非導通となり光結合装置はターンオフとなる。
On the other hand, at the time of turn-off, the
この場合、放電が進行しMOSFET40及び42のゲート電圧が放電用MOSFET30のゲート電圧より低くなっても、ダイオード36があるために、放電用MOSFET30のゲートの電荷が保持される。この結果、放電用MOSFET30が非導通とならず、出力段MOSFET40及び42のゲート・ソース間電圧をほぼゼロまで低減できる。また、放電用MOSFET30のゲートに残った電荷は、ターンオン時にフォトトランジスタ32が導通となって急速に放電され、放電用MOSFET30が急速に非導通となる。
In this case, even if the discharge proceeds and the gate voltages of the
なお、放電用MOSFET30の代わりにバイポーラトランジスタを用いると、ターンオフ時にコレクタ・エミッタ間に約0.6Vの電位差が残り出力段MOSFETのゲート・ソース間に電圧が残るので、MOSFETのほうが好ましい。
If a bipolar transistor is used instead of the
このように本具体例においては、放電回路18は、ターンオン時には放電用MOSFET30のゲートと受光素子の第2端子13とはほぼ同電位となり、ターンオフ時には、放電用MOSFET30のゲートと受光素子の第1端子12とほぼ同電位となる反転回路を含んでいる。
Thus, in this specific example, when the
比較例にかかる光結合装置においては、放電用MOSFETのゲートと受光第1端子との間に、ダイオードが設けられず抵抗のみが設けられている。 In the optical coupling device according to the comparative example, no diode is provided between the gate of the discharging MOSFET and the light receiving first terminal, and only a resistor is provided.
ここで、MOSFET40及び42、放電用MOSFET30のゲート・ソース間電圧の変化につき図2及び図3を用いてより詳細に説明する。図2は、第1具体例及び比較例におけるMOSFETのゲート・ソース間電圧VGのシミュレーション結果を表すグラフ図であり、同図(a)は本具体例,同図(b)は比較例である。図3は、MOSFETのオン抵抗Ronのゲート・ソース間電圧依存性を表すグラフ図である。
Here, changes in the gate-source voltages of the
図2(a)の第1具体例の場合、縦軸はゲート・ソース間電圧VG(V)を、横軸は時間(μsec)を表す。LEDが消灯されると、MOSFET40及び42のゲートへの電荷の供給は停止され、蓄積された電荷は抵抗34及び第1のダイオード36を介して放電用MOSFET30のゲートへ移動し蓄積され始める。この結果、放電用MOSFETのゲート・ソース間電圧VGは急速に上昇するので放電用MOSFET30が導通し、低いオン抵抗Ronを介してMOSFET40及び42のゲートに蓄積された電荷が放電される。
In the case of the first specific example in FIG. 2A, the vertical axis represents the gate-source voltage V G (V), and the horizontal axis represents time (μsec). When the LED is turned off, the supply of charge to the gates of the
このようにして、放電用MOSFET30のゲート電圧VGは、約0.2μsec後にピークに到達した後、緩やかに減少し始める。一方、MOSFET40及び42のゲート・ソース間電圧VGは、電荷の放電とともに20Vから急速に低下を始める。本具体例において、放電用MOSFET30のゲートに供給される電荷は、MOSFET40及び42のゲートに残っている電荷である。放電が進行しMOSFET40及び42のゲート・ソース間電圧VGが、放電用MOSFET30のゲートのしきい値電圧より低くなり電荷の供給が減少しても、第1のダイオード36があるために電荷を閉じ込めることができ、ゲート・ソース間電圧VGを10V程度に維持できる。この結果、図3に例示されるように、オン抵抗を5Ω以下と低く抑えつつ放電が継続され、ゲート・ソース間電圧VGがしきい値Vthより低下するとMOSFET40及び42が非導通となる。この場合、ゲート・ソース間電圧VGを急速にゼロとできる。
In this way, the gate voltage V G of the discharging
一方、図2(b)の比較例において、電荷の放電が進行し、MOSFETのゲート・ソース間電圧VGが放電用MOSFETのゲート・ソース間電圧VGよりも低くなり電荷の供給が減少すると、ダイオードが無いために放電用MOSFETのゲートに蓄積された電荷が抵抗を通りRonなどを介して放電される。この結果、ゲート・ソース間電圧VGは図2(a)に例示された本具体例よりも急速に低下する。 On the other hand, in the comparative example of FIG. 2 (b), the discharge of the charge progresses and the gate-source voltage V G of the MOSFET is supplied charge is decreased lower than the gate-source voltage V G of the discharge MOSFET Since there is no diode, the charge accumulated in the gate of the discharging MOSFET passes through the resistor and is discharged via Ron or the like. As a result, the gate-source voltage V G is rapidly reduced than the embodiment illustrated in Figure 2 (a).
この比較例において、ゲート・ソース間電圧VGが5Vまで低下すると、図3よりオン抵抗Ronは20Ω以上となり、それ以下ではさらに高くなる。この高いオン抵抗のため、電荷の放電が抑制されMOSFETのゲート・ソース間電圧VGの低下は時間に対して緩やかとなる。放電により放電用MOSFETのゲート・ソース間電圧VGがしきい値Vthより低くなると、放電用MOSFETは非導通となり、ドレイン・ソース間が高インピーダンスとなる。この結果、電荷の放電が抑制され、MOSFETのゲートには電荷が残った状態となる。 In this comparative example, the gate-source voltage V G is decreased to 5V, the on-resistance Ron than 3 becomes higher 20 [Omega, further increases in the below. Because of this high on-resistance, a decrease in the gate-source voltage V G of the MOSFET is discharged charge suppression becomes gentle with respect to time. When the gate-source voltage V G of the discharge MOSFET by the discharge is lower than the threshold value Vth, the discharging MOSFET becomes non-conductive, the drain-source becomes high impedance. As a result, the discharge of charge is suppressed, and the charge remains in the gate of the MOSFET.
このようにして、MOSFETのゲート・ソース間電圧VGの緩やかな減少のためにしきい値電圧以下に低下するまでの時間が長くなる。すなわち、比較例においてMOSFETがターンオフする時間は約0.9μsecであり、本第1具体例の約0.3μsecの3倍となる。なお、図2のシミュレーションにおいて、回路定数により時定数が変化するので、横軸に表す時間の絶対値を限定するものではない。 In this way, the time to drop below the threshold voltage becomes longer because of the gradual reduction of the gate-source voltage V G of the MOSFET. That is, in the comparative example, the time during which the MOSFET is turned off is about 0.9 μsec, which is three times as long as about 0.3 μsec of the first specific example. In the simulation of FIG. 2, the time constant varies depending on the circuit constant, so the absolute value of the time represented on the horizontal axis is not limited.
図4は、本発明の第2具体例にかかる光結合装置を表す回路図である。
第2具体例においては、放電回路18はフォトダイオードアレイ22とMOSFET40及び42との間に挿入されている。この放電回路18は、放電用MOSFET30と、反転回路とから構成される。反転回路は、放電用MOSFET30のゲートと受光第1端子12との間に挿入された第2の抵抗33と第1のダイオード(整流素子)36との直列接続回路と、受光第2端子13と放電用MOSFET30のソースとの間に挿入された第2のダイオード37と、から構成されている。
FIG. 4 is a circuit diagram showing an optical coupling device according to a second specific example of the present invention.
In the second specific example, the
ターンオン時は、放電用MOSFET30が、非導通となるので放電用MOSFET30のドレイン・ソース間は高インピーダンスとなり、光電流Iは放電回路18での損失を充分に小さくでき、高速でターンオンできる。
At the time of turn-on, the
一方、ターンオフ時は、MOSFET40及び42のゲートに蓄積された電荷が第2の抵抗33及び第1のダイオード36を介して放電用MOSFET30のゲートに供給され、放電用MOSFET30は導通となる。この結果、MOSFET40及び42のゲート・ソース間のインピーダンスはオン抵抗まで低下し、ゲートに蓄積された電荷が急速に放電される。
On the other hand, at the time of turn-off, the electric charge accumulated in the gates of the
この場合、放電が進行し、MOSFET40及び42のゲート・ソース間電圧が放電用MOSFET30のゲート・ソース間電圧より低くなっても、第1のダイオード36があるために、放電用MOSFET30のゲートの電荷は保持される。この結果、放電用MOSFET30が非導通とならず、MOSFET40及び42のゲート・ソース間電圧VGをゼロとできる。また、放電用MOSFET30のゲートに残った電荷は、ターンオン時にフォトダイオードアレイ22により発生した光電流Iにより放電され、放電用MOSFET30は非導通となる。以上により、MOSFET40及び42を高速でターンオフできる。
In this case, even if the discharge proceeds and the gate-source voltage of the
第2具体例においても、放電回路18は、ターンオン時には放電用MOSFET30のゲートと受光第2端子13とはほぼ同電位となり、ターンオフ時には、放電用MOSFET30のゲートと受光第1端子12とほぼ同電位となる反転回路を含んでいる。
Also in the second specific example, when the
図5は、本発明の第3具体例にかかる光結合装置を表す回路図である。
第3具体例においては、放電回路18はフォトダイオードアレイ22とMOSFET40及び42との間に挿入されている。この放電回路18は、放電用MOSFET30と、反転回路とから構成される。反転回路は、CMOSインバータ50と、受光第1端子12と受光第2端子13との間に挿入された第2のフォトトランジスタ56と第3の抵抗58との直列接続回路とから構成される。この場合、第2のフォトトランジスタ56のエミッタが第3の抵抗58と接続されると共に、CMOSインバータ50の入力端子へ接続される。またCMOSインバータ50の出力端子は放電用MOSFET30のゲートに接続される。
FIG. 5 is a circuit diagram showing an optical coupling device according to a third specific example of the present invention.
In the third specific example, the
ターンオン時は、フォトトランジスタ56が導通し、CMOSインバータ50にはフォトダイオードアレイ22により発生した光起電力が入力されHレベルとなる。このためCMOSインバータ50の出力はLレベルとなり放電用MOSFET30が非導通となり、MOSFET40及び42のゲートに電荷が蓄積され、高速ターンオンが可能となる。
At turn-on, the phototransistor 56 becomes conductive, and the photovoltaic power generated by the
一方、ターンオフ時には、第2のフォトトランジスタ56が非導通となり、CMOSインバータ50のゲートに蓄積された電荷は第3の抵抗58を通り放電され、CMOSインバータ50の入力がLレベルとなり、出力がHレベルとなる。この結果、MOSFET40及び42のゲートの電荷が急速に放電される。この場合にも第1のダイオード(整流素子)36が設けられているので、MOSFET40及び42のゲート・ソース間電圧が低下しても、放電用MOSFET30のゲート・ソース間電圧VGが保持されるので、放電用MOSFET30は導通状態を維持し、MOSFET40及び42のゲート電圧を急速にゼロとでき、高速ターンオフができる。
On the other hand, at the time of turn-off, the second phototransistor 56 becomes non-conductive, the charge accumulated in the gate of the
第3具体例においても、放電回路18は、ターンオン時には放電用MOSFET30のゲートと受光第2端子13とはほぼ同電位となり、ターンオフ時には、放電用MOSFET30のゲートと受光第1端子12とほぼ同電位となる反転回路を含んでいる。
Also in the third specific example, when the
これら第1〜第3の具体例においては、いずれもターンオン時には放電用MOSFET30が非導通であるので高インピーダンスとなり、光電流の損失を抑えつつ出力段MOSFETのゲートへ電荷を蓄積し急速ターンオンを可能とする。一方、ターンオフ時には放電用MOSFETのゲートに蓄積された電荷をダイオードにより閉じ込めて導通状態を継続できるので、出力段MOSFETのゲートに蓄積された電荷を殆どゼロまで放電できる。この結果、出力段MOSFETを非導通とし、急速にターンオフできる。このように第1〜第3具体例により、スイッチング時間が短縮された光結合装置が提供される。
In each of these first to third specific examples, the
以上の具体例とは異なり、放電回路をディプレッション型FETにより構成する方法も考えられる。この場合、ターンオン時には、光電流を抵抗経由で通すことにより、ゲートをソースより低電位とし、FETを非導通とする。これにより出力段MOSFETのゲート・ソース間インピーダンスを高くし光電流の損失を低減しつつ急速にゲートへ電荷を蓄積できる。また、ターンオフ時には、抵抗を介して電荷が移動し、MOSFETのゲート・ソース間電圧を等しくし、MOSFETを導通とする。この結果、出力段MOSFETのゲート・ソース間インピーダンスを低くでき、出力段MOSFETのゲートに蓄積された電荷を急速に放電できる。 Unlike the above specific example, a method in which the discharge circuit is configured by a depletion type FET is also conceivable. In this case, at the time of turn-on, the photocurrent is passed through a resistor, thereby setting the gate to a lower potential than the source and making the FET nonconductive. As a result, the gate-source impedance of the output stage MOSFET can be increased, and the charge can be rapidly accumulated in the gate while reducing the loss of photocurrent. Further, at the time of turn-off, charges move through the resistor, the gate-source voltage of the MOSFET is made equal, and the MOSFET is made conductive. As a result, the gate-source impedance of the output stage MOSFET can be lowered, and the charge accumulated in the gate of the output stage MOSFET can be rapidly discharged.
なお、出力段MOSFETは、エンハンスメント型を用いることが多い。このため、LEDを除く光結合装置を集積化する場合に、エンハンスメント型及びディプレッション型の両方のMOSFETの製造プロセスを備えることになると、工程が複雑となる。これに対して、本具体例においては、例えば、NチャネルMOSFETの製造プロセスのみで、LEDを除いて集積回路とすることができるので工程が簡素化できる。 The output stage MOSFET is often an enhancement type. For this reason, when integrating the optical coupling device excluding the LED, if a process for manufacturing both enhancement type and depletion type MOSFETs is provided, the process becomes complicated. On the other hand, in this specific example, the process can be simplified because, for example, only the manufacturing process of the N-channel MOSFET can be used to make an integrated circuit except for the LED.
図6は、本発明の実施の形態にかかる集積化された1チップのレイアウトの具体例を表す模式図である。MOSFET40及び42をはさんで、フォトダイオードアレイ22が配置されている。フォトダイオードアレイ22を構成するフォトダイオードは金属材料からなる配線層74により直列接続される。放電回路18の領域には、放電用MOSFET18,ダイオード、フォトダイオード、抵抗などが形成される。MOSFET40及び42のドレインDは、配線層70によりボンディングパッド60及び62へそれぞれに接続され、さらにボンディングワイヤ78により出力第1端子14及び出力第2端子15へと接続される。MOSFET40及び42,フォトダイオードアレイ22、放電回路18の領域は、トレンチ76により分離される。LEDを除いて集積化された1チップICを用いることにより光結合装置の小型化が可能となる。
FIG. 6 is a schematic diagram showing a specific example of the layout of the integrated one chip according to the embodiment of the present invention. A
次に、集積回路において、放電用MOSFET18のゲートに電荷を閉じ込めるためのダイオードの構造の変形例を説明する。
図7は、以上説明した各具体例において用いることができるダイオード(整流素子)の変形例の構成を表す図である。図7(a)では、NPNトランジスタのベース(B)及びコレクタ(C)を接続し、エミッタ(E)との間のpn接合ダイオードを用いる。図7(b)では、PNPトランジスタのベース及びエミッタを接続し、コレクタとの間のpn接合を用いる。図7(c)では、NチャネルMOSFETのドレイン及びゲートを接続し、バックゲート及びソースとの間のpn接合を用いる。図7(d)では、サイリスタのアノード及びゲートを接続し、カソードとの間のpn接合を用いる。
Next, a modification of the diode structure for confining charges in the gate of the discharging
FIG. 7 is a diagram illustrating a configuration of a modified example of a diode (rectifying element) that can be used in each of the specific examples described above. In FIG. 7A, the base (B) and collector (C) of the NPN transistor are connected, and a pn junction diode between the emitter (E) is used. In FIG. 7B, the base and emitter of the PNP transistor are connected, and a pn junction between the collector is used. In FIG. 7C, the drain and gate of the N-channel MOSFET are connected, and a pn junction between the back gate and the source is used. In FIG. 7D, the anode and gate of the thyristor are connected, and a pn junction between the cathode and the cathode is used.
以上の具体例において、出力段MOSFETは2個により構成されている。このようにすると交流負荷及び両方向耐圧が必要な用途に応用できる。一方、出力段MOSFETを1段とすると、主として直流用途となるが構成をより簡素にできる。 In the above specific example, the output stage MOSFET is composed of two pieces. If it does in this way, it can apply to the use which needs an alternating current load and a bi-directional pressure | voltage resistance. On the other hand, if the output stage MOSFET is one stage, it is mainly used for direct current, but the configuration can be simplified.
また、以上の具体例において、出力段及び放電用のMOSFETをNチャネル構造としたがPチャネル構造であっても良い。この場合、フォトダイオードアレイ22、第1のダイオード36、第2のダイオード、第1のフォトダイオード36、第2のフォトダイオードなどの導電性を逆とすればよい。
In the above specific examples, the output stage and the discharging MOSFET have an N channel structure, but may have a P channel structure. In this case, the conductivity of the
以上、図面を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれら具体例に限定されない。光結合装置を構成するMOSFET,受光素子、LED,フォトダイオード、ダイオード、抵抗などのサイズ、形状、配置などに関して、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。 The embodiments of the present invention have been described above with reference to the drawings. However, the present invention is not limited to these specific examples. Even if a person skilled in the art changes the design regarding the size, shape, arrangement, etc. of the MOSFET, light receiving element, LED, photodiode, diode, resistor, etc. constituting the optical coupling device, it does not depart from the gist of the present invention. As long as it is within the scope of the present invention.
12 受光第1端子、13 受光第2端子、14 出力第1端子、15 出力第2端子 18 放電回路、20 LED,22 フォトダイオードアレイ、30 放電用MOSFET,32 第1フォトトランジスタ、33 第2の抵抗、34 第1の抵抗、36 第1のダイオード、37 第2のダイオード、40及び42 MOSFET,50 CMOSインバータ、56 第2のフォトトランジスタ、58 第3の抵抗、
12 light receiving first terminal, 13 light receiving second terminal, 14 output first terminal, 15 output
Claims (5)
前記発光素子からの光を受けて第1及び第2の端子間に光起電力を発生する受光素子と、
ゲートが前記第1の端子と接続された出力段MOSFETと、
前記受光素子と、前記出力段MOSFETと、の間に接続され、前記出力段MOSFETの前記ゲートに蓄積された電荷を放電させる放電回路と、
を備え、
前記放電回路は、放電用MOSFET及び第1の整流素子を含み、
ターンオン状態では前記第1の端子からの前記電荷が前記出力段MOSFETの前記ゲートに蓄積され、前記出力段MOSFETを導通状態とし、
ターンオフ状態に遷移すると前記出力段MOSFETの前記ゲートに蓄積された前記電荷が前記第1の整流素子の順方向接合を通って移動し前記放電用MOSFETのゲートに蓄積されて前記放電用MOSFETを導通状態とし、導通状態となった前記放電用MOSFETを介して前記出力段MOSFETの前記ゲートに蓄積された前記電荷が放電され、前記出力段MOSFETを非導通とすることを特徴とする光結合装置。 A light emitting element;
A light receiving element that receives light from the light emitting element and generates a photovoltaic force between the first and second terminals;
An output stage MOSFET having a gate connected to the first terminal;
A discharge circuit connected between the light receiving element and the output stage MOSFET and discharging the charge accumulated in the gate of the output stage MOSFET;
With
The discharge circuit includes a discharge MOSFET and a first rectifying element,
In the turn-on state, the charge from the first terminal is accumulated in the gate of the output stage MOSFET, and the output stage MOSFET is turned on.
When transitioning to the turn-off state, the electric charge accumulated in the gate of the output stage MOSFET moves through the forward junction of the first rectifying element and accumulates in the gate of the discharging MOSFET to make the discharging MOSFET conductive. The optical coupling device is characterized in that the charge accumulated in the gate of the output stage MOSFET is discharged through the discharge MOSFET which is in a conductive state, and the output stage MOSFET is made non-conductive.
前記放電用MOSFETの前記ゲートと接続されたコレクタと、前記第2の端子と接続されたエミッタと、を有する第1のフォトトランジスタと、
前記放電用MOSFETの前記ゲートと、前記第1の端子と、の間に接続された前記第1の整流素子と第1の抵抗との直列接続回路と、
を含み、
前記出力段MOSFETのソース及び前記放電用MOSFETのソースは、前記第2の端子と接続され、
前記放電用MOSFETのドレインは、前記第1の端子と接続されたことを特徴とする請求項1記載の光結合装置。 The discharge circuit is:
A first phototransistor having a collector connected to the gate of the discharging MOSFET and an emitter connected to the second terminal;
A series connection circuit of the first rectifier and the first resistor connected between the gate of the discharging MOSFET and the first terminal;
Including
The source of the output stage MOSFET and the source of the discharging MOSFET are connected to the second terminal,
The optical coupling device according to claim 1, wherein a drain of the discharging MOSFET is connected to the first terminal.
前記放電用MOSFETのゲートと、前記第1の端子と、の間に接続された前記第1の整流素子と第2の抵抗との直列接続回路と、
前記放電用MOSFETのソース及び前記出力段MOSFETのソースの接続点と、前記第2の端子と、の間に接続された第2の整流素子と、
を含み、
前記放電用MOSFETのドレインは、前記第1に端子と接続され、
前記放電用MOSFETの前記ゲートは、前記第2の端子と接続され、
前記第2の整流素子は、導通状態の前記放電用MOSFETのゲート及び・ソース間電圧に対して、逆方向接合となるように接続されたことを特徴とする請求項1記載の光結合装置。 The discharge circuit is:
A series connection circuit of the first rectifier element and a second resistor connected between the gate of the discharging MOSFET and the first terminal;
A second rectifying element connected between a connection point of the source of the discharge MOSFET and the source of the output stage MOSFET and the second terminal;
Including
The drain of the discharging MOSFET is connected to the first terminal,
The gate of the discharging MOSFET is connected to the second terminal;
2. The optical coupling device according to claim 1, wherein the second rectifying element is connected to form a reverse junction with respect to a voltage between a gate and a source of the discharging MOSFET in a conductive state.
前記第2のフォトトランジスタのコレクタは、前記第1の端子と接続され、
前記第3の抵抗は、前記第2のフォトトランジスタのエミッタと、前記第2の端子と、の間に接続され、
前記第2のフォトトランジスタのエミッタは、前記CMOSインバータの入力端子と接続され、
前記CMOSインバータの出力端子は、前記放電用MOSFETの前記ゲートと接続され、
前記第1の整流素子は、前記第1の端子と前記CMOSインバータの電源端子との間に接続され、
前記放電用MOSFETのドレインは、前記第1に端子と接続され、
前記CMOSインバータの接地端子と、前記放電用MOSFETのソースと、前記出力段MOSFETのソースと、は、前記第2の端子へ接続されたことを特徴とする請求項1に記載の光結合装置。 The discharge circuit includes a CMOS inverter, a second phototransistor, and a third resistor,
A collector of the second phototransistor is connected to the first terminal;
The third resistor is connected between an emitter of the second phototransistor and the second terminal;
An emitter of the second phototransistor is connected to an input terminal of the CMOS inverter;
The output terminal of the CMOS inverter is connected to the gate of the discharging MOSFET,
The first rectifying element is connected between the first terminal and a power supply terminal of the CMOS inverter,
The drain of the discharging MOSFET is connected to the first terminal,
2. The optical coupling device according to claim 1, wherein a ground terminal of the CMOS inverter, a source of the discharge MOSFET, and a source of the output stage MOSFET are connected to the second terminal.
5. The optical coupling device according to claim 1, wherein the discharge MOSFET is an enhancement type N-channel MOSFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270806A JP2008091624A (en) | 2006-10-02 | 2006-10-02 | Optical coupler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270806A JP2008091624A (en) | 2006-10-02 | 2006-10-02 | Optical coupler |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008091624A true JP2008091624A (en) | 2008-04-17 |
Family
ID=39375479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006270806A Pending JP2008091624A (en) | 2006-10-02 | 2006-10-02 | Optical coupler |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008091624A (en) |
-
2006
- 2006-10-02 JP JP2006270806A patent/JP2008091624A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930001442B1 (en) | Semiconductor relay circuit | |
TWI681630B (en) | Half bridge gan circuit and electronic component | |
CN111193395A (en) | Resonant converter control based on zero current detection | |
US9054704B2 (en) | Method, system, and apparatus for efficiently driving a transistor with a booster in voltage supply | |
US20130069082A1 (en) | Semiconductor device and solid state relay using same | |
US10475909B2 (en) | Electric assembly including a bipolar switching device and a wide bandgap transistor | |
JP6295268B2 (en) | Semiconductor drive device | |
JP2009147022A (en) | Optical semiconductor relay | |
JP2009117528A (en) | Optical semiconductor relay device | |
JP2008091624A (en) | Optical coupler | |
JP2006186344A (en) | Optical coupling device | |
EP2161761A2 (en) | Relay circuit | |
US6680468B1 (en) | Electrical-supply-free MOS integrated circuit | |
JP3837372B2 (en) | Semiconductor relay | |
US6259308B1 (en) | Optical coupling semiconductor switching circuit | |
JP3571842B2 (en) | Method for driving semiconductor device and semiconductor device | |
JPH10308529A (en) | Semiconductor relay | |
JP2694808B2 (en) | Solid state relay | |
JP2932782B2 (en) | Semiconductor relay circuit | |
JP3720038B2 (en) | Semiconductor relay device | |
JP2005108908A (en) | Optically coupled semiconductor relay device | |
JPH027478A (en) | Photoswitching device | |
JP2015015544A (en) | Semiconductor device and semiconductor relay using the same | |
JP2004260047A (en) | Optically coupled semiconductor relay device | |
JP2014140141A (en) | Semiconductor device and semiconductor relay using the same |