JP2008090339A - サブシステムの電源制御回路及びサブシステム - Google Patents
サブシステムの電源制御回路及びサブシステム Download PDFInfo
- Publication number
- JP2008090339A JP2008090339A JP2006266895A JP2006266895A JP2008090339A JP 2008090339 A JP2008090339 A JP 2008090339A JP 2006266895 A JP2006266895 A JP 2006266895A JP 2006266895 A JP2006266895 A JP 2006266895A JP 2008090339 A JP2008090339 A JP 2008090339A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- ifd
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
【課題】バスパワーを供給するＵＳＢインタフェースと電源供給を必要とする他のインタフェースをケーブル接続で選択的に使用する場合に、供給不足を起こすことなく電源供給を適切に行う。
【解決手段】サブシステム１０は、ＵＳＢインタフェースに加えてシリアルＡＴＡなどの他のインタフェースを備える。電源制御回路部３４は、ＵＳＢコネクタ１４からのＵＳＢバス電源の入力状態でオンして内部電源端子にバス電源を供給し、ＵＳＢバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路３４と、電源入力コネクタ１６からの電源線のプラス側に挿入接続されたダイオード３６と、ダイオード３６に並列接続され、ＵＳＢバス電源の入力状態でオフして電源入力コネクタ１６の電源をダイオード３６を介して内部電源端子に供給し、ＵＳＢバス電源の非入力状態でオンして電源入力コネクタ１６からの電源をダイオード３６をバイパスして内部電源端子に直接供給する第２切替回路とを備える。
【選択図】 図１
【解決手段】サブシステム１０は、ＵＳＢインタフェースに加えてシリアルＡＴＡなどの他のインタフェースを備える。電源制御回路部３４は、ＵＳＢコネクタ１４からのＵＳＢバス電源の入力状態でオンして内部電源端子にバス電源を供給し、ＵＳＢバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路３４と、電源入力コネクタ１６からの電源線のプラス側に挿入接続されたダイオード３６と、ダイオード３６に並列接続され、ＵＳＢバス電源の入力状態でオフして電源入力コネクタ１６の電源をダイオード３６を介して内部電源端子に供給し、ＵＳＢバス電源の非入力状態でオンして電源入力コネクタ１６からの電源をダイオード３６をバイパスして内部電源端子に直接供給する第２切替回路とを備える。
【選択図】 図１
Description
本発明は、ホストにインタフェースケーブルにより外部接続されて入出力要求を処理するハードディスクドライブ等のデバイス機器を内蔵したサブシステムの電源制御回路及びサブシステムに関し、特にＵＳＢインタフェースに加えてシリアルＡＴＡインタフェースなどの２つのインタフェースを備えたサブシステムの電源制御回路及びサブシステムに関する。
従来、パーソナルコンピュータに対し各種の周辺機器をサブシステムとして外部接続するインタフェースとしてＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）が広範に使用されている。ＵＳＢは、信号線に加え電源線を持つことで周辺機器に電源を供給して動作させることができ、周辺機器に専用の電源を必要としないメリットがあり、キーボード、マウス、メモリスティック等の消費電力の少ないデバイスのみならず、近年にあっては、外部接続して使用するハードディスクドライブ、光ディスクドライブなどのドライブ機器にも専用電源を必要としない便利さから広く利用されている。
ところで、ＵＳＢドライブ機器をバスパワー（ＵＳＢバス電源）で動作させる場合、パーソナルコンピュータのＵＳＢコネクタやＰＣカード型のＵＳＢハブでは十分な電流供給能力を持たないものがある。このような場合、一般的にはＡＣアダプタを用いてＵＳＢのバスパワーからＡＣ系からの電源供給に切替えて使う。しかしながら、ＡＣ電源を使えない環境や持運びを考慮すると重量及びスペースの観点からＡＣアダプタを使いたくはない。
この問題を解消するため従来のバスパワーで駆動するハードディスクドライブ等のＵＳＢドライブ機器にあっては、次の対応がとられている。
（１）２つのＵＳＢコネクタを設け、各コネクタからのプラス電源線（Ｖｄｄ線）とマイナス電源線（Ｇｎｄ線）をそれぞれ結線し（直結又はダイオード挿入）し、２箇所のＵＳＢコネクタから電源を供給することで電源供給能力を高める。
（２）ＵＳＢコネクタに加え電源コネクタを設け、ＡＣアダプタからの電源ケーブルを電源コネクタに接続して電源供給能力を高める。
一方、パーソナルコンピュータに対し各種の周辺機器をサブシステムとして外部接続するインタフェースとしては、ＵＳＢインタフェース以外に、電源線を持たないシリアルＡＴＡインタフェースなどの他のインタフェースを使用するものもあり、このようなサブシステムでは電源コネクタを用意し、ＡＣアダプタからの電源ケーブルを接続して電源を供給している。
特開２００４−２１３９３８号
特開２０００−２８４８６５号
ところで近年にあっては、パーソナルコンピュータに外部接続するサブシステムとして、ＵＳＢインタフェースに加えシリアルＡＴＡインタフェースなどの２つのインタフェースを使用可能とするサブシステムが考えられているが、それぞれサブシステムに電源を供給する手法が相違するため、２つのインタフェースの選択的な使用状態に対応してサブシステム内に適切に且つ不足することなく電源を供給するという課題を解決しなければならない。
またＵＳＢインタフェースを使用する場合のバスパワーによる電源供給の不足を補うために更に電源コネクタを設け、電源コネクタに電源用ＵＳＢインタフェースケーブルを接続して２系統のバスパワーを供給して電源供給能力を増加させた場合、２つのＵＳＢコネクタに電位差があると電流が逆流する懸念があるので、これを防止するためにダイオードを入れている。
この場合、ＵＳＢインタフェースを使用する場合は、２つのＵＳＢコネクタからの電源線がダイオードを介して接続されることで、ポート間の逆流を阻止できるが、シリアルＡＴＡインタフェースを使用する場合にも、電源コネクタからダイオードを介して電源が供給され、ダイオードによる電圧降下でサブシステムに内蔵したデバイス機器の動作が不安定になるという問題がある。
例えば５．０Ｖの電源電圧をダイオードを介して供給した場合、ダイオードによる損失は、一般的なシリコン・ダイオードで０．８Ｖ、ショットキー・ダイオードでも０．３Ｖ程度あるため、サブシステム内の制御回路やデバイス機器に供給される電源電圧は４．２Ｖ〜４．７Ｖに低下する。一般的にハードディスクの電源電圧は５Ｖ±５％の規定であり仕様を満足できず、この電圧低下に伴って定電圧で動作している回路の閾値が不安定となり、シリアルＡＴＡインタフェースを使用する場合に誤動作を起こす可能性が高くなるという問題がある。
本発明は、バスパワーを供給するＵＳＢインタフェースと電源供給を必要とする他のインタフェースをケーブル接続で選択的に使用する場合に、供給不足を起こすことなく電源供給を適切に行うことを可能とするサブシステムの電源制御回路及びサブシステムを提供することを目的とする。
（サブシステムの電源制御回路）
本発明は、サブシステムの電源制御回路を提供する。本発明は、ＵＳＢなど電源線保有型インタフェースに加えて他のインタフェースを備え、２つのインタフェースに対応した２つのインタフェースコネクタに加え電源入力コネクタを備えたサブシステムの電源制御回路に於いて、
電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ（インタフェース電源線）電源入力端子と、
電源入力コネクタからの電源線を入力接続する電源入力端子と、
内部電源回路に電源を供給する内部電源端子と、
ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして内部電源端子にＩＦＤバス電源を供給し、ＩＦＤバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路と、
電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
ダイオードに並列接続され、ＩＦＤバス電源の入力状態でオフして電源入力端子の電源をダイオードを介して内部電源端子に供給し、ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源をダイオードをバイパスして内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とする。
本発明は、サブシステムの電源制御回路を提供する。本発明は、ＵＳＢなど電源線保有型インタフェースに加えて他のインタフェースを備え、２つのインタフェースに対応した２つのインタフェースコネクタに加え電源入力コネクタを備えたサブシステムの電源制御回路に於いて、
電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ（インタフェース電源線）電源入力端子と、
電源入力コネクタからの電源線を入力接続する電源入力端子と、
内部電源回路に電源を供給する内部電源端子と、
ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして内部電源端子にＩＦＤバス電源を供給し、ＩＦＤバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路と、
電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
ダイオードに並列接続され、ＩＦＤバス電源の入力状態でオフして電源入力端子の電源をダイオードを介して内部電源端子に供給し、ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源をダイオードをバイパスして内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とする。
ここで、サブシステムでＵＳＢなどの電源線保有型インタフェースを使用するため、上位装置からケーブルを前記電源線保有型インタフェースコネクタにのみ接続してＩＦＤ電源入力端子にＩＦＤバス電源を印加した場合、ＩＦＤバス電源の入力に基づき第１切替回路をオンすると共に第２切替回路をオフし、ＩＦＤ電源入力端子のＩＦＤバス電源のみを内部電源端子に出力する(第１モード)。
サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを電源入力コネクタに接続した場合、ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき第１切替回路をオンすると共に第２切替回路をオフし、ＩＦＤ電源入力端子のＩＦＤバス電源を内部電源端子に直接出力すると共に、電源入力端子のＩＦＤバス電源をダイオードを介して内部電源端子に重畳出力する（第２モード）。
サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを電源線保有型インタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを電源入力コネクタに接続した場合、電源入力端子のバス電源の入力に基づき第１切替回路をオンすると共に第２切替回路をオフし、ＩＦＤ電源入力端子のＩＦＤバス電源を内部電源端子に直接出力すると共に、電源入力端子の電源を前記ダイオードを介して内部電源端子に重畳出力する（第３モード）。
サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを他のインタフェースコネクタに接続し、上位装置から電源線のみを備えた電源用ＩＦＤケーブルを電源入力コネクタに接続した場合、ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき第１切替回路をオフすると共に第２切替回路をオンし、電源入力端子のＩＦＤバス電源をダイオードをバイパスして内部電源端子に直接出力することを特徴とする（第４モード）。
サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき第１切替回路をオフすると共に第２切替回路をオンし、電源入力端子の電源をダイオードをバイパスして内部電源端子に直接出力することを特徴とする（第５モード）。
第１切替回路は第１スイッチ回路と第１制御回路を備え、
第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、Ｐ型ＭＯＳ−ＦＥＴのドレインをＩＦＤ電源入力端子に接続し、ソースを内部電源端子に接続し、更にゲートを第１制御回路の出力に接続し、
第１制御回路はＩＦＤ電源入力端子の電源電圧を入力し、電源電圧が得られている場合にＰ型ＭＯＳ−ＦＥＴをオンし、
第２切替回路は第２スイッチ回路と第２制御回路を備え、
第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、Ｐ型ＭＯＳ−ＦＥＴのドレインを電源入力端子に接続し、ソースを内部電源端子に接続し、更にゲートを第２制御回路の出力に接続し、
第２制御回路はＩＦＤ電源入力端子の電源電圧を入力し、電源入力端子の電源電圧が得られている状態で、ＩＦＤ電源入力端子の電源電圧が得られている場合にＰ型ＭＯＳ−ＦＥＴをオフし、ＩＦＤ電源入力端子から前記電源電圧が得られていない場合にＰ型ＭＯＳ−ＦＥＴをオンする。
第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、Ｐ型ＭＯＳ−ＦＥＴのドレインをＩＦＤ電源入力端子に接続し、ソースを内部電源端子に接続し、更にゲートを第１制御回路の出力に接続し、
第１制御回路はＩＦＤ電源入力端子の電源電圧を入力し、電源電圧が得られている場合にＰ型ＭＯＳ−ＦＥＴをオンし、
第２切替回路は第２スイッチ回路と第２制御回路を備え、
第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、Ｐ型ＭＯＳ−ＦＥＴのドレインを電源入力端子に接続し、ソースを内部電源端子に接続し、更にゲートを第２制御回路の出力に接続し、
第２制御回路はＩＦＤ電源入力端子の電源電圧を入力し、電源入力端子の電源電圧が得られている状態で、ＩＦＤ電源入力端子の電源電圧が得られている場合にＰ型ＭＯＳ−ＦＥＴをオフし、ＩＦＤ電源入力端子から前記電源電圧が得られていない場合にＰ型ＭＯＳ−ＦＥＴをオンする。
電源入力コネクタは、電源線のみを接続した電源線保有型インタフェースコネクタである。また、他のインタフェースはシリアルＡＴＡインタフェースを含む。
（サブシステム）
本発明は、上位装置からの入出力要求を処理するサブシステムを提供する。本発明のサブシステムは、
電源線保有型インタフェースと、
電源線保有型インタフェース以外の他のインタフェースと、
電源線保有型インタフェースに対応して設けられ、信号線及び電源線を備えたＵＳＢケーブルを接続する電源線保有型インタフェースコネクタと、
他のインタフェースに対応して設けられ、信号線のみを備えたケーブルを接続するインタフェースコネクタと、
外部から電源ケーブルを接続する電源入力コネクタと、
電源線保有型インタフェースコネクタ及び電源入力コネクタからの電源入力状態に応じて電源を出力する電源制御回路と、
を備え、
電源制御回路は、
電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
電源入力コネクタからの電源線を入力接続する電源入力端子と、
サブシステム内部電源回路に電源を供給する内部電源端子と、
ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして内部電源端子にＩＦＤバス電源を供給し、ＩＦＤバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路と、
電源入力端子から内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
ダイオードに並列接続され、ＩＦＤバス電源の入力状態でオフして電源入力端子の電源を前記ダイオードを介して内部電源端子に供給し、ＩＦＤバス電源の非入力状態でオンして電源入力端子からの電源をダイオードをバイパスして内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とする。
本発明は、上位装置からの入出力要求を処理するサブシステムを提供する。本発明のサブシステムは、
電源線保有型インタフェースと、
電源線保有型インタフェース以外の他のインタフェースと、
電源線保有型インタフェースに対応して設けられ、信号線及び電源線を備えたＵＳＢケーブルを接続する電源線保有型インタフェースコネクタと、
他のインタフェースに対応して設けられ、信号線のみを備えたケーブルを接続するインタフェースコネクタと、
外部から電源ケーブルを接続する電源入力コネクタと、
電源線保有型インタフェースコネクタ及び電源入力コネクタからの電源入力状態に応じて電源を出力する電源制御回路と、
を備え、
電源制御回路は、
電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
電源入力コネクタからの電源線を入力接続する電源入力端子と、
サブシステム内部電源回路に電源を供給する内部電源端子と、
ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして内部電源端子にＩＦＤバス電源を供給し、ＩＦＤバス電源の非入力状態でオフして内部電源端子との接続を切り離す第１切替回路と、
電源入力端子から内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
ダイオードに並列接続され、ＩＦＤバス電源の入力状態でオフして電源入力端子の電源を前記ダイオードを介して内部電源端子に供給し、ＩＦＤバス電源の非入力状態でオンして電源入力端子からの電源をダイオードをバイパスして内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とする。
本発明によれば、バスパワーが供給できるＵＳＢインタフェース以外に、シリアルＡＴＡなどのバスパワーの供給機能を持たない他のインタフェースを備え、インタフェースケーブルの接続で選択的に使用するインタフェースを決定するサブシステムにおいて、インタフェースケーブルの接続状態に応じて適切にサブシステム内部に電源が供給できる。
即ち、サブシステムでＵＳＢインタフェースを使用する場合には、次の第１乃至第３モードがケーブル接続により自動的に確立される。
第１モードは、上位装置との間を一本のＵＳＢケーブルで接続した場合であり、バスパワーのみの電源供給する。
第２モードは、上位装置との間をＵＳＢケーブルと電源用ＵＳＢケーブルの２本で接続した場合であり、２つのバスパワーの重畳による電源供給とする。
第３モードは、上位装置との間をＵＳＢケーブルで接続し、ＡＣアダプタとの間を電源ケーブルで接続した場合であり、バスパワーと電源アダプタの重畳による電源供給とする。
このようにＵＳＢインタフェースのバスパワーを使用する第１乃至第３モードでは、電源入力コネクタ側の電源線に必ずダイオードが挿入接続された状態となり、特に、バスパワーの不足を補う第２及び第３モードでは、ダイオードによりＵＳＢポートへの電流の逆流が確実に阻止できる。
またシリアルＡＴＡなどの他のインタフェースを使用する場合には、次の第４及び第５モードがケーブル接続により自動的に確立される。
第４モードは、上位装置との間をインタフェースケーブルと電源用ＵＳＢケーブルの２本で接続した場合であり、ＵＳＢバスパワーのみの電源供給とする。
第５モードは、上位装置との間をインタフェースケーブルで接続し、ＡＣアダプタとの間を電源ケーブルで接続した場合であり、電源パワーのみの電源供給とする。
この第４及び第５モードにあっては、電源入力コネクタ側の電源線に挿入接続されたダイオードは並列接続した第２切替回路のオンによりバイパスされ、ダイオードによる電圧ロスをなくし、シリアルＡＴＡなどの他のインタフェースを使用する場合の電源電圧の低下に伴う誤動作を防止できる。
図１は本発明による電源制御回路を備えたサブシステムの実施形態を示した説明図である。図１において、本実施形態のサブシステム１０は内部にハードディスクドライブなどのストレージ機器をその制御回路と共に内蔵しており、内蔵ストレージの制御回路には信号線に加えて電源線を持つ電源線保有型のインタフェースであるＵＳＢインタフェースと、これに加えて電源線を持たない信号線のみの電源線非保有型のインタフェースであるシリアルＡＴＡなどの他のインタフェースを備えており、パーソナルコンピュータ１２に対するケーブル接続でＵＳＢインタフェースと例えばシリアルＡＴＡインタフェースを使い分けるようにしている。
サブシステム１０のシステム筐体の外部にはＵＳＢインタフェースに対応してＵＳＢコネクタ１４が設けられ、またシリアルＡＴＡインタフェースに対応してインタフェースコネクタ１８が設けられている。更にシステム筐体の外部には電源入力コネクタ１６が設けられ、本実施形態にあっては、電源入力コネクタ１６に対してはＵＳＢケーブルの接続によるバスパワー（ＵＳＢバス電源）の供給を可能とするため、ＵＳＢコネクタ１４と同じコネクタを使用している。
サブシステム１０の内部には、電源制御回路部３２として第１切替回路３４、ダイオード３６及び第２切替回路３８が設けられる。ここで第１切替回路３４及び第２切替回路３８は、実際には後の説明で明らかにするように、Ｐ型ＭＯＳ−ＦＥＴとその制御回路で構成されるが、説明を簡単にするため単なるスイッチとして簡略表示している。この電源制御回路部３２の回路構成及び動作の詳細は後の説明で明らかにする。
本実施形態のサブシステム１０は、パーソナルコンピュータ１２に対しインタフェースケーブルを接続して使用される。パーソナルコンピュータ１２には、２つのＵＳＢコネクタ２０，２２と、サブシステム１０に設けている２番目のインタフェースである例えばシリアルＡＴＡインタフェースに対応したインタフェースコネクタ２４が設けられている。
パーソナルコンピュータ１２に対しサブシステム１０は、ＵＳＢケーブル２６、電源用ＵＳＢケーブル２８、インタフェースケーブル３０を選択的に使用して接続される。
サブシステム１０の使用法としては、ＵＳＢインタフェースを使用する場合チと、シリアルＡＴＡインタフェースなどの他のインタフェースを使用する場合の２つがある。これらのインタフェースの使い分けは、ＵＳＢケーブル２６、電源用ＵＳＢケーブル２８及びインタフェースケーブル３０の接続で選択的に行う。
本実施形態におけるサブシステム１０の使用モードとしては、次の第１モード〜第５モードがある。
この第１モード〜第５モードのケーブル接続状態は次の通りである。
第１モードは、サブシステム１０のＵＳＢインタフェースを使用するため、ＵＳＢケーブル２６のみで接続するモードである。
第２モードは、サブシステム１０をＵＳＢインタフェースで使用し、且つバスパワーの不足を補うため、ＵＳＢケーブル２６と電源用ＵＳＢケーブル２８で接続するモードである。
第３モードは、サブシステム１０をＵＳＢインタフェースで使用し、且つバスパワーの不足を補うため、ＵＳＢケーブル２６を接続すると共に、電源入力コネクタ１６に図示しないＡＣアダプタをケーブル接続するモードである。
第４モードは、サブシステム１０をシリアルＡＴＡインタフェースで使用するため、インタフェースケーブル３０を接続し、電源供給のため電源用ＵＳＢケーブル２８を接続してバスパワーを供給するモードである。
第５モードは、シリアルＡＴＡインタフェースで使用するため、インタフェースケーブル３０を接続し、電源供給については電源入力コネクタ１６に図示しないＡＣアダプタをケーブル接続するモードである。
このような第１モード〜第５モードにおいて、サブシステム１０のＵＳＢインタフェースを使用する第１〜第３モードにあっては、第１切替回路３４はオン、第２切替回路３８はオフであり、第１モードにあってはＵＳＢケーブル２８によるＵＳＢバス電圧を内部電源端子４８に供給するが、第２及び第３モードにあってはＵＳＢコネクタ１４からのＵＳＢバス電圧と電源入力端子１６からのＵＳＢバス電源またはＡＣアダプタからの電源を重畳して、内部電源端子４８に供給することになる。
一方、インタフェースケーブル３０を接続してサブシステム１０のシリアルＡＴＡインタフェースを使用する第４及び第５モードにあっては、電源入力コネクタ１６に対する電源用ＵＳＢケーブル２８の接続またはＡＣアダプタからのケーブル接続を行う電源供給である。このとき第１切替回路３４はオフ、第２切替回路３８はオンとなり、第２切替回路３８のオンによりダイオード３６をバイパスし、ダイオード３６による電圧損失を生ずることなく、電源入力コネクタ１６からのＵＳＢバスパワーまたはＡＣアダプタからの電源電圧を内部電源端子４８に供給できるようにしている。
図２は図１の本実施形態によるサブシステム１０の内部構成を示したブロック図である。図２において、サブシステム１０にはＵＳＢコネクタ１４、電源入力コネクタ１６及びインタフェースコネクタ１８が設けられ、内部回路として本実施形態の電源制御回路部３２、ストレージ制御回路部４０及びストレージ機器４２を設けている。
ストレージ機器４２は例えばハードディスクドライブである。ストレージ制御回路部４０には、ＵＳＢインタフェース制御回路５０とそれ以外のインタフェースである例えばＳＡＴＡインタフェース制御回路５２が設けられ、それぞれＵＳＢコネクタ１４及びインタフェースコネクタ１８と接続されている。
ストレージ制御回路部４０は、ＵＳＢコネクタ１４にケーブル接続が行われると、ＵＳＢインタフェース制御回路５０に切り替えてストレージ機器４２との間でデータ転送を行う。またインタフェースコネクタ１８にケーブル接続が行われると、ＳＡＴＡインタフェース制御回路５２に切り替えてストレージ機器４２との間でデータ転送を行う。
ここでＵＳＢコネクタ１４からは４本の信号線が引き出されており、そのうち２本の電源線が電源制御回路部３２に接続され、残り２本の信号線がストレージ制御回路部４０に接続されている。また電源入力コネクタ１６からは２本の電源線が引き出され、電源制御回路３２に接続されている。電源制御回路３２からは内部電源供給のため２本の電源線が引き出され、それぞれストレージ制御回路部４０及びストレージ機器４２に接続されて内部電源を供給している。
インタフェースコネクタ１８からは例えば７本の信号線が引き出され、ストレージ制御回路部４０に接続されている。インタフェースコネクタ１８から引き出された７本の信号線は、ＳＡＴＡインタフェースの場合、受信用信号線が２本、送信用信号線が２本、グラウド線が３本で構成されている。ストレージ制御回路部４０とストレージ機器４２との間の信号線は例えばバスであり、バスビット数に応じたｎ本が使用されている。
図３は図２の電源制御回路部３２の回路ブロック図である。電源制御回路３２にはＵＳＢ電源入力端子４４、電源入力端子４６及び内部電源端子４８が設けられる。ＵＳＢ電源入力端子４４に、図２に示したように、ＵＳＢコネクタ１４からの２本の電源線が接続される。電源入力端子４６には図２の電源入力コネクタ１６からの２本の電源線が接続される。内部電源端子４８からは図２に示したように、ストレージ制御回路部４０やストレージ機器４２に対する２本の電源線が引き出されている。
電源制御回路３２には第１切替回路３４と第２切替回路３８が設けられる。第１切替回路３４は第１スイッチ回路５４と第１制御回路５６で構成される。第２切替回路３８は第２スイッチ回路５８と第２制御回路６０で構成される。
第１切替回路３４の第１スイッチ回路５４は、ＵＳＢ電源入力端子４４と内部電源端子４８を接続する電源線に挿入接続される。第１制御回路５６はＵＳＢ電源入力端子４４に対するＵＳＢバス電源を入力して第１スイッチ回路５４を制御する。
第２切替回路３８の第２スイッチ回路５８は、電源入力端子４６と内部電源端子４８を接続する電源線のプラス側に挿入接続されたダイオード３６に並列接続される。ダイオード３６は、アノード側を電源入力端子４６に接続し、カソード側を第１スイッチ回路５４からの出力を接続した内部電源端子４８側に接続している。第２スイッチ回路５８は第２制御回路６０により制御され、第２制御回路６０にはＵＳＢ電源入力端子４４からのＵＳＢバス電源が入力している。
図４は図３の電源制御回路部による動作を電源制御モードに分けて一覧表示した説明図である。図４において、電源制御モードはモード１〜モード３の３つとなる。電源制御モード１は、ＵＳＢケーブルのみで接続した場合であり、ＵＳＢ電源入力端子４４からバス電源電圧Ｖ１が得られ、電源入力端子４６から電源電圧Ｖ２は得られていない状態である。
このとき第１制御回路５６により第１スイッチ回路５４がオンし、一方、第２スイッチ回路５８は第２制御回路６０によりオフとなり、内部電源端子４８にはバス電源電圧Ｖ１による電流Ｉ１のみが供給される。
電源制御モード２はＵＳＢケーブルに加えて電源用ＵＳＢケーブルあるいはＡＣアダプタを接続した場合であり、ＵＳＢ電源入力端子４４からバス電源電圧Ｖ１が得られ、且つ電源入力端子４６から電源電圧Ｖ２が得られている状態である。
このとき第１スイッチ回路５４及び第２スイッチ回路５８は、それぞれ第１制御回路５６及び第２制御回路６０がバス電源電圧Ｖ１の入力で動作していることから、第１スイッチ回路５４はオン、第２スイッチ回路５８はオフである。
この結果、ＵＳＢ電源入力端子４４のバス電源電圧Ｖ１は第１スイッチ回路５４を介して内部電源端子４８に供給され、一方、電源入力端子４６の電源電圧Ｖ２は第２スイッチ回路５８がオフであることからダイオード３６を通って内部電源端子４８に供給される。このとき内部電源端子４８からの内部電源電流はバス電源電圧Ｖ１に対応したＩ１と電源電圧Ｖ２に対応した電流Ｉ２を加えた電流（Ｉ１＋Ｉ２）の供給となり、電源供給能力を高めることができる。この電源制御モード１，２は、いずれもサブシステム１０においてＵＳＢインタフェースを使用する場合である。
一方、電源制御モード３は、サブシステムにおいて他のインタフェースであるシリアルＡＴＡインタフェースを使用する場合であり、この場合にはＵＳＢ電源入力端子４４からバス電源電圧Ｖ１は得られず、電源入力端子４６から電源用ＵＳＢケーブルまたはＡＣアダプタの電源ケーブルの接続による電源電圧Ｖ２のみが供給される。
このため第１制御回路５６は、バス電源電圧Ｖ１が得られないことで第１スイッチ回路５４をオフし、一方、第２制御回路６０は同じくバス電源電圧Ｖ１が得られないことで第２スイッチ路回路５８をオンし、ダイオード３６をバイパスする。
これにより電源入力端子４６の電源電圧Ｖ２が第２スイッチ回路５８によるダイオード３６のバイパスで損失することなく内部電源端子４８に供給され、内部電源電流として電源電圧Ｖ２に対応したＩ２を供給することになる。
なお、内部電源端子４８に対する電流Ｉ２の供給は、電源用ＵＳＢケーブルを使用したＵＳＢバス電源による供給か、バス電源で不足する場合にはＡＣアダプタを電源ケーブルで接続することによる電源供給となる。
図５は図３の電源制御回路部３２における回路構成の一実施形態を示した回路図である。図５において、電源制御回路部３２に設けた第１スイッチ回路５４にはＰ型ＭＯＳ−ＦＥＴ６２が設けられる。Ｐ型ＭＯＳ−ＦＥＴ６２はドレインＤをＵＳＢ電源入力端子４４に接続し、ソースＳを内部電源端子４８に接続し、ゲートＧを第１制御回路５６の制御出力に接続している。
またＰ型ＭＯＳ−ＦＥＴ６２は、その素子構造から寄生ダイオード６４を持っており、寄生ダイオード６４はアノードＡをドレインＤ側、カソードＫをソースＳ側として並列接続される。
第１制御回路５６はＮＰＮトランジスタ７０及び抵抗７２，７４，７６で構成され、ＵＳＢ電源入力端子４４のバス電源電圧Ｖ１を抵抗７２，７４で分圧してＮＰＮトランジスタのベースに供給することで、ＮＰＮトランジスタ７０をオンする。
第１制御回路５６の制御出力は、トランジスタ７０がオフのときＨレベル出力となり、Ｈレベル出力がＰ型ＭＯＳ−ＦＥＴ６２のゲートに加わることでドレイン・ソース間が高インピーダンス状態となり、いわゆるスイッチオフ状態とする。ＮＰＮトランジスタ７０がオンすると制御出力はＬレベルに引き込まれ、ドレイン・ソース間が低インピーダンス状態となり、いわゆるスイッチオン状態となる。
第２スイッチ回路５８にも同様にＰ型ＭＯＳ−ＦＥＴ６６が設けられ、ダイオード３６と並列にドレインＤ、ソースＳを接続している。またＰ型ＭＯＳ−ＦＥＴ６６には寄生ダイオード６８が存在し、ドレイン・ソース間に並列接続されている。第２制御回路６０は抵抗７８，８０を直列接続した分圧回路であり、ＵＳＢ電源入力端子４４のバス電源電圧Ｖ１を分圧してＰ型ＭＯＳ−ＦＥＴ６６のゲートＧに供給している。
このため、ＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が加わると第２制御回路６０からの分圧電圧の出力でゲートがＨレベルとなり、Ｐ型ＭＯＳ−ＦＥＴ６６のドレイン・ソース間は高インピーダンス状態となり、これによりスイッチオフ状態となる。一方、ＵＳＢ電源入力端子４４に対する電源供給がなくなってバス電源電圧Ｖ１が断たれると、第２制御回路６０の出力はＬレベルとなり、Ｐ型ＭＯＳ−ＦＥＴ６６のドレイン・ソース間が低インピーダンス状態となり、スイッチオンとなる。
図６は本実施形態で使用するＵＳＢケーブル２６と電源用ＵＳＢケーブル２８の説明図である。図６（Ａ）はＵＳＢケーブル２６であり、一端に図１のパーソナルコンピュータ１２のＵＳＢコネクタ２０に接続するＡ型ＵＳＢコネクタ８２を設け、他端に図１のサブシステム１０のＵＳＢコネクタ１４に接続するＢ型ＵＳＢコネクタ８４を設けている。
また図６（Ｂ）の電源用ＵＳＢケーブル２８も、一端に図１のパーソナルコンピュータ１２のＵＳＢコネクタ２２に接続するＡ型ＵＳＢコネクタ８６を設け、他端に図１のサブシステム１０の電源入力コネクタ１６に接続するＢ型ＵＳＢコネクタ８８を設けている。
なお、電源入力コネクタ１６に接続するコネクタ８８は一般的なＤＣジャック形式の物を使用しても良い。
図７は図６のＵＳＢケーブル２６と電源用ＵＳＢケーブル２８の回路図である。図７（Ａ）はＵＳＢケーブル２６であり、２本の信号線９０と電源線９２で構成される。信号線９０はプラス信号線（＋ＤＡＴＡ線）９０−１とマイナス信号線（−ＤＡＴＡ線）９０−２で構成される。電源線９２はプラス電源線（ＶＤＤ線）９２−１とマイナス電源線（ＧＮＤ線）９２−２で構成される。
図７（Ｂ）は電源用ＵＳＢケーブル２８であり、図７（Ａ）のＵＳＢケーブル２６から信号線９０を除いた構成であり、電源線９４のみで構成される。電源線９４はプラス電源線（ＶＤＤ線）９４−１とマイナス電源線（ＧＮＤ線）９４−２を備える。
図８は本実施形態で使用するインタフェースケーブル３０であり、シリアルＡＴＡインタフェースに使用する場合を例にとっている。この場合には１レーンの構成を示している。即ち１レーンのインタフェースケーブル３０は、２本の信号線を備えた受信用信号線１００と、同じく２本の信号線を備えた送信用信号線１０２で構成され、これに加えて３本のアース線１０４−１〜１０４−３を設けている。
次に本発明の実施形態におけるケーブル接続による第１モード１〜第５モードの使用状態を説明する。図９はＵＳＢケーブル２６のみで接続した第１モードの使用状態である。即ち、パーソナルコンピュータ１２のＵＳＢコネクタ２０とサブシステム１０のＵＳＢコネクタ１４をＵＳＢケーブル２６のみで接続する。
このＵＳＢケーブル２６の接続により、ＵＳＢコネクタ１４からの電源線にＵＳＢバス電源が供給され、このため第１切替回路３４がオンし、ＵＳＢケーブル２６で供給されたＵＳＢバスパワーを内部電源端子４８に供給する。
図１０はＵＳＢケーブルと電源用ＵＳＢケーブルで接続した本実施形態の第２モードによる使用状態である。第２モードの使用状態にあっては、サブシステム１０のＵＳＢインタフェースを使用するため、パーソナルコンピュータ１２のＵＳＢコネクタ２０とサブシステム１０のＵＳＢコネクタ１４をＵＳＢケーブル２６で接続する。
またＵＳＢケーブル２６によるバスパワーの不足を補うため、パーソナルコンピュータ１２のＵＳＢコネクタ２２とサブシステム１０の電源入力コネクタ１６を電源用ＵＳＢケーブル２８で接続する。
このようなＵＳＢケーブル２６と電源用ＵＳＢケーブル２８の接続により、サブシステム１０の電源制御回路部３２にあっては、ＵＳＢコネクタ１４に対するＵＳＢバス電源の供給で第１切替回路３４がオンし、一方、第２切替回路３８はオフとなり、内部電源端子４８にＵＳＢケーブル２６によるＵＳＢバス電源を供給すると共に、電源用ＵＳＢケーブル２８によるＵＳＢバス電源を逆流防止用のダイオード３６を介して内部電源端子４８に重畳して供給し、これによって電源の供給不足を補う。
図１１は本実施形態の第３モードによる使用状態の説明図である。第３モードの使用状態にあっては、サブシステム１０のＵＳＢインタフェースを使用するため、パーソナルコンピュータ１２のＵＳＢコネクタ２０とサブシステム１０のＵＳＢコネクタ１４をＵＳＢケーブル２６で接続する。
またＵＳＢケーブル２６によるＵＳＢバス電源の不足を補うため、サブシステム１０の電源入力コネクタ１６にＡＣアダプタ１０６を電源用ケーブル１０８により接続する。ＡＣアダプタ１０６はＡＣコンセントに接続され、商用ＡＣ電源をＵＳＢバス電源と同じ電圧の直流電源に変換して出力する。
このときサブシステム１０の電源制御回路部３２は、ＵＳＢケーブル２６によりＵＳＢバス電源の供給を受けて、第１切替回路３４がオン、第２切替回路３８がオフとなる。これは図１０の第２モードの場合と同じであり、内部電源端子４８にＵＳＢケーブル２６によるＵＳＢバス電源とＡＣアダプタ１０６からの電源をダイオード３６を介して重畳供給し、ＡＣアダプタ１０６からの電源供給でＵＳＢバス電源の不足を補う。
この第３モードにあっては、ＡＣアダプタ１０６が十分な電源供給能力を持つことから、図１０のモード２の２系統のＵＳＢバス電源の供給で電源供給が不足するような場合に第３モードを使用することになる。
図１２は本実施形態の第４モードによる使用状態である。第４モードの使用状態にあっては、サブシステム１０の他のインタフェースである例えばシリアルＡＴＡインタフェースを使用するため、パーソナルコンピュータ１２のインタフェースコネクタ２４とサブシステム１０のインタフェースコネクタ１８をインタフェースケーブル３０で接続している。
またシリアルＡＴＡインタフェースを動作させる電源供給のため、パーソナルコンピュータ１２のＵＳＢコネクタ２２とサブシステム１０の電源入力コネクタ１６を電源用ＵＳＢケーブル２８で接続している。
このケーブル接続状態にあっては、サブシステム１０の電源制御回路部３２は、ＵＳＢコネクタ１４に対するＵＳＢバス電源の供給が断たれていることから、第１切替回路３４はオフとなり、一方、第２切替回路３８はオンし、ダイオード３６をバイパスする。このため電源用ＵＳＢケーブル２８で供給されたＵＳＢバス電源は、ダイオード３６をバイパスしてオン状態にある第２切替回路３８を通って、電圧損失を生ずることなく内部電源端子４８に供給される。
図１３は本実施形態の第５モードによる使用状態である。第５モードの使用状態にあっては、サブシステム１０のシリアルＡＴＡインタフェースを使用するため、パーソナルコンピュータ１２のインタフェースコネクタ２４とサブシステム１０のインタフェースコネクタ１８をインタフェースケーブル３０で接続している。
また、図１２に示した第４モードの電源用ＵＳＢケーブル２８の接続によるＵＳＢバス電源の供給では不足することから、この場合には、電源入力コネクタ１６にＡＣアダプタ１０６からの電源ケーブル１０８を接続している。
第５モードにおけるサブシステム１０の電源制御回路部３２の動作は第４モードと同じであり、ＵＳＢコネクタ１４にＵＳＢバス電源の供給がないことから、第１切替回路３４はオフ、第２切替回路３８はオンとなり、ＡＣアダプタ１０６からの電源を、ダイオード３６をバイパスした第２切替回路３８を介して内部電源端子４８に電圧損失を生ずることなく供給する。
図１４は図３の制御回路部における回路構成の他の実施形態を示した回路図である。図１４において、電源制御回路部３２の第１切替回路３４を構成する第１スイッチ回路５４及び第１制御回路５６は図５の実施形態と同じである。
一方、第２切替回路３８を構成する第２スイッチ回路５８は図５と同じであるが、第２制御回路６０として、この実施形態にあってはＮＰＮトランジスタ１１０，１１２と抵抗１１４，１１６，１１８，１２０のトランジスタ２段の回路で構成している。
第２制御回路６０の動作は次のようになる。まずＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給されている際には、抵抗１１４，１１６の分圧によりＮＰＮトランジスタ１１０がオンし、これに伴うベース引込みでＮＰＮトランジスタ１１２がオフし、電源入力端子４６に加えられている電源電圧Ｖ２が抵抗１２０を介してＰ型ＭＯＳ−ＦＥＴ６６のゲートにＨレベル出力として印加され、Ｐ型ＭＯＳ−ＦＥＴ６６のソース・ドレイン間を高インピーダンスとしてスイッチオフ状態となる。
一方、ＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給され且つ電源入力端子４６にも電源電圧Ｖ２が供給された状態にあっては、バス電源電圧Ｖ１によりＮＰＮトランジスタ１１０はオン、ＮＰＮトランジスタ１１２はオフとなっているが、抵抗１２０を介して電源電圧Ｖ２が供給されることでＰ型ＭＯＳ−ＦＥＴ６６のゲートはＨレベルとなり、このためＰ型ＭＯＳ−ＦＥＴ６６は高インピーダンスとなり、スイッチオフ状態となる。
更にＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給されず、電源入力端子４６にのみ電源電圧Ｖ２が供給された場合には、第２制御回路６０のＮＰＮトランジスタ１１０がオフとなり、このためＮＰＮトランジスタ１１２がオンすることでＰ型ＭＯＳ−ＦＥＴ６６のゲートをＬレベルとし、このためＰ型ＭＯＳ−ＦＥＴ６６のソース・ドレイン間が低インピーダンスとなり、スイッチオン状態となってダイオード３６をバイパスする。それ以外の動作は図５の実施形態と同じである。
図１５は図３の電源制御回路部における回路構成の他の実施形態を示した回路図である。図１５において、電源制御回路部３２における第１切替回路３４を構成する第１スイッチ回路５４、第１制御回路５６は図３の実施形態と同じであり、また第２切替回路３８を構成する第２スイッチ回路５８も図３の実施形態と同じであり、第２制御回路６０が異なる。第２制御回路６０は、この実施形態にあってはＰＮＰトランジスタ１２２と抵抗１２４，１２６，１２８で構成される。
第２制御回路６０の動作は次のようになる。まずＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給されて、電源入力端子４６に電源電圧Ｖ２が供給されていなければＰ型ＭＯＳ−ＦＥＴ６６にバイアスがかからずスイッチオフ状態である。
一方、ＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給され且つ電源入力端子４６にも電源電圧Ｖ２が供給された状態にあっては、バス電源電圧Ｖ１によりＮＰＮトランジスタ１２２はオフとなっているが、抵抗１２８を介して電源電圧Ｖ２が供給されることでＰ型ＭＯＳ−ＦＥＴ６６のゲートはＨレベルとなり、このためＰ型ＭＯＳ−ＦＥＴ６６は高インピーダンスとなり、スイッチオフ状態となる。
更にＵＳＢ電源入力端子４４にバス電源電圧Ｖ１が供給されず電源入力端子４６にのみ電源電圧Ｖ２が供給された場合には、ＰＮＰトランジスタ１２２のベースバイアスが除かれることでオンとなり、エミッタをアースに引き込むことでＬレベル出力をＰ型ＭＯＳ−ＦＥＴ６６に供給し、このためＰ型ＭＯＳ−ＦＥＴは低インピーダンスとなり、スイッチオン状態となってダイオード３６をバイパスする。
なお上記の実施形態はＵＳＢインタフェース以外のインタフェースとしてシリアルＡＴＡインタフェースを例に取るものであったが、ＵＳＢインタフェースのようにバス電源を得ることがなく専用の電源ケーブルの接続による電源供給を必要とするインタフェースであれば、適宜のインタフェースを含む。
また、上記の実施形態はＵＳＢ規格準拠のＵＳＢインタフェースで説明したが、今後改版される拡張型のＵＳＢ規格にも応用可能であり、また、ＩＥＥＥ１３９４等の他の電源線を有する電源線保有型（電源供給可能型）のインタフェース規格のインタフェースにも応用可能である。
また上記の実施形態は上位装置としてパーソナルコンピュータを例に取るものであったが、サブシステムを外部接続する装置であれば適宜の装置を対象とすることができる。
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
ここで本発明の特徴をまとめて列挙すると次の付記のようになる。
（付記）
（付記１）
電源線保有型インタフェースに加えて他のインタフェースを備え、前記２つのインタフェースに対応した２つのインタフェースコネクタに加え電源入力コネクタを備えたサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦD電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
内部電源回路に電源を供給する内部電源端子と、
前記ＩＦD電源入力端子を入力接続し、ＩＦDバス電源の入力状態でオンして前記内部電源端子に前記ＩＦDバス電源を供給し、前記ＩＦDバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦDバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記IFDバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステムの電源制御回路。（１）
（付記）
（付記１）
電源線保有型インタフェースに加えて他のインタフェースを備え、前記２つのインタフェースに対応した２つのインタフェースコネクタに加え電源入力コネクタを備えたサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦD電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
内部電源回路に電源を供給する内部電源端子と、
前記ＩＦD電源入力端子を入力接続し、ＩＦDバス電源の入力状態でオンして前記内部電源端子に前記ＩＦDバス電源を供給し、前記ＩＦDバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦDバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記IFDバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステムの電源制御回路。（１）
（付記２）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置からケーブルを前記電源線保有型インタフェースコネクタにのみ接続して前記ＩＦＤ電源入力端子にＩＦＤバス電源を印加した場合、
前記ＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源のみを前記内部電源端子に出力することを特徴とするサブシステムの電源制御回路。
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置からケーブルを前記電源線保有型インタフェースコネクタにのみ接続して前記ＩＦＤ電源入力端子にＩＦＤバス電源を印加した場合、
前記ＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源のみを前記内部電源端子に出力することを特徴とするサブシステムの電源制御回路。
（付記３）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステムの電源制御回路。（２）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステムの電源制御回路。（２）
（付記４）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源入力端子のバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステムの電源制御回路。
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源入力端子のバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステムの電源制御回路。
（付記５）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。（３）
付記１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。（３）
（付記６）
付記１記載のサブシステムの電源制御回路に於いて、前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子の電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。（４）
付記１記載のサブシステムの電源制御回路に於いて、前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子の電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。（４）
（付記７）
付記１記載の電源制御回路に於いて、
前記１切替回路は第１スイッチ回路と第１制御回路を備え、
前記第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記ＩＦＤ電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第１制御回路の出力に接続し、
前記第１制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンし、
前記２切替回路は第２スイッチ回路と第２制御回路を備え、
前記第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインスを前記電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第２制御回路の出力に接続し、
前記第２制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源入力端子の電源電圧が得られている状態で、前記ＩＦＤ電源入力端子の前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオフし、前記ＩＦＤ電源入力端子から前記電源電圧が得られていない場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンすることを特徴とするサブシステムの電源制御回路。（５）
付記１記載の電源制御回路に於いて、
前記１切替回路は第１スイッチ回路と第１制御回路を備え、
前記第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記ＩＦＤ電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第１制御回路の出力に接続し、
前記第１制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンし、
前記２切替回路は第２スイッチ回路と第２制御回路を備え、
前記第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインスを前記電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第２制御回路の出力に接続し、
前記第２制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源入力端子の電源電圧が得られている状態で、前記ＩＦＤ電源入力端子の前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオフし、前記ＩＦＤ電源入力端子から前記電源電圧が得られていない場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンすることを特徴とするサブシステムの電源制御回路。（５）
（付記８）
付記１記載のサブシステムの電源制御回路に於いて、前記電源入力コネクタは、電源線のみを接続した電源線保有型インタフェースコネクタであることを特徴とするサブシステムの電源制御回路。
付記１記載のサブシステムの電源制御回路に於いて、前記電源入力コネクタは、電源線のみを接続した電源線保有型インタフェースコネクタであることを特徴とするサブシステムの電源制御回路。
（付記９）
付記１記載のサブシステムの電源制御回路に於いて、前記他のインタフェースはシリアルＡＴＡインタフェースを含むことを特徴とするサブシステムの電源制御回路。
付記１記載のサブシステムの電源制御回路に於いて、前記他のインタフェースはシリアルＡＴＡインタフェースを含むことを特徴とするサブシステムの電源制御回路。
（付記１０）
上位装置からの入出力要求を処理するサブシステムに於いて、
電源線保有型インタフェースと、
前記電源線保有型インタフェース以外の他のインタフェースと、
前記電源線保有型インタフェースに対応して設けられ、信号線及び電源線を備えたＵＳＢケーブルを接続する電源線保有型インタフェースコネクタと、
前記他のインタフェースに対応して設けられ、信号線のみを備えたケーブルを接続するインタフェースコネクタと、
外部から電源ケーブルを接続する電源入力コネクタと、
前記電源線保有型インタフェースコネクタ及び前記電源入力コネクタからの電源入力状態に応じて電源を出力する電源制御回路と、
を備え、
前記電源制御回路は、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
サブシステム内部電源回路に電源を供給する内部電源端子と、
前記ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして前記内部電源端子に前記ＩＦＤバス電源を供給し、前記ＩＦＤバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦＤバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステム。（６）
上位装置からの入出力要求を処理するサブシステムに於いて、
電源線保有型インタフェースと、
前記電源線保有型インタフェース以外の他のインタフェースと、
前記電源線保有型インタフェースに対応して設けられ、信号線及び電源線を備えたＵＳＢケーブルを接続する電源線保有型インタフェースコネクタと、
前記他のインタフェースに対応して設けられ、信号線のみを備えたケーブルを接続するインタフェースコネクタと、
外部から電源ケーブルを接続する電源入力コネクタと、
前記電源線保有型インタフェースコネクタ及び前記電源入力コネクタからの電源入力状態に応じて電源を出力する電源制御回路と、
を備え、
前記電源制御回路は、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
サブシステム内部電源回路に電源を供給する内部電源端子と、
前記ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして前記内部電源端子に前記ＩＦＤバス電源を供給し、前記ＩＦＤバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦＤバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステム。（６）
（付記１１）
付記１０記載のサブシステムに於いて、
前記電源線保有型インタフェースを使用するため、上位装置からＩＦＤケーブルを前記電源線保有型インタフェースコネクタにのみ接続して前記ＩＦＤ電源入力端子にＩＦＤバス電源を印加した場合、
前記電源制御回路は、前記ＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源のみを前記内部電源端子に出力することを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、
前記電源線保有型インタフェースを使用するため、上位装置からＩＦＤケーブルを前記電源線保有型インタフェースコネクタにのみ接続して前記ＩＦＤ電源入力端子にＩＦＤバス電源を印加した場合、
前記電源制御回路は、前記ＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源のみを前記内部電源端子に出力することを特徴とするサブシステム。
（付記１２）
付記１０記載のサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステム。（７）
付記１０記載のサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステム。（７）
（付記１３）
付記１０記載のサブシステムに於いて、
前記電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、
前記電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステム。
（付記１４）
付記１０記載のサブシステムに於いて、
前記他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステム。（８）
付記１０記載のサブシステムに於いて、
前記他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステム。（８）
（付記１５）
付記１０記載のサブシステムに於いて、
前記他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子の電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、
前記他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子の電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステム。
（付記１６）
付記１０記載のサブシステムに於いて、
前記１切替回路は第１スイッチ回路と第１制御回路を備え、
前記第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記ＩＦＤ電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第１制御回路の出力に接続し、
前記第１制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンし、
前記２切替回路は第２スイッチ回路と第２制御回路を備え、
前記第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインスを前記電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第２制御回路の出力に接続し、
前記第２制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源入力端子の電源電圧が得られている状態で、前記ＩＦＤ電源入力端子の前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオフし、前記ＩＦＤ電源入力端子から前記電源電圧が得られていない場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンすることを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、
前記１切替回路は第１スイッチ回路と第１制御回路を備え、
前記第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記ＩＦＤ電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第１制御回路の出力に接続し、
前記第１制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンし、
前記２切替回路は第２スイッチ回路と第２制御回路を備え、
前記第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインスを前記電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第２制御回路の出力に接続し、
前記第２制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源入力端子の電源電圧が得られている状態で、前記ＩＦＤ電源入力端子の前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオフし、前記ＩＦＤ電源入力端子から前記電源電圧が得られていない場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンすることを特徴とするサブシステム。
（付記１７）
付記１０記載のサブシステムに於いて、前記電源入力コネクタは、電源線のみを接続した電源線保有型インタフェースコネクタであることを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、前記電源入力コネクタは、電源線のみを接続した電源線保有型インタフェースコネクタであることを特徴とするサブシステム。
（付記１８）
付記１０記載のサブシステムに於いて、前記他のインタフェースはシリアルＡＴＡインタフェースを含むことを特徴とするサブシステム。
付記１０記載のサブシステムに於いて、前記他のインタフェースはシリアルＡＴＡインタフェースを含むことを特徴とするサブシステム。
１０：サブシステム
１２：パーソナルコンピュータ
１４，２０，２２：ＵＳＢコネクタ
１６：電源入力コネクタ
１８，２４：インタフェースコネクタ
２６：ＵＳＢケーブル
２８：電源用ＵＳＢケーブル
３０：インタフェースケーブル
３２：電源制御回路部
３４：第１切替回路
３６：ダイオード
３８：第２切替回路
４０：ストレージ制御回路部
４２：ストレージ機器
４４：ＵＳＢ電源入力端子
４６：電源入力端子
４８：内部電源端子
５０：ＵＳＢインタフェース制御回路
５２：ＳＡＴＡインタフェース制御回路
５４：第１スイッチ回路
５６：第１制御回路
５８：第２スイッチ回路
６０：第２制御回路
６２，６６：Ｐ型ＭＯＳ−ＦＥＴ
６４，６８：寄生ダイオード
７０，１１０，１１２：ＮＰＮトランジスタ
７２，７４，７６，７８，８０，１１４，１１６，１１８，１２０，１２４，１２６，１２８：抵抗
１２２：ＰＮＰトランジスタ
１２：パーソナルコンピュータ
１４，２０，２２：ＵＳＢコネクタ
１６：電源入力コネクタ
１８，２４：インタフェースコネクタ
２６：ＵＳＢケーブル
２８：電源用ＵＳＢケーブル
３０：インタフェースケーブル
３２：電源制御回路部
３４：第１切替回路
３６：ダイオード
３８：第２切替回路
４０：ストレージ制御回路部
４２：ストレージ機器
４４：ＵＳＢ電源入力端子
４６：電源入力端子
４８：内部電源端子
５０：ＵＳＢインタフェース制御回路
５２：ＳＡＴＡインタフェース制御回路
５４：第１スイッチ回路
５６：第１制御回路
５８：第２スイッチ回路
６０：第２制御回路
６２，６６：Ｐ型ＭＯＳ−ＦＥＴ
６４，６８：寄生ダイオード
７０，１１０，１１２：ＮＰＮトランジスタ
７２，７４，７６，７８，８０，１１４，１１６，１１８，１２０，１２４，１２６，１２８：抵抗
１２２：ＰＮＰトランジスタ
Claims (8)
- 電源線保有型インタフェースに加えて他のインタフェースを備え、前記２つのインタフェースに対応した２つのインタフェースコネクタに加え電源入力コネクタを備えたサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
内部電源回路に電源を供給する内部電源端子と、
前記ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして前記内部電源端子に前記ＩＦＤバス電源を供給し、前記ＩＦＤバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦＤバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステムの電源制御回路。
- 請求項１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステムの電源制御回路。
- 請求項１記載のサブシステムの電源制御回路に於いて、
前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。
- 請求項１記載のサブシステムの電源制御回路に於いて、前記サブシステムで他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、交流電源を直流電源に変換する電源アダプタからの電源ケーブルを前記電源入力コネクタに接続した場合、
前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子の電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステムの電源制御回路。
- 請求項１記載の電源制御回路に於いて、
前記１切替回路は第１スイッチ回路と第１制御回路を備え、
前記第１スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記ＩＦＤ電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第１制御回路の出力に接続し、
前記第１制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンし、
前記２切替回路は第２スイッチ回路と第２制御回路を備え、
前記第２スイッチ回路はＰ型ＭＯＳ−ＦＥＴを有し、前記Ｐ型ＭＯＳ−ＦＥＴのドレインを前記電源入力端子に接続し、ソースを前記内部電源端子に接続し、更にゲートを前記第２制御回路の出力に接続し、
前記第２制御回路は前記ＩＦＤ電源入力端子の電源電圧を入力し、前記電源入力端子の電源電圧が得られている状態で、前記ＩＦＤ電源入力端子の前記電源電圧が得られている場合に前記Ｐ型ＭＯＳ−ＦＥＴをオフし、前記ＩＦＤ電源入力端子から前記電源電圧が得られていない場合に前記Ｐ型ＭＯＳ−ＦＥＴをオンすることを特徴とするサブシステムの電源制御回路。
- 上位装置からの入出力要求を処理するサブシステムに於いて、
電源線保有型インタフェースと、
前記電源線保有型インタフェース以外の他のインタフェースと、
前記電源線保有型インタフェースに対応して設けられ、信号線及び電源線を備えたＵＳＢケーブルを接続する電源線保有型インタフェースコネクタと、
前記他のインタフェースに対応して設けられ、信号線のみを備えたケーブルを接続するインタフェースコネクタと、
外部から電源ケーブルを接続する電源入力コネクタと、
前記電源線保有型インタフェースコネクタ及び前記電源入力コネクタからの電源入力状態に応じて電源を出力する電源制御回路と、
を備え、
前記電源制御回路は、
前記電源線保有型インタフェースコネクタからの電源線を入力接続するＩＦＤ電源入力端子と、
前記電源入力コネクタからの電源線を入力接続する電源入力端子と、
サブシステム内部電源回路に電源を供給する内部電源端子と、
前記ＩＦＤ電源入力端子を入力接続し、ＩＦＤバス電源の入力状態でオンして前記内部電源端子に前記ＩＦＤバス電源を供給し、前記ＩＦＤバス電源の非入力状態でオフして前記内部電源端子との接続を切り離す第１切替回路と、
前記電源入力端子から前記内部電源端子に接続された電源線のプラス側に挿入接続されたダイオードと、
前記ダイオードに並列接続され、前記ＩＦＤバス電源の入力状態でオフして前記電源入力端子の電源を前記ダイオードを介して前記内部電源端子に供給し、前記ＩＦＤバス電源の非入力状態でオンして前記電源入力端子からの電源を前記ダイオードをバイパスして前記内部電源端子に直接供給する第２切替回路と、
を備えたことを特徴とするサブシステム。
- 請求項６記載のサブシステムの電源制御回路に於いて、
前記電源線保有型インタフェースを使用するため、上位装置から電源線及び信号線を備えたＩＦＤケーブルを前記電源線保有型インタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の入力に基づき前記第１切替回路をオンすると共に前記第２切替回路をオフし、前記ＩＦＤ電源入力端子のＩＦＤバス電源を前記内部電源端子に直接出力すると共に、前記電源入力端子のＩＦＤバス電源を前記ダイオードを介して前記内部電源端子に重畳出力することを特徴とするサブシステム。
- 請求項６記載のサブシステムに於いて、
前記他のインタフェースを使用するため、上位装置から他のインタフェースのケーブルを前記他のインタフェースコネクタに接続し、前記上位装置から電源線のみを備えた電源用ＩＦＤケーブルを前記電源入力コネクタに接続した場合、
前記電源制御回路は、前記ＩＦＤ電源入力端子のＩＦＤバス電源の非入力に基づき前記第１切替回路をオフすると共に前記第２切替回路をオンし、前記電源入力端子のＩＦＤバス電源を前記ダイオードをバイパスして前記内部電源端子に直接出力することを特徴とするサブシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006266895A JP2008090339A (ja) | 2006-09-29 | 2006-09-29 | サブシステムの電源制御回路及びサブシステム |
| US11/652,784 US20080082842A1 (en) | 2006-09-29 | 2007-01-12 | Power supply control circuit of subsystem and subsystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006266895A JP2008090339A (ja) | 2006-09-29 | 2006-09-29 | サブシステムの電源制御回路及びサブシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008090339A true JP2008090339A (ja) | 2008-04-17 |
Family
ID=39262419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006266895A Withdrawn JP2008090339A (ja) | 2006-09-29 | 2006-09-29 | サブシステムの電源制御回路及びサブシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080082842A1 (ja) |
| JP (1) | JP2008090339A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854967A (zh) * | 2012-09-05 | 2013-01-02 | 健雄职业技术学院 | 安全键盘的电源 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008225993A (ja) * | 2007-03-14 | 2008-09-25 | Pfu Ltd | 電力供給制御回路およびスキャナ装置 |
| TW201020794A (en) * | 2008-11-20 | 2010-06-01 | Via Tech Inc | Computer interface kit and computer interface device thereof |
| CN101771292B (zh) * | 2008-12-30 | 2013-10-23 | 北京谊安医疗系统股份有限公司 | 基于优先级的切换电路与包含该电路的多路电源切换系统 |
| JP5423156B2 (ja) | 2009-06-01 | 2014-02-19 | 富士通株式会社 | 情報処理装置及び分岐予測方法 |
| US9130400B2 (en) | 2009-09-24 | 2015-09-08 | Apple Inc. | Multiport power converter with load detection capabilities |
| US8677159B2 (en) * | 2009-11-06 | 2014-03-18 | Hewlett-Packard Development Company, L.P. | System and method for extending the USB power signal |
| CN102236771A (zh) * | 2010-04-22 | 2011-11-09 | 鸿富锦精密工业（深圳）有限公司 | 读卡器 |
| CN201877592U (zh) * | 2010-10-12 | 2011-06-22 | 鸿富锦精密工业（深圳）有限公司 | Usb接口结构及具有该usb接口结构的电脑机箱 |
| KR101352084B1 (ko) * | 2010-11-11 | 2014-01-15 | 도시바삼성스토리지테크놀러지코리아 주식회사 | 복합 저장 장치 및 이를 적용하는 전자 시스템 |
| TWI428750B (zh) * | 2010-12-30 | 2014-03-01 | Via Tech Inc | 處理裝置及操作系統 |
| US20130026830A1 (en) * | 2011-07-28 | 2013-01-31 | Wright A Vernon | Device adaptive Power Management System |
| JP2014079991A (ja) * | 2012-10-18 | 2014-05-08 | Canon Inc | 電子機器及びその制御方法、並びにプログラム |
| CN104919783B (zh) * | 2012-12-05 | 2019-01-25 | 西门子加拿大有限公司 | 用于连接可拆卸模块的网络设备安装轨 |
| CN104467167B (zh) * | 2014-12-26 | 2016-10-05 | 青岛歌尔声学科技有限公司 | 一种电源路径管理电路 |
| US11832414B2 (en) * | 2020-08-05 | 2023-11-28 | Dell Products L.P. | Power distribution powerline networking management system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3324930B2 (ja) * | 1996-05-31 | 2002-09-17 | 富士通株式会社 | 電源装置 |
| JP2000284865A (ja) * | 1999-03-31 | 2000-10-13 | Fujitsu Ltd | 電源制御装置とそれを用いた情報処理装置 |
| US20050037241A1 (en) * | 2003-08-15 | 2005-02-17 | Intersil Americas Inc. | Power source selector and controller for multiple battery power supply |
-
2006
- 2006-09-29 JP JP2006266895A patent/JP2008090339A/ja not_active Withdrawn
-
2007
- 2007-01-12 US US11/652,784 patent/US20080082842A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854967A (zh) * | 2012-09-05 | 2013-01-02 | 健雄职业技术学院 | 安全键盘的电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080082842A1 (en) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008090339A (ja) | サブシステムの電源制御回路及びサブシステム | |
| US11372468B2 (en) | Power supply architecture for USB-C controllers | |
| US7689841B2 (en) | USB circuit device for preventing reverse current from external device | |
| JP6813392B2 (ja) | ＵＳＢ電力供給且つＴｙｐｅ−Ｃ ＳｏＣ用の設定可能な及び電力最適化された集積化ゲートドライバ | |
| JP2008027114A (ja) | Ｕｓｂケーブル装置、ｕｓｂサブシステム及びｕｓｂドライブ機器 | |
| US20080201583A1 (en) | Power supply control circuit | |
| US20170060216A1 (en) | Usb power delivery dead-battery control | |
| US20050141208A1 (en) | Electronic device including interface terminal and power supply cable connected thereto | |
| US20070278999A1 (en) | USB mini B power supply system for quickly charging USB mini B devices | |
| KR100763948B1 (ko) | Ｕｓｂ허브를 갖는 디스플레이장치 | |
| US20080246343A1 (en) | Power supply adapter for usb devices | |
| US9812861B2 (en) | Power adapter and method of adapting power for electronic devices | |
| US9141575B2 (en) | Power supply circuit for universal serial bus interface | |
| CA2717407A1 (en) | Power supply equipment to simultaneously power multiple electronic devices | |
| CN212063611U (zh) | 一种双接口供电切换电路及终端设备 | |
| CN113992199A (zh) | 集成电路及其信号传输方法 | |
| US20190104586A1 (en) | Controlling a power adaptor light-emitting diode (led) indicator | |
| JP2001195156A (ja) | コンピュータの電源立ち上げ装置 | |
| US9087548B2 (en) | Control circuit for hard disk drive | |
| KR101237424B1 (ko) | 전류제한이 없는 유에스비 커넥터가 장착된 컴퓨터 | |
| JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
| JP2005141732A (ja) | インターフェース端子を具備する電子機器及びこれに接続される電源供給ケーブル | |
| TWI275946B (en) | Power control circuit of universal serial bus | |
| CN213690605U (zh) | Usb接口转spi接口的适配器 | |
| CN216751301U (zh) | 电源切换电路和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |