JP2008085299A - リセス領域を埋め込む金属配線の形成方法 - Google Patents

リセス領域を埋め込む金属配線の形成方法 Download PDF

Info

Publication number
JP2008085299A
JP2008085299A JP2007174228A JP2007174228A JP2008085299A JP 2008085299 A JP2008085299 A JP 2008085299A JP 2007174228 A JP2007174228 A JP 2007174228A JP 2007174228 A JP2007174228 A JP 2007174228A JP 2008085299 A JP2008085299 A JP 2008085299A
Authority
JP
Japan
Prior art keywords
seed layer
recess
metal
copper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007174228A
Other languages
English (en)
Inventor
▲俊▼煥 ▲呉▼
Jun-Hwan Oh
Hyoung-Shick Kim
亨植 金
周赫 ▲鄭▼
Ju-Hyuck Chung
Il-Goo Kim
一球 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060092864A external-priority patent/KR100791078B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008085299A publication Critical patent/JP2008085299A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/16—Polishing
    • C25F3/22—Polishing of heavy metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

【課題】金属膜の充電特性を改善させることのできる半導体素子の金属（例えば、銅）配線及びその製造方法を提供する。
【解決手段】基板（３０）上に一つ以上の絶縁層（３２）を形成し、前記絶縁層（３２）上に形成されたリセスを埋め込む金属層が電気メッキされる前に、前記金属配線は基板に形成されているリセス上に拡散阻止層及びシード層（３４）を電気メッキして形成する。その後、前記シード層を阻止層上に形成した後に電解研磨し（３６）、前記シード層の電解研磨後、銅物質層が電気メッキ工程（３８）を用いて前記研磨されたシード層上に形成されて前記リセスを埋め込む。
【選択図】 図６

Description

本発明は一般のマイクロ電子素子の製造に関し、さらに詳しくは、電気メッキ技術を用いて基板上に金属配線を形成する方法（ＭＥＴＨＯＤ ＦＯＲＭＩＮＧ ＭＥＴＡＬ ＩＮＴＥＲＣＯＮＮＥＣＴＩＯＮ ＦＩＬＬＩＮＧ ＲＥＣＥＳＳＥＤ ＲＥＧＩＯＮ ＵＳＩＮＧ ＥＬＥＣＴＲＯ−ＰＬＡＴＩＮＧ ＴＥＣＨＮＩＱＵＥ）に関する。
マイクロ電子素子、特に、半導体メモリ素子の集積度が持続的に増加することによって、このような素子を具現するために基板上に形成された個別構成要素の単位当たりの大きさは極めて小さくなる。すなわち、構成要素である基板上への現在のマイクロ電子素子を具現する回路パターンの集積度が増加することで、金属コンタクト、ビア、配線及びそれと類似の形状（以下、一般の“配線”という）の寸法は、ミクロン単位以下になる。一方、配線と結合された誘電膜層のような多くの物質層の厚さは比較的一定に保持されている。その結果、配線の縦横比（例えば、ｘ‐方向の幅で割ったｚ‐方向の高さの測定値）は製造技術者にとってサブミクロン単位の配線を形成すべき重要な局面に直面する。
現在のマイクロ電子素子の製造に用いられる配線の一般的な形態はデュアルダマシン構造である。デュアルダマシン構造において、単一金属蒸着工程は金属ラインとそれらを結合したビアのような二つの関連配線を同時に形成するために用いられる。デュアルダマシン構造は多数の他の工程順序を用いて形成することができる。
図１及び図２は、デュアルダマシン構造を形成するために用いられた二つの一般的な工程順序を示したものである。
図１は、図面の上部から下部に、トレンチ‐第１タイプデュアルダマシン工程を時間順序に示したものである。まず、導電領域１２が基板１０に形成される。導電領域１２は、例えば、金属コンタクトまたはドーピングされたポリシリコン領域とすることができる。エッチング阻止層１４は導電領域１２を含む基板１０の上部に形成されて、絶縁層１６はエッチング阻止層１４上に形成される。
次に、従来のマスク及びエッチング方法を用いて、トレンチ開口１８を絶縁層１６にパターニングする。以後、フォトレジスト層２０を前記パターニングされた絶縁層１６上に形成して内部にビア開口が形成される前記絶縁層１６の一部を選択的に露出させる。前記フォトレジスト層２０をエッチングマスクとして用いて、ビア開口２１を前記絶縁層１６に形成する。
ビア開口２１及びトレンチ開口１８は、同時に金属層２２で埋め込まれる。金属層２２が、例えば化学的機械的研磨工程（ＣＭＰ）を用いて平坦化されると、金属ビア２４ａ及び金属ライン２４ｂが完成される。
図２はビア‐第１タイプデュアルダマシン工程を示したものである。上述のように、導電領域１２が基板１０に形成され、エッチング阻止層１４は導電領域１２を有する基板上に形成され、絶縁層１６はエッチング阻止層１４上に形成される。従来の写真エッチング（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）及びエッチング方法を用いて、ビア開口２１を先に前記絶縁層１６にパターニングする。その次、フォトレジスト層２０を前記パターニングされた絶縁層１６上に形成して内部にトレンチ開口１８が形成される前記絶縁層の一部を選択的に露出させる。フォトレジスト層２０をエッチングマスクとして用いて、トレンチ開口１８を前記絶縁層１６に形成する。前記ビア開口２１及びトレンチ開口１８は、また同時に金属層２２で埋め込まれる。平坦化された後に金属ビア２４ａ及び金属ライン２４ｂが完成される。
数年間、銅及び銅合金は配線製造用の金属として用いられていた。銅及び銅を含んだ合金（以下、集合的に、そして特定して“銅物質”という）は、アルミニウムのような他の金属よりも低い抵抗率及び高い電子‐移動抵抗を示している。このような特性は現在のマイクロ電子素子が要求する高い電流密度及び早い動作速度を可能とし重要である。
しかしながら、非常に狭い線幅または高い縦横比を有した配線を形成するために銅物質を用いることは多くの問題点がある。例えば、化学的気相蒸着（ＣＶＤ）のように、過去に用いられた製造工程は銅物質を蒸着するのに効果的ではない場合もある。これは現在のデザインにより用いられる配線を高い縦横比のリセスを埋め込むために銅が用いられる場合特にそうである。このような欠点から、銅物質によってこのようなリセスを埋め込むために電気メッキまたは電着工程が用いられる。
電気メッキは、基板上に銅物質を蒸着する問題に適応した長年の技術である。電気メッキは蒸着物質ソース（例えば、銅物質板）から提供される正に帯電したイオンを含む電解質を用いる。上部に前記蒸着物質ソースから提供された金属イオンを収容するためのターゲット（例えば、シード層）を有する負に帯電した基板は、このとき前記電解質と接触する。印加された電圧は前記電解質によって前記蒸着物質ソースからターゲットへの金属イオンの移動を容易とさせる電界を生成する。
超高密度の集積半導体（ＵＬＳＩ）素子内に配線を形成するために銅物質を用いることで一つ注目されることは、電気メッキターゲットとして用いられるシード層の信頼性である。電気メッキ工程により配線リセス上に蒸着され、金属層を収容するようになっているシード層の被覆率及び表面特性は、配線の全般的な性能特性において極めて重要である。すなわち、シード層上への銅物質電気メッキの初期段階の間、多様な要素によって関連電界の不均一な分布が起きることがある。不均一な電界とともに得られた前記下部シード層内のあるボイド（ｖｏｉｄ）または欠陥は前記蒸着された金属層の初期段階の形態を損傷させる可能性がある。
例えば、図３について説明した金属配線の形成に対する従来技術の一つの接近法を考察してみる。まず、絶縁層１６が基板１０上に形成される。高い縦横比ａ／ｂを有したリセス２７が絶縁層１６に形成されて基板１０の一部を露出させる。金属物質がリセス２７を埋め込むために電気メッキされる前に、シード層７が準備されなければならない。しかしながら、絶縁層１６または基板１０への所望しない金属原子の移動を防ぐ分散阻止層５が通常前記シード層７の形成以前に形成される。従来用いられた多様な工程がリセス２７を含む絶縁層１６上に阻止層５を形成するために用いられる。
シード層７は、スパッタリングのような物理的気相蒸着（ＰＶＤ）工程によって阻止層５上に形成することができる。従来利用可能なＰＶＤ工程が比較的低いステップカバレッジを提供するという事実にもかかわらず、ＰＶＤ工程は通常ＣＶＤ工程より好まれるのは、ＣＶＤ工程が前記阻止層５に対して非常に低い接着特性を有するシード層７を提供するからである。用語の“ステップカバレッジ”は、与えられた物質層が下部構造物の上部に形成される前記物質層に対する厚さの均一度を示す。ステップカバレッジは高い縦横比リセスのような一律の蒸着カバレッジを妨害する複合立体構造を有した下部構造物を中心として特に重要性を有する。
例えば、図３の例において、シード層７のステップカバレッジはせいぜい最低限（ｍａｒｇｉｎａｌ）である。リセス２７の下部側壁部分の相対的に薄いカバレッジＴ１対リセス２７の上部コーナー部分上のシード層７のより厚いカバレッジＴ２を調べてみることにする。このようなＴ２／Ｔ１比は、シード層７の低いステップカバレッジを定義する。事実上、前記示した例において、シード層７はリセス２７の上部コーナー部分上に著しいオーバーハング（ｏｖｅｒｈａｎｇｓ；ＯＨ）を有するように形成される。前記文脈において用語の“オーバーハング”は一般に物質層の相対的に厚い部分を現わすために用いられる。オーバーハングは前記物質層のステップカバレッジに不利に作用し、通常リセスのような下部の構造物のコーナー段差及び上部コーナー部分上に形成されるが、これは制限的なものではない。図３の例において、リセス２７の上部コーナー部分は、前記トレンチ／ビア構造の垂直‐水平‐垂直である側壁部分（図１及び図２参照）と共に、シード層のオーバーハングを発達させうるリセス部分の例である。しかしながら、順次に形成された物質の低いステップカバレッジを引き起こす構造を有した下部構造物のいかなる部分にも“コーナー段差部分”は適用することができる。
前記配線の縦横比が増加することに伴って、適用可能なステップカバレッジを維持することに係わる問題も増えていく。すなわち、図３の例を参照すると、リセス２７の縦横比ａ／ｂが増加することによって、基板１０の上部動作表面及びリセス２７の上部コーナー部分上に形成されたもののように、シード層７の相対的な側壁の厚さＴ１はシード層７のより厚く蒸着された部分に比例して減少する傾向がある。リセス２７を埋め込んで所望する金属配線を形成するための上部金属層をうまく形成する際に、意図しない形状のシード層（例えば、低いステップカバレッジを有したシード層）は多様な問題点を引き起こす。
図４について説明した後続適用工程について考察してみることにする。図４は、図３に示す基板１０に適用される従来の電気メッキ工程の概路図である。この工程は、電解液１３に浸漬された蒸着金属ソース板１５を含む湿式槽１１内で行うことができる。リセス２７上部に形成されたシード層７を有した基板１０は、基板１０と蒸着金属ソース板１５との間に電源が連結された状態で電解液１３にさらす。言い換えると、前記基板１０の対向末端は電源１７の負の端子（アノード）に共通接続されていて、前記蒸着金属ソース板１５は正の端子（カソード）に接続されている。
基板１０と蒸着金属ソース板１５との間に発生した電界“Ｅ”の起電力の影響下において、蒸着金属ソース板１５からの金属イオンは電解液１３によって移動してシード層７上に蓄積される。このような方式で、前記蒸着金属ソース板１５の組成と類似な組成を有する金属層がシード層７上に形成される。
しかしながら、不幸にも、前記電圧は基板１０及びシード層７の作業表面を横切って均一に印加されるのではない。図４に示すように、基板１０に印加された前記電界の端部分Ｅ１は中央部分Ｅ２より大きい。このような電界変化を“ターミナル効果”であるといい、前記電界の中央部分Ｅ２内に位置した基板の中央部分ＣＴと比べて、前記電界の端部分Ｅ１内に位置した基板１０の部分ＥＧ上に金属イオンが相対的にさらに多く積層される。基板位置Ｐに対する前記金属層の蒸着厚さ（ＴＨＫ）間のこのような可変関係が図５に示されている。
あらゆる実在的な電気メッキ工程において、より高くまたは低い程度に示される前記ターミナル効果は、非常に薄いシード層を電気メッキターゲットとして用いられた場合に悪くなる。すなわち、図３及び図４に示す例を参照すると、シード層７の厚さが変化することによってシード層の固有抵抗率も変化する。相対的に薄いシード層７の減少した抵抗率は電気メッキの速度を調節する電界誘導電流の差（例えば、Ｅ１対Ｅ２）を増幅させる傾向がある。その結果、前記シード層７上に形成された金属層の組成は不均一となり（すなわち、低いステップカバレッジを示して）、前記基板１０の端部分に位置した電気メッキされた金属層部分は、中心部よりもっと厚い。
前記シード層７が図３に示すようなオーバーハングを含む場合、金属層の不均一な形成は、前記オーバーハング上に形成される金属イオンが底表面から上部に前記リセス２７を均一に埋め込むよりは、むしろ通り過ぎることによって、事実上前記リセス２７内にボイドを形成する結果を招く。また、基板上の中心に位置した配線と結合されるいくつかのリセスは、前記電気メッキ工程間に金属により適切に埋め込まれることができない一方、周辺に位置した配線と結合されたリセスは過度に埋め込まれる。このような不均一なトポロジーは周辺部の配線に短絡の可能性及び中央部の配線に開回路が残るのを防止するために追加工程を必要とする。
前記銅膜を形成する方法が米国特許第６７９３７９７号に「電着工程及び電気機械的研磨工程を統合する方法（Ｍｅｔｈｏｄ ｆｏｒ Ｉｎｔｅｇｒａｔｉｎｇ ａｎ ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ ａｎｄ ｅｌｅｃｔｒｏ−ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ ｐｒｏｃｅｓｓ）」という名称でチュウ等（Ｃｈｏｕ ｅｔ ａｌ．）によって開示されている。チュウ等によれば、銅シード膜に電気メッキのための電位を印加して前記銅シード膜上にメイン銅膜を電着し（ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｅ）、前記電位の極性（ｐｏｌａｒｉｔｙ）を変えて前記メイン銅膜の一部分を電気的及び機械的に研磨する。続いて、前記電着工程及び前記電気機械的研磨工程を繰り返し行って最終メイン銅膜を形成する。それにもかかわらず、チュウ等による方法は前記銅シード膜のオーバーハングが根本的に除去されない。よって、高集積半導体素子に要求される高い縦横比を有するトレンチ領域をボイドなしで金属膜に埋め込むのには限界がある。
米国特許第６７９３７９７号明細書
本発明が解決しようとする技術的課題は、ビアホールまたはトレンチ領域を含むリセスされた領域内に形成される金属膜の充電特性（ｆｉｌｌｉｎｇ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）を改善させることのできる半導体素子の金属配線を形成する方法を提供することにある。
一実施形態において、本発明は金属配線を形成する方法を提供し、この方法は基板上に絶縁層を形成し、前記絶縁層にリセスを形成し、前記リセス上にシード層を形成し、金属物質で前記リセスを埋め込む前に、前記シード層を電解研磨することを含む。
他の実施形態において、本発明は基板に形成された、リセスのシード層上に金属配線を形成する方法を提供し、この方法は第１電解液に前記基板を浸漬し、前記基板と第１蒸着金属ソース板との間に第１極性の電圧を印加して前記シード層を電解研磨し、及び以後金属物質で前記リセスを埋め込むことを含む。
さらに他の実施形態において、本発明は基板に形成されたリセスに金属配線を形成する方法を提供し、前記リセスは側壁表面に接続された底面表面、及び前記側壁表面を前記基板の上部表面にそれぞれ接続するコーナー部分を含む。この方法はリセスを完全に覆う厚さでシード層を形成し、その後電圧を印加して均一な厚さで前記シード層を電解研磨することを含み、電界は前記リセスの前記底または側壁表面より前記リセスの上部コーナー部分にさらに集中する。
さらに他の実施形態において、本発明は銅配線を形成する方法を提供し、この方法は基板上に形成された絶縁層にリセスを形成し、前記リセスを完全に覆う厚さでシード層を形成し、均一な厚さに研磨されたシード層を生成するために前記シード層に形成されたオーバーハング（ｏｖｅｒｈａｎｇ）を選択的に除去し、銅物質で前記シード層を埋め込むことを含む。
さらに他の実施形態において、本発明はリセスに形成された銅配線を提供し、前記リセスは基板上に形成された絶縁層に形成されたことで、前記銅配線はリセスの底及び側壁表面上に形成された均一な厚さを有する電解研磨されたシード層、及び前記リセスを埋め込むように前記電解研磨されたシード層上に電気メッキされた銅物質を含む。
（発明の効果）
金属（例えば、銅）配線及びその製造方法を提供する。リセスを埋め込むように金属層が電気メッキされる前に、前記金属配線は基板に形成された前記リセス上のシード層を電気メッキして均一に形成されて、リセスの完全なカバレッジを確保して金属配線の性能を向上する。
以下、添付した図面を参照しながら本発明の好適な実施形態を詳しく説明する。しかしながら、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝えるために提供するものである。明細書全体にわたって同じ参照番号は、同様の構成要素を示す。
図面寸法、特に、構成要素と係わる寸法、後述される例示的な配線の層及び領域は説明の明確性をあたえるために誇張して図示されたものである。層が、他の層、構成要素または領域“上”にあると記載された場合、それは他の層、または“その上に直接”形成することができるか、またはそれらの間に一つ以上の層が介在される可能性があるものとする。また、層が、他の層、または“下”にあると記載された場合、それは他の層、または“その下に直接”形成することができるか、またはそれらの間に一つ以上の層が介在される可能性があるものとする。また、層が、二つの層、構成要素または領域間にあると記載された場合、それはそれらの間に、ただ一つまたは一つ以上の層が介在することもできるものとする。
さらに、“第１”及び“第２”のような用語は、本発明の多様な実施形態において多様な層、構成要素及び領域を説明するために用いられたものであるが、このような用語は係わる層、構成要素及び領域を時間的、または順次に限定するものではない。むしろ、このような用語はただ一つの層、構成要素または領域を他のものと区別するために用いられたものである。
本発明の実施形態はマイクロ電子素子及びこれと係わる製造技術の範囲において多様に適用される。本発明の特定実施形態はマイクロ電子素子の多様な種類（これらのうち、多くは最近それらの構成要素である配線の形成と係わってアルミニウムから銅に製造過程の変遷を経験している）に適用される。前述のように、金属配線が回路パターン、回路パターン要素、及び構成要素の大きさの変遷の中で減少と直接係わっている場合、製造時に選択される金属はアルミニウムから銅に移る。
マイクロ電子素子の一例である半導体メモリ素子を中心に、銅配線は、一般に１３０ｎｍの大きさの素子を始めとして９０ｎｍ、６５ｎｍ及び４５ｎｍの大きさの素子を使用していた。詳しくは、９０ｎｍ大きさの素子を始めに、ウルトラ‐低Ｋ誘電物質が銅配線と接続して使用されていた。半導体メモリ素子内において銅物質で形成された高い縦横比の配線とウルトラ−低Ｋ誘電物質層とのこのような組合せは、本発明の実施形態を適用した一例である。
用語の“銅物質”は、電気メッキ工程でシード層として通常用いられる銅、及び配線内においてストレス緩和を要する多数の応用に用いられる銅合金のことをいう。通常用いられる銅合金は、例えば１％アルミニウムを含んだものなどを含む。多様な組成比の、他の金属も本発明の範囲内において考慮することができる。事実上、他の応用及び製造手順は他の機械的及び電気的特性を有する金属物質の使用を必要とする。よって、以下の実施形態の中の多数は銅物質を含む実施例を誘導してあるが、本発明の範囲は銅物質だけに制限するものではない。
本発明の一方法である実施形態は、図６の手順図に示されている。向上された金属配線形成に相当するこの製造工程の例示的な順序は、基板（３０）上に一つ以上の絶縁層を形成することで始まる。前記基板は半導体物質、半絶縁物質、アイソレータ上シリコン（ＳＯＧ）物質、ガラスまたはセラミックス物質などで形成することができる。前記絶縁層は誘電膜とすることができる。
次に、リセスまたはリセスの集合が前記絶縁層（３２）に形成される。前記リセスは単純のビアまたはトレンチ開口であるか、またはデュアルダマシン構造の形成のためのリセスのようなさらに複雑な幾何学的構造を有したリセスとする。
リセスが絶縁層に形成されると、拡散阻止層及びシード層がリセス（３４）を含む前記基板上に順次形成される。ある実施形態では、前記シード層及び前記絶縁層または基板間に阻止層を形成することを必要としない。このような応用においては、阻止層の使用は本発明の実施形態で選択的に考慮される。しかしながら、多数の応用において、シード層またはその後形成された金属層からの金属原子の移動は、前記基板に形成された前記絶縁層または導電領域（例えば、ドレイン及びソースのような周辺層及び領域の性能特性に確かに不利に作用する。よって、一つ以上の阻止層が通常前記絶縁層または基板と前記シード層間に介在される。
前記シード層を阻止層上に形成した後に電解研磨する（３６）。以下で、さらに詳しく説明されたように、電解研磨はシード層から金属物質を選択的に除去して、向上されたステップカバレッジを有する研磨されたシード層を形成するように設計される。ある実施形態においては、コーナー段差またはリセスの上部コーナー部分上に形成されたオーバーハングは前記電解研磨工程によってその大きさが減少したり（例えば、相対的に薄かったり）完全に除去されたりする。
前記シード層の電解研磨後、銅物質層が電気メッキ工程（３８）を用いて前記研磨されたシード層上に形成されて前記リセスを埋め込む。
電気メッキは最も均一なシード層の上部で起きるので、下記の実施形態により形成された金属配線が前記金属の充電層にボイドを含む可能性は極めて低い。その結果、前記電気メッキ工程において固有の前記ターミナル効果は実質的に緩和される。
上述の方法実施形態は、図７に示すデュアルダマシン構造を中心にしてさらに説明する。この例において、絶縁層５３は基板５１上に形成される。その次、多様に知られた製造手順（例えば、トレンチ‐第１タイプデュアルダマシン工程またはビア‐第１タイプデュアルダマシン工程）のうちの一つを用いて第１リセス５８ａ及び第２リセス５８ｂが絶縁層５３に形成される。形成された第１リセス５８ａは、第１ビア開口５５ａ及び第１ビア開口５５ａ上部に形成された第１トレンチ開口５７ａを含む。同様に、第２リセス５８ｂは、第２ビア開口５５ｂ及び第２ビア開口５５ｂ上部に形成された第２トレンチ開口５７ｂを含む。上述の用語“上部に（ｏｖｅｒ）”は基板５１を垂直関係上に底（ｂｏｔｔｏｍ）として定義し、以後に形成される物質層、構成要素及び領域で前記底から上に形成されるものを定義している。
第１及び第２リセス５８ａ、５８ｂが形成された後、前記基板５１の上部に拡散阻止層５９が形成される。前記阻止層５９は金属元素が前記基板５１または絶縁層５３に移動することを防止する一つ以上の物質を含む。このような物質は前記金属層、シード層、絶縁層または基板物質の組成によって多様である。一方、単独または混合して用いられる阻止層物質の例として、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステンカーバイト（ＴａＣ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タングステン（ＷＮ）またはタングステンカーバイト（ＷＣ）を含む。前記阻止層５９は、特定の応用及び阻止層物質の選択により決定された条件で、実行される適切なＰＶＤ工程のような、従来に知られた多様な製造工程により形成される。
前記阻止層５９の形成後にシード層６１が形成される。大部分の応用において、前記阻止層５９及びシード層６０は、両方とも、第１及び第２リセス５８ａ、５８ｂを含む基板の下部構造上部に等角なプロファイル（ｃｏｎｆｏｒｍａｌ ｐｒｏｆｉｌｅ）を有する。シード層６１は金属含有物質であれば何でもよいが、通常用いられる物質としては純粋な銅、銅合金またはタングステンを含む。上述の“純粋な”は、商業的な環境下で無理なく、可能とされる純粋な銅物質を意味する。
前記シード層６１は、前記下部構造を部分的に露出させるボイドなしに形成されることが重要である。一般的に電気メッキの実施原理は、金属元素が前記下部阻止層または絶縁物質に移動するより、もっと簡単に前記蒸着金属ソースから前記シード層への前記金属物質の移動することに備えられたものである。事実上、前記シード層６１は、前記蒸着金属ソースから移動する金属原子に親和力を有していて、これらと容易に接着できるように選択される。その結果、電解液によって伝達された金属原子は前記シード層６１と簡単に結合する。しかし、これは前記阻止層５９及び絶縁層５３においても必ずしもそうではない。よって、前記シード層６１に形成されて下部の阻止層５９または絶縁層５３を露出させるボイドは、蒸着された金属層内で金属原子の対応する空間的不在（物質ボイドまたは形態学的な不連続性）という結果をもたらす。このようなボイド及び不連続性は前記金属配線の性能特性（例えば、誘電率）に不利に作用する。このような結果は、前記シード層６１によって前記下部構造の完全なカバレッジを確保する製造判断（ｄｅｃｉｓｉｏｎｓ）を可能にする。
このような製造判断のうちの一つは、前記シード層６１を他の方法として要求するより、さらに厚く形成するか否かについての決定である。前記シード層６１をさらに厚く蒸着することによって、このような層にボイドが生ずる可能性を低減させる。すなわち、前記シード層６１は、伝達された金属原子の初期の接着層であり、好適な作用のためにシード層６１が要求する最小の厚さ（Ｔ２またはＴ１）よりもさらに大きい厚さＴ３で形成することができる。勿論、相対的に厚いシード層の形成は、完全なカバレッジという有益な効果の外にいくつかの欠点を有する。言い換えれば、相当なオーバーハングＯＨ１、ＯＨ２がそれぞれ第１及び第２リセス５８ａ、５８ｂのコーナー段差ＣＮ１及び上部コーナー部分ＣＮ２に形成される。幸いにも、前記シード層に適用される後続電子研磨工程は、前記オーバーハングが有したこのような潜在的問題を解決してくれる。言い換えれば、前記シード層６１の低いステップカバレッジ及び過度な厚さは電解研磨工程の適用によって解決できる（図７の例で、低いステップカバレッジは前記シード層６１のそれぞれ異なる厚さＴ１、Ｔ２、Ｔ３によって定義されることに注意すべきである）。
一実施形態において、前記電解研磨工程は、図８に示す第１湿式槽１００内で行う。前記第１湿式槽１００には、蒸着金属ソース板１０２の全部または一部が第１電解液１０４に浸漬されている。前記蒸着金属ソース板１０２は適当な形状及び大きさに提供することができるが、適用された電界の影響下において第１電解液１０４によってシード層６１上に電気メッキされる金属物質を含む。
前記第１電解液１０４は、使用される金属物質、所望する物質伝達速度などと係わって多様に構成することができる。しかし、銅原子がシード層６１から前記蒸着金属ソース板１０２に伝達される一実施形態において、前記第１電解液１０４は、例えば、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された、少なくとも一つの溶液成分を含む。以下、さらに詳しく説明すると、前記第１電解液１０４はまた前記電解研磨工程の特性を改善、または低下させる所定の添加剤を含む。
好適に構成された第１電解液１０４に、前記基板５１が完全にまたは部分的に浸漬することができ、電源１０６が前記基板と蒸着金属ソース板１０２との間に接続される。電解研磨電流（ＩEP）が前記蒸着金属ソース板１０２と前記基板５１との間に生じる。これにより生じる電界の影響下に、銅物質イオン（この例では、Ｃｕ2+原子）がシード層６１から蒸着金属ソース板１０２に伝達される。すなわち、銅イオンは、シード層６１から第１電解液１０４に溶解され、蒸着金属ソース板１０２に移動して蒸着金属ソース板１０２を形成する原子の格子に吸収（原子的に結合）される。このような銅イオンの移動効果は電子研磨されたシード層６１の特徴中の一つである。
電解研磨工程は、図９で説明される。ここでは、図８の基板５１の“Ａ”部分をより詳しく示している。図９で、基板５１は“上下逆向きに（ｕｐｓｉｄｅ ｄｏｗｎ）”第１湿式槽１００内の第１電解液１０４に接触している。基板５１の“Ａ”部分は第１ビア開口５５ａ及び第１トレンチ開口５７ａを含む第１リセス５８ａを具備する。阻止層５９上に形成されたシード層６１はオーバーハングＯＨ１、ＯＨ２を具備する。基板５１が前記正の端子に接続され、蒸着金属ソース板１０２が前記電源１０６の負の端子と接続される際、回路ループが電解液１０４によって形成され、電解研磨電流ＩEPが流れる。よって、電解研磨電界が前記基板５１の表面、さらに詳しくは、前記シード層６１の表面を横切って誘導される。
しかしながら、前記電解研磨電界は前記シード層６１の表面を横切って均等に集中されているのではない。むしろ、前記誘導された電解研磨電界は前記シード層６１の幾何学的構造と相対抵抗率の両方によって集中している。例えば、図９のように、第１リセス５８ａの幾何学的構造及び前記シード層６１の相対的な厚さ（及び関連抵抗率）と関係して、前記電解研磨電界はコーナー部分電界Ｅｃ、平坦な部分電界Ｅｐ及び側壁部分電界Ｅｓを誘導する。
図８及び図９の前記基板５１、前記蒸着金属ソース板１０２及び電源１０６間に示す方向性を仮定すれば、例えば、前記コーナー部分電界Ｅｃが前記平坦な部分電界Ｅｐ及び側壁部分電界Ｅｓより目立つように強い。すなわち、オーバーハングの相対的に厚い厚さによる大きな抵抗率だけではなく、前記シード層６１内にオーバーハングＯＨ１及びＯＨ２の幾何学的構造（例えば、曲がっているコーナー側面）は電界を集中させる傾向にある。前記電界が前記第１リセス５８ａのコーナー段差ＣＮ１及び上部コーナー部分ＣＮ２上に形成された前記オーバーハングにさらに集中することによって、この部分の前記電解研磨効果は前記シード層６１の平坦な部分及び側壁部分の電解研磨効果よりもさらに大きくなる。その結果、相対的に多くの銅物質が前記シード層６１のさらに厚く幾何学的に目立つオーバーハング部分から除去される。
前記シード層６１においてのこのような不均一な研磨結果を、図１０でさらに詳しく説明する。このとき、基板５１は、電解研磨工程の完了後、右側が上がったように見える。前記研磨されたシード層６１ａの厚さは、元の蒸着されたシード層６１よりも均一である（すなわち、改善されたステップカバレッジを有する）。オーバーハングＯＨ１及びＯＨ２は除去され、所定の抵抗率を有し、より均一に厚く研磨されたシード層は金属層を有する。
配線を埋め込むために金属層を電気メッキする前に、シード層を電解研磨して相対的に厚いシードを先に形成するようにする。このような相対的に厚いシード層は、前記リセスが複雑な幾何学的構造を有したとしても前記配線と結合されたリセスの完全なカバレッジが確保される。それにもかかわらず、オーバーハングブリッジング（ｂｒｉｄｇｉｎｇ）による前記金属層の形成に係わる後続問題、多様なシード層抵抗率と係わるターミナル効果による非対称金属充電速度などは前記シード層の電解研磨によって避けることができる。
形成の厚さ、研磨された厚さ及び電解研磨電流ＩEPによって提供される研磨速度は発明の適用、前記金属層及びシード層の組成などと係わってなる製作選択の問題である。しかしながら、本発明の実施形態は、約１ｍＡ／ｃｍ2ないし５０ｍＡ／ｃｍ2範囲の電解研磨電流ＩEPを用いて銅物質を含むシード層及び金属層を提供し、１ないし５０秒間の適切な電解液に浸漬される基板に適用された。
前記電解研磨されたシード層を用いて、金属層が前記金属配線と結合されたリセスを埋め込むように形成することができる。本発明の所定の実施形態において、電気メッキ工程は前記電解研磨されたシード層上に金属層を形成するのに有利な効果を与えるように用いられる。図１１は電気メッキ技術を用いて銅物質層の後電解研磨（ｐｏｓｔ‐ｅｌｅｃｔｒｏ‐ｐｏｌｉｓｈｉｎｇ）を行うことを目的とする本発明の好ましい実施形態を説明する。
図１１で、電解液が浸漬された湿式槽は、研磨されたシード層６１ａがその上に形成された基板５１を収容するために提供される。前記基板５１及び蒸着金属ソース板は再び電源電圧に接続される。一実施形態において、第１電解液１０４は前記適用された電解研磨工程に適合しているだけでなく、下記の電気メッキ工程にも適合していることとして仮定する。これらの二つの工程間に前記第１電解液１０４の“適合性”は電解研磨または電気メッキ特性を改善または低下させる特定の添加剤の存在（または不在）によって大部分が定義される。
したがって、電解研磨及び電気メッキ工程の両方に相応しく作られた添加剤を含む前記第１電解液１０４がある単一湿式槽装置１００は前記二つの工程を遂行するために用いる。このような実施形態において、電源１０６は前記基板５１に第１極性または第２極性（第１極性と反対の）の電圧を印加することができる。シード層６１及び金属層６３のための銅物質の使用を仮定する例で（図１２参照）、前記電解研磨工程の間に前記第１極性の電圧を印加するために電源１０６の正の端子を前記基板５１に接続し、前記電源電圧１０６の負の端子を前記蒸着金属ソース板１０２に接続する（図８参照）。前記電気メッキ工程間に前記第２極性の電圧を印加するために電源１０６の正の端子を前記蒸着金属ソース板１０２に接続し、前記電源電圧ソース１０６の負の端子を前記基板５１に接続する（図１１参照）。
前記第１極性の電圧の影響下で、電解研磨電流ＩEPが前記基板５１に向かって流れる。これと反対に、前記第２極性の電圧の影響下で、電気メッキ（または電着）電流ＩEPは蒸着金属ソース板１０２に向かって流れる。このような接近は、電解研磨及び電気メッキを遂行する他の湿式槽間の基板輸送及び取り扱いをほとんど、または初めから必要としないので、電源１０６によって印加される前記電圧極性を、単に逆転させて（そして、必要な場合、前記電圧の振幅をさらに変化させて）電解研磨及び電気メッキ工程を順次に実施するために単一湿式槽装置を用いるのが、製造設備、底空間活用及び製造順序処理の観点から非常に効果的である。
しかしながら、本発明の他の実施形態は、他の電解液の適用で利益を得て、各電解液は具体的に電解研磨工程または電気メッキ工程のそれぞれに合わせて選択される。例えば、図１１に関係して説明された第１湿式槽１００で電解研磨を行った後、第２湿式槽１１０は電気メッキを行うために提供される。前記第２湿式槽１１０は前記第１電解液１０４と異なる第２電解液１１４を用いることができる。前記第２湿式槽１１０から提供された第２蒸着金属ソース１１２は、物質組成において前記第１蒸着金属ソース１０２と類似するか、または違う場合もある。オーダーメードの第２電解液または第２蒸着金属ソースの使用は前記電気メッキ工程の効率を増加させることができる。
前記シード層６１の電解研磨または前記金属層６３の電気メッキに適用される一つ以上の電解液の特性は、一つ以上の添加剤の添加によって変更される。このような添加剤は一般的に抑制剤、発光剤（または促進剤）及びレベラ（ｌｅｖｅｌｅｒ）に分類することができる。前記シード層の電解研磨または前記金属層の電気メッキに対する添加剤における影響は図１３に概略的に示されている。
抑制剤は、ポリエチレングリコール（ＰＥＧ）及びポリビニールピロリドン（ＰＶＰ）のようなポリマーを含む。これら化合物は、前記シード層の平坦な作業表面上に沈澱される傾向がある相対的に大きな分子を有する。このような位置において、抑制剤は電解研磨中にシード層物質の除去及び電気メッキ中に金属層物質の蒸着を選択的に抑制する電流抑制膜を形成する。この点において、抑制剤はそれらの物質移動（ｍａｓｓ ｔｒａｎｓｆｅｒ）速度に大きく依存してない。抑制剤は、また下部の絶縁層または基板による金属イオンの吸収を抑制する役割をする。
発光剤は、チオウレア（ｔｈｉｏｕｒｅａ）及びメルカブトプロパンソルピュリックアシド（ｍｅｒｃａｐｔｏ ｐｒｏｐａｎｅ ｓｕｌｆｕｒｉｃ ａｃｉｄ）を含む。これら化合物は前記シード層の非常に小さな表面構造（例えば、リセス内）も横切って容易に分布される小さな分子である。これらの化合物は定義された電圧で電界誘導電流を局所的に向上させるペンダント硫黄原子（ｐｅｎｄａｎｔ ｓｕｌｆｕｒ ａｔｏｍｓ）を含む。このように、発光剤は電解研磨中にシード層物質の除去及び電気メッキ中に金属層物質の蒸着を加速する。
レベラは中間程度の大きさの分子を有するポリイミン及びポリアマイド化合物を含む。これらは物質移動に依存し、電解研磨工程及び電気メッキ工程中にリセスのコーナー段差及び上部コーナー部分においてシード層及び金属層物質の除去及び蒸着を均等にさせる。
図１２は、電解研磨されたシード層６１ａ上に、金属層６３を蒸着した後の基板５１を示している。図７の例と比べると、金属層の蒸着６３によりシード層ステップカバレッジの差がより明らかになる。さらに、金属層６３、電解研磨されたシード層６１ａ及び阻止層５９部分は、基板５１の平らな作業表面上に形成される。これらの部分は一般に製造手順上、この時点では不必要であるので、これらは基板５１の後続工程が実施される前に、金属配線の形成を終了するために除去される。このような不必要な部分の除去は、通常従来のＣＭＰ工程を適用して行う。
しかしながら、前記基板５１の作業表面を平坦化し、金属層、電解研磨されたシード層６１ａ及び阻止層５９の不必要な部分を除去するためのＣＭＰ工程を適用する前に、金属層６３は金属層の範囲内で物質結晶粒の大きさ（ｇｒａｉｎ ｓｉｚｅ）を増加させるために熱処理される。金属層６３（及びさらに電解研磨されたシード層６１ａ）のＣＭＰ工程は、熱処理工程によって提供された増加された結晶粒が大きいことによって容易に進行する。
金属層６３を熱処理するために真空雰囲気で急速熱処理（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ）工程や炉熱処理（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）工程が用いられる。急速熱処理工程は従来用いられたもので、相対的に短い時間の間に約１５０℃〜４００℃の範囲の温度で行う。一方、櫓熱処理工程も従来用いられた工程であるが、より長い時間で（３０分〜６０分）さらに低い温度（１００℃〜２００℃）で行う。
図１４は、それぞれ第１リセス５８ａ及び第２リセス５８ｂに第１金属配線６４ａ及び第２金属配線６４ｂが形成された後の基板５１を示している。各金属配線６４ａ、６４ｂは、阻止層５９ａ、研磨されたシード層６１ｂ及び金属充電層６３ａを含む。研磨されたシード層６１ｂはオーバーハングまたはボイドを含まなく、金属充電層はボイドや全体的に不連続なしに、平らで均一に前記リセス内に形成される。
そうすることで、本発明の実施形態によって提供された前記金属配線は持続的に高い性能を提供することになる。本発明の実施形態は銅物質上に形成された金属配線の形成に特に好適であるが、適切な金属組成物なら如何なるものでも用いることができる。それにもかかわらず、高い縦横比を有した金属配線は、従来の処理方式を用いて製造された類似の金属配線の性能を損なう工程変形なしに製造することができる。
本発明を前記いくつかの特定の実施形態を中心に説明した。金属ライン及び結合されたビアの形成に好適なデュアルダマシンリセスがこれらの実施形態で使用されたが、本発明の範囲はデュアルダマシン構造だけに限定されるものではない。
本発明のいくつかの実施形態は、電圧極性、電源電圧レベル、電解液組成物、蒸着金属ソース板及び前記多様な適用、配線タイプまたはシード金属及び金属層物質の選択と係わって定義された関連工程条件を有した従来の湿式槽装置を用いて具現することができる。
用語の“電気メッキ”は、一般に金属イオンが印加された電流の影響下で電解液によって蒸着金属ソースからシード層のようなターゲットに移動する工程を示すために用いられた。前記用語はすべての類似の効力がある工程を広く含むので“電着（ｅｌｅｃｔｒｏ−ｄｅｐｏｓｉｔｉｏｎ）”と同様に表現することができる。同様に、“電解研磨”は一般に印加された電流の影響下で金属物質がシード層のようなターゲットから除去される工程を示すものとして用いられた。前記用語はすべての類似の効力がある工程を広く含むので“電解エッチング（ｅｌｅｃｔｒｏ−ｅｔｃｈｉｎｇ）”と同様に表現することができる。
本発明の所定の実施形態を中心に、前記電解研磨及び電気メッキ工程は前記シード層の形成及び幾何学的構造を調節するだけでなく、前記金属層の幾何学的構造及び形成を調節するように繰り返し適用することができる。すなわち、部分的に、または全体的に形成された金属層（またはシード層）には所望する最終生成物を形成するために電解研磨または電気メッキ工程が繰り返し実施される。
図示した実施形態は、事実上に例示的なものである。当業者は添付の請求範囲により定義された本発明が上述の実施形態だけに制限されるものではないことが理解できる。一方、これは、多くの他の種類の物質（他の金属を含む）が用いられる広範囲なマイクロ電子素子に適用され、多様な従来の製造工程及び係わる装置を用いて方法論的様態を実施することができる。
トレンチ‐第１デュアルダマシン構造を形成する従来の工程順序を示す図である。 ビア‐第１デュアルダマシン構造を形成する従来の工程順序を示す図である。 従来の配線形成の所定の様態を説明する断面図である。 従来の配線製造過程における金属層の電気メッキに有用な湿式槽装置の概路図である。 金属配線の形成に係るターミナル効果を説明するグラフである。 本発明の一実施形態による方法を説明するフローチャートである。 本発明の一実施形態による配線の製造過程におけるシード層の形成を説明する断面図である。 本発明の一実施形態による配線の製造過程におけるシード層の電解研磨に有用な湿式槽装置の概路図である。 本発明の一実施形態による配線の製造過程におけるシード層の電解研磨を説明する断面図である。 本発明の一実施形態による配線の製造過程におけるシード層の電解研磨をさらに説明する断面図である。 本発明の一実施形態による配線の製造過程における金属層の電気メッキまたはシード層の電解研磨に有用な湿式槽装置の概路図である。 本発明の一実施形態による配線の製造過程を説明する断面図である。 本発明の一実施形態による配線の製造過程における金属層の電気メッキまたはシード層の電解研磨に用いられる電解液に添加される所定の添加剤を説明する概路図である。 本発明の一実施形態による配線の製造過程を説明する断面図である。
符号の説明
５１：基板、５３：絶縁層、５５ａ：第１ビア開口、５５ｂ：第２ビア開口、５７ａ：第１トレンチ開口、５７ｂ：第２トレンチ開口、５８ａ：第１リセス、５８ｂ：第２リセス、５９：阻止層、６１：シード層、ＣＮ１：コーナー段差、ＣＮ２：上部コーナー部分、Ｔ１、Ｔ２、Ｔ３：厚さ

Claims (43)

  1. 金属配線を形成する方法において、
    基板上に絶縁層を形成する段階と、
    前記絶縁層にリセスを形成する段階と、
    前記リセスの形成された前記絶縁層上にシード層を形成する段階と、
    前記シード層を電解研磨した後に前記リセスを金属物質で埋め込む段階と、
    を含むことを特徴とする金属配線形成方法。
  2. 前記シード層を形成する前に、前記リセスの形成された前記絶縁層上に拡散阻止層を形成する段階をさらに含むことを特徴とする請求項１に記載の金属配線形成方法。
  3. 前記拡散阻止層は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステンカーバイト（ＴａＣ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タングステン（ＷＮ）及びタングステンカーバイト（ＷＣ）で構成された物質の群から選択された少なくとも一つの物質により形成されることを特徴とする請求項２に記載の金属配線形成方法。
  4. 前記リセスは、ビアリセス及びトレンチリセスを含むトレンチ‐ビア開口であることを特徴とする請求項１に記載の金属配線形成方法。
  5. 前記トレンチ‐ビア開口は、トレンチ第１タイプデュアルダマシンデュアルダマシン開口またはビア第１タイプデュアルダマシンデュアルダマシン開口であることを特徴とする請求項４に記載の金属配線形成方法。
  6. 前記トレンチ‐ビア開口はコーナー段差を含み、前記シード層は前記側面の他の部分上より前記コーナー段差の近傍で厚く形成されることを特徴とする請求項４に記載の金属配線形成方法。
  7. 前記シード層の電解研磨中に前記コーナー段差上に形成された前記シード層の一部分において前記シード層の他の部分よりも相対的により多くシード層物質が除去されることを特徴とする請求項６に記載の金属配線形成方法。
  8. 前記トレンチ‐ビア開口は前記基板の上部表面とともに上部コーナーを形成し、前記シード層は前記トレンチ‐ビア開口の前記上部コーナー上において他の部分よりも厚く形成されることを特徴とする請求項７に記載の金属配線形成方法。
  9. 前記金属配線を熱処理した後、前記基板の上部表面を平坦化する段階をさらに含むことを特徴とする請求項１に記載の金属配線形成方法。
  10. 前記金属物質は銅物質を含むことを特徴とする請求項１に記載の金属配線形成方法。
  11. リセスが形成された基板上にシード層を介して金属配線を形成する方法において、
    前記基板を第１電解液に浸漬し、前記基板と第１蒸着金属ソース板との間に第１極性の電圧を印加して前記シード層を電解研磨する段階と、
    前記リセスを金属物質で埋め込む段階と、
    を含むことを特徴とする金属配線形成方法。
  12. 前記リセスを金属物質で埋め込む段階は、前記第１蒸着金属ソース板と前記第１電解液に浸漬された前記基板との間に前記第１極性に反対の第２極性の電圧を印加して前記金属物質を前記電解研磨されたシード層上に電気メッキする段階を含むことを特徴とする請求項１１に記載の金属配線形成方法。
  13. 前記リセスを金属物質で埋め込む段階は、前記基板を第２電解液に浸漬し、前記基板と第２蒸着金属ソース板との間に前記第１極性に反対の第２極性の電圧を印加して前記金属物質を前記電解研磨されたシード層上に電気メッキする段階を含むことを特徴とする請求項１１に記載の金属配線形成方法。
  14. 前記第１電解液は、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された少なくとも一つの溶液成分を含むことを特徴とする請求項１１に記載の金属配線形成方法。
  15. 前記第１電解液は、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された少なくとも一つの溶液成分と、
    さらに電着抑制剤、電着発光剤及びレベラで構成された添加剤の群から選択された少なくとも一つの添加剤と、
    を含むことを特徴とする請求項１２に記載の金属配線形成方法。
  16. 前記第１極性は正の電圧を前記基板に印加し、負の電圧を前記第１蒸着金属ソース板に印加することを特徴とする請求項１１に記載の金属配線形成方法。
  17. 前記第１蒸着金属ソース板は銅物質を含むことを特徴とする請求項１２に記載の金属配線形成方法。
  18. 前記第２蒸着金属ソース板は銅物質を含むことを特徴とする請求項１３に記載の金属配線形成方法。
  19. 基板に形成されたリセスに金属配線を形成する方法として、前記リセスは側壁表面に接続された底表面及び前記側壁表面を前記基板の上部表面にそれぞれ接続するコーナー部分を含む金属配線形成方法において、
    前記リセスを完全に覆うようにシード層を形成する段階と、
    その後電圧を印加して均一な厚さに前記シード層を電解研磨する段階と、を含み、
    前記電圧によって生じる電界は前記リセスの前記底表面または前記側壁表面より前記リセスの上部コーナー部分にさらに集中されることを特徴とする金属配線形成方法。
  20. 前記電圧の印加は、前記基板を第１電解液に浸漬し、前記基板と第１蒸着金属ソース板との間に第１極性の電圧を印加する段階を含むことを特徴とする請求項１９に記載の金属配線形成方法。
  21. 前記第１電解液は、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された少なくとも一つの溶液成分を含むことを特徴とする請求項２０に記載の金属配線形成方法。
  22. 前記第１極性は前記基板に正の電圧を印加し、前記第１蒸着金属ソース板に負の電圧を印加することを特徴とする請求項２０に記載の金属配線形成方法。
  23. 前記第１蒸着金属ソース板は銅物質を含むことを特徴とする請求項２２に記載の金属配線形成方法。
  24. 前記第１蒸着金属ソース板と前記第１電解液に浸漬された前記基板との間に前記第１極性に反対の第２極性の電圧を印加して金属物質を前記電解研磨されたシード層上に電気メッキすることで、前記リセスを前記金属物質で埋め込むことをさらに含むことを特徴とする請求項２０に記載の金属配線形成方法。
  25. 前記第１電解液は、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された少なくとも一つの溶液成分と、
    さらに電着抑制剤、電着発光剤及びレベラで構成された添加剤の群から選択された少なくとも一つの添加剤と、
    を含むことを特徴とする請求項２４に記載の金属配線形成方法。
  26. 第２電解液に前記基板を浸漬し、前記基板と第２蒸着金属ソース板との間に前記第１極性に反対の第２極性の電圧を印加して金属物質を前記電解研磨されたシード層上に電気メッキすることで、前記リセスを前記金属物質で埋め込むことをさらに含むことを特徴とする請求項２０に記載の金属配線形成方法。
  27. 前記第２電解液は、Ｈ3ＰＯ3（ｐｈｏｓｐｈｏｒｕｓ ａｃｉｄ）、Ｈ2ＳＯ4（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、Ｈ2ＮＳＯ3Ｈ（ｓｕｌｐｈａｍｉｃ ａｃｉｄ）、ＣｕＣＮ（ｃｏｐｐｅｒ ｃｙａｎｉｄｅ）及びＨ4Ｐ2Ｏ7（ｐｙｒｏｐｈｏｓｐｈａｔｅ ａｃｉｄ）で構成された溶液成分の群から選択された少なくとも一つの溶液成分を含むことを特徴とする請求項２６に記載の金属配線形成方法。
  28. 前記第２蒸着金属ソース板は銅物質を含むことを特徴とする請求項２６に記載の金属配線形成方法。
  29. 前記リセスはトレンチ‐ビア開口を含み、前記側壁表面のそれぞれはコーナー段差部分を含み、前記電界は前記底表面または前記側壁表面の他の部分よりそれぞれの段差コーナー部分にさらに集中されていることを特徴とする請求項１９に記載の金属配線形成方法。
  30. 前記トレンチ‐ビア開口は、トレンチ第１タイプデュアルダマシン開口またはビア第１タイプデュアルダマシン開口であることを特徴とする請求項２９に記載の金属配線形成方法。
  31. 前記シード層は、前記リセスの上部コーナー部分上において前記リセスの他の部分より厚く形成されることを特徴とする請求項１９に記載の金属配線形成方法。
  32. 前記シード層の電解研磨中に前記上部コーナー部分上に厚く形成された前記シード層の部分において前記シード層の他の部分より相対的により多くシード層物質が除去されることを特徴とする請求項３１に記載の金属配線形成方法。
  33. 前記シード層は、前記トレンチ‐ビア開口の他の部分上より前記上部コーナー及び段差コーナー部分近傍においてより厚く形成されることを特徴とする請求項２９に記載の金属配線形成方法。
  34. 前記シード層の電解研磨中に前記シード層の他の部分より前記上部コーナー部分上に形成された前記シード層の部分において相対的により多くシード層物質が除去されることを特徴とする請求項３３に記載の金属配線形成方法。
  35. 前記金属配線を熱処理した後、前記基板の上部表面を平坦化する段階をさらに含むことを特徴とする請求項１９に記載の金属配線形成方法。
  36. 銅配線を形成する方法において、
    基板上に形成された絶縁層にリセスを形成する段階と、
    前記リセスを完全に覆う厚さでシード層を形成する段階と、
    均一な厚さを有する研磨されたシード層を生成するために前記シード層に形成されたオーバーハングを選択的に除去する段階と、
    前記シード層を銅物質で埋め込む段階と、
    を含むことを特徴とする銅配線形成方法。
  37. 前記シード層を形成する段階は、物理的気相蒸着法（ＰＶＤ）を用いて前記リセスの形成された前記絶縁層上にシード層物質を蒸着する段階を含むことを特徴とする請求項３６に記載の銅配線形成方法。
  38. 前記シード層に形成されたオーバーハングを選択的に除去する段階は、電解液で前記シード層を電解研磨する段階を含み、
    前記リセスを銅物質で埋め込む段階は、前記電解液内で前記電解研磨されたシード層上に前記銅物質を電気メッキする段階を含むことを特徴とする請求項３６に記載の銅配線形成方法。
  39. リセスに形成された銅配線として、前記リセスは絶縁層に形成される銅配線において、
    前記リセスの底表面及び側壁表面上に形成された均一な厚さを有する電解研磨されたシード層と
    前記リセスを埋め込むように前記電解研磨されたシード層上に電気メッキされた銅物質と、
    を含むことを特徴とする銅配線。
  40. 前記リセスの底及び側壁表面と前記電解研磨されたシード層との間に形成された拡散阻止層をさらに含むことを特徴とする請求項３９に記載の銅配線。
  41. 前記阻止層は、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステンカーバイト（ＴａＣ）、窒化タンタルシリコン（ＴａＳｉＮ）、窒化チタン（ＴｉＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タングステン（ＷＮ）及びタングステンカーバイト（ＷＣ）で構成された物質の群から選択された少なくとも一つの物質に形成されることを特徴とする請求項４０に記載の銅配線。
  42. 前記シード層は銅、銅合金及びタングステンのうち、少なくともいずれか一つを含むことを特徴とする請求項３９に記載の銅配線。
  43. 前記銅物質は銅を含むことを特徴とする請求項３９に記載の銅配線。
JP2007174228A 2006-09-25 2007-07-02 リセス領域を埋め込む金属配線の形成方法 Pending JP2008085299A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060092864A KR100791078B1 (ko) 2006-09-25 2006-09-25 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법
US11/655,156 US20080073787A1 (en) 2006-09-25 2007-01-19 Method forming metal interconnection filling recessed region using electro-plating technique

Publications (1)

Publication Number Publication Date
JP2008085299A true JP2008085299A (ja) 2008-04-10

Family

ID=39105427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007174228A Pending JP2008085299A (ja) 2006-09-25 2007-07-02 リセス領域を埋め込む金属配線の形成方法

Country Status (2)

Country Link
JP (1) JP2008085299A (ja)
DE (1) DE102007047245A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备
CN114952600B (zh) * 2022-07-11 2023-09-19 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Also Published As

Publication number Publication date
DE102007047245A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
US7129165B2 (en) Method and structure to improve reliability of copper interconnects
US6943112B2 (en) Defect-free thin and planar film processing
US6399479B1 (en) Processes to improve electroplating fill
US7837841B2 (en) Apparatuses for electrochemical deposition, conductive layer, and fabrication methods thereof
US6328871B1 (en) Barrier layer for electroplating processes
US7115510B2 (en) Method for electrochemically processing a workpiece
TW201827636A (zh) 以釕襯墊改善銅電遷移的經摻雜選擇性金屬蓋
US20020130046A1 (en) Method of forming copper interconnects
US20060049056A1 (en) Electropolishing and electroplating methods
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
KR20010029929A (ko) 배리어층에 시드층의 연속, 불응집 접착 방법
US20130249096A1 (en) Through silicon via filling
US20080073787A1 (en) Method forming metal interconnection filling recessed region using electro-plating technique
TW200535987A (en) Reverse-tone mask method for post-cmp elimination of copper overburden humps
US6841458B2 (en) Dopant interface formation
CN101074485B (zh) 电子部件制造方法
US20060219566A1 (en) Method for fabricating metal layer
JP2008085299A (ja) リセス領域を埋め込む金属配線の形成方法
US8772157B2 (en) Method of forming Cu interconnects
KR100788352B1 (ko) 반도체 소자의 구리 배선 형성방법
US7226860B2 (en) Method and apparatus for fabricating metal layer
US6797144B2 (en) Method for reducing surface defects in an electrodeposition process
US20040235297A1 (en) Reverse electroplating for damascene conductive region formation

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100625

Free format text: JAPANESE INTERMEDIATE CODE: A621

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20111028