JP2008085272A - Submount and semiconductor device using the same - Google Patents
Submount and semiconductor device using the same Download PDFInfo
- Publication number
- JP2008085272A JP2008085272A JP2006266743A JP2006266743A JP2008085272A JP 2008085272 A JP2008085272 A JP 2008085272A JP 2006266743 A JP2006266743 A JP 2006266743A JP 2006266743 A JP2006266743 A JP 2006266743A JP 2008085272 A JP2008085272 A JP 2008085272A
- Authority
- JP
- Japan
- Prior art keywords
- submount
- metal film
- solder
- solder layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
この発明は、サブマウント、および、これを用いた半導体装置に関し、特に、半導体素子が搭載されるサブマウント、および、これを用いた半導体装置に関する。 The present invention relates to a submount and a semiconductor device using the same, and more particularly to a submount on which a semiconductor element is mounted and a semiconductor device using the same.
従来、半導体素子が搭載されるサブマウント、および、半導体素子が搭載されるサブマウントを用いた半導体装置が知られている(たとえば、特許文献1および特許文献2参照)。
Conventionally, a submount on which a semiconductor element is mounted and a semiconductor device using the submount on which the semiconductor element is mounted are known (see, for example,
上記特許文献1には、半導体発光素子を精度よく表面上に実装することが可能なサブマウントが記載されている。このサブマウントは、表面に、半導体発光素子(半導体素子)が接続される金属電極が形成されており、金属電極の所定の領域に、半導体発光素子をサブマウント上に接続するためのはんだ層が形成されるはんだ領域が設けられている。また、金属電極の一部には、半導体発光素子の位置合わせのためのマーカが形成されており、このマーカを目印として半導体発光素子の位置合わせを行うことにより、半導体発光素子を精度よく実装することが可能となる。
また、上記特許文献2には、はんだ層を介して、サブマウント上にレーザダイオード(半導体素子)が搭載された半導体装置において、サブマウント基板とはんだ層との間に、はんだ層の溶け広がりを抑制するためのはんだバリア層(Pt層)が形成された半導体装置が記載されている。この半導体装置のサブマウントは、サブマウント基板上に、Ti膜とPt膜とからなる積層膜と、Au膜と、はんだバリア層(Pt層)と、はんだ層とが順次積層された構造を有している。
しかしながら、上記特許文献1に記載されたサブマウントでは、サブマウント上に半導体発光素子を接続する際に、半導体発光素子をサブマウント上に接続するためのはんだ層がはんだ領域を越えて溶け広がるという不都合がある。このため、はんだ層をはんだ領域を含む一定範囲内に留めておくことが困難になるので、ワイヤーボンドを行う領域などのはんだ領域以外の領域を確保するのが困難になるという不都合がある。その結果、はんだ領域以外の領域の大きさなどを変更することが困難になるので、サブマウントを小型化することが困難になるととともに、それに伴い、サブマウントを用いた半導体発光装置を小型化することも困難になるという問題点がある。
However, in the submount described in
また、上記特許文献2に記載された半導体装置では、Au膜とはんだ層との間に、はんだバリア層(Pt層)が形成されているため、はんだ層の溶け広がりを抑制することが可能である一方、はんだバリア層(Pt層)が1層余分に形成されるので、このはんだバリア層(Pt層)によって、サブマウントへの熱伝導が低下するという不都合がある。このため、レーザダイオードの発熱をサブマウントに放熱しにくくなるという不都合があるので、レーザダイオードの発光効率が低下するという不都合がある。その結果、製品特性が低下するという問題点がある。
Moreover, in the semiconductor device described in
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、製品特性の低下を抑制しながら、製品を小型化することが可能なサブマウント、および、それを用いた半導体装置を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is a submount capable of downsizing a product while suppressing deterioration in product characteristics, and It is to provide a semiconductor device using the same.
上記目的を達成するために、この発明の第1の局面におけるサブマウントは、サブマウント基板と、サブマウント基板の表面上に形成されるとともに、半導体素子の電極部がはんだ層を介して接続される金属膜とを備え、金属膜は、はんだ層が形成されるはんだ形成領域と、サブマウント基板が露出された金属膜除去部とを含み、金属膜除去部は、サブマウント基板の側端面に沿った方向に、はんだ形成領域の全長に沿って形成されている。 In order to achieve the above object, a submount according to the first aspect of the present invention is formed on a surface of the submount substrate and the submount substrate, and the electrode portion of the semiconductor element is connected via a solder layer. The metal film includes a solder formation region where a solder layer is formed and a metal film removal portion where the submount substrate is exposed, and the metal film removal portion is formed on a side end surface of the submount substrate. It is formed along the entire length of the solder formation region in the direction along.
この第1の局面によるサブマウントは、上記のように、サブマウント基板が露出された金属膜除去部を、はんだ形成領域の全長に沿って形成することによって、はんだ層を介して半導体素子を金属膜上に接続する際に、はんだ層の溶け広がりを金属膜除去部の位置で止めることができるので、はんだ層が金属膜除去部を越えて溶け広がるのを抑制することができる。すなわち、金属膜除去部のサブマウント基板が露出されている部分は、金属膜に比べてはんだ濡れ性が悪いので、金属膜除去部のサブマウント基板が露出されている部分には、はんだ層が溶け広がり難くなる。このため、はんだ層が溶け広がった場合でも、はんだ形成領域の全長に沿って形成された金属膜除去部によって、はんだ層の溶け広がる範囲(領域)をはんだ形成領域を含む所定の範囲(領域)に留めておくことができるので、はんだ層の溶け広がりによる影響が及ばない範囲(領域)を大きく確保することができる。その結果、ワイヤーボンドを行う領域などを確保することができるとともに、はんだ形成領域以外の領域の大きさなどを変更し易くすることができるので、サブマウントを小型化することができる。 In the submount according to the first aspect, as described above, the metal film removal portion where the submount substrate is exposed is formed along the entire length of the solder formation region, so that the semiconductor element is metalized via the solder layer. When connecting on the film, the melting and spreading of the solder layer can be stopped at the position of the metal film removing portion, so that the solder layer can be prevented from melting and spreading beyond the metal film removing portion. That is, the portion of the metal film removal portion where the submount substrate is exposed has poor solder wettability compared to the metal film, so the portion of the metal film removal portion where the submount substrate is exposed has a solder layer. It becomes difficult to melt and spread. For this reason, even when the solder layer melts and spreads, the metal film removal portion formed along the entire length of the solder formation region causes the solder layer to melt and spread within a predetermined range (region) including the solder formation region. Therefore, it is possible to ensure a large range (region) that is not affected by the melting and spreading of the solder layer. As a result, it is possible to secure an area for wire bonding and the like, and to easily change the size of the area other than the solder formation area, so that the submount can be downsized.
また、第1の局面では、サブマウント基板の表面上に形成された金属膜に、サブマウント基板が露出された金属膜除去部を形成することによって、金属膜とはんだ層との間に、はんだ層の溶け広がりを抑制するためのPt層などを形成することなく、はんだ層の溶け広がりを抑制することができるので、Pt層などによって、サブマウントへの熱伝導が低下するという不都合が生じるのを抑制することができる。このため、金属膜とはんだ層との間に、Pt層などが形成された場合に比べて、半導体素子の発熱をサブマウントに放熱し易くすることができるので、半導体素子の発光効率が低下するのを抑制することができる。その結果、製品特性が低下するのを抑制することができる。なお、金属膜除去部を形成することによって、はんだ層の溶け広がりを抑制するためのPt層などを形成する必要がなくなるので、その分、製造コストを低下させることができる。 In the first aspect, the metal film formed on the surface of the submount substrate is formed with a metal film removal portion from which the submount substrate is exposed, so that the solder is interposed between the metal film and the solder layer. Since the melting and spreading of the solder layer can be suppressed without forming a Pt layer or the like for suppressing the melting and spreading of the layer, the Pt layer or the like causes a disadvantage that the heat conduction to the submount is lowered. Can be suppressed. For this reason, compared with the case where a Pt layer or the like is formed between the metal film and the solder layer, the heat generated by the semiconductor element can be easily radiated to the submount, so that the light emission efficiency of the semiconductor element is reduced. Can be suppressed. As a result, deterioration of product characteristics can be suppressed. By forming the metal film removal portion, it is not necessary to form a Pt layer or the like for suppressing the melting and spreading of the solder layer, so that the manufacturing cost can be reduced accordingly.
また、第1の局面では、サブマウント基板が露出された金属膜除去部を、はんだ形成領域の全長に沿って形成することによって、上記のように、はんだ層の溶け広がりをはんだ形成領域を含む所定の範囲(領域)内に留めておくことができるので、はんだ層が溶け広がることに起因して、半導体素子とサブマウントの金属膜との間のはんだ量(はんだ付け量)が減少(変動)するのを抑制することができる。このため、半導体素子とサブマウントの金属膜との密着性が低下するのを抑制することができるので、金属膜を介したサブマウントへの放熱性が低下するのを抑制することができる。その結果、半導体素子の発光効率が低下するのを抑制することができるので、これによっても、製品特性が低下するのを抑制することができる。 Further, in the first aspect, the metal film removal portion from which the submount substrate is exposed is formed along the entire length of the solder formation region, so that the melting and spreading of the solder layer includes the solder formation region as described above. Since it can be kept within a predetermined range (region), the solder amount (soldering amount) between the semiconductor element and the metal film of the submount decreases (varies) due to the melting and spreading of the solder layer. ) Can be suppressed. For this reason, since it can suppress that the adhesiveness of a semiconductor element and the metal film of a submount falls, it can suppress that the heat dissipation to a submount via a metal film falls. As a result, it is possible to suppress a decrease in the light emission efficiency of the semiconductor element, and thus it is also possible to suppress a decrease in product characteristics.
上記第1の局面によるサブマウントにおいて、好ましくは、金属膜除去部は、はんだ形成領域を挟んで対向するように、一対に設けられている。このように構成すれば、はんだ層を介して半導体素子を金属膜上に接続する際に、一対の金属膜除去部により、はんだ層の溶け広がりをはんだ層の両側で抑制することができるので、はんだ層が溶け広がった場合でも、はんだ層の溶け広がる範囲(領域)をはんだ形成領域を含む所定の範囲(領域)に、容易に留めておくことができる。このため、はんだ層の溶け広がりによる影響が及ばない範囲(領域)をより大きく確保することができるので、ワイヤーボンドを行う領域などを容易に確保することができるとともに、はんだ形成領域以外の領域の大きさなどを容易に変更することができる。その結果、サブマウントを容易に小型化することができる。また、このように構成すれば、上記のように、はんだ層の溶け広がりを、はんだ形成領域を含む所定の範囲(領域)内に、容易に留めておくことができるので、はんだ層が溶け広がることに起因して、半導体素子とサブマウントの金属膜との間のはんだ量(はんだ付け量)が減少(変動)するのを、容易に抑制することができる。このため、半導体素子とサブマウントの金属膜との密着性が低下するのを容易に抑制することができるので、金属膜を介したサブマウントへの放熱性が低下するのを容易に抑制することができる。その結果、半導体素子の発光効率が低下するのを容易に抑制することができるので、製品特性が低下するのを容易に抑制することができる。 In the submount according to the first aspect, preferably, the metal film removing portions are provided in a pair so as to face each other with the solder formation region interposed therebetween. If comprised in this way, when connecting a semiconductor element on a metal film via a solder layer, since a pair of metal film removal parts can suppress melt spread of a solder layer on both sides of a solder layer, Even when the solder layer melts and spreads, the range (region) where the solder layer melts and spreads can be easily kept within a predetermined range (region) including the solder formation region. For this reason, since it is possible to secure a larger range (region) that is not affected by the melting and spreading of the solder layer, it is possible to easily secure a region for performing wire bonding and the like in regions other than the solder formation region. The size can be easily changed. As a result, the submount can be easily downsized. Further, with this configuration, as described above, the melting and spreading of the solder layer can be easily retained within a predetermined range (region) including the solder forming region, so that the solder layer is melted and spread. As a result, it is possible to easily suppress a decrease (fluctuation) in the amount of solder (amount of soldering) between the semiconductor element and the metal film of the submount. For this reason, since it can suppress easily that the adhesiveness of a semiconductor element and the metal film of a submount falls, it can suppress easily that the heat dissipation to a submount via a metal film falls. Can do. As a result, it is possible to easily suppress a decrease in the light emission efficiency of the semiconductor element, and thus it is possible to easily suppress a decrease in product characteristics.
上記第1の局面によるサブマウントにおいて、好ましくは、金属膜除去部は、サブマウント基板の側端面に沿った方向に、サブマウント基板のほぼ全長にわたって形成されている。このように構成すれば、はんだ層を介して半導体素子を金属膜上に接続する際に、はんだ層が溶け広がった場合でも、金属膜除去部に対してはんだ形成領域と反対側の領域にはんだ層が溶け広がるのを容易に抑制することができるので、金属膜除去部に対してはんだ形成領域と反対側の領域のほぼ全てを、はんだ層の溶け広がりによる影響が及ばない範囲(領域)として確保することができる。これにより、ワイヤーボンドを行う領域などを容易に確保することができるとともに、はんだ形成領域以外の領域の大きさなどを容易に変更することができるので、サブマウントをより容易に小型化することができる。 In the submount according to the first aspect, preferably, the metal film removal portion is formed over substantially the entire length of the submount substrate in a direction along the side end surface of the submount substrate. With this configuration, when the semiconductor element is connected to the metal film via the solder layer, even if the solder layer melts and spreads, the solder film is removed in a region opposite to the solder formation region with respect to the metal film removal portion. Since it is possible to easily suppress the melting and spreading of the layer, almost all of the area opposite to the solder forming area with respect to the metal film removal portion is set as a range (area) that is not affected by the melting and spreading of the solder layer. Can be secured. As a result, it is possible to easily secure a region for wire bonding and the like, and to easily change the size of the region other than the solder formation region, so that the submount can be more easily downsized. it can.
上記第1の局面によるサブマウントにおいて、好ましくは、金属膜除去部の一方端および他方端の少なくとも一方は、サブマウント基板の端面から所定の距離を隔てた位置に形成されている。このように構成すれば、サブマウント基板の端面近傍には、金属膜除去部が形成されない領域を有することになるので、はんだ形成領域に形成されるはんだ層のはんだ量が多い場合でも、金属膜除去部が形成されない領域を介して、余分なはんだを逃がすことができる。これにより、半導体素子の側面および端面に、はんだが付着するのを抑制することができるので、半導体素子の短絡などを抑制することができる。その結果、これによっても、製品特性が低下するのを抑制することができる。 In the submount according to the first aspect, preferably, at least one of the one end and the other end of the metal film removing portion is formed at a position spaced a predetermined distance from the end face of the submount substrate. If comprised in this way, since it has the area | region where the metal film removal part is not formed in the end surface vicinity of a submount board | substrate, even when there is much solder amount of the solder layer formed in a solder formation area | region, a metal film Excess solder can be released through the region where the removal portion is not formed. Thereby, since it can suppress that a solder adheres to the side surface and end surface of a semiconductor element, the short circuit of a semiconductor element, etc. can be suppressed. As a result, it is possible to suppress deterioration of product characteristics.
この発明の第2の局面における半導体装置は、上記第1の局面によるサブマウントを用いた半導体装置である。このように構成すれば、容易に、製品特性の低下を抑制しながら、製品を小型化することが可能な半導体装置を得ることができる。 A semiconductor device according to a second aspect of the present invention is a semiconductor device using the submount according to the first aspect. With this configuration, it is possible to easily obtain a semiconductor device capable of downsizing a product while suppressing deterioration of product characteristics.
以下、本発明を具体化した実施形態を図面に基づいて説明する。なお、本実施形態では、半導体装置の一例であるキャンパッケージ型の半導体レーザ装置30に、本発明を適用した場合について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the present invention will be described below with reference to the drawings. In the present embodiment, a case where the present invention is applied to a can package type
図1は、本発明の一実施形態によるサブマウントを用いた半導体レーザ装置の全体斜視図である。図2は、図1に示した本発明の一実施形態によるサブマウントの全体斜視図である。図3は、図1に示した本発明の一実施形態によるサブマウントの平面図である。図4〜図9は、図1に示した本発明の一実施形態によるサブマウント、および、これを用いた半導体レーザ装置を説明するための図である。図1〜図9を参照して、本発明の一実施形態によるサブマウント20を用いた半導体レーザ装置30について説明する。なお、図2、図3、図5、および、図6において、矢印A方向をレーザ光の出射方向(前面側出射方向)とする。
FIG. 1 is an overall perspective view of a semiconductor laser device using a submount according to an embodiment of the present invention. FIG. 2 is an overall perspective view of the submount according to the embodiment of the present invention shown in FIG. FIG. 3 is a plan view of the submount according to the embodiment of the present invention shown in FIG. 4 to 9 are views for explaining the submount according to the embodiment of the present invention shown in FIG. 1 and a semiconductor laser device using the submount. With reference to FIGS. 1-9, the
一実施形態によるサブマウント20を用いた半導体レーザ装置30は、図1に示すように、円板状のステム1と、ステム1の上面上に固定されたヒートシンク2と、ヒートシンク2に取り付けられたサブマウント20と、サブマウント20に実装された半導体レーザ素子3と、ステム1の上面上に設けられたフォトダイオード4と、ステム1の上面上に半導体レーザ素子3などを覆うように取り付けられたキャップ5と、3本のリードピン6、7および8とを備えている。なお、半導体レーザ素子3は、本発明の「半導体素子」の一例である。
As shown in FIG. 1, the
ステム1は、鉄または銅などの金属材料から構成されており、円板状に形成されている。なお、ステム1の表面には、金メッキなどの表面処理が施される場合もある。このステム1は、約5.6mmの直径を有するとともに、約1.0mmの厚みを有している。また、図1および図8に示すように、ステム1の外側面には、平断面がV字形状を有する切欠部1aおよび1bと、平断面がコの字形状を有する切欠部1cとが、ステム1の厚み方向に延びるように設けられている。また、ステム1は、半導体レーザ装置30を機器などに実装する際に、機器などのホルダ部などに装着されて、半導体レーザ装置30を保持する機能も有している。また、切欠部1a、1b、および、1cは、半導体レーザ装置30を保持する際に、ホルダ部の係合部(図示せず)と係合することにより、半導体レーザ装置30の位置決めを行う機能を有している。
The
また、ヒートシンク2は、銅などの金属材料によって構成されており、ステム1の上面(主面)の中央部近傍に固定されている。このヒートシンク2は、半導体レーザ素子3の熱を、サブマウント20を介して放熱する機能を有している。なお、ヒートシンク2の表面には、ステム1と同様に、金メッキなどの表面処理が施される場合もある。また、ヒートシンク2は、ステム1に一体に形成された構成となる場合もある。
The
また、サブマウント20は、図1および図9に示すように、ヒートシンク2の先端側一側面(ステム1の中心側の面)の所定の領域に、はんだ層9(図9参照)を介して固定されている。このサブマウント20は、図2および図4に示すように、サブマウント基板21と、サブマウント基板21の上面上および下面上にそれぞれ形成された金属膜22および23から構成されている。また、サブマウント20は、図3に示すように、約600μm〜約1500μmのサブマウント基板21の側端面に沿った方向(矢印Y方向)の長さL1を有しているとともに、約600μm〜約900μmのサブマウント基板21の側端面と直交する方向(矢印X方向)の幅W1を有している。なお、サブマウント20は、サブマウント20に接続される半導体レーザ素子3の熱を放熱する機能を有するとともに、半導体レーザ素子3にかかる応力を緩和する機能を有している。
Further, as shown in FIGS. 1 and 9, the
また、図4に示すように、サブマウント20を構成するサブマウント基板21は、AlNから構成されており、約340μm〜約350μmの厚みを有している。また、サブマウント基板21の上面上に形成された金属膜22は、サブマウント基板21側から、約0.06μmの厚みを有するTi膜22aと、約0.2μmの厚みを有するPt膜22bと、約0.3μmの厚みを有するAu膜22cとが順次積層されることによって構成されている。また、サブマウント基板21の下面上に形成された金属膜23は、サブマウント基板21側から、約0.06μmの厚みを有するTi膜23aと、約0.2μmの厚みを有するPt膜23bと、約0.3μmの厚みを有するAu膜23cとが順次積層されることによって構成されている。
As shown in FIG. 4, the
また、サブマウント20の金属膜22には、図2および図3に示すように、半導体レーザ素子3を金属膜22に接続するためのはんだ層25が形成されるはんだ形成領域24が設けられている。このはんだ形成領域24は、図3に示すように、サブマウント20の幅方向(矢印X方向)の中心部に、サブマウント20の長さ方向(矢印Y方向)に延びるように、サブマウント基板21のほぼ全長にわたって設けられている。また、図2〜図4に示すように、はんだ形成領域24の上面上には、AuSn(Au:70wt%程度)からなるはんだ層25が、はんだ形成領域24の全面に形成されている。
The
また、はんだ層25は、半導体レーザ素子3の上部電極3a(図7参照)と、実質的に同じ大きさになるように構成されている。すなわち、図6に示すように、サブマウント20は、矢印Y方向のほぼ全長にわたって半導体レーザ素子3が搭載されるように構成されている。このように構成することにより、矢印Y方向に対しても、サブマウント20の大きさを小さくすることが可能となる。なお、半導体レーザ素子3の上部電極3aは、本発明の「電極部」の一例である。
The
ここで、本実施形態では、図2および図3に示すように、サブマウント20の金属膜22には、約50μmの矢印X方向の幅W2を有するとともに、はんだ層25が形成されたはんだ形成領域24を挟んで対向する一対の金属膜除去部26が、サブマウント基板21の側端面に沿った方向(矢印Y方向)に延びるように形成されている。この金属膜除去部26は、図4に示すように、エッチングにより、サブマウント基板21が露出する深さまで金属膜22を除去することにより形成されている。
Here, in the present embodiment, as shown in FIGS. 2 and 3, the
また、本実施形態では、図3に示すように、金属膜除去部26は、矢印Y方向に、サブマウント基板21のほぼ全長にわたって形成されることにより、はんだ形成領域24上に形成されたはんだ層25の全長に沿って形成されるように構成されている。また、一対の金属膜除去部26は、互いに平行に延びるように形成されている。この金属膜除去部26は、はんだ層25の溶け広がりを抑制する機能を有しているため、図5に示すように、一対の金属膜除去部26の外側(はんだ形成領域24の両側)には、はんだ層25の溶け広がりによる影響が及ばない領域27がそれぞれ形成されている。ただし、図5では、波線と実線とを重ねて描くのが困難であるという図面作成上の観点より、はんだ層25の溶け広がりによる影響が及ばない領域27を示す波線の領域を、実線より内側に描いたが、この領域27は、波線で囲まれた領域内に限定されず、一対の金属膜除去部26の外側の金属膜22上の領域である。
In the present embodiment, as shown in FIG. 3, the metal
また、本実施形態では、図3に示すように、金属膜除去部26の一方端261は、サブマウント基板21の一方端面21aから所定の距離L2を隔てた位置に形成されている。すなわち、サブマウント20の一方端面21a近傍の金属膜22上には、金属膜除去部26が形成されない領域28を有している。なお、この距離L2は、溶融によって体積が増加した分のはんだが流れ出るだけの距離があれば十分であるため、極短い距離に設定されている。また、金属膜除去部26の他方端262は、サブマウント基板21の他方端面21bまで形成されている。
Further, in the present embodiment, as shown in FIG. 3, the one
また、金属膜除去部26は、はんだ形成領域24と所定の間隔W3を隔てた位置に形成されている。これにより、はんだ形成領域24に形成されたはんだ層25のはんだ量が多い場合でも、はんだ形成領域24と金属膜除去部26との間の領域に、余分なはんだを逃がすことができるので、半導体レーザ素子3の側面などにはんだが付着するのが抑制される。その結果、はんだの付着による半導体レーザ素子3の短絡が抑制される。なお、この間隔W3は、溶融によって体積が増加した分のはんだが流れ出るだけの距離があれば十分であるため、極狭い間隔である約10μmに形成されている。
Further, the metal
また、一対の金属膜除去部26は、金属膜除去部26間の中間位置が、サブマウント基板21の矢印X方向の中心Mと一致するように配置されている。また、図2および図3に示すように、一対の金属膜除去部26は、矢印Y方向に直線状に延びる縁部263をそれぞれ有している。この縁部263は、エッチングにより高精度に形成されており、半導体レーザ素子3をサブマウント20上に接続する際に、サブマウント20の幅方向(矢印X方向)の位置決め基準線として用いられる。また、縁部263間の中間位置を検出することにより、サブマウント20の中間位置(中心M)を認識することができるので、半導体レーザ素子3をサブマウント20の幅方向(矢印X方向)の中心Mに高精度に配置することが可能となる。なお、サブマウント20を、ヒートシンク2に接続する際の位置決め基準線として、金属膜除去部26の縁部263を用いることも可能である。
In addition, the pair of metal
また、一対の金属膜除去部26は、図3に示すように、平面的に見て四角形状を有する金属膜除去部26aをそれぞれ有している。この金属膜除去部26aは、サブマウント20の矢印X方向の中心Mに対して、対称となるように形成されており、金属膜除去部26aの矢印Y方向の長さL3、および、矢印X方向の幅W4は、それぞれ、約100μmに形成されている。また、金属膜除去部26aも、金属膜除去部26と同様に、エッチングにより、サブマウント基板21が露出する深さまで形成されている。また、金属膜除去部26aは、矢印X方向に延びる縁部260aを有している。この縁部260aは、エッチングにより高精度に形成されており、半導体レーザ素子3をサブマウント20上に接続する際に、サブマウント20の幅方向(矢印X方向)の位置決め基準線Nとして用いられる。なお、サブマウント20を、ヒートシンク2に接続する際の位置決め基準線Nとして、金属膜除去部26aの縁部260aを用いることも可能である。
Further, as shown in FIG. 3, the pair of metal
また、図5および図6に示すように、はんだ層25の溶け広がりによる影響が及ばない領域27には、ボンディングワイヤ10の一方端が接続されている。すなわち、はんだ層25の溶け広がりによる影響が及ばない領域27に、ワイヤーボンドが行われている。また、図1に示すように、ボンディングワイヤ10の他方端は、ヒートシンク2に接続されており、これによって、サブマウント20の金属膜22と、ヒートシンク2とが、電気的に接続されている。
As shown in FIGS. 5 and 6, one end of the
また、図1、図6および図7に示すように、サブマウント20の上面上には、半導体レーザ素子3が、はんだ層25を介して、金属膜22と接続されている。この半導体レーザ素子3は、たとえば、赤色光を発光するAlGaInP系化合物などが用いられた可視光半導体レーザ素子などからなり、ジャンクションダウン方式で接続されている。
As shown in FIGS. 1, 6, and 7, the
また、半導体レーザ素子3は、はんだ層25を介して接続された際に、はんだ層25が形成されている領域内(範囲内)に収まるように構成されている。すなわち、半導体レーザ素子3は、溶融後のはんだ層25の領域内(範囲内)に上部電極3aが収まるように構成されている。また、半導体レーザ素子3をサブマウント20上に接続する際に、はんだ層25が溶融して溶け広がった場合でも、一対の金属膜除去部26により、はんだ層25の溶け広がる範囲が抑制されるので、はんだ層25の溶け広がる領域(範囲)は、はんだ形成領域24を含む所定の領域29内(図5の斜線部)に留まる。なお、半導体レーザ素子3は、図8に示すように、その発光点が、円板状のステム1の中心点Pに位置するように構成されている。
Further, the
また、図1および図9に示すように、フォトダイオード4は、半導体レーザ素子3の後方出射面3c(図9参照)と対向するステム1の上面(主面)上の領域に固定されている。このフォトダイオード4は、半導体レーザ素子3の後方出射面3cから出射されるレーザ光を受光して、半導体レーザ素子3の前方出射面3dから出射されるレーザ光の光強度をモニタする機能を有している。
As shown in FIGS. 1 and 9, the
また、図1に示すように、キャップ5は、銅などの金属材料によって構成されるとともに、一面を開放した円筒形状を有している。このキャップ5の開放端には、フランジ部5aが設けられており、キャップ5の閉鎖端には、半導体レーザ素子3から出射されるレーザ光を取り出すための出射孔5bが設けられている。また、その出射孔5bは、ガラス5cによって覆われている。また、キャップ5は、そのフランジ部5aがステム1に溶接されることによって、半導体レーザ素子3などを覆うように、ステム1の上面上に固定されている。このキャップ5は、外部からのゴミおよび外部応力や光学的干渉から半導体レーザ素子3を保護する機能を有している。なお、半導体レーザ素子3は、ステム1とキャップ5とによって、気密封止されている。
As shown in FIG. 1, the
また、3本のリードピン6、7および8の内、リードピン6は、ヒートシンク2の直下に位置するステム1の裏面側の領域に直接取り付けられている。このリードピン6は、ヒートシンク2、ボンディングワイヤ10、および、サブマウント20を介して、半導体レーザ素子3の上部電極3a(図7および図9参照)と電気的に接続された状態になっているとともに、フォトダイオード4の下部電極部(図示せず)とも電気的に接続された状態となっている。一方、3本のリードピン6、7および8の内、リードピン7および8は、図1に示すように、その一方端部がステム1の上面側に突出するように、それぞれ、絶縁体11および12を介して、ステム1に絶縁固定されている。また、リードピン7の一方端部は、ボンディングワイヤ13を介して、半導体レーザ素子3の下部電極3b(図9参照)と電気的に接続されており、リードピン8の一方端部は、ボンディングワイヤ14を介して、フォトダイオード4の上部電極部4aと電気的に接続されている。
Of the three
本実施形態では、上記のように、サブマウント基板21が露出された金属膜除去部26を、はんだ形成領域24に形成されたはんだ層25の全長に沿って形成することによって、はんだ層25を介して半導体レーザ素子3を金属膜22上に接続する際に、はんだ層25の溶け広がりを金属膜除去部26の位置で止めることができるので、はんだ層25が金属膜除去部26を越えて溶け広がるのを抑制することができる。すなわち、金属膜除去部26のサブマウント基板21が露出されている部分は、金属膜22に比べてはんだ濡れ性が悪いので、金属膜除去部26のサブマウント基板21が露出されている部分には、はんだ層25が溶け広がり難くなる。このため、はんだ層25が溶融した場合でも、はんだ形成領域24の全長に沿って形成された金属膜除去部26によって、はんだ層25の溶け広がりを、はんだ形成領域24を含む所定の領域29内に留めておくことができるので、はんだ層25の溶け広がりによる影響が及ばない領域27を大きく確保することができる。その結果、ワイヤーボンドを行う領域などを確保することができるとともに、はんだ形成領域24以外の領域の大きさなどを変更し易くすることができるので、サブマウント20を小型化することができる。
In the present embodiment, as described above, the metal
また、本実施形態では、金属膜除去部26を、はんだ形成領域24を挟んで対向するように、一対に設けることによって、一対の金属膜除去部26により、はんだ層25の溶け広がりをはんだ層25の両側で抑制することができるので、はんだ層25が溶融した場合でも、はんだ層25の溶け広がりを、一対の金属膜除去部26に挟まれた、はんだ形成領域24を含む所定の領域29内に、容易に留めておくことができる。このため、サブマウント20の幅方向(矢印X方向)の両側に、はんだ層25の溶け広がりによる影響が及ばない領域27を確保することができるので、ワイヤーボンドを行う領域などを容易に確保することができるとともに、サブマウント20の幅方向(矢印X方向)の大きさを小さくすることができる。その結果、サブマウント20を容易に小型化することができる。
In the present embodiment, the metal
また、本実施形態では、サブマウント基板21の表面上に形成された金属膜22に、サブマウント基板21が露出された金属膜除去部26を形成することによって、金属膜22とはんだ層25との間に、はんだ層25の溶け広がりを抑制するためのPt層などを形成することなく、はんだ層25の溶け広がりを抑制することができるので、Pt層などによって、サブマウント20への熱伝導が低下するという不都合が生じるのを抑制することができる。このため、金属膜22とはんだ層25との間に、Pt層などが形成された場合に比べて、半導体レーザ素子3の発熱をサブマウント20に放熱し易くすることができるので、半導体レーザ素子3の発光効率が低下するのを抑制することができる。その結果、製品特性が低下するのを抑制することができる。なお、はんだ層25の溶け広がりを抑制するためのPt層などを形成する必要がなくなるので、その分、製造コストを低下させることができる。
In the present embodiment, the
また、本実施形態では、サブマウント基板21が露出された金属膜除去部26を、はんだ形成領域24に形成されたはんだ層25の全長に沿って形成することによって、上記のように、はんだ層25の溶け広がりをはんだ形成領域24を含む所定の領域29内に留めておくことができるので、はんだ層25が溶け広がることに起因して、半導体レーザ素子3とサブマウント20の金属膜22との間のはんだ量(はんだ付け量)が減少(変動)するのを抑制することができる。このため、半導体レーザ素子3とサブマウント20の金属膜22との密着性が低下するのを抑制することができるので、金属膜22を介したサブマウント20への放熱性が低下するのを抑制することができる。その結果、半導体レーザ素子3の発光効率が低下するのを抑制することができるので、これによっても、製品特性が低下するのを抑制することができる。
In the present embodiment, the metal
また、本実施形態では、金属膜除去部26を、図3の矢印Y方向に、サブマウント基板21のほぼ全長にわたって形成することによって、はんだ層25を介して半導体レーザ素子3を金属膜22上に接続する際に、はんだ層25が溶け広がった場合でも、金属膜除去部26に対してはんだ形成領域24と反対側の領域(はんだ形成領域24の両側の領域)に、はんだ層25が溶け広がるのを容易に抑制することができるので、金属膜除去部26に対してはんだ形成領域24と反対側の領域のほぼ全てを、はんだ層25の溶け広がりによる影響が及ばない領域27として確保することができる。これにより、ワイヤーボンドを行う領域などを容易に確保することができるとともに、はんだ形成領域24以外の領域の大きさなどを容易に変更することができるので、サブマウント20をより容易に小型化することができる。
Further, in the present embodiment, the metal
また、本実施形態では、金属膜除去部26の一方端261を、サブマウント基板21の一方端面21aから所定の距離L2を隔てた位置に形成することによって、サブマウント基板21の一方端面21a近傍には、金属膜除去部26が形成されない領域28を有することになるので、はんだ形成領域24に形成されるはんだ層25のはんだ量が多い場合でも、金属膜除去部26が形成されない領域28を介して、余分なはんだを逃がすことができる。これにより、半導体レーザ素子3の側面および端面に、はんだが付着するのを抑制することができるので、半導体レーザ素子3の短絡などを抑制することができる。その結果、これによっても、製品特性が低下するのを抑制することができる。
Further, in the present embodiment, the one
また、本実施形態では、半導体レーザ装置30にサブマウント20を用いることによって、容易に、製品特性の低下を抑制しながら、製品を小型化することが可能な半導体レーザ装置30を得ることができる。
Further, in the present embodiment, by using the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of claims for patent, and includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記実施形態では、半導体装置の一例として、キャンパッケージ型の半導体レーザ装置に本発明を適用した例を示したが、本発明はこれに限らず、フレームパッケージ型の半導体レーザ装置に本発明を適用するようにしてもよい。また、サブマウントを用いる半導体装置であれば、半導体レーザ装置以外の半導体装置に本発明を適用してもよい。 For example, in the above-described embodiment, an example in which the present invention is applied to a can package type semiconductor laser device is shown as an example of a semiconductor device. However, the present invention is not limited to this, and the present invention is applied to a frame package type semiconductor laser device. May be applied. Further, the present invention may be applied to a semiconductor device other than the semiconductor laser device as long as it is a semiconductor device using a submount.
また、上記実施形態では、金属膜除去部を、はんだ形成領域を挟んで対向するように一対に設けた例を示したが、本発明はこれに限らず、はんだ形成領域に形成されたはんだ層の全長に沿って金属膜除去部が形成されていれば、金属膜除去部は、一対でなくともよい。 Moreover, in the said embodiment, although the example which provided the metal film removal part in a pair so as to oppose on both sides of a solder formation area was shown, this invention is not restricted to this, The solder layer formed in the solder formation area As long as the metal film removal portion is formed along the entire length, the metal film removal portion may not be a pair.
また、上記実施形態では、金属膜除去部を、サブマウント基板のほぼ全長にわたって形成した例を示したが、本発明はこれに限らず、はんだ形成領域に形成されたはんだ層の全長に沿って金属膜除去部が形成されていれば、金属膜除去部を、サブマウント基板のほぼ全長にわたって形成されない構成にしてもよい。 Moreover, in the said embodiment, although the example which formed the metal film removal part over the substantially full length of the submount board | substrate was shown, this invention is not restricted to this, Along the full length of the solder layer formed in the solder formation area | region. If the metal film removal portion is formed, the metal film removal portion may be configured not to be formed over almost the entire length of the submount substrate.
また、上記実施形態では、金属膜除去部の一方端が、サブマウント基板の一方端面から所定の距離を隔てた位置に形成された例を示したが、本発明はこれに限らず、金属膜除去部の一方端および他方端の両端が、それぞれ、サブマウント基板の一方端面および他方端面から所定の距離を隔てた位置に形成されるように構成してもよい。 Moreover, in the said embodiment, although the one end of the metal film removal part showed the example formed in the position spaced apart from the one end surface of the submount board | substrate, this invention is not limited to this, A metal film You may comprise so that the both ends of the one end and other end of a removal part may be formed in the position which respectively separated predetermined distance from the one end surface and other end surface of a submount board | substrate.
また、上記実施形態では、半導体レーザ素子が、サブマウント基板の全長にわたって搭載されるように構成した例を示したが、本発明はこれに限らず、サブマウント基板の一部に半導体レーザ素子が搭載されるように構成してもよい。 In the above embodiment, the semiconductor laser device is configured to be mounted over the entire length of the submount substrate. However, the present invention is not limited to this, and the semiconductor laser device is formed on a part of the submount substrate. You may comprise so that it may be mounted.
また、上記実施形態では、はんだ形成領域に形成される溶融前のはんだ層の大きさを、半導体レーザ素子の上部電極と実質的に同じ大きさとなるように構成した例を示したが、本発明はこれに限らず、半導体レーザ素子の上部電極が溶融後のはんだ層の範囲内に収まっていれば、はんだ層の溶融による溶け広がりを考慮して、溶融前のはんだ層を半導体レーザ素子の上部電極の大きさよりも小さくなるように構成してもよい。 In the above-described embodiment, the example in which the size of the solder layer before melting formed in the solder formation region is substantially the same as the size of the upper electrode of the semiconductor laser element is shown. Is not limited to this, and if the upper electrode of the semiconductor laser element is within the range of the solder layer after melting, the solder layer before melting is placed on the upper side of the semiconductor laser element in consideration of melting and spreading due to melting of the solder layer. You may comprise so that it may become smaller than the magnitude | size of an electrode.
また、上記実施形態では、サブマウント基板をAlNで構成した例を示したが、本発明はこれに限らず、AlN以外の材料を用いてサブマウント基板を構成するようにしてもよい。AlN以外の材料としては、たとえば、SiCなどが考えられる。 Moreover, although the example which comprised the submount board | substrate with AlN was shown in the said embodiment, this invention is not limited to this, You may make it comprise a submount board | substrate using materials other than AlN. As a material other than AlN, for example, SiC can be considered.
1 ステム
2 ヒートシンク
3 半導体レーザ素子(半導体素子)
3a 上部電極(電極部)
4 フォトダイオード
5 キャップ
20 サブマウント
21 サブマウント基板
22、23 金属膜
24 はんだ形成領域
25 はんだ層
26、26a 金属膜除去部
30 半導体レーザ装置(半導体装置)
DESCRIPTION OF
3a Upper electrode (electrode part)
4
Claims (5)
前記サブマウント基板の表面上に形成されるとともに、半導体素子の電極部がはんだ層を介して接続される金属膜とを備え、
前記金属膜は、前記はんだ層が形成されるはんだ形成領域と、前記サブマウント基板が露出された金属膜除去部とを含み、
前記金属膜除去部は、前記サブマウント基板の側端面に沿った方向に、前記はんだ形成領域の全長に沿って形成されていることを特徴とする、サブマウント。 A submount substrate,
A metal film formed on the surface of the submount substrate and connected to the electrode portion of the semiconductor element via a solder layer;
The metal film includes a solder formation region where the solder layer is formed, and a metal film removal portion where the submount substrate is exposed,
The submount, wherein the metal film removing portion is formed along the entire length of the solder formation region in a direction along a side end surface of the submount substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006266743A JP2008085272A (en) | 2006-09-29 | 2006-09-29 | Submount and semiconductor device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006266743A JP2008085272A (en) | 2006-09-29 | 2006-09-29 | Submount and semiconductor device using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008085272A true JP2008085272A (en) | 2008-04-10 |
Family
ID=39355761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006266743A Pending JP2008085272A (en) | 2006-09-29 | 2006-09-29 | Submount and semiconductor device using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008085272A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011222675A (en) * | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
US8740043B2 (en) * | 2008-10-13 | 2014-06-03 | Robert Bosch Gmbh | Selective solder stop |
US9780523B2 (en) | 2012-03-22 | 2017-10-03 | Nichia Corporation | Semiconductor laser device |
JP6906721B1 (en) * | 2020-08-12 | 2021-07-21 | 三菱電機株式会社 | Semiconductor laser device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102670A (en) * | 1999-09-29 | 2001-04-13 | Kyocera Corp | Board for mounting semiconductor laser element and semiconductor laser module |
JP2003347650A (en) * | 2002-05-29 | 2003-12-05 | Rohm Co Ltd | Semiconductor light emitting device |
JP2004335773A (en) * | 2003-05-08 | 2004-11-25 | Rohm Co Ltd | Sub-mount substrate for semiconductor laser chip, and method of manufacturing the same |
JP2005005681A (en) * | 2003-05-20 | 2005-01-06 | Sharp Corp | Semiconductor light emitting device and its manufacturing method |
-
2006
- 2006-09-29 JP JP2006266743A patent/JP2008085272A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001102670A (en) * | 1999-09-29 | 2001-04-13 | Kyocera Corp | Board for mounting semiconductor laser element and semiconductor laser module |
JP2003347650A (en) * | 2002-05-29 | 2003-12-05 | Rohm Co Ltd | Semiconductor light emitting device |
JP2004335773A (en) * | 2003-05-08 | 2004-11-25 | Rohm Co Ltd | Sub-mount substrate for semiconductor laser chip, and method of manufacturing the same |
JP2005005681A (en) * | 2003-05-20 | 2005-01-06 | Sharp Corp | Semiconductor light emitting device and its manufacturing method |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8740043B2 (en) * | 2008-10-13 | 2014-06-03 | Robert Bosch Gmbh | Selective solder stop |
JP2011222675A (en) * | 2010-04-07 | 2011-11-04 | Mitsubishi Electric Corp | Semiconductor device and method of manufacturing the same |
US9780523B2 (en) | 2012-03-22 | 2017-10-03 | Nichia Corporation | Semiconductor laser device |
JP6906721B1 (en) * | 2020-08-12 | 2021-07-21 | 三菱電機株式会社 | Semiconductor laser device |
US11699890B2 (en) | 2020-08-12 | 2023-07-11 | Mitsubishi Electric Corporation | Semiconductor laser machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6743880B2 (en) | Light emitting device and method for manufacturing light emitting device | |
JP6564206B2 (en) | Light emitting device | |
EP2835882B1 (en) | Semiconductor laser apparatus and method for manufacturing same | |
JP6304282B2 (en) | Semiconductor laser device | |
JP2013232635A (en) | Package molding for light emitting device and light emitting device using the same | |
JP5962522B2 (en) | Semiconductor laser device | |
US10522969B2 (en) | Light-emitting device and lid body used in light-emitting device | |
KR100568275B1 (en) | A semiconductor laser diode having a lead frame of pcb tpye | |
JP7481642B2 (en) | Light source | |
US8654810B2 (en) | Light-emitting device and method of manufacturing the same | |
JP2008085272A (en) | Submount and semiconductor device using the same | |
JP6019758B2 (en) | Light source device | |
JP6724357B2 (en) | Semiconductor laser device | |
JP2013065600A (en) | Light emitting device | |
JP6225834B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
TWI809017B (en) | Photoelectric Hybrid Substrate | |
JP7306831B2 (en) | Stems for semiconductor packages, semiconductor packages | |
JP2006185931A (en) | Semiconductor laser device and its fabrication process | |
JP2005005681A (en) | Semiconductor light emitting device and its manufacturing method | |
US8772822B2 (en) | Light emitting device | |
US8770823B2 (en) | Silicon-based cooling package for light-emitting devices | |
JP2003324228A (en) | Method for bonding semiconductor light emitting element | |
JP2019153762A (en) | Semiconductor light-emitting device | |
US10985527B2 (en) | Laser diode surface mounting structure | |
JP5295003B2 (en) | Optical semiconductor element storage package and optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120710 |