JP2008085222A - プリント配線板、プリント配線板の外装部品実装方法および電子機器 - Google Patents

プリント配線板、プリント配線板の外装部品実装方法および電子機器 Download PDF

Info

Publication number
JP2008085222A
JP2008085222A JP2006265841A JP2006265841A JP2008085222A JP 2008085222 A JP2008085222 A JP 2008085222A JP 2006265841 A JP2006265841 A JP 2006265841A JP 2006265841 A JP2006265841 A JP 2006265841A JP 2008085222 A JP2008085222 A JP 2008085222A
Authority
JP
Japan
Prior art keywords
component
circuit
wiring board
printed wiring
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006265841A
Other languages
English (en)
Inventor
Daigo Suzuki
大悟 鈴木
Jun Karasawa
純 唐沢
Shusuke Tanaka
秀典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006265841A priority Critical patent/JP2008085222A/ja
Publication of JP2008085222A publication Critical patent/JP2008085222A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】内蔵部品に回路接続される外装部品を実装したプリント配線板に於いて、より薄型化、回路の簡素化が図れるとともに、配線パターンの引き回しによる電圧降下、信号漏れ等に配慮した自由度の高い回路配線を可能にした。
【解決手段】内蔵部品の部品実装面を有する板状の第1の基材11と、この第1の基材11の部品実装面に実装された回路部品20と、上記第1の基材11に上記回路部品20を覆う絶縁層12を介して積層された板状の第2の基材13と、この第2の基材13の外層面と上記回路部品20との間に穿設された、電極21aの一部が露出する穴部15と、上記第2の基材13に実装されて上記穴部15を介して上記回路部品20に直接回路接続された外装部品30とを具備する。
【選択図】 図1

Description

本発明は、電子回路に介在されるチップ部品を内蔵した積層構造のプリント配線板、プリント配線板の外装部品実装方法、および電子機器に関する。
ポータブルコンピュータ、携帯端末等の小型電子機器に於いては、高密度配線を可能にした基板並びに信頼性を考慮した基板への部品実装技術が必要とされる。
電子機器に用いられるプリント配線板の一種に、電子回路に介在されるチップ部品を内蔵したプリント配線板が存在する。この種、プリント配線板技術として、例えばバイパスコンデンサ等の受動素子をコア材内に埋設する技術が存在する。
特開2001−274555号公報
この種、プリント配線板における内蔵部品の回路接続は、内層パターン相互の間に於いて行われるのが一般的であり、配線板の面上に実装されるICチップ等の外装部品に上記内蔵部品を回路接続する場合は、複数層のパターンを経由した回路配線により所期の回路接続が実現される。この際は、ICチップ等の外装部品の接続対象電極に対応して、プリント配線板の外層に電極接合面を形成する電極パッドを形成し、この電極パッド上に外装部品の電極を半田接合することにより、外装部品が内蔵回路部品と回路接続された状態でプリント配線板に実装される。
このように、ICチップ等の外装部品を配線板に内蔵された回路部品に回路接続する場合は、複数層のパターンを経由し、外装面に形成した電極パッド上で半田接合により実装される構成であることから、外装部品と配線板との間に所定の高さを必要とする接合部が介在し、外装部品を含めた配線板の厚型化を招くとともに、上記部品相互間を回路接続するための複数層にまたがる配線パターン、スルーホール等を必要とし、配線密度の制約をより厳しいものにしてしまうという問題があった。
本発明は上記実情に鑑みなされたもので、内蔵部品に回路接続される外装部品を実装したプリント配線板に於いて、より薄型化、回路の簡素化が図れるとともに、配線パターンの引き回しによる電圧降下、信号漏れ等に配慮した自由度の高い回路配線を可能にした、プリント配線板、プリント配線板の外装部品実装方法および電子機器を提供することを目的とする。
本発明は、部品実装面を有する板状の基材と、前記基材の前記部品実装面に実装された回路部品と、前記基材に前記回路部品を覆う絶縁層を介して積層された板状の他の部材と、前記他の部材の露出面と前記回路部品との間に穿設された穴部と、前記他の部材に実装されて前記穴部を介し前記回路部品に直接回路接続された外装部品とを具備したプリント配線板を提供する。
また、本発明は、回路部品を内蔵した配線板本体の一方の面に、前記回路部品に回路接続される外装部品を実装するプリント配線板の外装部品実装方法であって、前記配線板本体の一方の面に、前記回路部品の一部が露出する穴を穿設し、前記穴内に前記外装部品と前記回路部品との接合部を形成して、前記外装部品を前記接合部を介し前記回路部品に直接、回路接続したプリント配線板の外装部品実装方法を提供する。
さらに本発明は、電子機器本体と、この電子機器本体に設けられた回路基板とを具備し、前記回路基板は、回路部品を内蔵した配線板本体の一方の面に前記回路部品の一部が露出する穴部を有し、該穴部に接合部を形成して前記接合部を介し前記回路部品に外装部品を直接回路接続したプリント配線板により構成されている電子機器を提供する。
本発明によれば、内蔵部品に回路接続される外装部品を実装したプリント配線板に於いて、より薄型化、回路の簡素化が図れるとともに、配線パターンの引き回しによる電圧降下、信号漏れ等に配慮した自由度の高い回路配線を可能にした、プリント配線板が提供できる。
以下図面を参照して本発明の実施形態を説明する。
本発明の第1実施形態に係るプリント配線板の構造例を図1に示す。
本発明の実施形態に係るプリント配線板は、部品実装面を有する板状の基材11と、この基材11の部品実装面に実装された回路部品20と、上記基材11に上記回路部品20を覆う絶縁層12を介して積層された板状の他の部材13と、この他の部材13の露出面(外層面)と上記回路部品20との間に穿設された穴部15と、上記他の部材13に実装されて上記穴部15を介し上記回路部品20に直接回路接続された外装部品30とを具備して構成される。
基材11は、例えばシート状のプリプレグにより構成され、両面に導電パターンを形成する導電層を有している。この基材を以下第1の基材と称す。この第1の基材11の内層側パターン形成面には、予め定められた回路部品実装位置に、部品実装用パッド11a,11bが形成されている。この実施形態では、上記部品実装用パッド11a,11bのうち、一方のパッド11aは回路配線を伴わない(回路接続されていない)部品実装固定用のパッド(オープンパッド)である。
回路部品20は、直方体形状若しくは筒形状の部品本体に一対の電極21a,21aを設けたチップ部品である。この実施形態で扱うチップ部品としては、例えばコンデンサ、抵抗素子等の受動素子を例に挙げることができるが、受動素子に限らず、特定の動作機能を有する2端子若しくは3端子以上の能動素子であってもよい。
上記回路部品20は、一対の電極21a,21aが上記部品実装用パッド11a,11bに半田Sa,Sbで接合されることによって第1の基材11の回路部品実装位置に実装される。この第1の基材11の回路部品実装位置に実装された回路部品20は絶縁層12に覆われる。この際、回路部品20の下面部と第1の基材11のパターン形成面との間に形成される間隙部分に絶縁層12を形成する樹脂材料若しくは他の充填材料が含浸されボイドの発生を抑制している。
他の部材13は、上記した第1の基材11と同様に、例えばシート状のプリプレグにより構成され、両面に導電パターンを形成する導電層を有している。この他の部材を以下第2の基材と称す。この第2の基材13は、絶縁層12を介して第1の基材11に積層されている。
上記第2の基材13には、上面(外層面)と回路部品20の電極21aとの間に、電極21aの一部が露出する穴部15が穿設されている。
この穴部15に、回路部品20と外装部品30とによる部品相互の電極を接合するための半田Scが充填されている。この半田Scにより、プリント配線板の内蔵部品となる回路部品20の電極21aが外装部品30の電極31に半田接合され、外装部品30が配線板に内蔵された回路部品20に、配線パターン、スルーホール等を介さず、穴部15を介して直接、回路接続されている。この実施形態では、回路部品20の電極21aが配線パターンに接続されないオープンパッド11aに半田実装されていることから、外装部品30の電極31が回路部品20を介して第1の基材11に回路接続されている。
この第2の基材13に実装されて穴部15を介し内蔵部品(回路部品20)に直接回路接続される外装部品30としては、例えば、BGA(ball grid array)、CSP(chip size package)、LGA(Land grid array)、QFN(Quad Flat Non-leaded Package)等の半導体素子を挙げることができる。上記外装部品30はQFNを例に示している。
なお、上記した第1の基材11および第2の基材13を積層したプリント配線板には、通常の多層プリント配線板と同様に、内外層の各配線パターン、ビアホール、スルーホール等が形成される。ここでは、第2の基材13に形成された配線パターン13aと、第1の基材11および第2の基材13にそれぞれ形成されたビアホール13vと、一つのスルーホール17とを例示している。
図2は上記図1に示す、外装部品30を具備するプリント配線板の製造工程を説明するための図である。
図2(a)に示す工程では、第1の基材11と絶縁層12と第2の基材13とを積層した、回路部品20を内蔵するプリント配線板を製造する。
図2(b)に示す工程では、上記図2(a)の工程で製造されたプリント配線板に、外装部品30を内蔵回路部品20に直接回路接続(端子間接続)するための孔開け加工を行う。ここでは、例えばレーザ孔開け加工により、第2の基材13の上面(外層面)から、配線板に内蔵された回路部品20の電極21aに向けて、電極21aが露出する深さの孔開けを行い、穴部15を形成する。
図2(c)に示す工程では、上記図2(b)の工程で穿設された穴部15に、回路部品20の電極21aと外装部品30の電極31とを接合するための半田Scを充填する。半田Scの充填方法としては、半田印刷、半田ディスペンス等の充填手段が適用可能である。
図2(d)に示す工程では、第2の基材13上の予め定められた部品実装位置に外装部品30を配置して、リフロー処理により上記穴部15に充填された半田Scを加熱溶解し、回路部品20の電極21aと外装部品30の電極31とを半田接合する。
上記した工程により、外装部品30を、内外層の配線パターン、スルーホール等を用いることなく、穴部15を介して、直接、内蔵回路部品20に回路接続したプリント配線板を製造することができる。これにより、内蔵部品に回路接続される外装部品を設けたプリント配線板において、該配線板をより薄型化できるとともに、上記外装部品の実装に伴う内外層の配線パターンを省略してパターン配線を簡素化でき、これに伴い実装回路を高密度化できる。さらに、外装部品30を、内外層の配線パターン、スルーホール等を用いることなく、穴部15を介して、直接、内蔵回路部品20に回路接続した構造であることから、外装部品30の回路配線に於いて、配線パターンの引き回しによる、電圧降下、信号漏れ等に配慮した自由度の高い回路配線が可能になる。
上記した第1実施形態では、バンプを形成していない電極構造の外装部品30を実装対象としていたが、電極部にバンプを形成した外装部品を実装対象とした場合の本発明の第2実施形態における一部製造工程を図3に示している。
この図3に示す工程が上記図2に示す工程と特に異なるところは、図2(b)に相当する図3(a)の工程で穴部15を形成した後、この穴部15に対して半田の充填は行わず、図3(b)に示す外装部品32のバンプ33を図3(c)に示すように上記穴部15に嵌挿し、リフロー処理により加熱して、図3(d)に示すようにバンプ33を回路部品20の電極21aに直接、接合することにより、外装部品32を、配線パターン、スルーホール等を用いることなく、穴部15を介して、直接、内蔵回路部品20に回路接続している。なお、バンプ33は、半田バンプ、金バンプのいずれであってもよい。
このような加工工程においても、外装部品32を、配線パターン、スルーホール等を用いることなく、穴部15を介して、直接、内蔵回路部品20に回路接続したプリント配線板を製造することができる。
上記した各実施形態では、穴部15内に電極接合部を直接形成していたが、穴部15にメッキを施してビアホールと同様の接合形態でメッキを施した穴部15に外装部品の電極を実装する場合の本発明の第3実施形態における一部製造工程を図4に示している。
この図4に示す工程が上記図2および図3に示す工程と特に異なるところは、図4(a)に示す、スルーホールやビアホール等の孔開け工程で同時に穴部15の孔開けを行い、同図(b)に示す、スルーホールやビアホール等のメッキ工程で同時に穴部15にメッキ16を施して、回路部品20の電極21aに接合するメッキ16を施した外部電極接合用の穴部15を形成する。この穴部15に、半田を充填し(図2(c)参照)、若しくはバンプを嵌挿(図3(b)参照)して、リフロー処理により外装部品の電極を穴部15のメッキ16を介し回路部品20の電極21aに接合する。
このような加工工程においても、図2に示す外装部品30、若しくは図3に示す外装部品32を、配線パターン、スルーホール等を用いることなく、穴部15を介して、直接、内蔵回路部品20に回路接続したプリント配線板を製造することができる。
上記した各実施形態では回路部品20第1の基材11の内層面に沿い基材11に実装した回路部品20の実装例であったが、回路部品20を配線板の積層方向に実装した場合の本発明の第4実施形態における構成を図5に示している。ここでは、回路部品20の電極21aが第1の基材11に形成したビアホール13vに接合され、回路部品20の電極21bの一部が露出する穴部15に、外装部品30の電極が半田接合されて、外装部品30が、穴部15を介し、直接、内蔵回路部品20に回路接続された例を示している。
上記した第1実施形態では、回路部品20の電極21aの中心位置上に穴部15を形成していたが、例えば図6(a)に示すように、穴部15の開口位置を電極21aの先端側にずらせて、同図(b)に示すように電極21aの先端面を含め半田Scにより半田接合することで、電極21aと半田Scの接合面積を拡げることができる。これにより、外装部品30の電極31と回路部品20の電極21aとの間の電極間接合を、より強固なものにすることができるとともに、電流容量の大きな(電気抵抗の少ない)電極間接続が可能となる。
上記した第1実施形態では、第1の基材11の内層に形成された部品実装面と、該部品実装面に実装された回路部品20との間に、電極21a,21aの厚み分以上の間隙が形成される部品実装構造であったが、図7に示すように、第1の基材11の内層面に、部品実装用パッド11a,11bを部品実装面内に埋設し、この部品実装面内に埋設された部品実装用パッド11a,11bに回路部品20の電極21a,21aを半田接合して回路部品20を第1の基材11の部品実装面に実装することにより、配線板全体の厚みをより薄肉化でき、かつ部品実装面と回路部品20との間の間隙に生ずるボイドの発生を抑制できる。
上記第1実施形態により製造されたプリント配線板を実装した電子機器の構成を図8に示している。この図8は、上記実施形態に係るプリント配線板をポータブルコンピュータ等の小型電子機器に適用した例を示している。
図8に於いて、ポータブルコンピュータ1の本体2には、表示部筐体3がヒンジ機構を介して回動自在に設けられている。本体2には、ポインティングデバイス4、キーボード5等の操作部が設けられている。表示部筐体3には例えばLCD等の表示デバイス6が設けられている。
また本体2には、上記ポインティングデバイス4、キーボード5等の操作部および表示デバイス6を制御する制御回路を組み込んだプリント回路板(マザーボード)8が設けられている。このプリント回路板8は、上記図1に示した第1実施形態のプリント配線板を用いて実現される。
このプリント回路板8に用いたプリント配線板は、内蔵部品の部品実装面を有する板状の第1の基材11と、この第1の基材11の部品実装面に実装された回路部品20と、上記第1の基材11に上記回路部品20を覆う絶縁層12を介して積層された板状の第2の基材13と、この第2の基材13の露出面(外層面)と上記回路部品20との間に穿設された穴部15と、上記第2の基材13に実装されて上記穴部15を介し上記回路部品20に直接回路接続された外装部品30とを具備して構成される。上記穴部15は、第2の基材13の上面(外層面)と回路部品20の電極21aとの間に、電極21aの一部が露出して形成され、この穴部15に、回路部品20と外装部品30とによる部品相互の電極を接合するための半田Scが充填されている。この半田Scにより、プリント配線板の内蔵部品となる回路部品20の電極21aが外装部品30の電極31に半田接合され、外装部品30が配線板に内蔵された回路部品20に、配線パターン、スルーホール等を介さず、穴部15を介して直接、回路接続されている。上記第2の基材13に実装されて穴部15を介し内蔵回路部品20に直接回路接続される外装部品30は、下面に図引用文献接続電極を設けた、例えば、BGA、CSP、LGA、QFN等の半導体素子である。
上記した構造のプリント配線板により所定の回路機能をもつプリント回路板8を構成したことにより、内蔵基板の薄型化による装置の小型化、回路の高機能化が図れる。
本発明の第1実施形態に係るプリント配線板の構成を示す側断面図。 上記第1実施形態に係るプリント配線板の製造工程を示す側断面図。 本発明の第2実施形態に係るプリント配線板の製造工程を示す側断面図。 本発明の第3実施形態に係るプリント配線板の製造工程を示す側断面図。 本発明の第4実施形態に係るプリント配線板の製造工程を示す側断面図。 本発明の実施形態に係るプリント配線板の他の電極接続例を示す図。 本発明の実施形態に係るプリント配線板の他の内蔵部品実装例を示す図。 本発明の実施形態に係る電子機器の構成を示す斜視図。
符号の説明
1…ポータブルコンピュータ、2…本体、3…表示部筐体、4…ポインティングデバイス、5…キーボード、6…表示デバイス、8…プリント回路板(マザーボード)、11…第1の基材、11b,11b…部品実装用パッド、12…絶縁層(樹脂材料)、13…第2の基材、15…穴部、16…メッキ、20…回路部品、21a,21a…電極、30,32…外装部品、31…電極、33…バンプ。

Claims (7)

  1. 部品実装面を有する板状の基材と、
    前記基材の前記部品実装面に実装された回路部品と、
    前記基材に前記回路部品を覆う絶縁層を介して積層された板状の他の部材と、
    前記他の部材の露出面と前記回路部品との間に穿設された穴部と、
    前記他の部材に実装されて前記穴部を介し前記回路部品に直接回路接続された外装部品と
    を具備したことを特徴とするプリント配線板。
  2. 前記回路部品は、直方体形状若しくは筒形状の部品本体に複数の電極を設けたチップ部品であり、前記穴部が前記チップ部品の一部電極に対して穿設されていることを特徴とする請求項1記載のプリント配線板。
  3. 前記穴部に半田が充填され、前記外装部品は前記穴部に充填された半田を介して前記回路部品に直接回路接続されることを特徴とする請求項1または2記載のプリント配線板。
  4. 前記外装部品は、底面に電極を有する半導体チップであり、前記電極が前記半田を介して前記回路部品に直接回路接続されることを特徴とする請求項3記載のプリント配線板。
  5. 前記外装部品は、底面にバンプを有する半導体チップであり、前記バンプが前記穴部に嵌挿されて前記回路部品に直接回路接続されることを特徴とする請求項3記載のプリント配線板。
  6. 回路部品を内蔵した配線板本体の一方の面に、前記回路部品に回路接続される外装部品を実装するプリント配線板の外装部品実装方法であって、
    前記配線板本体の一方の面に、前記回路部品の一部が露出する穴を穿設し、
    前記穴内に前記外装部品と前記回路部品との接合部を形成して、
    前記外装部品を前記接合部を介し前記回路部品に直接、回路接続した
    ことを特徴とするプリント配線板の外装部品実装方法。
  7. 電子機器本体と、この電子機器本体に設けられた回路基板とを具備し、
    前記回路基板は、回路部品を内蔵した配線板本体の一方の面に前記回路部品の一部が露出する穴部を有し、該穴部に接合部を形成して前記接合部を介し前記回路部品に外装部品を直接回路接続したプリント配線板により構成されていることを特徴とする電子機器。
JP2006265841A 2006-09-28 2006-09-28 プリント配線板、プリント配線板の外装部品実装方法および電子機器 Pending JP2008085222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006265841A JP2008085222A (ja) 2006-09-28 2006-09-28 プリント配線板、プリント配線板の外装部品実装方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006265841A JP2008085222A (ja) 2006-09-28 2006-09-28 プリント配線板、プリント配線板の外装部品実装方法および電子機器

Publications (1)

Publication Number Publication Date
JP2008085222A true JP2008085222A (ja) 2008-04-10

Family

ID=39355724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006265841A Pending JP2008085222A (ja) 2006-09-28 2006-09-28 プリント配線板、プリント配線板の外装部品実装方法および電子機器

Country Status (1)

Country Link
JP (1) JP2008085222A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017119249A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板及び多層基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017119249A1 (ja) * 2016-01-07 2017-07-13 株式会社村田製作所 多層基板及び多層基板の製造方法

Similar Documents

Publication Publication Date Title
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP2016201529A (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2006237276A (ja) 立体的電子回路装置およびその中継基板
JP2009141169A (ja) 半導体装置
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
EP2389049B1 (en) Multilayer printed circuit board using flexible interconnect structure, and method of making same
JP2005217348A (ja) 立体的電子回路装置およびその中継基板と中継枠
JP2009231657A (ja) 半導体装置およびその製造方法
KR100510316B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
JP2013073989A (ja) 表面実装型受動素子部品、部品キャリアテープ、部品内蔵配線板
JP2010232616A (ja) 半導体装置及び配線基板
JP2012164934A (ja) 回路モジュール、電子部品実装基板および回路モジュールの製造方法
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2008085222A (ja) プリント配線板、プリント配線板の外装部品実装方法および電子機器
JP2002171072A (ja) 配線基板
JP5091418B2 (ja) 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
WO2013153717A1 (ja) 電子機器及びその製造方法
JP2010080671A (ja) 電子素子実装体
JP6068167B2 (ja) 配線基板およびその製造方法
JP2010165852A (ja) 積層型半導体装置
JP2006041238A (ja) 配線基板及び配線基板の製造方法
JP2009135233A (ja) 半導体パッケージ及びその実装構造
JP2008311508A (ja) 電子部品パッケージおよびその製造方法