JP2008078430A - Method of manufacturing electronic component - Google Patents

Method of manufacturing electronic component Download PDF

Info

Publication number
JP2008078430A
JP2008078430A JP2006256656A JP2006256656A JP2008078430A JP 2008078430 A JP2008078430 A JP 2008078430A JP 2006256656 A JP2006256656 A JP 2006256656A JP 2006256656 A JP2006256656 A JP 2006256656A JP 2008078430 A JP2008078430 A JP 2008078430A
Authority
JP
Japan
Prior art keywords
wafer
film
groove
depth
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006256656A
Other languages
Japanese (ja)
Other versions
JP5151104B2 (en
Inventor
Hidenori Nishiwaki
英謙 西脇
Hirokazu Ozaki
廣和 尾▲崎▼
Tomoya Maeda
知哉 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006256656A priority Critical patent/JP5151104B2/en
Publication of JP2008078430A publication Critical patent/JP2008078430A/en
Application granted granted Critical
Publication of JP5151104B2 publication Critical patent/JP5151104B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an electronic component in which a film can be peeled off without any use of a large-scale manufacturing facility by improving the accuracy of the thickness of an electronic component. <P>SOLUTION: In the method, a film 3 for protecting and fixing a wafer 1 during back grinding is constituted of a base film and an adhesion layer. The film 3 is constituted in such a manner that it has removability and its adhesion in a shear direction when adhered to the wafer 1 becomes larger than its adhesion in a peel-off direction. The adhesion layer is constituted in such a manner that its characteristics are not substantially varied when the film 3 is stuck on the surface of the wafer 1 and peeled off from the surface of the wafer 1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、１枚のウェハから複数個の半導体やセンサなどを得る電子部品の製造方法に関するものである。   The present invention relates to a method of manufacturing an electronic component that obtains a plurality of semiconductors, sensors, and the like from a single wafer.

半導体がウェハから製造されていることは広く知られているが、近年、半導体製造技術を利用したアクチュエータやセンサなどが製造されている。マイクロ・エレクトロ・メカニカル・システム（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ。以下、「ＭＥＭＳ」と記す。）も半導体製造技術を利用している。このような、半導体や半導体製造技術を利用したアクチュエータ、センサおよびＭＥＭＳデバイス等の電子部品では、近年、製造コストの低減や、これらの電子部品を使用した電子機器の小型化などのために、デバイスの小型化、高密度化が進んでいる。   Although it is widely known that semiconductors are manufactured from wafers, actuators and sensors using semiconductor manufacturing technology have been manufactured in recent years. Micro Electro Mechanical Systems (hereinafter referred to as “MEMS”) also use semiconductor manufacturing technology. In recent years, electronic components such as actuators, sensors, and MEMS devices using semiconductors and semiconductor manufacturing technology have been manufactured in order to reduce manufacturing costs and downsize electronic devices using these electronic components. Are becoming smaller and more dense.

これらの電子部品の小型化においては平面上のサイズを小さくするだけでなく、電子部品の厚さも薄くすることが進められており、このために、ウェハの状態で、機能素子が形成されたウェハの表面ではなく、これに対向するウェハの裏面に研削や研磨を施して薄型化を図っている。このようにウェハの裏面に研削や研磨を施すことはバックグラインドと呼ばれている。   In miniaturization of these electronic components, not only reducing the size on the plane but also reducing the thickness of the electronic components is being promoted. For this reason, a wafer on which functional elements are formed in the state of a wafer. Thinning is achieved by grinding or polishing not the surface of the wafer but the back surface of the wafer facing the wafer. Such grinding or polishing of the back surface of the wafer is called back grinding.

このバックグラインドの際には、機能素子が形成されたウェハの表面の保護およびウェハを固定するために、ウェハの表面にテープを貼り付けることが行われている。このテープはバックグラインドテープと呼ばれている。   At the time of this back grinding, in order to protect the surface of the wafer on which the functional elements are formed and to fix the wafer, a tape is applied to the surface of the wafer. This tape is called a back grind tape.

バックグラインドテープに、粘着剤を有する粘着テープを用いた技術は知られている（特許文献１参照）。   A technique using an adhesive tape having an adhesive as a back grind tape is known (see Patent Document 1).

バックグラインドテープは、バックグラインドの際には粘着力が高く、ウェハから剥離するときは粘着力が低いことが好ましい。この点に着目し、初期状態では高い粘着力を有し、剥離前に特定の工程を行うことにより粘着力が低下する粘着テープを利用した方法が考えられ、粘着剤として紫外線硬化樹脂を用いたもの（特許文献２参照）、あるいは熱可塑性フィルムを用いたもの（特許文献３参照）が知られている。   The back grind tape preferably has high adhesive strength when back grinded and low adhesive strength when peeled from the wafer. Focusing on this point, a method using an adhesive tape that has high adhesive strength in the initial state and lowers adhesive strength by performing a specific process before peeling is considered, and an ultraviolet curable resin was used as an adhesive. A thing (refer patent document 2) or a thing using a thermoplastic film (refer patent document 3) is known.

一方、ラベル、ステッカー等を繰り返し貼り付けることを可能としたフィルムとして、剥離前に特殊な処理を行うことをせずとも、貼り合わせているときの密着力が高く、剥離時の力が非常に小さいフィルムが知られている（特許文献４参照）。
特開平９−２１３６６２号公報 特開平１０−１７２９３１号公報 特開２００２−２０３８２１号公報 特開２００４−５９８００号公報 On the other hand, as a film that allows you to repeatedly apply labels, stickers, etc., even if you do not perform special treatment before peeling, the adhesion force when bonding is high, and the force at peeling is very Small films are known (see Patent Document 4).
JP 9-213662 A Japanese Patent Laid-Open No. 10-172931 JP 2002-203821 A JP 2004-59800 A

粘着剤を有する粘着テープをバックグラインドテープとして使用した場合には、一般に粘着剤の厚みのバラツキが大きいため、バックグラインドによるウェハの厚みのバラツキを低減させることは困難であるという課題を有していた。   When an adhesive tape having an adhesive is used as a back grind tape, there is a problem that it is difficult to reduce the variation in wafer thickness due to the back grind because the adhesive thickness variation is generally large. It was.

また、バックグラインド時の粘着力を高くし、剥離時の力を弱くするためには、紫外線の照射や加熱をするための設備が必要になってしまい、製造設備が大掛かりになってしまうという課題を有していた。   In addition, in order to increase the adhesive strength during back grinding and weaken the force during peeling, facilities for ultraviolet irradiation and heating are required, resulting in a large manufacturing facility. Had.

本発明は上記従来の課題を解決するもので、電子部品の厚みの精度の向上を図ることにより、大掛かりな製造設備を用いなくてもフィルムの剥離を行うことができる電子部品の製造方法を提供することを目的とするものである。   SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and provides a method for manufacturing an electronic component capable of peeling a film without using a large-scale manufacturing facility by improving the accuracy of the thickness of the electronic component. It is intended to do.

上記目的を達成するために、本発明は以下の構成を有するものである。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項１に記載の発明は、ウェハの表面に複数の機能素子を形成する工程と、前記ウェハの表面にフィルムを貼る工程と、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程と、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程とを備え、前記フィルムを基材フィルムと密着層とにより構成し、かつ再剥離性を有し、さらに前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層は、前記ウェハの表面にフィルムを貼るときと前記ウェハの表面から前記フィルムを剥離する場合において、実質的に特性に変化がないように構成したもので、この製造方法によれば、フィルムを基材フィルムと密着層とにより構成し、かつ再剥離性を有し、さらに前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層は、前記ウェハの表面にフィルムを貼るときと前記ウェハの表面から前記フィルムを剥離する場合において、実質的に特性に変化がないように構成しているため、密着層自体の厚みのバラツキを小さくすることができ、これにより、フィルムの厚みのバラツキも小さくすることができるとともに、バックグラインドによる加工精度を向上させることができるため、電子部品の厚みの精度の向上を図ることができる。また、前記フィルムは前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成しているため、ウェハからのフィルムの剥離が容易になり、これにより、剥離のための紫外線の照射や加熱をするための設備が不要となるため、簡単な設備でフィルムの剥離を行うことができるという作用効果を有するものである。   The invention according to claim 1 of the present invention includes a step of forming a plurality of functional elements on the surface of the wafer, a step of attaching a film to the surface of the wafer, and one of grinding and polishing on the back surface of the wafer or And a step of removing both of the film from the surface of the wafer and a step of taking out individual electronic components from the wafer, the film is constituted by a base film and an adhesive layer, and re-peeling When the adhesive layer is applied to the surface of the wafer, the adhesive force in the shearing direction when the adhesive layer is in close contact with the wafer is larger than the adhesive force in the peeling direction. In the case where the film is peeled from the surface of the wafer, the characteristics are not substantially changed. It is composed of a film and an adhesion layer, has removability, and is configured such that the adhesion in the shearing direction when adhered to the wafer is greater than the adhesion in the peeling direction, and the adhesion The layer is configured so that there is substantially no change in properties when the film is applied to the surface of the wafer and when the film is peeled off from the surface of the wafer. Thus, the variation in the thickness of the film can be reduced, and the processing accuracy by back grinding can be improved. Therefore, the accuracy of the thickness of the electronic component can be improved. In addition, since the film is configured such that the adhesive force in the shearing direction when in close contact with the wafer is larger than the adhesive force in the peeling direction, the film can be easily peeled off from the wafer. Since the facility for ultraviolet irradiation and heating for peeling is not required, the film can be peeled off with simple equipment.

本発明の請求項２に記載の発明は、特に、ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から第１の深さの溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記第１の深さの溝を貫通させるようにし、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程を、前記ウェハの表面から前記フィルムを剥離する工程と、前記ウェハを個片の電子部品に分割する工程と、前記個片の電子部品を取り出す工程とにより構成したもので、この製造方法によれば、ウェハの表面から形成される第１の深さの溝をウェハを分割するための溝とは異なる溝とすることができるため、複雑な形状の溝にすることができ、これにより、直方体以外の形状の電子部品の製造が可能になるという作用効果を有するものである。   The invention according to claim 2 of the present invention particularly adds a step of forming a groove having a first depth from the front surface of the wafer before the step of attaching a film to the front surface of the wafer, and A step of penetrating the groove of the first depth in the step of performing either one or both of grinding and polishing, peeling the film from the surface of the wafer, and taking out individual electronic components from the wafer According to this manufacturing method, comprising a step of peeling the film from the surface of the wafer, a step of dividing the wafer into individual electronic components, and a step of taking out the individual electronic components. For example, since the groove having the first depth formed from the surface of the wafer can be a groove different from the groove for dividing the wafer, the groove can have a complicated shape. And it has a effect that it is possible to manufacture an electronic component having a shape other than.

本発明の請求項３に記載の発明は、特に、ウェハの表面からフィルムを剥離する工程の前に、前記ウェハの裏面にウェハ固定用テープを貼り、前記ウェハを個片の電子部品に分割する工程をウェハに分割溝を形成することにより行うようにしたもので、この製造方法によれば、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施した直後に、ウェハが個片の電子部品に分割されるということはなくなり、また、ウェハの表面にはフィルムを貼り、かつ裏面にはウェハ固定用テープを貼るようにしているため、ウェハの取扱いも優れたものとなり、さらに、ウェハを個片の電子部品に分割するための分割溝をウェハに形成する場合、ウェハを固定することができるため、ウェハの分割時の取扱いも優れたものが得られるという作用効果を有するものである。   In the invention according to claim 3 of the present invention, in particular, before the step of peeling the film from the front surface of the wafer, a wafer fixing tape is applied to the back surface of the wafer, and the wafer is divided into individual electronic components. The process is performed by forming a dividing groove on the wafer. According to this manufacturing method, the wafer is separated into individual pieces immediately after the back surface of the wafer is ground and / or polished. It is no longer divided into electronic parts, and a film is attached to the front surface of the wafer and a wafer fixing tape is attached to the back surface. When a dividing groove is formed on a wafer to divide the wafer into individual electronic parts, the wafer can be fixed, so that an excellent handling can be obtained when dividing the wafer. It is those having the results.

本発明の請求項４に記載の発明は、特に、ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から第１の深さの溝とこの第１の深さの溝よりも浅い第２の深さの溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記第１の深さの溝は貫通させるが前記第２の深さの溝は貫通させないようにし、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程を、前記ウェハの表面から前記フィルムを剥離する工程と、前記第２の深さの溝により前記ウェハを個片の電子部品に分割する工程と、前記個片の電子部品を取り出す工程とにより構成したもので、この製造方法によれば、ウェハの表面から形成される第１の深さの溝をウェハを分割するための溝とは異なる溝とすることができるため、複雑な形状の溝にすることができ、これにより、直方体以外の形状の電子部品の製造が可能になるとともに、ウェハを個片の電子部品に分割する際には、既に形成されている第２の深さの溝の部分を用いて分割するため、この分割が容易にできるという作用効果を有するものである。   The invention according to claim 4 of the present invention, in particular, a first depth groove and a shallower depth than the first depth groove from the wafer surface before the step of applying a film to the wafer surface. A step of forming a groove having a depth of 2 is added, and in the step of performing either one or both of grinding and polishing on the back surface of the wafer, the groove having the first depth is penetrated, but the second depth. The step of removing the film from the surface of the wafer, removing the film from the surface of the wafer, removing the film from the surface of the wafer, and removing the film from the surface of the wafer. The method comprises a step of dividing the wafer into individual electronic components by a groove having a depth, and a step of taking out the electronic components of the individual pieces. 1 depth groove on the wafer Since the groove can be different from the groove for dividing, it can be a complicatedly shaped groove, which enables the production of electronic parts having shapes other than a rectangular parallelepiped, and the wafer is separated into individual pieces. When dividing into electronic parts, since the division is performed by using the already formed groove portion of the second depth, it has an effect that the division can be easily performed.

本発明の請求項５に記載の発明は、特に、ウェハの表面からフィルムを剥離する工程の前に、ウェハの裏面にウェハ固定用テープを貼り、第２の深さの溝により前記ウェハを個片の電子部品に分割する工程を前記第２の深さの溝を貫通させるか、または前記第２の深さの溝に沿って前記ウェハを割ることにより行うようにしたもので、この製造方法によれば、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施した直後に、ウェハが個片の電子部品に分割されるということはなくなり、また、ウェハの表面にはフィルムを貼り、かつ裏面にはウェハ固定用テープを貼るようにしているため、ウェハの取扱いも優れたものとなり、さらに、ウェハを個片の電子部品に分割するための分割溝をウェハに形成する場合、ウェハを固定することができるため、ウェハの分割時の取扱いも優れたものが得られるという作用効果を有するものである。   According to the fifth aspect of the present invention, in particular, before the step of peeling the film from the front surface of the wafer, a wafer fixing tape is applied to the back surface of the wafer, and the wafer is separated by a groove having a second depth. The step of dividing the electronic component into pieces is performed by penetrating the groove having the second depth or by dividing the wafer along the groove having the second depth. According to the present invention, immediately after performing either one or both of grinding and polishing on the back surface of the wafer, the wafer is not divided into individual electronic components, and a film is attached to the front surface of the wafer. Also, because the wafer fixing tape is affixed to the back surface, the handling of the wafer is excellent, and when the dividing groove for dividing the wafer into individual electronic parts is formed on the wafer, the wafer Fix It is possible, and has a effect that also excellent handling during dicing of the wafer is obtained.

本発明の請求項６に記載の発明は、特に、個片の電子部品を取り出す工程を、ウェハの裏面から個片に分割された前記電子部品を突き上げるとともに、前記電子部品をウェハの表面側から吸着することにより行うようにしたもので、この製造方法によれば、機能素子が形成されていないウェハの裏面を突き上げて電子部品を取り出しているため、機能素子に損傷を与えるのを防止することができるという作用効果を有するものである。   In the invention according to claim 6 of the present invention, in particular, in the step of taking out the individual electronic component, the electronic component divided into individual pieces is pushed up from the back surface of the wafer, and the electronic component is removed from the front side of the wafer. According to this manufacturing method, since the electronic component is taken out by pushing up the back surface of the wafer on which the functional element is not formed, the functional element is prevented from being damaged. It has the effect of being able to.

本発明の請求項７に記載の発明は、特に、ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記溝を貫通させることによって、前記ウェハを個片の電子部品に分割するようにしたもので、この製造方法によれば、工程が単純になるという作用効果を有するものである。   In the invention according to claim 7 of the present invention, in particular, a step of forming a groove from the surface of the wafer is added before the step of attaching a film to the surface of the wafer, and either of grinding and polishing is performed on the back surface of the wafer. The wafer is divided into individual electronic parts by penetrating the groove in one or both of the processes, and according to this manufacturing method, the process is simplified. It is.

本発明の請求項８に記載の発明は、特に、ウェハの表面にフィルムを貼る工程を真空中で行うようにしたもので、この製造方法によれば、ウェハとフィルムとの間に空気が入るのを防止することができるため、フィルムのウェハへの密着力を向上させることができるという作用効果を有するものである。   In the invention according to claim 8 of the present invention, in particular, the step of attaching the film to the surface of the wafer is performed in a vacuum, and according to this manufacturing method, air enters between the wafer and the film. Since it can prevent, it has the effect that the adhesive force to the wafer of a film can be improved.

以上のように本発明の電子部品の製造方法は、ウェハの表面に複数の機能素子を形成する工程と、前記ウェハの表面にフィルムを貼る工程と、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程と、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程とを備え、前記フィルムは基材フィルムと密着層とにより構成し、かつ再剥離性を有し、さらに前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層は、前記ウェハの表面にフィルムを貼るときと前記ウェハの表面から前記フィルムを剥離する場合において、実質的に特性に変化がないように構成しているため、密着層自体の厚みのバラツキを小さくすることができ、これにより、フィルムの厚みのバラツキも小さくすることができるとともに、バックグラインドによる加工精度を向上させることができるため、電子部品の厚みの精度の向上を図ることができる。また、前記フィルムは前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成しているため、ウェハからのフィルムの剥離が容易になり、これにより、剥離のための紫外線の照射や加熱をするための設備が不要となるため、簡単な設備でフィルムの剥離を行うことができるという優れた効果を奏するものである。   As described above, the method for manufacturing an electronic component according to the present invention includes any one of a step of forming a plurality of functional elements on the surface of the wafer, a step of attaching a film to the surface of the wafer, and grinding and polishing on the back surface of the wafer. A step of performing one or both of the steps, a step of peeling the film from the surface of the wafer, and a step of taking out individual electronic components from the wafer, the film comprising a base film and an adhesion layer, and The adhesive layer has re-peelability and is configured such that the adhesive force in the shearing direction when in close contact with the wafer is larger than the adhesive force in the peeling direction, and the adhesive layer has a film on the surface of the wafer. The adhesive layer itself varies in thickness because it is configured so that there is substantially no change in properties when sticking and when peeling the film from the surface of the wafer. Can be reduced, thereby, it is possible to smaller variation in the thickness of the film, it is possible to improve the processing accuracy due to the back-grinding, it is possible to improve the thickness of the electronic component accuracy. In addition, since the film is configured such that the adhesive force in the shearing direction when in close contact with the wafer is larger than the adhesive force in the peeling direction, the film can be easily peeled off from the wafer. Since the equipment for irradiating and heating the ultraviolet rays for peeling is not required, the film can be peeled off with simple equipment.

（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１〜３、６、８に記載の発明について説明する。 (Embodiment 1)
In the following, the first aspect of the present invention will be described with reference to the first to third, sixth and eighth aspects of the present invention.

図１（ａ）〜（ｅ）および図２（ａ）〜（ｃ）は本発明の実施の形態１における電子部品の製造方法を示す製造工程図、図３は同電子部品の製造方法において用いられるウェハに第１の深さの溝を形成した後の状態を示す斜視図、図４は同ウェハに分割溝を形成した後の状態を示す斜視図、図５は同電子部品の平面図、図６は同電子部品の正面図である。   1 (a) to 1 (e) and FIGS. 2 (a) to 2 (c) are manufacturing process diagrams showing a method for manufacturing an electronic component according to Embodiment 1 of the present invention, and FIG. 3 is used in the method for manufacturing the electronic component. FIG. 4 is a perspective view showing a state after forming a groove of the first depth in the wafer, FIG. 4 is a perspective view showing a state after forming the dividing groove in the wafer, FIG. 5 is a plan view of the electronic component, FIG. 6 is a front view of the electronic component.

図１〜図４において、１はＳｉで構成されたウェハで、このウェハ１の紙面上方の面である表面には複数の機能素子（図示せず）が形成されているものである。２はウェハ１の表面から形成された第１の深さの溝である。３はフィルムで、このフィルム３は基材フィルム（図示せず）上に密着層（図示せず）を形成することにより構成しているもので、再剥離性を有し、さらに前記ウェハ１に密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層（図示せず）は、前記ウェハ１の表面にフィルム３を貼るときと前記ウェハ１の表面から前記フィルム３を剥離する場合において、実質的に特性に変化がないように構成しているものである。このフィルム３における基材フィルムとしては、例えば、ポリエステルを用いることができる。なお、このフィルム３の厚みは５０〜２００ミクロンであり、バックグラインド時にウェハ１の表面の機能素子を保護する機能を有するものである。このようなフィルムとしては、例えば、ＦＩＸＦＩＬＭ（登録商標、フジコピアン株式会社）を用いることができる。   In FIG. 1 to FIG. 4, reference numeral 1 denotes a wafer made of Si, and a plurality of functional elements (not shown) are formed on the surface of the wafer 1 which is the upper surface of the paper. Reference numeral 2 denotes a groove having a first depth formed from the surface of the wafer 1. Reference numeral 3 denotes a film. This film 3 is formed by forming an adhesion layer (not shown) on a base film (not shown), has removability, and further to the wafer 1. The adhesive force in the shearing direction when in close contact is configured to be greater than the adhesive force in the peeling direction, and the adhesive layer (not shown) is applied when the film 3 is applied to the surface of the wafer 1 and In the case where the film 3 is peeled off from the surface of the wafer 1, it is configured so that the characteristics are not substantially changed. As a base film in this film 3, for example, polyester can be used. The film 3 has a thickness of 50 to 200 microns, and has a function of protecting functional elements on the surface of the wafer 1 during back grinding. As such a film, for example, FIXFILM (registered trademark, Fujiko Pian Co., Ltd.) can be used.

また、前記フィルム３としては、特開２００４−５９８００号公報に記載されたシートを用いることができる。すなわち、両末端のみにビニル基を有する直鎖状ポリオルガノシロキサンからなるシリコーンと、両末端および側鎖にビニル基を有する直鎖状ポリオルガノシロキサンからなるシリコーンとから選ばれる少なくとも１種のシリコーンを架橋させてなるものを密着層として用いることができる。この密着層の構成は、粘着剤を用いるものではなく、密着力はファンデルワールス力に起因するものである。   As the film 3, a sheet described in JP-A-2004-59800 can be used. That is, at least one silicone selected from a silicone comprising a linear polyorganosiloxane having a vinyl group only at both ends and a silicone comprising a linear polyorganosiloxane having a vinyl group at both ends and side chains. What was bridge | crosslinked can be used as an adhesion layer. The structure of this adhesion layer does not use an adhesive, and the adhesion is due to van der Waals force.

そしてまた、前記フィルム３としては、吸盤の原理で密着するものを用いることができる。すなわち、ウェハ１とフィルム３との間に空気が介在しないようにして両者を密着させる方法によるものである。このようなフィルム３としては、密着層に多数の微小な吸盤を形成するものがあり、例えば、実開平５−６５５６０号の段落番号（００１５）に記載されているようなものが挙げられる。   Moreover, as the film 3, a film that adheres by the principle of a suction cup can be used. That is, it is based on a method in which air is not interposed between the wafer 1 and the film 3 so that they are in close contact with each other. As such a film 3, there is one that forms a large number of minute suction cups in the adhesion layer, and examples thereof include those described in paragraph No. (0015) of Japanese Utility Model Laid-Open No. 5-65560.

なお、剪断方向の密着力とは、ウェハ１とフィルム３との接触面に平行な方向の密着力を意味している。また、引き剥がし方向の密着力とは、後述する図８（ｂ）のようにフィルム３を端からめくってウェハ１からフィルム３を分離させるときの密着力を意味している。   In addition, the adhesive force in the shearing direction means an adhesive force in a direction parallel to the contact surface between the wafer 1 and the film 3. Further, the adhesion in the peeling direction means the adhesion when the film 3 is separated from the wafer 1 by turning the film 3 from the end as shown in FIG.

４はスピンドルで、このスピンドル４の下面には砥石が形成されている。５はウェハ固定用テープで、このウェハ固定用テープ５は粘着力で貼り付けるものであり、公知のダイシング用のテープを用いることができる。６は金属で構成されたフラットリングで、このフラットリング６はウェハ固定用テープ５が撓まないようにウェハ固定用テープ５の周囲を保持するものである。７はウェハ１に形成された分割溝で、この分割溝７はウェハ１を後述する個片の電子部品８に分割するためのものである。８はウェハ１から複数得られる電子部品で、この電子部品８の一例として、本発明の実施の形態１においては、角速度センサに用いる音叉形状の部品を示している。   Reference numeral 4 denotes a spindle, and a grindstone is formed on the lower surface of the spindle 4. Reference numeral 5 denotes a wafer fixing tape. The wafer fixing tape 5 is affixed with an adhesive force, and a known dicing tape can be used. Reference numeral 6 denotes a flat ring made of metal. The flat ring 6 holds the periphery of the wafer fixing tape 5 so that the wafer fixing tape 5 does not bend. Reference numeral 7 denotes a dividing groove formed on the wafer 1, and this dividing groove 7 is used to divide the wafer 1 into individual electronic components 8 to be described later. Reference numeral 8 denotes a plurality of electronic components obtained from the wafer 1. As an example of the electronic component 8, in the first embodiment of the present invention, a tuning fork-shaped component used for an angular velocity sensor is shown.

次に、本発明の実施の形態１における電子部品の製造方法について、図１（ａ）〜（ｅ）および図２（ａ）〜（ｃ）にもとづいて説明する。   Next, the manufacturing method of the electronic component in Embodiment 1 of this invention is demonstrated based on Fig.1 (a)-(e) and Fig.2 (a)-(c).

図１（ａ）は、機能薄膜や電極膜等が所定の形状にパターニングされている機能素子（図示せず）が形成された工程後のウェハ１を表している断面図である。   FIG. 1A is a cross-sectional view showing a wafer 1 after a process in which a functional element (not shown) in which a functional thin film, an electrode film, and the like are patterned into a predetermined shape is formed.

図１（ｂ）は、ウェハ１の表面から第１の深さの溝２を形成した後の状態を示すウェハ１の断面図である。また、図３は、このときのウェハ１の斜視図である。この第１の深さの溝２は、エッチングやレーザで形成することができる。   FIG. 1B is a cross-sectional view of the wafer 1 showing a state after the grooves 2 having the first depth are formed from the surface of the wafer 1. FIG. 3 is a perspective view of the wafer 1 at this time. The groove 2 having the first depth can be formed by etching or laser.

第１の深さの溝２の形成をエッチングで行う場合には、ウェットエッチング、ドライエッチングのいずれを用いてもよい。具体的なエッチング方法としては、まず、ウェハ１の表面にスピンコートでレジスト（図示せず）を塗布する。レジストとしては、一般的には樹脂系のポジ型フォトレジストが用いられるが、Ｓｉとのエッチング選択性があるアルミやチタン等の金属や酸化シリコン、窒化シリコン等のシリコン化合物を使用してもよい。次に、フォトリソグラフィーによりレジストを所定形状にパターニングし、その後、ドライエッチング装置（図示せず）にセットする。静電チャック（図示せず）によりウェハ１をステージ（図示せず）に吸着させた後、ＳＦ6やＣＦ4等のフッ素系ガスを導入しＳｉをエッチングする。この時、プラズマ源としてＩＣＰを使用し、さらにエッチングとパッシベーションを交互に行うプロセスを使用すれば高レートで垂直性の良いＳｉの加工形状を得ることができる。エッチング終了後レジストを除去する。 When forming the groove 2 having the first depth by etching, either wet etching or dry etching may be used. As a specific etching method, first, a resist (not shown) is applied to the surface of the wafer 1 by spin coating. As the resist, a resin-based positive photoresist is generally used, but a metal such as aluminum or titanium having etching selectivity with Si, or a silicon compound such as silicon oxide or silicon nitride may be used. . Next, the resist is patterned into a predetermined shape by photolithography, and then set in a dry etching apparatus (not shown). After the wafer 1 is attracted to a stage (not shown) by an electrostatic chuck (not shown), fluorine gas such as SF 6 or CF 4 is introduced to etch Si. At this time, if ICP is used as a plasma source and a process of alternately performing etching and passivation is used, a processed shape of Si having a high rate and good perpendicularity can be obtained. After the etching is completed, the resist is removed.

第１の深さの溝２をダイシングにより形成する場合には、ウェハ１の裏面にダイシング用テープ（図示せず）を貼り付け、表面を上にしてダイシング装置のチャックテーブル（図示せず）にバキュームによる吸着等の方法により固定する。そして、切削水を掛けながらダイシング用ブレード（図示せず）を所定の回転数で回転させ、所定のスピードで移動させ、第１の深さの溝２を形成する。その後、ウェハ１の洗浄乾燥を行い、ＵＶを照射してダイシング用テープの粘着力を低減し、テープを除去する。なお、ダイシング用テープの種類によっては熱によって粘着力を低減するものもある。また、ダイシング設備によっては、ダイシング用テープに貼り付けずに直接ウェハ１をダイシング装置のチャックテーブルに装着し、第１の深さの溝２の形成を行うこともできる。但し、第１の深さの溝２をダイシングで形成する場合には、第１の深さの溝２は直線状になってしまう。これに対し、エッチング、レーザで行う場合には、複雑な形状の溝を形成することができる。   When the groove 2 having the first depth is formed by dicing, a dicing tape (not shown) is pasted on the back surface of the wafer 1, and the dicing apparatus chuck table (not shown) with the front side facing up. Fix by vacuum or other methods. Then, a dicing blade (not shown) is rotated at a predetermined rotation speed while being poured with cutting water, and is moved at a predetermined speed to form the groove 2 having the first depth. Thereafter, the wafer 1 is washed and dried, and UV is irradiated to reduce the adhesive strength of the dicing tape, and the tape is removed. Depending on the type of dicing tape, some may reduce the adhesive strength by heat. Further, depending on the dicing equipment, the wafer 1 can be directly mounted on the chuck table of the dicing apparatus without being attached to the dicing tape to form the groove 2 having the first depth. However, when the groove 2 having the first depth is formed by dicing, the groove 2 having the first depth is linear. On the other hand, when etching or laser is performed, a groove having a complicated shape can be formed.

なお、第１の深さの溝２の深さはバックグラインドにより薄層化する基板厚よりも１０〜３０％ほど深くするのが好ましい。   The depth of the groove 2 having the first depth is preferably 10 to 30% deeper than the thickness of the substrate to be thinned by back grinding.

図１（ｃ）は、ウェハ１において、図１（ｂ）の断面図を示す断面線の直角方向の断面線における断面図である。図１（ｃ）から明らかなように、第１の深さの溝２により個片の電子部品８を完全に囲むのではなく、第１の深さの溝２を形成しない部分を設け、バックグラインド工程直後においても個片の電子部品８が連結されているような構成にしておく。   FIG. 1C is a cross-sectional view of the wafer 1 taken along a cross-sectional line perpendicular to the cross-sectional line showing the cross-sectional view of FIG. As is apparent from FIG. 1 (c), the electronic component 8 is not completely surrounded by the groove 2 having the first depth, but a portion where the groove 2 having the first depth is not formed is provided. The structure is such that the individual electronic components 8 are connected even immediately after the grinding process.

図１（ｄ）は、ウェハ１の表面にフィルム３を貼る工程を示す図である。フィルム３の密着層側がウェハ１に接するようにして、フィルム３をウェハ１の表面に貼る。このとき、ウェハ１とフィルム３の間に空気が入らないようにするために、ローラー等でフィルム３をウェハ１に押し当てるようにして貼る方法が好ましい。フィルム３は粘着剤を使用するものではなく、再剥離性を有するため、もし、ウェハ１とフィルム３の間に空気が入ったとしても、一度フィルム３を剥がして、再び貼り直すことができるものである。また、ウェハ１の表面が清浄な状態であればローラーで押さえる程度で十分な密着力を要するため、従来のような高価な設備や長時間の保持時間は不要となるものである。   FIG. 1 (d) is a diagram showing a process of attaching the film 3 to the surface of the wafer 1. The film 3 is attached to the surface of the wafer 1 so that the adhesion layer side of the film 3 is in contact with the wafer 1. At this time, in order to prevent air from entering between the wafer 1 and the film 3, a method in which the film 3 is pressed against the wafer 1 with a roller or the like is preferable. Since film 3 does not use an adhesive and has removability, even if air enters between wafer 1 and film 3, film 3 can be peeled off once and reattached It is. Further, if the surface of the wafer 1 is in a clean state, a sufficient adhesion force is required only by pressing with a roller, so that expensive equipment and a long holding time as in the prior art are unnecessary.

図１（ｅ）は、バックグラインドの工程を示す図である。図１（ｄ）の状態から、フィルム３で表面が保護されたウェハ１の表面側をバックグラインド装置（図示せず）にセットし、そしてチャックテーブル（図示せず）にバキュームによる吸着等の方法により固定し、さらに表面に砥石が形成されたスピンドル４を回転させることによりウェハ１の裏面のバックグラインドを行う。バックグラインドは、ウェハ１が所望の厚みになるまで行う。バックグラインドが終了したら、ウェハ１の洗浄および乾燥を行う。   FIG. 1E is a diagram showing a back grinding process. From the state of FIG. 1 (d), the surface side of the wafer 1 whose surface is protected by the film 3 is set on a back grinding apparatus (not shown), and suction or the like is performed on the chuck table (not shown) by vacuum. Then, the back grinding of the back surface of the wafer 1 is performed by rotating the spindle 4 on which the grindstone is formed. Back grinding is performed until the wafer 1 has a desired thickness. When the back grinding is completed, the wafer 1 is cleaned and dried.

図２（ａ）は、ウェハ１にウェハ固定用テープ５を貼り付ける工程を示す図である。フラットリング６に貼り付けたウェハ固定用テープ５をウェハ１の裏面側に貼り付ける。   FIG. 2A is a diagram illustrating a process of attaching the wafer fixing tape 5 to the wafer 1. The wafer fixing tape 5 attached to the flat ring 6 is attached to the back side of the wafer 1.

図２（ｂ）は、ウェハ１からフィルム３を引き剥がす工程を示す図である。図２（ａ）のウェハ１の上下を入れ替え、ウェハ１を裏面側からバキュームにより固定して、ウェハ１からフィルム３を剥がす。この時、フィルム３は粘着剤を使用していないため、小さな力で引き剥がしが可能となり、これにより、加熱したり、専用の設備を使用することなく容易に剥がすことができるものである。   FIG. 2B is a diagram illustrating a process of peeling the film 3 from the wafer 1. The upper and lower sides of the wafer 1 in FIG. 2A are exchanged, the wafer 1 is fixed by vacuum from the back side, and the film 3 is peeled off from the wafer 1. At this time, since the film 3 does not use an adhesive, the film 3 can be peeled off with a small force, and can be easily peeled off without being heated or using dedicated equipment.

図２（ｃ）は、ウェハ１を個片の電子部品８に分割する工程を示す図である。図４は、このときのウェハ１の斜視図である。この工程において、個片の電子部品８への分割は、ダイシングによりウェハ１に分割溝７を形成することにより行うことができる。ダイシングの方法は前述した図１（ｂ）の工程と同様にして行うことができる。   FIG. 2C is a diagram illustrating a process of dividing the wafer 1 into individual electronic components 8. FIG. 4 is a perspective view of the wafer 1 at this time. In this step, the division of the individual pieces into the electronic components 8 can be performed by forming the dividing grooves 7 in the wafer 1 by dicing. The dicing method can be performed in the same manner as the process of FIG.

個片の電子部品８に分割した後は、ダイボンディング装置（図示せず）にセットし、ピックアップニードル（図示せず）を用いてウェハ固定用テープ５の下側、すなわちウェハ１の裏面側から前記電子部品８を突き上げるとともに、前記電子部品８をウェハ１の表面側から吸着することにより前記電子部品８を取り出すようにしているものである。   After being divided into individual electronic components 8, they are set in a die bonding apparatus (not shown), and from below the wafer fixing tape 5, that is, from the back side of the wafer 1 using a pickup needle (not shown). The electronic component 8 is pushed up, and the electronic component 8 is picked up from the surface side of the wafer 1 to be taken out.

上記した本発明の実施の形態１における電子部品の製造方法は、バックグラインドの際に機能素子が形成されたウェハ１の表面を保護するために、基材フィルムと密着層とにより構成したフィルム３をウェハ１の表面に貼るもので、このフィルム３は再剥離性を有し、かつ前記ウェハ１に密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層はウェハ１の表面にフィルム３を貼るときとウェハ１の表面からフィルム３を剥離する場合において、実質的に特性に変化がないように構成しているものである。   In the electronic component manufacturing method according to the first embodiment of the present invention described above, the film 3 composed of the base film and the adhesion layer is used to protect the surface of the wafer 1 on which the functional elements are formed during back grinding. Is attached to the surface of the wafer 1, and the film 3 has removability and is configured such that the adhesion in the shearing direction when in close contact with the wafer 1 is greater than the adhesion in the peeling direction. In addition, the adhesion layer is configured such that there is substantially no change in characteristics when the film 3 is applied to the surface of the wafer 1 and when the film 3 is peeled off from the surface of the wafer 1.

上記製造方法によれば、以下のような効果が得られるものである。   According to the manufacturing method, the following effects can be obtained.

第一に、密着層が粘着剤を用いていないため、密着層の厚みの精度を向上させることができ、これにより、バックグラインド時の加工精度を向上させることができる。すなわち、バックグラインドの際には、チャックテーブル上にフィルム３を介して設置されたウェハ１をスピンドル４で研削または研磨を行うが、バックグラインドによるウェハ１の厚みはチャックテーブルとスピンドル４との位置関係で決まる。したがって、フィルム３の厚みのバラツキが大きいとウェハ１のバックグラインドによる厚み精度が悪くなってしまう。この点で、密着層を粘着剤で構成した場合は、粘着剤を基材フィルムに塗布した際の厚みの管理が容易ではなく、厚みのバラツキが大きくなってしまうことからウェハ１の厚み精度も悪化させてしまう。ここで、フィルム３の厚みのバラツキが大きい場合には、フィルム３の厚みを実測し、この実測値を考慮してウェハ１とフィルム３との位置関係を規定すればウェハ１の厚み精度を向上させることは可能であるが、密着層を粘着剤で構成した場合には、フィルム３の厚みを測定する際にフィルム３の密着層を測定子で接着させてしまうと、測定子に粘着剤が付着し、測定後のフィルム３の厚みが変化してしまう現象が生じてしまう。よって、この方法によっても、ウェハ１の厚み精度を向上させることは困難になってしまう。   First, since the adhesive layer does not use a pressure-sensitive adhesive, the accuracy of the thickness of the adhesive layer can be improved, and thereby the processing accuracy during back grinding can be improved. That is, during back grinding, the wafer 1 placed on the chuck table via the film 3 is ground or polished by the spindle 4. The thickness of the wafer 1 by back grinding is the position of the chuck table and the spindle 4. It depends on the relationship. Therefore, if the thickness variation of the film 3 is large, the thickness accuracy due to the back grinding of the wafer 1 is deteriorated. In this regard, when the adhesive layer is composed of a pressure-sensitive adhesive, it is not easy to manage the thickness when the pressure-sensitive adhesive is applied to the base film, and the thickness variation becomes large. It gets worse. Here, when the variation in the thickness of the film 3 is large, the thickness accuracy of the wafer 1 can be improved by measuring the thickness of the film 3 and defining the positional relationship between the wafer 1 and the film 3 in consideration of the measured value. However, when the adhesion layer is composed of an adhesive, when the thickness of the film 3 is measured and the adhesion layer of the film 3 is adhered with the probe, the adhesive is attached to the probe. The phenomenon which adheres and the thickness of the film 3 after a measurement changes will arise. Therefore, even with this method, it becomes difficult to improve the thickness accuracy of the wafer 1.

第二に、フィルム３は再剥離性を有し、かつ密着層はウェハ１の表面にフィルム３を貼るときとウェハ１の表面からフィルム３を剥離する場合において、実質的に特性に変化がないように構成しているため、貼り直しをしても、密着力やフィルム３の厚みに変化はないもので、例えば、フィルム３とウェハ１との間に空気が入ってしまった場合には、フィルム３を一度剥がし、再び貼り直すことも可能となる。また、フィルム３を繰り返し使用することも可能である。この場合、一度使用すると、フィルム３にバックグラインド時に発生するウェハ１の削り屑が付着していることが考えられるため、フィルム３の洗浄が必要になる場合がある。   Secondly, the film 3 has removability, and the adhesion layer has substantially no change in characteristics when the film 3 is stuck on the surface of the wafer 1 and when the film 3 is peeled off from the surface of the wafer 1. Therefore, even if it is reattached, there is no change in the adhesion force or the thickness of the film 3. For example, if air enters between the film 3 and the wafer 1, It is also possible to peel off the film 3 once and re-paste it again. Further, the film 3 can be used repeatedly. In this case, since it is considered that the shavings of the wafer 1 generated during back grinding are attached to the film 3 once used, the film 3 may need to be cleaned.

第三に、フィルム３はウェハ１に密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成しているため、従来技術のようにフィルム３をウェハ１から剥離する際に紫外線の照射や加熱をする必要はなく、またこれらの専用の設備も不要となり、したがって、特別な設備がなくてもフィルム３の剥離が可能となるものである。   Third, since the film 3 is configured such that the adhesive force in the shearing direction when in close contact with the wafer 1 is greater than the adhesive force in the peeling direction, the film 3 is removed from the wafer 1 as in the prior art. When peeling off, it is not necessary to irradiate or heat ultraviolet rays, and no special equipment is required. Therefore, the film 3 can be peeled off without special equipment.

また、本発明の実施の形態１における電子部品の製造方法は、ウェハ１の表面にフィルム３を貼る工程の前に前記ウェハ１の表面から第１の深さの溝２を形成する工程を付加し、前記ウェハ１の裏面にバックグラインドを施す工程において前記第１の深さの溝２を貫通させるようにし、前記ウェハ１の表面から前記フィルム３を剥離するとともに、前記ウェハ１から個片の電子部品８を取り出す工程を、前記ウェハ１の表面から前記フィルム３を剥離する工程と、前記ウェハ１を個片の電子部品８に分割する工程と、前記個片の電子部品８を取り出す工程とにより構成しているため、第１の深さの溝２を複雑な形状の溝にすることが可能となり、これにより第１の深さの溝２によって電子部品８の外形の一部を形成することができるため、直方体以外の形状の電子部品８の製造が可能になるものである。   In addition, the electronic component manufacturing method according to the first embodiment of the present invention includes a step of forming the groove 2 having the first depth from the surface of the wafer 1 before the step of attaching the film 3 to the surface of the wafer 1. Then, in the step of applying back grinding to the back surface of the wafer 1, the groove 2 having the first depth is penetrated, and the film 3 is peeled off from the surface of the wafer 1. The step of taking out the electronic component 8 includes a step of peeling the film 3 from the surface of the wafer 1, a step of dividing the wafer 1 into individual electronic components 8, and a step of taking out the individual electronic components 8. Therefore, the groove 2 having the first depth can be formed into a complicated shape, thereby forming a part of the outer shape of the electronic component 8 by the groove 2 having the first depth. Because you can In which the manufacture of electronic components 8 having a shape other than the body becomes possible.

そしてまた、ウェハ１の表面からフィルム３を剥離する工程の前に、前記ウェハ１の裏面にウェハ固定用テープ５を貼り、前記ウェハ１を個片の電子部品８に分割する工程を前記ウェハ１に分割溝を形成することにより行うようにしているため、研削または研磨を行うバックグラインドを行った直後に、ウェハ１が個片の電子部品８に分割されるということはなくなり、これにより、ウェハ１の上下を入れ替える際などの取扱いは優れたものとなるものである。これについて説明すると、個片の電子部品８に分割することによりフィルム３は撓み易くなるが、本発明の実施の形態１におけるフィルム３のように粘着剤を用いない構成で、かつフィルム３を引き剥がし易いように構成している場合には、フィルム３が撓むとフィルム３がウェハ１から引き剥がされるときと同じような力が加わるため、フィルム３の剥離が生じ易くなってしまう。すなわち、フィルム３に固定されている電子部品８が脱落してしまうという現象が生じるおそれがある。しかしながら、ウェハ１を個片の電子部品８に分割していなければ、このような現象の発生を防止することが可能となるものである。また、前記ウェハ１の表面にはフィルム３が貼られ、かつ裏面にはウェハ固定用テープ５が貼られた状態になっているため、この状態においてはさらにウェハ１の取扱いが優れたものとなるものである。そしてまた、ウェハ１の裏面にはウェハ固定用テープ５が貼られているため、分割溝７をウェハ１に形成する場合においては、ウェハ１を固定することができるため、ウェハ１の分割時の取扱いも優れたものが得られるものである。   Further, before the step of peeling the film 3 from the front surface of the wafer 1, a step of attaching the wafer fixing tape 5 to the back surface of the wafer 1 and dividing the wafer 1 into individual electronic components 8 is performed. In this case, the wafer 1 is not divided into individual electronic components 8 immediately after the back grinding for grinding or polishing. Handling such as switching the top and bottom of 1 is excellent. When this is explained, the film 3 is easily bent by being divided into pieces of electronic components 8, but the film 3 is drawn with a configuration that does not use an adhesive as in the film 3 in the first embodiment of the present invention. When the film 3 is configured to be easily peeled off, if the film 3 is bent, the same force as that when the film 3 is peeled off from the wafer 1 is applied, so that the film 3 is easily peeled off. That is, there is a possibility that the electronic component 8 fixed to the film 3 may drop off. However, if the wafer 1 is not divided into individual electronic components 8, it is possible to prevent such a phenomenon from occurring. Further, since the film 3 is stuck on the front surface of the wafer 1 and the wafer fixing tape 5 is stuck on the back surface, the handling of the wafer 1 is further improved in this state. Is. In addition, since the wafer fixing tape 5 is affixed to the back surface of the wafer 1, the wafer 1 can be fixed when the dividing groove 7 is formed on the wafer 1. Good handling can be obtained.

さらに、個片の電子部品８を取り出す工程は、ウェハ１の裏面から個片に分割された電子部品８をピックアップニードル（図示せず）で突き上げるとともに、前記電子部品８をウェハ１の表面側から吸着することにより行うようにしているため、機能素子が形成されていないウェハ１の裏面をピックアップニードル（図示せず）で突き上げて電子部品８を取り出すことができ、これにより、機能素子に損傷を与えるのを防止することができるものである。   Further, in the step of taking out the individual electronic components 8, the electronic components 8 divided into individual pieces from the back surface of the wafer 1 are pushed up by a pickup needle (not shown), and the electronic components 8 are removed from the front surface side of the wafer 1. Since the operation is performed by suction, the electronic component 8 can be taken out by pushing up the back surface of the wafer 1 on which the functional element is not formed with a pickup needle (not shown), thereby damaging the functional element. It can prevent giving.

さらにまた、ウェハ１の表面にフィルム３を貼る工程を真空中で行うようにすれば、ウェハ１とフィルム３との間に空気が入るのを防止することができるため、フィルム３のウェハ１への密着力を向上させることができるものである。   Furthermore, if the process of attaching the film 3 to the surface of the wafer 1 is performed in a vacuum, it is possible to prevent air from entering between the wafer 1 and the film 3. It is possible to improve the adhesion strength of.

（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項１、４〜６、８に記載の発明について説明する。 (Embodiment 2)
Hereinafter, the second and second embodiments of the present invention will be described with reference to the second embodiment.

図７（ａ）〜（ｅ）および図８（ａ）〜（ｃ）は本発明の実施の形態２における電子部品の製造方法を示す製造工程図である。   7 (a) to 7 (e) and FIGS. 8 (a) to 8 (c) are manufacturing process diagrams illustrating a method for manufacturing an electronic component according to Embodiment 2 of the present invention.

図７（ａ）〜（ｅ）および図８（ａ）〜（ｃ）において、１〜８の符号が示す構成要素は上記した本発明の実施の形態１における電子部品の製造方法で示した構成要素１〜８と同一であるため、その説明は省略し、それ以外の構成要素について説明する。９はウェハ１の表面側から形成された第２の深さの溝である。本発明の実施の形態２における電子部品の製造方法で製造される電子部品の形状は、上記した本発明の実施の形態１における電子部品８と同様であり、図３、図４に示す形状に構成されている。   In FIGS. 7A to 7E and FIGS. 8A to 8C, the components indicated by reference numerals 1 to 8 are the configurations shown in the method for manufacturing an electronic component according to the first embodiment of the present invention described above. Since it is the same as the elements 1-8, the description is abbreviate | omitted and another component is demonstrated. Reference numeral 9 denotes a second depth groove formed from the front surface side of the wafer 1. The shape of the electronic component manufactured by the method of manufacturing the electronic component according to the second embodiment of the present invention is the same as that of the electronic component 8 according to the first embodiment of the present invention described above, and has the shape shown in FIGS. It is configured.

次に、本発明の実施の形態２における電子部品の製造方法について説明する。   Next, the manufacturing method of the electronic component in Embodiment 2 of this invention is demonstrated.

図７（ａ）、図７（ｂ）、図７（ｄ）、図８（ａ）、図８（ｂ）における工程は、上記本発明の実施の形態１で示した図１（ａ）、図１（ｂ）、図１（ｄ）、図２（ａ）、図２（ｂ）に示す工程と略同様であるため、その説明は省略し、それ以外の工程について説明する。   7A, FIG. 7B, FIG. 7D, FIG. 8A, and FIG. 8B are the same as those shown in FIG. 1A shown in the first embodiment of the present invention. Since it is substantially the same as the process shown in FIG. 1B, FIG. 1D, FIG. 2A, and FIG. 2B, description thereof will be omitted, and the other processes will be described.

図７（ｃ）は、ウェハ１の表面から第２の深さの溝９を形成した後の状態を示すウェハ１の断面図である。第２の深さの溝９は後の工程でウェハ１を分割させるための溝であり、その形成場所は上記した本発明の実施の形態１における分割溝７が形成された場所と同じところである。そして、この第２の深さの溝９は、第１の深さの溝２よりも浅く形成されるもので、バックグラインドにより薄層化した後のウェハ１の厚みの５０〜７０％ほどの深さに形成するのが好ましい。   FIG. 7C is a cross-sectional view of the wafer 1 showing a state after the grooves 9 having the second depth are formed from the surface of the wafer 1. The groove 9 having the second depth is a groove for dividing the wafer 1 in a later process, and its formation location is the same as the location where the division groove 7 in the first embodiment of the present invention is formed. . The second depth groove 9 is formed shallower than the first depth groove 2 and is about 50 to 70% of the thickness of the wafer 1 after being thinned by back grinding. Preferably it is formed to a depth.

図７（ｅ）は、バックグラインドの工程を示す図である。このバックグラインドの工程では、第１の深さの溝２は貫通させるが、第２の深さの溝９は貫通させないようにウェハ１の裏面を研削または研磨する。   FIG. 7E is a diagram showing a back grinding process. In this back grinding process, the back surface of the wafer 1 is ground or polished so that the groove 2 having the first depth penetrates but the groove 9 having the second depth does not penetrate.

図８（ｃ）は、ウェハ１に分割溝７を形成してウェハ１を個片の電子部品８に分割した状態を示す図である。分割溝７は第２の深さの溝９を利用して形成されており、具体的には、第２の深さの溝９をさらにダイシングで深く削ることによって形成することができる。   FIG. 8C is a diagram showing a state in which the dividing groove 7 is formed in the wafer 1 and the wafer 1 is divided into individual electronic components 8. The dividing groove 7 is formed by using the groove 9 having the second depth. Specifically, the dividing groove 7 can be formed by further dicing the groove 9 having the second depth by dicing.

なお、ダイシングの代わりに、ウェハ１に曲げ応力を与え、第２の深さの溝９を割れ目として折ることにより分割することもできる。これは、いわゆるチョコレートブレイクと呼ばれる分割の方法である。   Instead of dicing, the wafer 1 can be divided by applying a bending stress and folding the groove 9 having the second depth as a crack. This is a dividing method called a so-called chocolate break.

本発明の実施の形態２における電子部品の製造方法は、バックグラインドの際に機能素子が形成されたウェハ１の表面を保護するために、基材フィルムと密着層とにより構成したフィルム３をウェハ１の表面に貼るようにしたものである。そしてこのフィルム３は、再剥離性を有し、さらに前記ウェハ１に密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層（図示せず）は、前記ウェハ１の表面にフィルム３を貼るときと前記ウェハ１の表面から前記フィルム３を剥離する場合において、実質的に特性に変化がないように構成しているものである。   In the method for manufacturing an electronic component according to Embodiment 2 of the present invention, a film 3 composed of a base film and an adhesion layer is used to protect the surface of the wafer 1 on which a functional element is formed during back grinding. It is made to stick on the surface of 1. The film 3 has removability, and is configured such that the adhesive force in the shearing direction when in close contact with the wafer 1 is larger than the adhesive force in the peeling direction, and the adhesive layer (see FIG. (Not shown) is configured such that there is substantially no change in characteristics when the film 3 is pasted on the surface of the wafer 1 and when the film 3 is peeled off from the surface of the wafer 1.

上記した本発明の実施の形態２における電子部品の製造方法においては、本発明の実施の形態１における効果と同様の効果が得られるものである。   In the electronic component manufacturing method according to the second embodiment of the present invention described above, the same effects as those obtained in the first embodiment of the present invention can be obtained.

また、上記本発明の実施の形態２における電子部品の製造方法においては、ウェハ１の表面にフィルム３を貼る工程の前に前記ウェハ１の表面から第１の深さの溝２とこの第１の深さの溝２よりも浅い第２の深さの溝９を形成する工程を付加し、前記ウェハ１の裏面に研削と研磨のいずれか一方もしくは両方を施す工程において第１の深さの溝２は貫通させるが前記第２の深さの溝９は貫通させないようにし、前記ウェハ１の表面から前記フィルム３を剥離するとともに、前記ウェハ１から個片の電子部品８を取り出す工程を、前記ウェハ１の表面から前記フィルム３を剥離する工程と、前記第２の深さの溝９により前記ウェハ１を個片の電子部品８に分割する工程と、前記電子部品８を取り出す工程とにより構成しているため、第１の深さの溝２をウェハ１を分割するための溝とは異なる溝とすることができ、これにより、複雑な形状の溝にすることができるため、直方体以外の形状の電子部品の製造が可能になるとともに、ウェハ１を個片の電子部品８に分割する際には、既に形成されている第２の深さの溝９の部分を用いて分割するため、この分割が容易にできるものである。   Further, in the electronic component manufacturing method according to the second embodiment of the present invention, the first depth groove 2 and the first depth from the surface of the wafer 1 before the step of attaching the film 3 to the surface of the wafer 1. A step of forming a groove 9 having a second depth shallower than the groove 2 having a depth of 1 mm is added, and in the step of performing either one or both of grinding and polishing on the back surface of the wafer 1, The step of allowing the groove 2 to penetrate but not allowing the second depth groove 9 to penetrate, peeling the film 3 from the surface of the wafer 1, and taking out the individual electronic component 8 from the wafer 1, A step of peeling the film 3 from the surface of the wafer 1, a step of dividing the wafer 1 into pieces of electronic components 8 by the grooves 9 of the second depth, and a step of taking out the electronic components 8. Because of the configuration, the first depth The groove 2 can be a groove different from the groove for dividing the wafer 1, thereby making it possible to form a groove having a complicated shape, so that electronic parts having shapes other than a rectangular parallelepiped can be manufactured. When the wafer 1 is divided into the individual electronic components 8, the division is performed by using the already formed grooves 9 having the second depth, so that the division can be easily performed.

そしてまた、上記本発明の実施の形態２における電子部品の製造方法においては、ウェハ１の表面からフィルム３を剥離する工程の前に、ウェハ１の裏面にウェハ固定用テープ５を貼り、第２の深さの溝９により前記ウェハ１を個片の電子部品８に分割する工程を第２の深さの溝９を貫通させるか、または前記第２の深さの溝９に沿って前記ウェハ１を割ることにより行うようにしているため、ウェハ１の裏面に研削と研磨のいずれか一方もしくは両方を施した直後に、ウェハ１が個片の電子部品に分割されるということはなくなり、またウェハ１の表面にはフィルム３を貼り、かつ裏面にはウェハ固定用テープ５を貼るようにしているため、ウェハ１の取扱いも優れたものとなり、さらにウェハ１を個片の電子部品８に分割するための分割溝７をウェハ１に形成する場合、ウェハ１を固定することができるため、ウェハ１の分割時の取扱いも優れたものが得られるという効果を有するものである。   In the method for manufacturing an electronic component according to the second embodiment of the present invention, the wafer fixing tape 5 is attached to the back surface of the wafer 1 before the step of peeling the film 3 from the front surface of the wafer 1, The step of dividing the wafer 1 into individual electronic components 8 by the groove 9 having a depth of the depth is made to penetrate the groove 9 having a second depth or along the groove 9 having the second depth. Since the process is performed by dividing 1, the wafer 1 is not divided into individual electronic parts immediately after grinding or polishing of the back surface of the wafer 1 or both. Since the film 3 is pasted on the front surface of the wafer 1 and the wafer fixing tape 5 is pasted on the back surface, the handling of the wafer 1 is excellent, and the wafer 1 is further divided into individual electronic components 8. To split When forming a 7 to the wafer 1, it is possible to fix the wafer 1, in which an effect that also excellent handling during the division wafer 1 is obtained.

さらに、個片の電子部品８を取り出す工程は、上記した本発明の実施の形態１と同様に、ウェハ１の裏面から個片に分割された電子部品８をピックアップニードル（図示せず）で突き上げるとともに、前記電子部品８をウェハ１の表面側から吸着することにより行うようにしているため、機能素子が形成されていないウェハ１の裏面をピックアップニードル（図示せず）で突き上げて電子部品８を取り出すことができ、これにより、機能素子に損傷を与えるのを防止することができるものである。   Further, in the step of taking out the individual electronic component 8, the electronic component 8 divided into individual pieces from the back surface of the wafer 1 is pushed up by a pickup needle (not shown) as in the first embodiment of the present invention. At the same time, since the electronic component 8 is sucked from the front surface side of the wafer 1, the back surface of the wafer 1 on which no functional element is formed is pushed up by a pickup needle (not shown), and the electronic component 8 is moved. Thus, it is possible to prevent the functional element from being damaged.

さらにまた、ウェハ１の表面にフィルム３を貼る工程を真空中で行うようにすれば、ウェハ１とフィルム３との間に空気が入るのを防止することができるため、フィルム３のウェハ１への密着力を向上させることができるものである。   Furthermore, if the process of attaching the film 3 to the surface of the wafer 1 is performed in a vacuum, it is possible to prevent air from entering between the wafer 1 and the film 3. It is possible to improve the adhesion strength of.

（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項１、７、８に記載の発明について説明する。 (Embodiment 3)
In the following, the third aspect of the present invention will be described with reference to the first, seventh and eighth aspects of the present invention.

図９（ａ）〜（ｄ）および図１０（ａ）〜（ｃ）は本発明の実施の形態３における電子部品の製造方法を示す製造工程図である。   9 (a) to 9 (d) and FIGS. 10 (a) to 10 (c) are manufacturing process diagrams illustrating a method for manufacturing an electronic component according to Embodiment 3 of the present invention.

図９（ａ）〜（ｄ）および図１０（ａ）〜（ｃ）において、１〜８の符号が示す構成要素は上記した本発明の実施の形態１における電子部品の製造方法で示した構成要素１〜８と同一であるため、その説明は省略する。本発明の実施の形態３における電子部品の製造方法で製造される電子部品の形状は、上記した本発明の実施の形態１における電子部品８と同様であり、図３、図４に示す形状に構成されている。   9 (a) to 9 (d) and FIGS. 10 (a) to 10 (c), the components indicated by reference numerals 1 to 8 are the configurations shown in the electronic component manufacturing method according to the first embodiment of the present invention described above. Since it is the same as elements 1-8, the description is abbreviate | omitted. The shape of the electronic component manufactured by the method of manufacturing the electronic component according to the third embodiment of the present invention is the same as that of the electronic component 8 according to the first embodiment of the present invention described above, and has the shape shown in FIGS. It is configured.

次に、本発明の実施の形態３における電子部品の製造方法について説明する。   Next, the manufacturing method of the electronic component in Embodiment 3 of this invention is demonstrated.

図９（ａ）は上記本発明の実施の形態１で示した図１（ａ）と同様である。   FIG. 9A is the same as FIG. 1A shown in the first embodiment of the present invention.

図９（ｂ）は、ウェハ１の表面から第１の深さの溝２を形成した後の状態を示すウェハ１の断面図である。第１の深さの溝２は電子部品８の形状を形成するための溝と分割のための溝の両方が形成されているものである。この第１の深さの溝２は全てをエッチングで形成することができるが、電子部品８の形状を形成するための溝をエッチングで形成し、そしてウェハ１を個片の電子部品８に分割するための溝をダイシングで形成することもできる。第１の深さの溝２は上記本発明の実施の形態１で示した第１の深さの溝２と同様の深さにするのが好ましい。   FIG. 9B is a cross-sectional view of the wafer 1 showing a state after the grooves 2 having the first depth are formed from the surface of the wafer 1. The groove 2 of the first depth is formed with both a groove for forming the shape of the electronic component 8 and a groove for dividing. The groove 2 of this first depth can be formed entirely by etching, but a groove for forming the shape of the electronic component 8 is formed by etching, and the wafer 1 is divided into individual electronic components 8. It is also possible to form a groove for this purpose by dicing. The first depth groove 2 is preferably the same depth as the first depth groove 2 shown in the first embodiment of the present invention.

図９（ｃ）は、ウェハ１の表面にフィルム３を貼る工程を示す図であり、この工程は上記した本発明の実施の形態１における図１（ｄ）に示す工程と同様に行うことができる。   FIG.9 (c) is a figure which shows the process of sticking the film 3 on the surface of the wafer 1, This process is performed similarly to the process shown in FIG.1 (d) in Embodiment 1 of above-described this invention. it can.

図９（ｄ）は、バックグラインドの工程を示す図である。この工程も上記した本発明の実施の形態１における図１（ｅ）に示す工程と同様に行うことができるもので、この工程により、ウェハ１は個片の電子部品８に分割される。   FIG. 9D is a diagram showing a back grinding process. This step can also be performed in the same manner as the step shown in FIG. 1E in the first embodiment of the present invention, and the wafer 1 is divided into individual electronic components 8 by this step.

図１０（ａ）は、ウェハ１にウェハ固定用テープ５を貼り付ける工程を示す図で、この工程も上記した本発明の実施の形態１における図２（ａ）に示す工程と同様に行うことができるものである。   FIG. 10A is a diagram showing a process of attaching the wafer fixing tape 5 to the wafer 1. This process is also performed in the same manner as the process shown in FIG. 2A of the first embodiment of the present invention described above. It is something that can be done.

図１０（ｂ）は、ウェハ１からフィルム３を引き剥がす工程を示す図である。図１０（ａ）のウェハ１の上下を入れ替えウェハ１を裏面側からバキュームにより固定して、ウェハ１からフィルム３を剥がす。この時、フィルム３は粘着剤を使用していないため、小さな力で引き剥がしが可能となり、これにより、加熱したり、専用の設備を使用することなく容易に剥がすことができるものである。   FIG. 10B is a diagram illustrating a process of peeling the film 3 from the wafer 1. The wafer 1 shown in FIG. 10A is turned upside down, the wafer 1 is fixed by vacuum from the back side, and the film 3 is peeled off from the wafer 1. At this time, since the film 3 does not use an adhesive, the film 3 can be peeled off with a small force, and can be easily peeled off without being heated or using dedicated equipment.

図１０（ｃ）は、ウェハ１を個片の電子部品８に分割する工程を示す図である。この工程において、個片の電子部品８への分割は、ダイシングによりウェハ１に分割溝７を形成することにより行うことができる。ダイシングの方法は前述した図１（ｂ）の工程と同様にして行うことができる。   FIG. 10C is a diagram illustrating a process of dividing the wafer 1 into individual electronic components 8. In this step, the division of the individual pieces into the electronic components 8 can be performed by forming the dividing grooves 7 in the wafer 1 by dicing. The dicing method can be performed in the same manner as the process of FIG.

個片の電子部品８に分割した後は、ダイボンディング装置（図示せず）にセットし、ピックアップニードル（図示せず）を用いてウェハ固定用テープ５の下側、すなわちウェハ１の裏面側から前記電子部品８を突き上げるとともに、前記電子部品８をウェハ１の表面側から吸着することにより前記電子部品８を取り出すようにしているものである。   After being divided into individual electronic components 8, they are set in a die bonding apparatus (not shown), and from below the wafer fixing tape 5, that is, from the back side of the wafer 1 using a pickup needle (not shown). The electronic component 8 is pushed up, and the electronic component 8 is picked up from the surface side of the wafer 1 to be taken out.

上記した本発明の実施の形態３における電子部品の製造方法は、ウェハ１の表面にフィルム３を貼る工程の前に前記ウェハ１の表面から第１の深さの溝２を形成する工程を付加し、前記ウェハ１の裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記第１の深さの溝２を貫通させることによって、前記ウェハ１を個片の電子部品８に分割するようにしているため、工程を単純にすることができるものである。   The method for manufacturing an electronic component according to Embodiment 3 of the present invention described above includes the step of forming the groove 2 having the first depth from the surface of the wafer 1 before the step of attaching the film 3 to the surface of the wafer 1. Then, the wafer 1 is divided into individual electronic components 8 by penetrating the groove 2 having the first depth in the step of performing either one or both of grinding and polishing on the back surface of the wafer 1. Therefore, the process can be simplified.

本発明に係る電子部品の製造方法は、電子部品の厚みの精度の向上を図ることにより、大掛かりな製造設備を用いなくてもフィルムの剥離を行うことができるという効果を有するものであり、特にバックグラインドを行う電子部品の製造方法に適用することにより有用となるものである。   The method of manufacturing an electronic component according to the present invention has an effect that the film can be peeled off without using a large-scale manufacturing facility by improving the accuracy of the thickness of the electronic component. It is useful when applied to a method of manufacturing an electronic component that performs back grinding.

（ａ）〜（ｅ）本発明の実施の形態１における電子部品の製造方法を示す製造工程図(A)-(e) Manufacturing process figure which shows the manufacturing method of the electronic component in Embodiment 1 of this invention （ａ）〜（ｃ）同電子部品の製造方法を示す製造工程図(A)-(c) Manufacturing process figure which shows the manufacturing method of the same electronic component 同電子部品の製造方法において用いられるウェハに第１の深さの溝を形成した後の状態を示す斜視図The perspective view which shows the state after forming the groove | channel of the 1st depth in the wafer used in the manufacturing method of the same electronic component 同ウェハに分割溝を形成した後の状態を示す斜視図The perspective view which shows the state after forming the division groove in the wafer 同電子部品の平面図Plan view of the electronic component 同電子部品の正面図Front view of the electronic component （ａ）〜（ｅ）本発明の実施の形態２における電子部品の製造方法を示す製造工程図(A)-(e) Manufacturing process figure which shows the manufacturing method of the electronic component in Embodiment 2 of this invention （ａ）〜（ｃ）同電子部品の製造方法を示す製造工程図(A)-(c) Manufacturing process figure which shows the manufacturing method of the same electronic component （ａ）〜（ｄ）本発明の実施の形態３における電子部品の製造方法を示す製造工程図(A)-(d) Manufacturing process figure which shows the manufacturing method of the electronic component in Embodiment 3 of this invention. （ａ）〜（ｃ）同電子部品の製造方法を示す製造工程図(A)-(c) Manufacturing process figure which shows the manufacturing method of the same electronic component

符号の説明Explanation of symbols

１ ウェハ
２ 第１の深さの溝
３ フィルム
４ スピンドル
５ ウェハ固定用テープ
６ フラットリング
７ 分割溝
８ 電子部品
９ 第２の深さの溝 DESCRIPTION OF SYMBOLS 1 Wafer 2 Groove of 1st depth 3 Film 4 Spindle 5 Wafer fixing tape 6 Flat ring 7 Divided groove 8 Electronic component 9 Groove of 2nd depth

Claims (8)

ウェハの表面に複数の機能素子を形成する工程と、前記ウェハの表面にフィルムを貼る工程と、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程と、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程とを備え、前記フィルムを基材フィルムと密着層とにより構成し、かつ再剥離性を有し、さらに前記ウェハに密着しているときの剪断方向の密着力が引き剥がし方向の密着力より大きくなるように構成するとともに、前記密着層は、前記ウェハの表面にフィルムを貼るときと前記ウェハの表面から前記フィルムを剥離する場合において、実質的に特性に変化がないように構成した電子部品の製造方法。 A step of forming a plurality of functional elements on the surface of the wafer; a step of attaching a film to the surface of the wafer; a step of grinding or polishing the back surface of the wafer; Peeling the film, and taking out individual electronic components from the wafer, comprising the film with a base film and an adhesion layer, having removability, and being in close contact with the wafer In the case where the adhesive force in the shearing direction is larger than the adhesive force in the peeling direction, and the adhesive layer peels off the film from the wafer surface when the film is applied to the wafer surface. The method of manufacturing an electronic component configured so that the characteristics are not substantially changed. ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から第１の深さの溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記第１の深さの溝を貫通させるようにし、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程を、前記ウェハの表面から前記フィルムを剥離する工程と、前記ウェハを個片の電子部品に分割する工程と、前記個片の電子部品を取り出す工程とにより構成した請求項１記載の電子部品の製造方法。 In the step of adding a step of forming a groove having a first depth from the surface of the wafer before the step of attaching a film to the surface of the wafer, and applying either one or both of grinding and polishing to the back surface of the wafer A step of penetrating a groove having a first depth, peeling the film from the surface of the wafer, and taking out individual electronic components from the wafer; peeling the film from the surface of the wafer; 2. The method of manufacturing an electronic component according to claim 1, comprising a step of dividing the wafer into individual electronic components and a step of taking out the individual electronic components. ウェハの表面からフィルムを剥離する工程の前に、前記ウェハの裏面にウェハ固定用テープを貼り、前記ウェハを個片の電子部品に分割する工程をウェハに分割溝を形成することにより行うようにした請求項２記載の電子部品の製造方法。 Before the step of peeling the film from the front surface of the wafer, a wafer fixing tape is attached to the back surface of the wafer, and the step of dividing the wafer into individual electronic parts is performed by forming a dividing groove on the wafer. The method of manufacturing an electronic component according to claim 2. ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から第１の深さの溝とこの第１の深さの溝よりも浅い第２の深さの溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記第１の深さの溝は貫通させるが前記第２の深さの溝は貫通させないようにし、前記ウェハの表面から前記フィルムを剥離するとともに、前記ウェハから個片の電子部品を取り出す工程を、前記ウェハの表面から前記フィルムを剥離する工程と、前記第２の深さの溝により前記ウェハを個片の電子部品に分割する工程と、前記個片の電子部品を取り出す工程とにより構成した請求項１記載の電子部品の製造方法。 Adding a step of forming a first depth groove and a second depth groove shallower than the first depth groove from the wafer surface before the step of attaching a film to the wafer surface; In the step of performing either one or both of grinding and polishing on the back surface of the wafer, the groove having the first depth is allowed to penetrate but the groove having the second depth is not allowed to penetrate. Peeling the film and taking out the individual electronic parts from the wafer; peeling the film from the surface of the wafer; and turning the wafer into individual electronic parts by the grooves having the second depth. The manufacturing method of the electronic component of Claim 1 comprised by the process of dividing | segmenting and the process of taking out the said electronic component of the piece. ウェハの表面からフィルムを剥離する工程の前に、ウェハの裏面にウェハ固定用テープを貼り、第２の深さの溝により前記ウェハを個片の電子部品に分割する工程を前記第２の深さの溝を貫通させるか、または前記第２の深さの溝に沿って前記ウェハを割ることにより行うようにした請求項３記載の電子部品の製造方法。 Before the step of peeling the film from the front surface of the wafer, a step of attaching a wafer fixing tape to the back surface of the wafer and dividing the wafer into individual electronic parts by a groove having a second depth is performed at the second depth. 4. The method of manufacturing an electronic component according to claim 3, wherein the method is performed by penetrating the groove or by dividing the wafer along the groove having the second depth. 個片の電子部品を取り出す工程を、ウェハの裏面から個片に分割された前記電子部品を突き上げるとともに、前記電子部品をウェハの表面側から吸着することにより行うようにした請求項１〜５のいずれかに記載の電子部品の製造方法。 6. The step of taking out the electronic components of individual pieces is performed by pushing up the electronic components divided into individual pieces from the back surface of the wafer and adsorbing the electronic components from the front surface side of the wafer. The manufacturing method of the electronic component in any one. ウェハの表面にフィルムを貼る工程の前に前記ウェハの表面から溝を形成する工程を付加し、前記ウェハの裏面に研削と研磨のいずれか一方もしくは両方を施す工程において前記溝を貫通させることによって、前記ウェハを個片の電子部品に分割するようにした請求項１記載の電子部品の製造方法。 By adding a step of forming a groove from the front surface of the wafer before the step of attaching a film to the surface of the wafer, and by penetrating the groove in the step of grinding and / or polishing the back surface of the wafer 2. The method of manufacturing an electronic component according to claim 1, wherein the wafer is divided into individual electronic components. ウェハの表面にフィルムを貼る工程を真空中で行うようにした請求項１〜７のいずれかに記載の電子部品の製造方法。 The method of manufacturing an electronic component according to claim 1, wherein the step of attaching a film to the surface of the wafer is performed in a vacuum.
JP2006256656A 2006-09-22 2006-09-22 Manufacturing method of electronic parts Expired - Fee Related JP5151104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006256656A JP5151104B2 (en) 2006-09-22 2006-09-22 Manufacturing method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006256656A JP5151104B2 (en) 2006-09-22 2006-09-22 Manufacturing method of electronic parts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011244223A Division JP2012064961A (en) 2011-11-08 2011-11-08 Method of manufacturing electronic component

Publications (2)

Publication Number Publication Date
JP2008078430A true JP2008078430A (en) 2008-04-03
JP5151104B2 JP5151104B2 (en) 2013-02-27

Family

ID=39350177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006256656A Expired - Fee Related JP5151104B2 (en) 2006-09-22 2006-09-22 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP5151104B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012614A (en) * 2011-06-29 2013-01-17 Fujifilm Corp Etching method and silicon etchant used for the same
JP2019021808A (en) * 2017-07-19 2019-02-07 株式会社ディスコ Wafer processing method
JP2019125785A (en) * 2018-01-16 2019-07-25 株式会社ディスコ Wafer processing method
JP2019140387A (en) * 2018-02-14 2019-08-22 株式会社ディスコ Method of processing wafer
JP2019212807A (en) * 2018-06-06 2019-12-12 株式会社ディスコ Wafer processing method
JP2020009890A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009891A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009889A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020017658A (en) * 2018-07-26 2020-01-30 株式会社ディスコ Wafer processing method
JP2020024971A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
JP2020024970A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
JP2020024969A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
JP2020031211A (en) * 2018-08-24 2020-02-27 株式会社ディスコ Method of processing substrate
JP2020064987A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP2020064988A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP2020064986A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP2020077700A (en) * 2018-11-06 2020-05-21 株式会社ディスコ Wafer processing method
JP2020113778A (en) * 2017-05-18 2020-07-27 株式会社ディスコ Method of processing wafer
JP2022551043A (en) * 2020-09-02 2022-12-07 テーデーカー エレクトロニクス アーゲー Sensor element and method for manufacturing sensor element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367932A (en) * 2001-06-08 2002-12-20 Advantest Corp Method for producing semiconductor device
JP2003017513A (en) * 2001-07-04 2003-01-17 Toshiba Corp Method for manufacturing semiconductor device
JP2004026950A (en) * 2002-06-24 2004-01-29 Fujicopian Co Ltd Double-coated adhesive sheet
JP2005045023A (en) * 2003-07-22 2005-02-17 Toshiba Corp Manufacturing method of semiconductor device and manufacturing device for semiconductor
JP2005135931A (en) * 2003-10-28 2005-05-26 Nec Engineering Ltd Device and method for sticking tape
JP2006019493A (en) * 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd Wafer cutting method
JP2006196779A (en) * 2005-01-14 2006-07-27 Sharp Corp Method for manufacturing semiconductor device
JP2006245242A (en) * 2005-03-02 2006-09-14 Nitto Denko Corp Method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367932A (en) * 2001-06-08 2002-12-20 Advantest Corp Method for producing semiconductor device
JP2003017513A (en) * 2001-07-04 2003-01-17 Toshiba Corp Method for manufacturing semiconductor device
JP2004026950A (en) * 2002-06-24 2004-01-29 Fujicopian Co Ltd Double-coated adhesive sheet
JP2005045023A (en) * 2003-07-22 2005-02-17 Toshiba Corp Manufacturing method of semiconductor device and manufacturing device for semiconductor
JP2005135931A (en) * 2003-10-28 2005-05-26 Nec Engineering Ltd Device and method for sticking tape
JP2006019493A (en) * 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd Wafer cutting method
JP2006196779A (en) * 2005-01-14 2006-07-27 Sharp Corp Method for manufacturing semiconductor device
JP2006245242A (en) * 2005-03-02 2006-09-14 Nitto Denko Corp Method for manufacturing semiconductor device

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012614A (en) * 2011-06-29 2013-01-17 Fujifilm Corp Etching method and silicon etchant used for the same
US11784138B2 (en) 2017-05-18 2023-10-10 Disco Corporation Wafer processing with a protective film and peripheral adhesive
US11637074B2 (en) 2017-05-18 2023-04-25 Disco Corporation Method of processing wafer
JP2020113778A (en) * 2017-05-18 2020-07-27 株式会社ディスコ Method of processing wafer
JP2019021808A (en) * 2017-07-19 2019-02-07 株式会社ディスコ Wafer processing method
JP2019125785A (en) * 2018-01-16 2019-07-25 株式会社ディスコ Wafer processing method
JP2021048407A (en) * 2018-01-16 2021-03-25 株式会社ディスコ Method of processing wafer
US11626324B2 (en) 2018-01-16 2023-04-11 Disco Corporation Method of processing a wafer
KR20210025034A (en) * 2018-01-16 2021-03-08 가부시기가이샤 디스코 Method of processing a wafer
JP7056844B2 (en) 2018-01-16 2022-04-19 株式会社ディスコ Wafer processing method
US11133219B2 (en) 2018-01-16 2021-09-28 Disco Corporation Method of processing a wafer
KR102482627B1 (en) 2018-01-16 2022-12-28 가부시기가이샤 디스코 Method of processing a wafer
TWI742343B (en) * 2018-02-14 2021-10-11 日商迪思科股份有限公司 Method of processing a wafer
CN110164820A (en) * 2018-02-14 2019-08-23 株式会社迪思科 The method for handling wafer
JP2019140387A (en) * 2018-02-14 2019-08-22 株式会社ディスコ Method of processing wafer
CN110164820B (en) * 2018-02-14 2023-11-14 株式会社迪思科 Method for processing wafer
JP2019212807A (en) * 2018-06-06 2019-12-12 株式会社ディスコ Wafer processing method
JP7201342B2 (en) 2018-06-06 2023-01-10 株式会社ディスコ Wafer processing method
JP7139048B2 (en) 2018-07-06 2022-09-20 株式会社ディスコ Wafer processing method
JP2020009889A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009891A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP2020009890A (en) * 2018-07-06 2020-01-16 株式会社ディスコ Wafer processing method
JP7181020B2 (en) 2018-07-26 2022-11-30 株式会社ディスコ Wafer processing method
JP2020017658A (en) * 2018-07-26 2020-01-30 株式会社ディスコ Wafer processing method
JP2020024971A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
JP2020024970A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
JP2020024969A (en) * 2018-08-06 2020-02-13 株式会社ディスコ Wafer processing method
CN110858564A (en) * 2018-08-24 2020-03-03 株式会社迪思科 Method of processing substrate
CN110858564B (en) * 2018-08-24 2023-10-13 株式会社迪思科 Method for processing substrate
US11011406B2 (en) 2018-08-24 2021-05-18 Disco Corporation Method of processing a substrate
JP2020031211A (en) * 2018-08-24 2020-02-27 株式会社ディスコ Method of processing substrate
JP7166721B2 (en) 2018-10-17 2022-11-08 株式会社ディスコ Wafer processing method
JP2020064987A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP7166723B2 (en) 2018-10-17 2022-11-08 株式会社ディスコ Wafer processing method
JP7166722B2 (en) 2018-10-17 2022-11-08 株式会社ディスコ Wafer processing method
JP2020064988A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP2020064986A (en) * 2018-10-17 2020-04-23 株式会社ディスコ Wafer processing method
JP7199786B2 (en) 2018-11-06 2023-01-06 株式会社ディスコ Wafer processing method
JP2020077700A (en) * 2018-11-06 2020-05-21 株式会社ディスコ Wafer processing method
JP2022551043A (en) * 2020-09-02 2022-12-07 テーデーカー エレクトロニクス アーゲー Sensor element and method for manufacturing sensor element

Also Published As

Publication number Publication date
JP5151104B2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5151104B2 (en) Manufacturing method of electronic parts
TWI809092B (en) Dbi to si bonding for simplified handle wafer
CN103633022B (en) semiconductor chip separation method
US9482863B2 (en) Production of micro-mechanical devices
TWI462834B (en) Process for fabricating a multilayer structure with trimming using thermo-mechanical effects
Herwik et al. Ultrathin silicon chips of arbitrary shape by etching before grinding
WO1996036992A1 (en) Semiconductor device and its manufacture
JP2011155261A (en) Annealing method for carrying out annealing structure
JP4416108B2 (en) Manufacturing method of semiconductor wafer
TWI354325B (en)
US10083850B2 (en) Method of forming a flexible semiconductor layer and devices on a flexible carrier
TWI236058B (en) Method of performing double side processes upon a wafer
JP6509614B2 (en) Wafer division method
JP2007036074A (en) Method for manufacturing semiconductor device
JP2012064961A (en) Method of manufacturing electronic component
CN109411359B (en) Method and apparatus for processing semiconductor device structures
US7459344B2 (en) Method for forming micromachined structure
JP5551511B2 (en) Method and apparatus for manufacturing MEMS chip
CN111863704B (en) Method and structure for fusing and debonding low density silicon oxide
US20230377935A1 (en) Temporary bonding method
TWI783395B (en) Wafer thinning method
JP2009026974A (en) Polishing method of semiconductor wafer
JP2013247175A (en) Semiconductor device manufacturing method and semiconductor device
JP2004186255A (en) Dicing method of thin film structure forming substrate
JP2005302805A (en) Semiconductor element and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5151104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees