JP2008076978A - 液晶表示装置 - Google Patents

Abstract

【課題】 ＩＰＳ方式の液晶表示装置において、漏れ電界の影響低減と高透過率を両立する。
【解決手段】 第１の基板と第２の基板との間に液晶層が挟持された液晶表示パネルを備え、前記液晶表示パネルは、複数のサブピクセルを有し、前記複数のサブピクセルの各々は、前記第１の基板上に形成された第１の電極と、前記第１の電極上に絶縁膜を介在して積層された第２の電極とを有し、前記第１の電極は、平面状の電極であり、前記第２の電極は、平面的に見たとき、第１の方向に沿って延在し、前記第１の方向と直交する第２の方向に所定の間隔を置いて配置された複数の線状部分を有する電極であり、前記第１の電極と前記第２の電極とによって電界を発生させて前記液晶層の液晶を駆動する液晶表示装置であって、
前記第２の方向に沿って隣接する各サブピクセル間の画素境界部における前記液晶層の厚さは、前記サブピクセルの中央部における前記液晶層の厚さよりも薄くなっている。
【選択図】 図２

Description

本発明は、液晶表示装置に関し、特に、ＩＰＳ（Ｉn Ｐlane Ｓwitching）方式の液晶表示装置に適用して有効な技術に関するものである。

液晶表示装置は、携帯電話機などの携帯機器の表示部として広く使用されている。これらの液晶表示装置においては、一対の基板間に挟持される液晶に対して、一対の基板の基板平面に垂直な方向に電界を印加して、液晶を駆動する縦電界方式が用いられている。
一方、液晶表示装置として、ＩＰＳ方式の液晶表示装置が知られており、このＩＰＳ方式の液晶表示装置では、画素電極（ＰＩＸ）と対向電極（ＣＴ）とを同じ基板上に形成し、
画素電極（ＰＩＸ）と対向電極（ＣＴ）とによって電界を発生させて液晶を基板平面内で回転させることにより、明暗のコントロールを行っている。そのため、斜めから画面を見た際に表示像の濃淡が反転しないという特徴を有する。

なお、下記特許文献１には、縦電界方式の配向分割型液晶表示装置において、ＣＯＴ（Ｃolor Ｆilter on ＴＦＴ）構造を有し、画素電極基板側に傾斜面を設けて、液晶の配向方向を複数に分割制御させ、その初期配向の応答時間を著しく短縮させ、画素電極面の画素表示を広視野角にする技術が開示されている。
なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００１−１７４８２４号公報

携帯電話機などの携帯機器の表示部として使用される液晶表示装置においても透過率の向上が望まれている。しかしながら、従来のＩＰＳ方式の液晶表示装置においては、下記の理由により、漏れ電界の影響低減と高透過率とを両立することが困難であった。
図１７は、従来のＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図であり、図１８は、図１７のｖ−ｖ’線に沿った断面構造を示す断面図である。
図１７及び図１８において、ＡＬ１，ＡＬ２は配向膜、ＢＭは遮光膜（ブラックマトリックス）、ＣＦＲ，ＣＦＧ，ＣＦＢはカラーフィルタ、ＣＨはコンタクトホール、ＣＯＭは対向電極（共通電極）、ＤＬは映像線（ドレイン線又はソース線）、ＧＩはゲート絶縁膜、ＧＬは走査線（ゲート線）、ＬＣは液晶層、ＯＣは保護膜、ＰＡＳ１〜ＰＡＳ３は層間絶縁膜、ＰＩＸは画素電極、ＰＯＬ１，ＰＯＬ２は偏光板、ＳＵＢ１，ＳＵＢ２はガラス基板、４０は液晶表示パネル、ｄは液晶層（ＬＣ）のセルギャップ長（厚さ）である。図１７及び図１８に示すＩＰＳ方式の液晶表示装置では、ガラス基板（ＳＵＢ２）の主表面側が観察側となっている。

図１７及び図１８に示す従来のＩＰＳ方式の液晶表示装置では、画素電極（ＰＩＸ）と平面状の対向電極（ＣＯＭ）とが層間絶縁膜（ＰＡＳ３）を介して積層されており、画素電極（ＰＩＸ）と対向電極（ＣＯＭ）との間に形成されるアーチ状の電気力線が液晶層（ＬＣ）を貫くように分布することにより液晶層（ＬＣ）を配向変化させる。
平面的に見たとき、走査線（ＧＬ）はＸ方向に沿って延在し、映像線（ＤＬ）はＸ方向と直交するＹ方向に沿って延在している。
画素電極（ＰＩＸ）は、平面的に見た時、Ｘ方向に沿って延在する連結部分５１と、連結部分５１からＹ方向に沿って延在し、Ｘ方向に所定の間隔を置いて配置された複数の櫛歯電極部分（線状部分）５２とを有する櫛歯状電極構造になっている。
画素電極（ＰＩＸ）の櫛歯電極部分５２の幅（ＰＷ１）は約４μｍ、画素電極（ＰＩＸ）の櫛歯電極部分５２の間隔幅（ＰＷ２）は約６μｍであり、走査線（ＧＬ）に沿って隣接する各サブピクセル間の画素境界（ＢＰ）から画素電極（ＰＩＸ）（画素電極（ＰＩＸ）の複数の櫛歯電極部分５２のうち画素境界（ＢＰ）と隣り合う櫛歯電極部分５２）までの距離（ＰＬ）は約８．５μｍであり、画素電極（ＰＩＸ）の櫛歯電極部分５２が４本あることから、１サブピクセル（画素）の幅（ＰＷ）は約５１μｍである。この時、電気力線の密度と隣接する電気力線が液晶層（ＬＣ）に及ぼすトルクバランスが比較的良好に保たれて高透過率が得られる。

図１７及び図１８に示す従来のＩＰＳ方式の液晶表示装置において、透過率の向上を図るためには、櫛歯電極部分（線状部分）５２の本数をなるべく増やし、画素端（複数の櫛歯電極５２が配置された方向（従来例ではＸ方向）に沿って隣接するサブピクセル間の画素境界（ＢＰ））ぎりぎりまで櫛歯電極部分５２を配列すべきである。
しかしながら、櫛歯電極部分５２が画素端に近すぎると漏れ電界が発生し、隣接画素の液晶（隣のサブピクセルにおける液晶）が配向変化して、隣接画素（隣りのサブピクセル）の一部が点灯してしまう。このことは、コントラスト比や色再現範囲の低下を招くため好ましくない。
そこで、漏れ電界の影響を少なくするには、液晶層（ＬＣ）のセルギャップ長（ｄ）を小さくすればよい。即ち、界面配向規制力が増大することにより電圧印加時に液晶が配向変化しにくくなり、漏れ電界の影響が隣接画素（隣のサブピクセル）に及び難くなるからである。
しかしながら、同時に櫛歯電極部分５２の中央や電極間隔（櫛歯電極部分５２の間隔）の中央など、もともと電圧印加時に液晶が配向変化しにくい部分においても、界面配向規制力が増大して配向変化を妨げ、透過率を減少してしまう。

図１９は、図１８の断面において、画素境界部を中心とした透過率分布を示す図であり、着目する画素（サブピクセル）を明表示に、その近接する画素（サブピクセル）を暗表示にし、液晶層（ＬＣ）のΔｎ・ｄ（リターデーション）を一定としながらセルギャップ長（ｄ）（液晶層の厚さ）を変えた複数の場合（4.57μｍ，4.00μｍ，3.56μｍ，3.20μｍ）について記載してある。図１９の横軸は画素端からの距離であり、０μｍの所が画素境界（ＢＰ）に相当する。
図１９に示すように、画素境界部での透過率は十分に低減しておらず、特に液晶層（ＬＣ）のセルギャップ長（ｄ）が大きい場合にその傾向が顕著であり、漏れ電界の影響が生じている。

図２０は、図１８の断面において、近接画素の遮光膜（ブラックマトリックス）の被覆領域端部での透過率を示す図であり、透過率は液晶層（ＬＣ）の厚さと共に減少している。
図２１は、図１８の断面において、画素全域の透過率分布を示す図であり、液晶層（ＬＣ）のΔｎ・ｄ（リターデーション）を一定としながらセルギャップ長（ｄ）（液晶層の厚さ）を変えた複数の場合（4.57μｍ，4.00μｍ，3.56μｍ，3.20μｍ）について記載してある。画素境界部で透過率が低減すると、サブピクセルの中央部（画素中央）を含む部分の透過率も同時に低減する傾向にある。
図２２は、図１８の断面において、液晶層（ＬＣ）のΔｎ・ｄ（リターデーション）を一定としながらセルギャップ長（ｄ）（液晶層の厚さ）を変えた場合の透過率変化を示す図である。漏れ電界の影響が少なくなるセルギャップ長（ｄ）の薄い場合に、透過率は減少している。
以上のように、従来のＩＰＳ方式の液晶表示装置では、漏れ電界の影響低減と高透過率が両立しない。

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、ＩＰＳ方式の液晶表示装置において、漏れ電界の影響低減と高透過率とを両立することが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
例えば画素電極が櫛歯状電極構造の場合、櫛歯電極部分の中央（幅方向の真ん中部分）や電極間隔の中央（櫛歯電極部分の配列方向においての電極間の真ん中部分）などでは、液晶層のギャップ長が大きいと界面配向規制力が減少して液晶の配向変化を妨げないため、透過率向上に有利である。
従って、漏れ電界の影響を低減しながら櫛歯電極部分の本数を増やし、なおかつ櫛歯電極部分の中央や電極間隔の中央における透過率を高く保つには、画素端部（画素境界部）における液晶層のギャップ長を小さくし、画素の中央部（サブピクセルの中央部）における液晶層のギャップ長を大きく、換言すれば、サブピクセル間の画素境界部における液晶層の厚さをサブピクセルの中央部における液晶層の厚さよりも薄くすれば良い。具体的には例えば以下のようにする。

（１）；第１の基板と第２の基板との間に液晶層が挟持された液晶表示パネルを備え、
前記液晶表示パネルは、複数のサブピクセルを有し、
前記複数のサブピクセルの各々のサブピクセルは、前記第１の基板上に形成された第１の電極と、前記第１の電極上に絶縁膜を介在して積層された第２の電極とを有し、
前記第１の電極は、平面状の電極であり、
前記第２の電極は、平面的に見たとき、第１の方向に沿って延在し、前記第１の方向と直交する第２の方向に所定の間隔を置いて配置された複数の線状部分を有する電極であり、
前記第１の電極と前記第２の電極とによって電界を発生させて前記液晶層の液晶を駆動する液晶表示装置であって、
前記第２の方向に沿って隣接する各サブピクセル間の画素境界部における前記液晶層の厚さは、前記サブピクセルの中央部における前記液晶層の厚さよりも薄くなっている。

（２）；前記（１）において、
前記サブピクセルの中央部における前記液晶層の厚さをｇとし、
前記画素境界部における前記液晶層の厚さをｇ’とし、
前記第２の方向において前記画素境界部の中心から前記第２の電極までの距離をｘとし、
前記画素境界部における前記液晶層の厚さ（ｇ’）と前記サブピクセルの中央部における前記液晶層の厚さ（ｇ）との比（ｇ’／ｇ）をｙ”とするとき、
ｙ”≦０．１ｘ−０．１２５ｇ＋０．６５
を満足する。

（３）；前記（１）又は（２）において、
前記画素境界部には、前記画素境界部における前記液晶層の厚さを前記サブピクセルの中央部における前記液晶層の厚さよりも薄くする突起体が設けられている。
（４）；前記（３）において、
前記突起体は、前記第１の基板及び前記第２の基板の少なくとも一方の基板上に形成されている。
（５）；前記（３）において、
前記突起体の幅は、前記第２の方向に沿って隣り合う２つの前記第２の電極間の間隔幅よりも小さい。
（６）；前記（３）において、
前記複数のサブピクセルの各々のサブピクセルは、透過部と反射部とを有し、
前記反射部には、段差形成層が設けられ、
前記突起体は、前記段差形成層と同一層で形成された突起形成層によって突起している。
（７）；前記（１）乃至（６）の何れかにおいて、
前記第１の電極は、対向電極であり、前記第２の電極は、画素電極である。
（８）；前記（１）乃至（６）において、
前記第１の電極は、画素電極であり、前記第２の電極は、対向電極である。
（９）；前記（１）乃至（８）の何れかにおいて、
前記第１の基板上には、前記第１の方向に沿って延在する映像線と、前記第２の方向に沿って延在する走査線とが形成されており、
前記画素境界部の中心は、前記映像線の中心である。
（１０）；前記（１）乃至（８）の何れかにおいて、
前記第１の基板上には、前記第１の方向に沿って延在する走査線と、前記第２の方向に沿って延在する映像線とが形成されており、
前記画素境界部の中心は、前記走査線の中心である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、液晶表示装置において、漏れ電界の影響低減と高透過率を両立することが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

本実施例１では、ＩＰＳ方式の液晶表示装置に本発明を適用した例について説明する。
図１は、本発明の実施例１であるＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図であり、図２は、図１のａ−ａ’線に沿った断面構造を示す断面図である。
本実施例１のＩＰＳ方式の液晶表示装置は、液晶表示パネル４０（図２参照）を備えている。液晶表示パネル４０は、図２に示すように、一対のガラス基板（ＳＵＢ１，ＳＵＢ２）の間に、多数の液晶分子からなる液晶層（ＬＣ）を挟持した構成になっており、ガラス基板（ＳＵＢ２）の主表面側が観察側となっている。また、液晶表示パネル４０は、複数のサブピクセルを有しており、この複数のサブピクセルの各々は、画素電極（ＰＩＸ）と対向電極（ＣＯＭ；共通電極ともいう）とを有している。また、液晶表示パネル４０は、図１を参照すれば、平面的に見た時、Ｘ方向に沿って延在する走査線（ＧＬ）と、Ｘ方向と直交するＹ方向に沿って延在する映像線（ＤＬ）とを有している。走査線（ＧＬ）は、Ｙ方向に所定の間隔を置いて複数本配置され、映像線（ＤＬ）は、Ｘ方向に所定の間隔を置いて複数本配置されている。
なお、図１において、点線で囲まれた領域が１サブピクセルに相当し、Ｙ方向に沿って延在する点線は、Ｘ方向に沿って隣接するサブピクセル間の画素境界（ＢＰ）であり、Ｘ方向に沿って延在する点線は、Ｙ方向に沿って隣接するサブピクセル間の画素境界である。
また、Ｘ方向に沿って配置された複数のサブピクセルで１表示ラインが構成され、この１表示ラインはＹ方向に複数設けられている。

図２に示すように、ガラス基板（ＳＵＢ２；ＣＦ基板とも言う）の液晶層側には、ガラス基板（ＳＵＢ２）から液晶層（ＬＣ）に向かって順に、遮光膜（ＢＭ）及び赤・緑・青のカラーフィルタ（ＣＦＲ，ＣＦＧ，ＣＦＢ）、保護膜（ＯＣ）、配向膜（ＡＬ２）が形成されている。ガラス基板（ＳＵＢ２）の液晶層側と反対側の外側には、偏光板（ＰＯＬ２）が形成されている。
ガラス基板（ＳＵＢ１；ＴＦＴ基板とも言う）の液晶層側には、ガラス基板（ＳＵＢ１）から液晶層（ＬＣ）に向かって順に、ゲート絶縁膜（ＧＩ）、映像線（ＤＬ；ソース線又はドレイン線とも言う）、絶縁膜（ＰＡＳ１）、絶縁膜（ＰＡＳ２）、対向電極（ＣＯＭ）、絶縁膜（ＰＡＳ３）、画素電極（ＰＩＸ）、配向膜（ＡＬ１）が形成されている。ガラス基板（ＳＵＢ１）の液晶側と反対側の外側には、偏光板（ＰＯＬ１）が形成されている。
画素電極（ＰＩＸ）は、ガラス基板（ＳＵＢ１）側において対向電極（ＣＯＭ）よりも上層に形成されている。画素電極（ＰＩＸ）と対向電極（ＣＯＭ）は、層間絶縁膜（ＰＡＳ３）を介して重畳されており、これによって保持容量を形成している。画素電極（ＰＩＸ）及び対向電極（ＣＯＭ）は、例えばＩＴＯ（Ｉndium Ｔin Ｏxide）等の透明導電で形成されている。
対向電極（ＣＯＭ）は、平面状に形成されている。画素電極（ＰＩＸ）は、平面的に見た時（図１参照）、Ｘ方向に沿って延在する連結部分５１と、この連結部分５１からＹ方向に沿って延在し、Ｘ方向に所定の間隔を置いて配置された複数の櫛歯電極部分（線状部分）５２とを有する櫛歯状電極構造になっている。
なお、本実施例１では、櫛歯電極部分５２を画素電極（ＰＩＸ）の一部として説明しているが、櫛歯電極部分５２を画素電極と呼ぶこともある。

本実施例１のＩＰＳ方式の液晶表示装置では、櫛歯状の画素電極（ＰＩＸ）と平面状の対向電極（ＣＯＭ）とが層間絶縁膜（ＰＡＳ３）を介して積層されており、画素電極（ＰＩＸ）と対向電極（ＣＯＭ）との間に形成されるアーチ状の電気力線が液晶層（ＬＣ）を貫くように分布することにより液晶層（ＬＣ）を配向変化させる。
画素電極（ＰＩＸ）の櫛歯電極部分５２の幅（ＰＷ１）は約４μｍ、画素電極（ＰＩＸ）の櫛歯電極部分５２の間隔幅（ＰＷ２）は約６μｍであり、この時の電気力線の密度と隣接する電気力線が液晶層に及ぼすトルクバランスが比較的良好に保たれて高透過率が得られる。
なお、Ｘ方向に沿って隣接する各サブピクセル間の画素境界（ＢＰ）から画素電極（ＰＩＸ）までの距離（ＰＬ）、具体的には画素境界（ＢＰ）から画素電極（ＰＩＸ）の複数の櫛歯電極部分５２のうち画素境界（ＢＰ）と隣り合う櫛歯電極部分５２までの距離（ＰＬ）は約８．５μｍであり、画素電極（ＰＩＸ）の櫛歯電極部分５２が４本あることから、１サブピクセル（画素）の幅（ＰＷ）は約５１μｍである。

図２に示すように、画素電極（ＰＩＸ）の複数の櫛歯電極部分５２が所定の間隔を置いて配置される方向（本実施例１ではＸ方向）に沿って隣接するサブピクセル間の画素境界部には突起体４１が設けられている。本実施例１において、突起体４１は、ガラス基板（ＳＵＢ２）側に設けられている。突起体４１は、Ｘ方向に沿って隣接するサブピクセル間の画素境界部における液晶層（ＬＣ）のセルギャップ長（ｄ２）をサブピクセルの中央部における液晶層（ＬＣ）のセルギャップ長（ｄ１）よりも小さく、即ち、Ｘ方向に沿って隣接するサブピクセル間の画素境界部における液晶層（ＬＣ）の厚さをサブピクセルの中央部における液晶層（ＬＣ）の厚さよりも薄くするためのものであり、この突起体４１により、Ｘ方向に沿って隣接するサブピクセル間の画素境界部における液晶層（ＬＣ）の厚さは、サブピクセルの中央部における液晶層（ＬＣ）の厚さよりも薄くなっている。
突起体４１は、主に画素境界部に選択的に設けられた突起形成層ＳＳによって構成されており、突起体４１の幅は、Ｘ方向に沿って隣り合う２つの画素電極（ＰＩＸ）間の間隔幅よりも小さくなっている。突起形成層ＳＳは、例えば有機系の絶縁膜で形成されている。
なお、本実施例１において、画素境界（ＢＰ）は、映像線（ＤＬ）の中心である。

図３は、図２の断面において、画素境界部を中心とした透過率分布を示す図であり、着目する画素（サブピクセル）を明表示に、その近接する画素（サブピクセル）を暗表示にした場合である。図３の横軸は画素端（サブピクセルの端）からの距離であり、０μｍの所が画素境界（ＢＰ）に相当する。
図３に示すように、画素境界部にある突起体４１の界面規制力により、画素境界部の透過率は低減している。特に、近接画素上に相当するブラックマトリックス被覆部左側では透過率はほぼゼロであり、漏れ電界の影響は生じていない。
図４は、図２の断面において、画素全域（サブピクセル全域）の透過率分布を示す図である。図４に示すように、画素境界部において透過率は低減し、画素中央（サブピクセル中央）を含む部分では十分に高い透過率が得られている。

１画素の幅（１サブピクセルの幅（ＰＷ））はパネルサイズと画素数で決定されるが、与えられた画素幅において画素電極幅（櫛歯電極部分５２の幅（ＰＷ１））と画素電極の間隔幅（櫛歯電極部分５２の間の間隔幅（ＰＷ２））を上述の良好な値にして画素電極（櫛歯電極部分５２）を配列するためには、画素境界（ＢＰ）と画素電極端部の距離（画素境界（ＢＰ）から画素電極（ＰＩＸ）までの距離（ＰＬ））を狭めなければならない場合がある。例えば、画素幅（１サブピクセルの幅（ＰＷ１））が４１μｍで、画素電極幅（櫛歯電極部分の幅（ＰＷ１））と画素電極の間隔幅（櫛歯電極部分５２の間の間隔幅（ＰＷ２））を夫々４μｍ、６μｍに保ちながら画素電極（櫛歯電極部分５２）を４本配列すると、画素境界（ＢＰ）と画素電極端部の距離（ＰＬ）は３．５μｍになる。また、画素境界（ＰＢ）と画素電極端部の距離（ＰＬ）を先ほどと同様に８．５μｍにした上で、画素電極幅と画素電極の間隔幅をそれぞれ４μｍ、６μｍにしようとすれば、画素電極の数を３本に減らさなければならず、透過率が減少してしまう。
しかしながら、本実施例１のように、画素電極（ＰＩＸ）の櫛歯電極部分５２が所定の間隔を置いて配置される方向（本実施例ではＸ方向）に隣接するサブピクセル間の画素境界部に、液晶層（ＬＣ）の厚さ選択的に薄くするための突起体４１を設ければ、画素境界（ＢＰ）と画素電極端部の距離（ＰＬ）が狭くても漏れ電界の影響を低減できるため、画素電極（櫛歯電極部分５２）を４本用いることができる。

図５は、図２の断面において、画素境界と画素電極端部との距離を３．５μｍにした時の画素境界部の透過率分布を示す図である。図５に示すように、突起体４１の界面規制力によりブラックマトリクス被覆部左側の透過率はほぼゼロであり、漏れ電界の影響は生じていない。
以上説明したように、画素電極（ＰＩＸ）の複数の櫛歯電極部分５２が配列される方向（本実施例１ではＸ方向）に沿って隣接するサブピクセル間の画素境界部に突起体４１を設け、この画素境界部における液晶層（ＬＣ）の厚さをサブピクセルの中央部における厚さよりも薄くすることにより、ＩＰＳ方式の液晶表示装置において、漏れ電界の影響低減と高透過率とを両立することが可能となる。
なお、突起体４１の幅は、遮光膜（ＢＭ；ブラックマトリックス）の幅よりも小さくすることが望ましい。

図６は、本発明の実施例２であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。なお、図６は、図１を参照すれば、図１のａ−ａ’線と同じ位置での断面構造を示している。
本実施例２のＩＰＳ方式の液晶表示装置は、基本的に前述の実施例１と同様の構成になっており、以下の構成が異なっている。
即ち、実施例１では、図２に示すように、ガラス基板（ＳＵＢ２）側に突起体４１が設けられているが、本実施例２では、図６に示すように、画素電極（ＰＩＸ）や対向電極（ＣＯＭ）と同じ側のガラス基板（ＳＵＢ１）側に突起体４１が設けられている。
液晶層（ＬＣ）に近接する面に突起体４１が有る場合には、画素電極（ＰＩＸ）と対向電極（ＣＯＭ）との間に形成される電気力線は液晶層（ＬＣ）と突起体４１を貫くように分布する。突起体４１が有機絶縁膜である場合、突起体４１の比誘電率（ε≒３）は液晶層（εｏ≒３、εｅ≒１１）より小さいため、電気力線は突起構造内部において疎になる。突起体４１は、画素境界部にあるため、隣接画素に電界が印加され難くなる電界遮蔽効果が得られる。
このように、配向規制力と電界遮蔽効果との相乗効果が得られるので、本実施例２においては漏れ電界の影響をより一層低減できる。

図７は、本発明の実施例３であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。なお、図７は、図１を参照すれば、図１のａ−ａ’線と同じ位置での断面構造を示している。
本実施例３では、図７に示すように、ガラス基板（ＳＵＢ１）側及びガラス基板（ＳＵＢ２）側に夫々突起体４１を設けている。突起体４１を片側のみに配置した場合と比較して、突起体４１の高さを半分にしても同じセルギャップ長になり、同様の漏れ電界低減効果が得られる。光配向で配向処理した場合には概ね問題ないが、ラビング法で配向処理した場合には、突起体４１の周辺では配向処理が十分になされず、液晶配向が乱れることがある。突起体４１の高さを半分にしたことにより、ラビング法で配向処理した場合の液晶配向の乱れが生じ難くなる。

図８は、本発明の実施例４であるＩＰＳ方式の半透過型液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図であり、図９は、図８のｂ−ｂ’線に沿った断面構造を示す断面図である。なお、図８のａ−ａ’線に沿った断面図は、図２と同様である。
本実施例４の１サブピクセルは、透過部３０と反射部３１とを有し、反射部３１の対向電極（ＣＯＭ）上には反射電極（ＲＡＬ）が形成されている。
反射部３１における液晶層（ＬＣ）の厚さ（セルギャップ長ｄｒ）は、透過部３０における液晶層（ＬＣ）の厚さ（セルギャップ長ｄｔ）よりも薄くする場合があり、例えば反射部３１における液晶層（ＬＣ）の厚さは透過部３０における液晶層（ＬＣ）の厚さの２分の１（１／２）とする。これを実現するために、反射部３１であって、ガラス基板（ＳＵＢ２）側に段差形成層（ＭＲ）が設けられている。
このような段差形成層（ＭＲ）が設けられている場合、段差形成層（ＭＲ）を画素境界部にも分布させて突起体４１を形成してもよい。即ち、突起体４１を形成するための突起形成層ＳＳを段差形成層（ＭＲ）と同一層で形成する。これにより、製造工程を変更（増加）すること無しに漏れ電界の影響低減と高透過率を両立することができる。

図１０は、本発明の実施例５であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。なお、図１０は、図１を参照すれば、図１のａ−ａ’線と同じ位置での断面構造を示している。
本実施例５のＩＰＳ方式の液晶表示装置は、基本的に前述の実施例１と同様の構成になっており、以下の構成が異なっている。
即ち、実施例１では、図２に示すように、遮光膜（ＢＭ）を設けた構成になっているが、本実施例５では、遮光膜（ＢＭ）を設けていない構成になっている。画素電極（ＰＩＸ）の複数の櫛歯電極部分５２が所定の間隔をおいて配列された方向（本実施例ではＸ方向）に隣接するサブピクセル間の画素境界部における遮光は、例えば幅が約５μｍの映像線（ＤＬ）で行われている。
遮光を行う部分の幅が狭い場合には高開口率が得られるが、本発明はこの様な場合の漏れ電界の影響低減に特に有効である。図１１は、計算に使用した計算モデル図であり、突起体４１の幅４１ｗを１０μｍとし、突起体４１の高さ４１ｈ、画素境界ＢＰとこれに最近接する画素電極（ＰＩＸ）との距離（ＰＬ）（以後画素端スリット幅と呼ぶことにする）をパラメータとして、本実施例５では漏れ電界の影響低減が得られる条件を求めた。また、突起体４１の高さ４１ｈは、サブピクセルの中央部における液晶層（ＬＣ）のセルギャップ長（ｄ１）との比率で現した。突起体４１は液晶層（ＬＣ）内に存在するため、突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比（４１ｈ／ｄ１）は、０以上、１以下の範囲になる。

図１２は、画素端スリット幅（ＰＬ）と、突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比を様々に変えて漏れ電界の影響を検討した結果の一例である。図１２中の数字（0.0，0.2，0.4，0.6）は、突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比（４１ｈ／ｄ１）であり、図１２は画素端スリット幅（ＰＬ）を４．５μｍに固定して突起体高さとセルギャップ長との比（４１ｈ／ｄ１）を変えた例である。図１２の横軸は画素端からの距離であり、画素端からの距離が０μｍの所が画素境界ＢＰに相当する。画素端からの距離が正の領域は、対向電極（ＣＯＭ）と画素電極（ＰＩＸ）との電位が等しく、液晶層（ＬＣ）に電界が印加されない暗表示の画素（サブピクセル）である。画素端からの距離が負の領域は、対向電極（ＣＯＭ）と画素電極（ＰＩＸ）の電位が異なり、液晶層（ＬＣ）に電界が印加される明表示の画素（サブピクセル）である。
図１２は、画素境界（ＢＰ）に跨る透過率分布を示しており、突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比が０の場合には画素境界（ＢＰ）を越えて画素端からの距離（ＰＬ）が正の領域でも透過率が増大しているが、突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比が増大するにつれて画素端からの距離が正の領域の透過率は低減している。
実際には画素境界（ＢＰ）に映像線（ＤＬ）があり、これが不透明なため遮光の効果を示す。その幅は約５μｍであり、図１２では−２．５μｍ〜＋２．５μｍまで分布していることに相当する。従って、図１２の２．５μｍでの透過率を観察し、漏れ電界の影響評価の指針とすることにする。

図１３は、画素端からの距離２．５μｍにおける透過率を突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比（４１ｈ／ｄ１）に対してプロットしたものであり、図中の数字（2.5，3.5，4.5，5.5，6.5）は画素端スリット幅（ＰＬ）である。また、この時の液晶層（ＬＣ）のセルギャップ長（ｄ１）は４．０μｍにしてある。
画素端スリットの幅（ＰＬ）が減少するほどプロットは左側にシフトしており、かつ何れのプロットも単調減少である。各プロットにおいて透過率がほぼ０％になる時の突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比に着目すると、画素端スリット幅（ＰＬ）が２．５μｍ、３．５μｍ、４．５μｍ、５．５μｍ、６．５μｍにおいて夫々０．６、０．５、０．４、０．３、０．２である。このことは、漏れ電界の影響をなくすための突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比は、画素端スリット幅（ＰＬ）と線形の関係にあることを示している。突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比（４１ｈ／ｄ１）をｙ、画素端スリット幅（ＰＬ）をｘとすると、下記に示す式（１）の関係になる。
［式１］
ｙ＝−０．１ｘ＋０．８５ ……（１）

図１４は、図１３と同様に画素端からの距離２．５μｍにおける透過率を突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比に対してプロットしたものであるが、液晶層（ＬＣ）のセルギャップ長（ｄ１）を３．２μｍとしてある。各プロットにおいて透過率がほぼ０％になる時の突起体４１の高さ４１ｈと液晶層（ＬＣ）のセルギャップ長（ｄ１）との比（４１ｈ／ｄ１）に着目すると、画素端スリット幅（ＰＬ）が２．５μｍ、３．５μｍ、４．５μｍ、５．５μｍ、６．５μｍにおいてそれぞれ０．５、０．４、０．３、０．２、０．１であり、両者の関係は、下記に示す式（２）となる。
［式２］
ｙ＝−０．１ｘ＋０．７５ ……（２）

これは、図１３の場合に比較して定数項だけ異なる関係式であり、これらを図１５に図示する。図１９の図中の数字は液晶層（ＬＣ）のセルギャップ長（ｄ１）である。
定数項の違いは、漏れ電界の影響が液晶層（ＬＣ）のセルギャップ長（ｄ１）に依存することを示している。より具体的には、低セルギャップ長になったことにより配向規制力が増大し、より小さい比（突起体４１の高さ４１ｈ／液晶層（ＬＣ）のセルギャップ長（ｄ１））で漏れ電界の影響を低減できる。
このことは、定数項が液晶層（ＬＣ）のセルギャップ長（ｄ１）の関数になっていることでもあり、液晶層（ＬＣ）のセルギャップ長をｇと置くと、図１７と図１８から個別に求めたｘとｙの関係式は、下記に示す式（３）にまとめることができる。
［式３］
ｙ＝−０．１ｘ＋０．１２５ｇ＋０．３５ ……（３）
これを漏れ電界の影響を低減できる数値範囲として現せば、下記に示す式（４）になる。
［式４］
ｙ≧−０．１ｘ＋０．１２５ｇ＋０．３５ ……（４）
但し、前述のように、ｙはその定義により０≦ｙ≦１の範囲である。

なお、サブピクセルの中央部における液晶層（ＬＣ）のセルギャップ長（ｄ１）をｇとし、画素境界部における液晶層（ＬＣ）のセルギャップ長（ｄ２）をｇ’とし、画素端スリット幅（ＰＬ）をｘとし、画素境界部における液晶層（ＬＣ）のセルギャップ長ｇ’とサブピクセルの中央部における液晶層（ＬＣ）のセルギャップ長（ｇ）との比（ｇ’／ｇ）をｙ”とすると、上記式（４）は下記に示す式（５）に置き換えることができる。
［式５］
ｙ”≦０．１ｘ−０．１２５ｇ＋０．６５ ……（５）

図１６は、本発明の実施例６であるＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図である。
本実施例６のＩＰＳ方式の液晶表示装置は、基本的に前述の実施例１と同様の構成になっており、画素電極（ＰＩＸ）の構成が異なっている。
即ち、実施例１の画素電極（ＰＩＸ）は、図１に示すように、複数の櫛歯電極部分（線状部分）５２が走査線（ＧＬ）の延在方向と同一方向（Ｘ方向）に所定の間隔を置いて配置された構成になっているが、本実施例６の画素電極（ＰＩＸ）は、図１６に示すように、複数の櫛歯電極部分（線状部分）５２が映像線（ＤＬ）の延在方向と同一方向（Ｙ方向）に所定の間隔を置いて配置された構成になっている。

このように構成された画素電極（ＰＩＸ）の場合、映像線（ＤＬ）が延在する方向（Ｙ方向）に沿って隣接するサブピクセル間の画素境界（ＢＰ）に画素電極（ＰＩＸ）の櫛歯電極部分５２を近づけると漏れ電界による影響が顕著になる。従って、本実施例６の画素電極（ＰＩＸ）の場合には、映像線（ＤＬ）が延在する方向（Ｙ方向）に沿って隣接するサブピクセル間の画素境界部に前述の実施例１〜５のように突起体４１を設け、この画素境界部における液晶層（ＬＣ）の厚さをサブピクセルの中央部における液晶層（ＬＣ）の厚さよりも薄くすることにより、前述の実施例１〜５と同様に、ＩＰＳ方式の液晶表示装置において、漏れ電界の影響低減と高透過率とを両立することが可能となる。
なお、本実施例６において、画素境界（ＢＰ）は、走査線（ＧＬ）の中心である。

以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、前述の実施例１〜６では、ＴＦＴ基板側において、対向電極（ＣＯＭ）よりも上層に画素電極（ＰＩＸ）が配置された例について説明したが、本発明は、ＴＦＴ基板側において、画素電極（ＰＩＸ）よりも上層に対向電極（ＣＯＭ）が配置された場合においても適用することができる。この場合、対向電極（ＣＯＭ）は、平面的に見た時、第１の方向に沿って延在し、第１の方向と直交する第２の方向に所定の間隔を置いて配置された複数の線状部分を有する形状で形成され、画素電極（ＰＩＸ）は平面形状で形成される。

本発明の実施例１であるＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図である。 図１のａ−ａ’線に沿った断面構造を示す断面図である。 図２の断面において、画素境界部を中心とした透過率分布を示す図である。 図２の断面において、画素全域の透過率分布を示す図である。 図２の断面において、画素境界と画素電極端部との距離を３．５μｍにした時の画素境界部の透過率分布を示す図である。 本発明の実施例２であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。 本発明の実施例３であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。 本発明の実施例４であるＩＰＳ方式の半透過型液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図である。 図８のｂ−ｂ’線に沿った断面構造を示す断面図である。 本発明の実施例５であるＩＰＳ方式の液晶表示装置において、１サブピクセルの概略構成を示す断面図である。 本発明の実施例５において、計算に使用した計算モデル図である。 画素端スリット幅と、突起体の高さ／ギャップ長の比とを様々に変えて漏れ電界の影響を検討した結果の一例を示す図である。 画素端からの距離２．５μｍにおける透過率を突起体／セルギャップ長の比に対してプロットした図（液晶層のセルギャップ長を４．０μｍとした場合）である。 画素端からの距離２．５μｍにおける透過率を突起体／セルギャップ長の比に対してプロットした図（液晶層のセルギャップ長を３．２μｍとした場合）である。 画素端スリット幅と比（突起体の高さ／液晶層のセルギャップ長）との関係を示す図である。 本発明の実施例６であるＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図である。 従来のＩＰＳ方式の液晶表示装置において、１サブピクセルのＴＦＴ基板側の電極構造を示す平面図である。 図１７のｖ−ｖ’線に沿った断面構造を示す断面図である。 図１８の断面において、画素境界部を中心とした透過率分布を示す図である。 図１８の断面において、近接画素の遮光膜（ブラックマトリックス）の被覆領域端部での透過率を示す図である。 図１８の断面において、画素全域の透過率分布を示す図である。 図１８の断面において、液晶層のΔｎｄを一定としながらギャップ長を変えた場合の透過率変化を示す図である。

符号の説明

３０…透過部
３１…反射部
４０…液晶表示パネル
４１…突起体
５１…連結部分
５２…櫛歯電極部分（線状部分）
ＡＬ１，ＡＬ２…配向膜
ＢＭ…遮光膜（ブラックマトリックス）
ＣＦＲ，ＣＦＧ，ＣＦＢ…カラーフィルタ
ＣＨ…コンタクトホール
ＣＯＭ…対向電極（共通電極）
ＤＬ…映像線（ドレイン線又はソース線）
ｄ，ｄ１，ｄ２，ｄｔ，ｄｒ…セルギャップ長
ＧＩ…ゲート絶縁膜
ＧＬ…走査線（ゲート線）
ＬＣ…液晶層
ＭＲ…段差形成層
ＯＣ…保護膜
ＰＡＳ１〜ＰＡＳ３…絶縁膜
ＰＩＸ…画素電極
ＰＯＬ１，ＰＯＬ２…偏光板
ＲＡＬ…反射電極
ＳＵＢ１，ＳＵＢ２…ガラス基板
ＳＳ…突起形成層

Claims (10)

1. 第１の基板と第２の基板との間に液晶層が挟持された液晶表示パネルを備え、
   前記液晶表示パネルは、複数のサブピクセルを有し、
   前記複数のサブピクセルの各々のサブピクセルは、前記第１の基板上に形成された第１の電極と、前記第１の電極上に絶縁膜を介在して積層された第２の電極とを有し、
   前記第１の電極は、平面状の電極であり、
   前記第２の電極は、平面的に見たとき、第１の方向に沿って延在し、前記第１の方向と直交する第２の方向に所定の間隔を置いて配置された複数の線状部分を有する電極であり、
   前記第１の電極と前記第２の電極とによって電界を発生させて前記液晶層の液晶を駆動する液晶表示装置であって、
   前記第２の方向に沿って隣接する各サブピクセル間の画素境界部における前記液晶層の厚さは、前記サブピクセルの中央部における前記液晶層の厚さよりも薄いことを特徴とする液晶表示装置。
2. 請求項１に記載の液晶表示装置において、
   前記サブピクセルの中央部における前記液晶層の厚さをｇとし、
   前記画素境界部における前記液晶層の厚さをｇ’とし、
   前記第２の方向において前記画素境界部の中心から前記第２の電極までの距離をｘとし、
   前記画素境界部における前記液晶層の厚さ（ｇ’）と前記サブピクセルの中央部における前記液晶層の厚さ（ｇ）との比（ｇ’／ｇ）をｙ”とするとき、
   ｙ”≦０．１ｘ−０．１２５ｇ＋０．６５
   を満足することを特徴とする液晶表示装置。
3. 請求項１又は請求項２に記載の液晶表示装置において、
   前記画素境界部には、前記画素境界部における前記液晶層の厚さを前記サブピクセルの中央部における前記液晶層の厚さよりも薄くする突起体が設けられていることを特徴とする液晶表示装置。
4. 請求項３に記載の液晶表示装置において、
   前記突起体は、前記第１の基板及び前記第２の基板の少なくとも一方の基板上に形成されていることを特徴とする液晶表示装置。
5. 請求項３に記載の液晶表示装置において、
   前記突起体の幅は、前記第２の方向に沿って隣り合う２つの前記第２の電極間の間隔幅よりも小さいことを特徴とする液晶表示装置。
6. 請求項３に記載の液晶表示装置において、
   前記複数のサブピクセルの各々のサブピクセルは、透過部と反射部とを有し、
   前記反射部には、段差形成層が設けられ、
   前記突起体は、前記段差形成層と同一層で形成された突起形成層を含むことを特徴とする液晶表示装置。
7. 請求項１乃至請求項６のうち何れか１項に記載の液晶表示装置において、
   前記第１の電極は、対向電極であり、
   前記第２の電極は、画素電極であることを特徴とする液晶表示装置。
8. 請求項１乃至請求項６のうち何れか１項に記載の液晶表示装置において、
   前記第１の電極は、画素電極であり、
   前記第２の電極は、対向電極であることを特徴とする液晶表示装置。
9. 請求項１乃至請求項８のうち何れか１項に記載の液晶表示装置において、
   前記第１の基板上には、前記第１の方向に沿って延在する映像線と、前記第２の方向に沿って延在する走査線とが形成されており、
   前記画素境界部の中心は、前記映像線の中心であることを特徴とする液晶表示装置。
10. 請求項１乃至請求項８のうち何れか１項に記載の液晶表示装置において、
    前記第１の基板上には、前記第１の方向に沿って延在する走査線と、前記第２の方向に沿って延在する映像線とが形成されており、
    前記画素境界部の中心は、前記走査線の中心であることを特徴とする液晶表示装置。

Images