JP2008072865A - Power supply circuit - Google Patents

Power supply circuit Download PDF

Info

Publication number
JP2008072865A
JP2008072865A JP2006250833A JP2006250833A JP2008072865A JP 2008072865 A JP2008072865 A JP 2008072865A JP 2006250833 A JP2006250833 A JP 2006250833A JP 2006250833 A JP2006250833 A JP 2006250833A JP 2008072865 A JP2008072865 A JP 2008072865A
Authority
JP
Japan
Prior art keywords
current
semiconductor switch
semiconductor
turned
circuit breaker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006250833A
Other languages
Japanese (ja)
Inventor
Giichi Tsunoda
義一 角田
Susumu Kimura
享 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006250833A priority Critical patent/JP2008072865A/en
Publication of JP2008072865A publication Critical patent/JP2008072865A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply circuit which reduces a surge voltage and intercepts an ac power line by a semiconductor switch. <P>SOLUTION: At least one semiconductor switch arranged on the ac power line is turned off in timing when an ac current becomes almost zero, based on a monitor output of a current monitor. Moreover, a first semiconductor switch which flows a current of first polarity and a second semiconductor switch which flows a current of second polarity are included. While the current flows through one of the first and the second semiconductor switches, the other is turned off, based on the monitor output of the current monitor or a voltage monitor. Once the other is turned off, another semiconductor switch is turned off after the current flowing through one semiconductor switch disappears. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、例えば電気駆動自動車などに使用される電力供給回路、とくに直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路に関するものである。   The present invention relates to a power supply circuit used in, for example, an electrically driven automobile, and more particularly to a power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line. Is.

近年、少なくとも一部の駆動源として電力を用いる電気駆動自動車、例えばハイブリッド自動車および電気自動車の開発が進んでいる。ハイブリッド自動車は、電力で駆動されるモータと内燃機関とを併用して、自動車を駆動する。電気自動車は、電力で駆動されるモータだけで自動車を駆動する。これらのハイブリッド自動車および電気自動車を総称して電気駆動自動車という。この電気駆動自動車は、直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷、例えばモータを接続した電力供給回路を使用する。   In recent years, development of electric drive vehicles using electric power as at least a part of a drive source, for example, hybrid vehicles and electric vehicles has been progressing. A hybrid vehicle uses a motor driven by electric power and an internal combustion engine in combination to drive the vehicle. An electric vehicle drives an automobile only by a motor driven by electric power. These hybrid vehicles and electric vehicles are collectively referred to as electric drive vehicles. This electric drive vehicle uses a power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load, for example, a motor is connected to the power converter through an AC power line.

この種の電力供給回路として、特開2005−260613号公報(特許文献1)には、ハイブリッド自動車または電気自動車のバッテリなどの電源と、負荷との間の電力回路に、回路遮断装置を配設するものが開示されている。この回路遮断装置では、電力回路を直接遮断する窒化物半導体デバイスが用いられる。   As this type of power supply circuit, Japanese Patent Laying-Open No. 2005-260613 (Patent Document 1) discloses a circuit breaker provided in a power circuit between a power source such as a battery of a hybrid vehicle or an electric vehicle and a load. What to do is disclosed. In this circuit breaker, a nitride semiconductor device that directly cuts off the power circuit is used.

また、特開平8−182105号公報(特許文献2)には、複数の半導体スイッチにより構成された電力変換装置を使用する電気車制御装置が開示されている。この電気車制御装置では、パンタグラフと電力変換装置との間の直流電力線路に、電流の入切を行なう断流器が設けられる。また、電力変換装置を構成する1つの半導体デバイスが導通故障したときに、電動機の発電動作により発電された電圧が、導通故障した半導体スイッチを通じて相間短絡するのを防止するために、電力変換装置と負荷である電動機との間の交流電力線路を開放する開放手段が設けられる。この開放手段には、接触器、過電流ヒューズ、または半導体素子を用いた無接点式の回路遮断器が用いられる。   Japanese Patent Application Laid-Open No. 8-182105 (Patent Document 2) discloses an electric vehicle control device using a power conversion device constituted by a plurality of semiconductor switches. In this electric vehicle control device, a DC current line between the pantograph and the power converter is provided with a current breaker that turns on and off the current. In addition, in order to prevent a voltage generated by a power generation operation of the motor from causing a short circuit between phases through a semiconductor switch in which a conduction failure occurs when one semiconductor device constituting the power conversion device has a conduction failure, An opening means for opening the AC power line between the electric motor as a load is provided. As the opening means, a contactor, an overcurrent fuse, or a contactless circuit breaker using a semiconductor element is used.

特開2005−260613号公報JP-A-2005-260613 特開平8―182105号公報JP-A-8-182105

特許文献1では、窒化物半導体により構成される窒化物半導体スイッチを使用することにより、その耐圧を高くすることができ、電力供給回路の電力線路に窒化物半導体スイッチを接続し、この窒化物半導体スイッチにより電力線路を直接遮断することができるが、この特許文献1の電力供給回路では、電力線路の遮断時における電流と負荷および配線のインダクタンスによるサージ電圧に対する配慮がなされていない。このため、特許文献1の電力供給回路をそのまま使用すると、負荷および配線のインダクタンスにより発生するサージ電圧に耐えられず、窒化物半導体デバイスを破壊する不都合がある。とくに、モータやトランスなどのインダクタンスが大きい負荷への電力供給、または発電機やトランスなどのインダクタンスが大きい電源からの電力を遮断する場合には、発生するサージ電圧が大きくなるため、半導体スイッチが過電圧により破壊する可能性が高い。   In Patent Document 1, by using a nitride semiconductor switch composed of a nitride semiconductor, the breakdown voltage can be increased, and the nitride semiconductor switch is connected to the power line of the power supply circuit. Although the power line can be cut off directly by the switch, in the power supply circuit of Patent Document 1, no consideration is given to the surge voltage caused by the current, load, and wiring inductance when the power line is cut off. For this reason, if the power supply circuit of Patent Document 1 is used as it is, it cannot withstand a surge voltage generated by the inductance of the load and wiring, and there is a disadvantage that the nitride semiconductor device is destroyed. In particular, when power is supplied to a load with a large inductance such as a motor or transformer, or when power from a power source with a large inductance such as a generator or transformer is shut off, the generated surge voltage increases, so the semiconductor switch is overvoltaged. There is a high possibility of destruction.

特許文献2では、電力変換装置に対する直流電力線路とともに、電力変換装置と負荷との間の交流電力線路も遮断することができるが、交流電力線路に設けられる開放手段に用いられる接触器は、接点開放時にアークを発生するため、安全を確保するための構成が複雑になり、さらに接点を動作させるために比較的大きなコイルが必要になるなど、低コスト化および小型化、軽量化が困難である。また、開放手段に用いられる過電流ヒューズは、電力変換装置を構成する半導体スイッチの導通故障時に、その溶断電流以下の電流が流れ続ける場合には作動しないため、電力変換装置の半導体デバイスの導通故障時に確実に電力線路を遮断する用途には不向きである。また、開放手段に用いられる半導体素子を用いた無接点式の回路遮断器については、詳細な記述がなされていない。   In Patent Document 2, the AC power line between the power converter and the load can be cut off together with the DC power line for the power converter, but the contactor used for the opening means provided in the AC power line is a contact point. Since an arc is generated when the circuit is opened, the structure for ensuring safety is complicated, and a relatively large coil is required to operate the contact. For this reason, it is difficult to reduce the cost, size, and weight. . Also, the overcurrent fuse used for the opening means does not operate when the current below the fusing current continues to flow when the semiconductor switch that constitutes the power conversion device is in a conduction failure, so the conduction failure of the semiconductor device of the power conversion device Sometimes unsuitable for applications that reliably shut off power lines. Further, there is no detailed description of a contactless circuit breaker using a semiconductor element used as an opening means.

この発明は、例えば電力変換装置の半導体スイッチに導通故障などの異常が発生したときに、サージ電圧の発生を抑えながら、半導体スイッチにより確実に交流電力線路を遮断することのできる電力供給回路を提案するものである。   The present invention proposes a power supply circuit capable of reliably interrupting an AC power line by a semiconductor switch while suppressing generation of a surge voltage when an abnormality such as a continuity failure occurs in a semiconductor switch of a power converter, for example. To do.

この発明の第1の観点による電力供給回路は、直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、前記交流電力線路を遮断する回路遮断装置、および前記交流電力線路に流れる交流電流をモニタする電流モニタを備え、前記回路遮断装置は、前記電力線路に配設された少なくとも1つの半導体スイッチと、前記電流モニタのモニタ出力に基づいて前記半導体スイッチを遮断する制御部とを含み、前記交流電流がほぼゼロとなるタイミングで、前記半導体スイッチがオフ状態とされることを特徴とする。   A power supply circuit according to a first aspect of the present invention is a power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line. A circuit interruption device for interrupting a power line, and a current monitor for monitoring an alternating current flowing in the AC power line, wherein the circuit interruption device includes at least one semiconductor switch disposed on the power line, and the current monitor. And a control unit that shuts off the semiconductor switch based on the monitor output, and the semiconductor switch is turned off at a timing when the alternating current becomes substantially zero.

この発明の第2の観点による電力供給回路は、直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、前記交流電力線路を遮断する回路遮断装置、および前記交流電力線路に流れる交流電流をモニタする電流モニタを備え、前記回路遮断装置は、前記交流電力線路に第1極性の電流を流す第1半導体スイッチと、前記交流電力線路に前記第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、前記電流モニタのモニタ出力に基づいて前記第1、第2半導体スイッチを遮断する制御部とを含み、前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて前記交流電力線路に流れていた電流が消滅した状態で、その一方がオフ状態とされることを特徴とする。   A power supply circuit according to a second aspect of the present invention is a power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line. A circuit interruption device for interrupting a power line, and a current monitor for monitoring an alternating current flowing in the AC power line, the circuit interruption device comprising: a first semiconductor switch for causing a first polarity current to flow in the AC power line; A second semiconductor switch for causing a current of a second polarity opposite to the first polarity to flow through the AC power line; and a control unit for shutting off the first and second semiconductor switches based on a monitor output of the current monitor. And the other is in an off state and the other is in an off state, with current flowing through the AC power line through one of the first and second semiconductor switches. After being, in a state in which the current AC has been flowing to the power line is extinguished through the one, characterized in that one of which is turned off.

この発明の第3の観点による電力供給回路は、直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、前記交流電力線路を遮断する回路遮断装置を備え、前記回路遮断装置は、前記交流電力線路に第1極性の電流を流す第1半導体スイッチと、前記交流電力線路に前記第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、前記第1、第2半導体スイッチの電圧をモニタする電圧モニタ部と、この電圧モニタ部のモニタ出力に基づいて前記第1、第2半導体スイッチを遮断する制御部とを含み、前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて流れていた電流が消滅した状態で、その一方がオフ状態とされることを特徴とする。   A power supply circuit according to a third aspect of the present invention is a power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line. A circuit interrupting device for interrupting the power line, the circuit interrupting device comprising: a first semiconductor switch for supplying a first polarity current to the AC power line; and a second polarity opposite to the first polarity for the AC power line. A second semiconductor switch for passing a current of polarity; a voltage monitoring unit for monitoring a voltage of the first and second semiconductor switches; and the first and second semiconductor switches are cut off based on a monitor output of the voltage monitoring unit. And the other is in the off state and the other is in the off state, with a current flowing through the AC power line through one of the first and second semiconductor switches. After being in a state in which current flowing through the one disappears, characterized in that one of which is turned off.

この発明の第1の観点による電力変換回路では、回路遮断装置が、交流電力線路に配設された少なくとも1つの半導体スイッチと、電流モニタのモニタ出力に基づいて半導体スイッチを遮断する制御部とを含み、交流電流がほぼゼロとなるタイミングで、半導体スイッチがオフ状態とされるので、半導体スイッチがオフ状態とされたときのサージ電圧を小さくし、半導体スイッチの破壊を防止しながら、半導体スイッチにより確実に交流電力線路を遮断することができる。   In the power conversion circuit according to the first aspect of the present invention, the circuit breaker includes at least one semiconductor switch disposed on the AC power line, and a control unit that shuts off the semiconductor switch based on the monitor output of the current monitor. In addition, since the semiconductor switch is turned off at the timing when the alternating current becomes almost zero, the semiconductor switch reduces the surge voltage when the semiconductor switch is turned off and prevents destruction of the semiconductor switch. The AC power line can be cut off reliably.

この発明の第2の観点による電力供給回路では、回路遮断装置が、交流電力線路に第1極性の電流を流す第1半導体スイッチと、交流電力線路に前記第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、電流モニタのモニタ出力に基づいて第1、第2半導体スイッチを遮断する制御部とを含み、前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて前記交流電力線路に流れていた電流が消滅した状態で、その一方がオフ状態にされるので、第1、第2半導体スイッチがオフ状態にされたときのサージ電圧を解消し、第1、第2半導体スイッチの破壊を防止しながら、第1、第2半導体スイッチにより確実に交流電力線路を遮断することができる。   In the power supply circuit according to the second aspect of the present invention, the circuit breaker includes a first semiconductor switch for passing a first polarity current through the AC power line, and a second polarity opposite to the first polarity in the AC power line. A second semiconductor switch for flowing a current of the first and second semiconductor switches based on a monitor output of the current monitor, and the AC power line through one of the first and second semiconductor switches. When the current is flowing, the other is turned off, and after the other is turned off, the current flowing through the AC power line disappears through the other, and one of them is turned off. Therefore, the first and second semiconductor switches are surely eliminated while eliminating the surge voltage when the first and second semiconductor switches are turned off, and preventing the destruction of the first and second semiconductor switches. It is possible to cut off the AC power line.

この発明の第3の観点による電力供給回路では、回路遮断装置が、交流電力線路に第1極性の電流を流す第1半導体スイッチと、交流電力線路に第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、第1、第2半導体スイッチの電圧をモニタする電圧モニタと、この電圧モニタのモニタ出力に基づいて第1、第2半導体スイッチを遮断する制御部とを含み、前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて流れていた電流が消滅した状態で、その一方がオフ状態とされるので、第1、第2半導体スイッチがオフ状態とされたときのサージ電圧を解消し、第1、第2半導体スイッチの破壊を防止しながら、第1、第2半導体スイッチにより確実に交流電力線路を遮断することができる。   In the power supply circuit according to the third aspect of the present invention, the circuit breaker includes a first semiconductor switch for causing a first polarity current to flow in the AC power line, and a second polarity having a polarity opposite to the first polarity in the AC power line. A second semiconductor switch for passing current; a voltage monitor for monitoring the voltage of the first and second semiconductor switches; and a control unit for cutting off the first and second semiconductor switches based on the monitor output of the voltage monitor; In a state where current flows through the AC power line through one of the first and second semiconductor switches, the other is turned off, and after the other is turned off, the current is flowing through the other. Since one of the switches is turned off, the surge voltage when the first and second semiconductor switches are turned off is eliminated, and the destruction of the first and second semiconductor switches is prevented. But , It can be cut off reliably AC power line by the first, second semiconductor switch.

以下この発明のいくつかの実施の形態について、図面を参照して説明する。   Several embodiments of the present invention will be described below with reference to the drawings.

実施の形態1.
図1は、この発明による電力供給回路の全体を示す電気回路図、図2は、実施の形態1の電力供給回路に使用される回路遮断装置を示す電気回路図である。
Embodiment 1 FIG.
FIG. 1 is an electric circuit diagram showing an entire power supply circuit according to the present invention, and FIG. 2 is an electric circuit diagram showing a circuit breaker used in the power supply circuit of the first embodiment.

まず、図1を参照してこの発明による電力供給回路10の全体構成について説明する。図1の電力供給回路10は、実施の形態1の電力供給回路であるが、実施の形態1に限らず、他の実施の形態2〜15の電力供給回路も同じに構成される。   First, an overall configuration of a power supply circuit 10 according to the present invention will be described with reference to FIG. The power supply circuit 10 of FIG. 1 is the power supply circuit of the first embodiment, but is not limited to the first embodiment, and the power supply circuits of the other second to fifteenth embodiments are configured similarly.

図1に示す電力供給回路10は、電気駆動自動車の駆動モータへの給電に使用される電力供給回路である。この電力供給回路10は、直流電源11と、交流負荷13と、電力変換装置20と、直流遮断器25と、2つの回路遮断装置30を備えている。直流電源11は、例えば車載バッテリである。交流負荷13は、例えば電気駆動自動車の駆動モータである。電力変換装置20は、直流電力線路15を通じて直流電源11に接続され、また交流電力線路17を通じて交流負荷13に接続される。この電力変換装置20は、直流電源11からの直流電圧を交流電圧に変換して交流負荷13に給電して、交流負荷13を駆動するだけでなく、交流負荷13が発生した交流電圧を直流電圧に変換して直流電源11に供給し、直流電源11の車載バッテリを充電する。   A power supply circuit 10 shown in FIG. 1 is a power supply circuit used to supply power to a drive motor of an electric drive vehicle. The power supply circuit 10 includes a DC power supply 11, an AC load 13, a power converter 20, a DC breaker 25, and two circuit breakers 30. The DC power supply 11 is an in-vehicle battery, for example. The AC load 13 is, for example, a drive motor of an electrically driven automobile. The power converter 20 is connected to the DC power source 11 through the DC power line 15 and is connected to the AC load 13 through the AC power line 17. The power converter 20 converts the DC voltage from the DC power source 11 into an AC voltage and supplies the AC load 13 to drive the AC load 13, but also converts the AC voltage generated by the AC load 13 into a DC voltage. And is supplied to the DC power supply 11 to charge the in-vehicle battery of the DC power supply 11.

交流負荷13は、例えば3相の交流駆動モータである。電力変換装置20は、直流電源11から交流負荷13への給電時には、直流電源11の直流電圧を3相交流電圧に変換し、交流負荷13に給電する。また交流負荷13から直流電源11への給電時には、電力変換装置20は、交流負荷13に発生する3相交流電圧を直流電圧に変換し、直流電源11に給電する。直流電力線路15は、2本の直流線路15P、15Nを含み、交流電力線路17は、3本の交流線路17U、17V、17Wを含む。直流電力線路15の1本の直流線路15Pには、直流遮断器25が設けられる。交流電力線路17の少なくとも2本の交流線路17U、17Wには、それぞれ回路遮断装置30が設けられる。回路遮断装置30は、一対の主端子301、302を有し、主端子301は電力変換装置20に、また主端子302は、交流負荷13に接続される。   The AC load 13 is, for example, a three-phase AC drive motor. When power is supplied from the DC power supply 11 to the AC load 13, the power conversion device 20 converts the DC voltage of the DC power supply 11 into a three-phase AC voltage and supplies the AC load 13 with power. When power is supplied from the AC load 13 to the DC power supply 11, the power conversion device 20 converts the three-phase AC voltage generated in the AC load 13 into a DC voltage and supplies the DC power supply 11 with power. The DC power line 15 includes two DC lines 15P and 15N, and the AC power line 17 includes three AC lines 17U, 17V, and 17W. One DC line 15 </ b> P of the DC power line 15 is provided with a DC circuit breaker 25. At least two AC lines 17U and 17W of the AC power line 17 are provided with circuit breakers 30 respectively. The circuit breaker 30 has a pair of main terminals 301 and 302, and the main terminal 301 is connected to the power converter 20 and the main terminal 302 is connected to the AC load 13.

電力変換装置20は、直流線路15P、15Nの間に接続されたスイッチ回路21U、21V、21Wと、電力コンデンサ23を含む。スイッチ回路21U、21V、21Wは、それぞれ正極側の半導体スイッチ211と負極側の半導体スイッチ212を直列に接続して構成される。各半導体スイッチ211、212には、逆電流をバイパスするダイオード213が接続される。スイッチ回路21Uの半導体スイッチ211、212の間に交流線路17Uが接続され、スイッチ回路21Vの半導体スイッチ211、212の間の交流線路17Uが接続され、またスイッチ回路21Wの半導体スイッチ211、212の間に交流線路17Wが接続される。電力コンデンサ23は、交流負荷13から直流電源11への給電時に電力変換装置20の直流出力電圧を平滑する。   The power conversion device 20 includes switch circuits 21U, 21V, 21W connected between the DC lines 15P, 15N, and a power capacitor 23. The switch circuits 21U, 21V, and 21W are each configured by connecting a positive-side semiconductor switch 211 and a negative-side semiconductor switch 212 in series. A diode 213 that bypasses the reverse current is connected to each of the semiconductor switches 211 and 212. The AC line 17U is connected between the semiconductor switches 211 and 212 of the switch circuit 21U, the AC line 17U between the semiconductor switches 211 and 212 of the switch circuit 21V is connected, and between the semiconductor switches 211 and 212 of the switch circuit 21W. The AC line 17W is connected to. The power capacitor 23 smoothes the DC output voltage of the power converter 20 when power is supplied from the AC load 13 to the DC power supply 11.

回路遮断装置30は、交流電力線路17の2つの交流線路17U、17Wのそれぞれに配置され、電力変換装置20における半導体スイッチ211、212に導通故障などの異常が発生した場合に、交流線路17U、17Wを遮断する。例えば、スイッチ回路21Uの半導体スイッチ211に導通故障が発生すると、このスイッチ回路21Uの半導体スイッチ211と、スイッチ回路21U、21Wのダイオード213と、交流負荷13を通じて相間短絡などの異常交流電流が流れる。スイッチ回路21Uの半導体スイッチ212に導通故障が発生した場合にも、また他のスイッチ回路21V、21Wの半導体スイッチ211、212に導通故障が発生した場合にも、同様にダイオード231と交流負荷13を通じて異常交流電流が流れる。回路遮断装置30は、交流線路17U、17Wを遮断し、この異常交流電流を遮断する。この発明では、この回路遮断装置30が、サージ電圧を発生することなく、交流線路17U、17Wを半導体スイッチにより確実に遮断するように改良されている。なお、直流遮断器25は、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生した場合に、直流電力線路15を遮断する。   The circuit breaker 30 is disposed in each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 in the power converter 20, the AC line 17U, Shut off 17W. For example, when a continuity failure occurs in the semiconductor switch 211 of the switch circuit 21U, an abnormal alternating current such as an interphase short circuit flows through the semiconductor switch 211 of the switch circuit 21U, the diode 213 of the switch circuits 21U and 21W, and the alternating current load 13. Similarly, when a continuity failure occurs in the semiconductor switch 212 of the switch circuit 21U and also when a continuity failure occurs in the semiconductor switches 211 and 212 of the other switch circuits 21V and 21W, the diode 231 and the AC load 13 are used similarly. Abnormal AC current flows. The circuit breaker 30 interrupts the AC lines 17U and 17W and interrupts this abnormal alternating current. In the present invention, the circuit breaker 30 is improved so that the AC lines 17U and 17W are reliably blocked by the semiconductor switch without generating a surge voltage. Note that the DC circuit breaker 25 interrupts the DC power line 15 when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power conversion device 20.

さて、実施の形態1では、回路遮断装置30として、図2に示す回路遮断装置30Aを使用する。図2を参照して、この回路遮断装置30Aについて説明する。回路遮断装置30Aは、図2に示すように、回路遮断部31と、電流モニタ37と、制御部39を含む。回路遮断部31は、1つの半導体スイッチ32を有し、この半導体スイッチ32は、交流電力線路17の交流線路17U、17Wにそれぞれ配置され、この交流線路17U、17Wを直接遮断する。回路遮断部31と電流モニタ37は、主端子301、302の間に接続される。   In the first embodiment, the circuit breaker 30 </ b> A shown in FIG. 2 is used as the circuit breaker 30. With reference to FIG. 2, the circuit breaker 30A will be described. As illustrated in FIG. 2, the circuit breaker 30 </ b> A includes a circuit breaker 31, a current monitor 37, and a controller 39. The circuit interrupting unit 31 has one semiconductor switch 32, which is disposed on the AC lines 17U and 17W of the AC power line 17, and directly interrupts the AC lines 17U and 17W. The circuit breaker 31 and the current monitor 37 are connected between the main terminals 301 and 302.

実施の形態1では、半導体スイッチ32はJFET、すなわち接合型電界効果トランジスタで構成される。この接合型電界効果トランジスタで構成された半導体スイッチ32は、交流線路17U、17Wに接続されるソースS、ドレインDおよびゲートGを有し、ゲートGの電位を制御することにより、ソースSとドレインDとの間の導通、遮断を制御する。接合型電界効果トランスタで構成された半導体スイッチ32は、双方向の交流電流iの導通、遮断を制御することができ、その交流電流iの通電、遮断を制御できる。交流線路17U、17Wを流れる交流電流iは、第1極性の電流i1と、この第1極性と逆極性の第2極性の電流i2を含む。第1極性の電流i1は、半導体スイッチ32のドレインDからソースSへ流れ、第2極性の電流i2は、そのソースSからドレインDへ流れる。   In the first embodiment, the semiconductor switch 32 is configured by a JFET, that is, a junction field effect transistor. The semiconductor switch 32 composed of this junction field effect transistor has a source S, a drain D and a gate G connected to the AC lines 17U and 17W, and by controlling the potential of the gate G, the source S and drain Controls conduction and disconnection with D. The semiconductor switch 32 composed of a junction field effect transformer can control the conduction and interruption of the bidirectional alternating current i, and can control the conduction and interruption of the alternating current i. The alternating current i flowing through the alternating current lines 17U and 17W includes a first polarity current i1 and a second polarity current i2 having a polarity opposite to the first polarity. The first polarity current i1 flows from the drain D to the source S of the semiconductor switch 32, and the second polarity current i2 flows from the source S to the drain D.

電流モニタ37は、電流センサ371と、モニタ回路372を含む。電流センサ371は、交流線路17U、17Wに結合し、交流線路17U、17Wに流れる交流電流iを検出して、センス出力を発生する。モニタ回路372は、電流センサ371からのセンス出力を受けてそれを増幅し、モニタ出力Smiを発生する。このモニタ出力Smiは、交流電流iの変化をモニタした信号である。   The current monitor 37 includes a current sensor 371 and a monitor circuit 372. The current sensor 371 is coupled to the AC lines 17U and 17W, detects the AC current i flowing through the AC lines 17U and 17W, and generates a sense output. The monitor circuit 372 receives the sense output from the current sensor 371, amplifies it, and generates a monitor output Smi. The monitor output Smi is a signal obtained by monitoring the change of the alternating current i.

制御部39は、半導体スイッチ32のゲートGにゲート制御信号SGを供給し、半導体スイッチ32の通電、遮断を制御する。この制御部39は、電力変換装置20から導通故障などの異常検出出力Sfを受け、また電流モニタ37からモニタ出力Smiを受ける。回路遮断部31が交流線路17U、17Wを遮断する場合には、交流負荷13および交流線路17U、17WのインダクタンスLに起因してサージ電圧Vsが発生するおそれがある。このサージ電圧Vsは、Vs=L×di/dtで表わされる。di/dtは、遮断時の交流電流iの変化率である。   The control unit 39 supplies a gate control signal SG to the gate G of the semiconductor switch 32 to control energization and interruption of the semiconductor switch 32. The control unit 39 receives an abnormality detection output Sf such as a continuity failure from the power conversion device 20 and a monitor output Smi from the current monitor 37. When the circuit interrupting unit 31 interrupts the AC lines 17U and 17W, the surge voltage Vs may be generated due to the inductance L of the AC load 13 and the AC lines 17U and 17W. This surge voltage Vs is expressed by Vs = L × di / dt. di / dt is the rate of change of the alternating current i at the time of interruption.

制御部39は、異常検出出力Sfを受けたときに、モニタ出力Smiをリアルタイムに参照し、交流線路17U、17Wを流れる交流電流iが最初にほぼゼロとなるタイミングで半導体スイッチ32をオフ状態とし、交流線路17U、17Wを遮断する。具体的には、半導体スイッチ32に第1極性の電流i1が流れている状態において、タイミングt1で異常検出出力Sfを受けると、モニタ出力Smiをリアルタイムで参照し、タイミングt1の後で、最初に電流i1がほぼゼロとなるタイミングt2で、半導体スイッチ32をオフ状態とし、交流線路17U、17Wを遮断する。また、半導体スイッチ32に第2極性の電流i2が流れている状態において、タイミングt1で異常検出出力Sfを受けると、モニタ出力Smiをリアルタイムで参照し、タイミングt1の後で、最初に電流i2がほぼゼロとなるタイミングt2で、半導体スイッチ32をオフ状態とし、交流線路17U、17Wを遮断する。電流i1、i2がほぼゼロとなるタイミングは、電流i1,i2が交流電流iの定格値の1%以下の値になったタイミングとされる。   When the control unit 39 receives the abnormality detection output Sf, the control unit 39 refers to the monitor output Smi in real time, and turns off the semiconductor switch 32 at a timing when the AC current i flowing through the AC lines 17U and 17W first becomes substantially zero. The AC lines 17U and 17W are shut off. Specifically, when the abnormality detection output Sf is received at the timing t1 in the state where the current i1 of the first polarity flows in the semiconductor switch 32, the monitor output Smi is referred to in real time, and first after the timing t1. At the timing t2 when the current i1 becomes almost zero, the semiconductor switch 32 is turned off, and the AC lines 17U and 17W are cut off. When the abnormality detection output Sf is received at the timing t1 in the state where the current i2 having the second polarity flows in the semiconductor switch 32, the monitor output Smi is referred to in real time, and after the timing t1, the current i2 is first generated. The semiconductor switch 32 is turned off and the AC lines 17U and 17W are shut off at the timing t2 when the time becomes almost zero. The timing at which the currents i1 and i2 become almost zero is the timing at which the currents i1 and i2 become 1% or less of the rated value of the alternating current i.

図3は、回路遮断装置30の動作説明用波形図である。図3(a)は、交流電流iを示し、図3(b)は、異常検出出力Sfを示し、図3(c)は、ゲート制御信号SGを示す。例えば図3(a)に示すように第2極性の電流i2が半導体スイッチ32に流れている状態において、タイミングt1で、図3(b)に示す異常検出出力Sfが高レベルから低レベルに変化し、遮断指示Ioffが発令された場合、制御部39は、遮断待機Woffを与え、図3(c)に示すように、第2極性の電流i2が、遮断指示Ioffの後で、最初にほぼゼロとなるタイミングt2で、半導体スイッチ32をオフ状態とし、交流線路17U、17Wを遮断する。   FIG. 3 is a waveform diagram for explaining the operation of the circuit breaker 30. 3A shows the alternating current i, FIG. 3B shows the abnormality detection output Sf, and FIG. 3C shows the gate control signal SG. For example, as shown in FIG. 3A, the abnormality detection output Sf shown in FIG. 3B changes from the high level to the low level at the timing t1 in the state where the current i2 of the second polarity flows in the semiconductor switch 32. When the cutoff instruction Ioff is issued, the control unit 39 gives the cutoff standby Woff, and as shown in FIG. 3 (c), the current i2 of the second polarity is initially substantially after the cutoff instruction Ioff. At the timing t2 when it becomes zero, the semiconductor switch 32 is turned off, and the AC lines 17U and 17W are cut off.

このように実施の形態1の回路遮断装置30では、交流電流iがほぼゼロとなるタイミングで半導体スイッチ32をオフ状態とするので、半導体スイッチ32がオフ状態とされたときのdi/dtを小さくすることができ、サージ電圧Vsを小さくすることができる。したがって、サージ電圧Vsにより、半導体スイッチ32が破壊するのを防止することができ、電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ32により確実に遮断することができる。   As described above, in the circuit breaker 30 according to the first embodiment, the semiconductor switch 32 is turned off at the timing when the alternating current i becomes almost zero, so di / dt when the semiconductor switch 32 is turned off is reduced. The surge voltage Vs can be reduced. Therefore, it is possible to prevent the semiconductor switch 32 from being destroyed by the surge voltage Vs, and even if the AC load 13 is a drive motor having a large inductance in an electrically driven vehicle, the conduction of the semiconductor switches 211 and 212 of the power conversion device. An abnormal alternating current that flows in the event of a failure or the like can be reliably interrupted by the semiconductor switch 32.

実施の形態2.
図4は、この発明による電力供給回路の実施の形態2において使用される回路遮断装置30Bを示す電気回路図である。この図4に示す回路遮断装置30Bも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Bも、交流電力線路17の交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生した場合に、交流線路17U、17Wを遮断する。
Embodiment 2. FIG.
FIG. 4 is an electric circuit diagram showing a circuit breaker 30B used in Embodiment 2 of the power supply circuit according to the present invention. The circuit breaker 30B shown in FIG. 4 is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30B is also arranged on each of the AC lines 17U and 17W of the AC power line 17, and cuts off the AC lines 17U and 17W when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20. To do.

図4に示す回路遮断装置30Bでは、回路遮断部31に、IGBT、すなわち絶縁ゲート型バイポーラトランジスタで構成された第1、第2半導体スイッチ331、332が使用される。IGBTで構成されたこれらの半導体スイッチ331、332は、それぞれコレクタCと、エミッタEと、ゲートGを有し、ゲートGの電位を制御することにより、コレクタCとエミッタEとの間の通電、遮断を制御する。第1、第2半導体スイッチ331、332は、交流線路17U、17Wに、互いに直列に接続され、それぞれのエミッタEは互いに直接接続される。IGBTで構成された半導体スイッチ331、332は、接合型電界効果トランジスタと異なり、単一方向、すなわちコレクタCからエミッタEに向かう方向にしか通電することができず、この通電方向の電流を遮断する場合の耐圧は高いが、逆方向の耐圧は低いという特徴を持つ。   In the circuit breaker 30B shown in FIG. 4, the circuit breaker 31 uses first and second semiconductor switches 331 and 332 made up of IGBTs, that is, insulated gate bipolar transistors. These semiconductor switches 331 and 332 each composed of an IGBT have a collector C, an emitter E, and a gate G, respectively, and by controlling the potential of the gate G, energization between the collector C and the emitter E, Control shut-off. The first and second semiconductor switches 331 and 332 are connected in series to the AC lines 17U and 17W, and the respective emitters E are directly connected to each other. Unlike the junction field effect transistors, the semiconductor switches 331 and 332 made of IGBT can be energized only in a single direction, that is, in the direction from the collector C to the emitter E, and cut off the current in this energization direction. In this case, the withstand voltage is high, but the reverse withstand voltage is low.

このIGBTで構成された第1、第2半導体スイッチ331、332の特徴に関連して、第1半導体スイッチ331には、電流方向設定素子333が並列に接続され、また第2半導体スイッチ332には、電流方向設定素子334が並列に接続される。電流方向設定素子333、334はダイオードであり、それぞれアノードAと、カソードKを有し、電流方向設定素子333のアノードAは第1半導体スイッチ331のエミッタEに、また電流方向設定素子333のカソードKは第1半導体スイッチ331のコレクタCに直接接続される。電流方向設定素子334のアノードAは第2半導体スイッチ332のエミッタEに、また電流方向設定素子334のカソードKは第2半導体スイッチ332のコレクタCに直接接続される。   In relation to the characteristics of the first and second semiconductor switches 331 and 332 configured by this IGBT, the current direction setting element 333 is connected in parallel to the first semiconductor switch 331, and the second semiconductor switch 332 includes The current direction setting element 334 is connected in parallel. The current direction setting elements 333 and 334 are diodes, each having an anode A and a cathode K. The anode A of the current direction setting element 333 is the emitter E of the first semiconductor switch 331 and the cathode of the current direction setting element 333. K is directly connected to the collector C of the first semiconductor switch 331. The anode A of the current direction setting element 334 is directly connected to the emitter E of the second semiconductor switch 332, and the cathode K of the current direction setting element 334 is directly connected to the collector C of the second semiconductor switch 332.

交流線路17U、17Wに流れる交流電流iは、第1極性の電流i1と、この第1極性と逆極性の第2極性の電流i2を含む。第1極性の電流i1は、第1半導体スイッチ331のコレクタC、そのエミッタE、電流方向設定素子334のアノードA、そのカソードKを経由して流れる。第2極性の電流i2は、第2半導体スイッチ332のコレクタC、そのエミッタE、電流方向設定素子333のアノードA、そのカソードKを経由して流れる。このようにIGBTで構成された第1、第2半導体スイッチ331、332を互いに直列に接続し、各半導体スイッチ331、332に電流方向設定素子333、334を並列に接続することにより、回路遮断部31により、交流電流iを双方向に流すことができる。電流方向設定素子333、334は、半導体スイッチ331、332に、その通電方向と逆方向に印加される電圧に対して、半導体スイッチ331、332を保護する。   The alternating current i flowing through the alternating current lines 17U and 17W includes a first polarity current i1 and a second polarity current i2 having a polarity opposite to the first polarity. The first polarity current i1 flows through the collector C of the first semiconductor switch 331, its emitter E, the anode A of the current direction setting element 334, and its cathode K. The current i2 of the second polarity flows through the collector C of the second semiconductor switch 332, its emitter E, the anode A of the current direction setting element 333, and its cathode K. In this way, the first and second semiconductor switches 331 and 332 formed of IGBTs are connected in series with each other, and the current direction setting elements 333 and 334 are connected in parallel to the semiconductor switches 331 and 332, thereby providing a circuit breaker. 31 allows alternating current i to flow in both directions. The current direction setting elements 333 and 334 protect the semiconductor switches 331 and 332 against a voltage applied to the semiconductor switches 331 and 332 in the direction opposite to the energization direction.

図4に示す回路遮断装置30Bでは、電流モニタ37は図2に示す電流モニタ37と同じに構成され、モニタ出力Smiを発生する。制御部39は、第1、第2半導体スイッチ331、332の各ゲートGに同じゲート制御信号SGを供給し、第1、第2半導体スイッチ331、332を制御する。制御部39は、図2に示す制御部39と同様に、電力変換装置20からの異常検出出力Sfと、電流モニタ37からのモニタ出力Smiに基づき、交流線路17U、17Wを遮断する。   In the circuit interruption device 30B shown in FIG. 4, the current monitor 37 is configured in the same manner as the current monitor 37 shown in FIG. 2, and generates a monitor output Smi. The control unit 39 supplies the same gate control signal SG to the gates G of the first and second semiconductor switches 331 and 332 to control the first and second semiconductor switches 331 and 332. The control unit 39 blocks the AC lines 17U and 17W based on the abnormality detection output Sf from the power conversion device 20 and the monitor output Smi from the current monitor 37, similarly to the control unit 39 shown in FIG.

制御部39は、実施の形態1と同様にして、第1、第2半導体スイッチ331、332をオフ状態に制御する。具体的には、第1半導体スイッチ331がオンとなり、第1極性の電流i1が流れている状態において、タイミングt1で遮断指令Ioffを受けると、モニタ出力Smiをリアルタイムで参照し、遮断待機Woffを与え、タイミングt1の後で、電流i1が最初にほぼゼロとなるタイミングt2で、第1、第2半導体スイッチ331、332をオフ状態とし、交流線路17U、17Wを遮断する。また、第2半導体スイッチ332がオンとなり、第2極性の電流i2が流れている状態において、タイミングt1で遮断指令Ioffを受けると、モニタ出力Smiをリアルタイムで参照し、遮断待機Woffを与え、図3に示すと同様に、タイミングt1の後で、この電流i2が最初にほぼゼロとなるタイミングt2で、第1、第2半導体スイッチ331、332をオフ状態とし、交流線路17U、17Wを遮断する。電流i1,i2がほぼゼロとなるタイミングは、電流i1,i2が交流電流iの定格値の1%以下の値になったタイミングとされる。   The control unit 39 controls the first and second semiconductor switches 331 and 332 to be in the off state in the same manner as in the first embodiment. Specifically, when the first semiconductor switch 331 is turned on and the current i1 of the first polarity is flowing, when the cutoff command Ioff is received at timing t1, the monitor output Smi is referred to in real time, and the cutoff standby Woff is set. Then, after the timing t1, at the timing t2 when the current i1 first becomes substantially zero, the first and second semiconductor switches 331 and 332 are turned off, and the AC lines 17U and 17W are cut off. In addition, when the second semiconductor switch 332 is turned on and the second polarity current i2 flows, when the cutoff command Ioff is received at the timing t1, the monitor output Smi is referred to in real time, and the cutoff standby Woff is given. 3, after the timing t1, the first and second semiconductor switches 331 and 332 are turned off and the AC lines 17U and 17W are cut off at the timing t2 when the current i2 first becomes substantially zero. . The timing at which the currents i1 and i2 become substantially zero is the timing at which the currents i1 and i2 become 1% or less of the rated value of the alternating current i.

このように実施の形態2の回路遮断装置30Bでは、交流線路17U、17Wに流れる電流i1、i2がほぼゼロとなるタイミングで第1、第2半導体スイッチ331、332をオフ状態とするので、第1、第2半導体スイッチ331、332がオフ状態とされるときのdi/dtを小さくすることができ、サージ電圧Vsを小さくすることができる。したがって、サージ電圧Vsにより、第1、第2半導体スイッチ331、332が破壊するのを防止することができ、電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ331、332により確実に遮断することができる。   As described above, in the circuit breaker 30B according to the second embodiment, the first and second semiconductor switches 331 and 332 are turned off at the timing when the currents i1 and i2 flowing through the AC lines 17U and 17W become almost zero. 1. The di / dt when the second semiconductor switches 331 and 332 are turned off can be reduced, and the surge voltage Vs can be reduced. Therefore, the first and second semiconductor switches 331 and 332 can be prevented from being destroyed by the surge voltage Vs, and even if the AC load 13 is a drive motor having a large inductance in an electric drive vehicle, An abnormal alternating current that flows when the semiconductor switches 211 and 212 are in a continuity failure can be reliably blocked by the semiconductor switches 331 and 332.

実施の形態3.
図5は、この発明による電力供給回路の実施の形態3において使用される回路遮断装置30Cを示す電気回路図である。この図5に示す回路遮断装置30Cも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Cも、交流電力線路17の交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生した場合に、交流線路17U、17Wを遮断する。
Embodiment 3 FIG.
FIG. 5 is an electric circuit diagram showing a circuit breaker 30C used in the third embodiment of the power supply circuit according to the present invention. The circuit breaker 30C shown in FIG. 5 is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30C is also arranged on each of the AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W are cut off. To do.

図5に示す回路遮断装置30Cでは、回路遮断部31に、MOSFET、すなわちMOS型電界効果トランジスタで構成された第1、第2半導体スイッチ341、342が使用される。MOSFETで構成されたこれらの半導体スイッチ341、342は、それぞれソースSと、ドレインDと、ゲートGを有し、ゲートGの電位を制御することにより、ソースSとドレインDとの間の通電、遮断を制御する。第1、第2半導体スイッチ341、342は、交流線路17U、17Wのそれぞれに、互いに直列に接続され、それぞれのソースSは互いに直接接続される。なお、半導体スイッチ341、342を構成するMOSFETには、例えばNチャネルMOSFETが使用される。MOSFETで構成された半導体スイッチ341、342は、その構成上、寄生ダイオードが形成されるので、単一方向、すなわちドレインDからソースSに向かう方向にしか通電することができない。   In the circuit breaker 30C shown in FIG. 5, the circuit breaker 31 uses first and second semiconductor switches 341 and 342 made up of MOSFETs, that is, MOS field effect transistors. These semiconductor switches 341 and 342 formed of MOSFETs have a source S, a drain D, and a gate G, respectively, and by controlling the potential of the gate G, the energization between the source S and the drain D, Control shut-off. The first and second semiconductor switches 341 and 342 are connected in series to each of the AC lines 17U and 17W, and the respective sources S are directly connected to each other. For example, an N-channel MOSFET is used as the MOSFET constituting the semiconductor switches 341 and 342. The semiconductor switches 341 and 342 formed of MOSFETs can be energized only in a single direction, that is, in a direction from the drain D to the source S because a parasitic diode is formed due to the configuration.

このMOSFETで構成された第1、第2半導体スイッチ341、342の特徴に関連して、第1半導体スイッチ341には、寄生ダイオード343が並列に接続され、また第2半導体スイッチ342には、寄生ダイオード344が並列に接続されることとなり、これらの寄生ダイオード343、344が、電流方向設定素子として機能する。電流方向設定素子(寄生ダイオード)343、344は、それぞれアノードAと、カソードKを有し、電流方向設定素子(寄生ダイオード)343のアノードAは第1半導体スイッチ341のソースSに、電流方向設定素子(寄生ダイオード)343のカソードKは第1半導体スイッチ341のドレインDに直接接続され、また電流方向設定素子(寄生ダイオード)344のアノードAは第2半導体スイッチ342のソースSに、また電流方向設定素子(寄生ダイオード)344のカソードKは第2半導体スイッチ342のドレインDに直接接続されることとなり、電流方向設定素子としての機能を果たす。なお、MOSFETの寄生ダイオード343、344を補助する目的で、電流方向設定素子(寄生ダイオード)343、344のそれぞれと並列に、かつそれと同一極性で、別途ダイオードを接続することもある。これらのダイオードも、電流方向設定素子としての機能を果たす。   In relation to the characteristics of the first and second semiconductor switches 341 and 342 formed of the MOSFET, a parasitic diode 343 is connected in parallel to the first semiconductor switch 341, and a parasitic diode is connected to the second semiconductor switch 342. The diodes 344 are connected in parallel, and these parasitic diodes 343 and 344 function as current direction setting elements. The current direction setting elements (parasitic diodes) 343 and 344 each have an anode A and a cathode K, and the anode A of the current direction setting element (parasitic diode) 343 is set to the source S of the first semiconductor switch 341. The cathode K of the element (parasitic diode) 343 is directly connected to the drain D of the first semiconductor switch 341, and the anode A of the current direction setting element (parasitic diode) 344 is connected to the source S of the second semiconductor switch 342 and also in the current direction. The cathode K of the setting element (parasitic diode) 344 is directly connected to the drain D of the second semiconductor switch 342, and functions as a current direction setting element. In order to assist the parasitic diodes 343 and 344 of the MOSFET, a separate diode may be connected in parallel with each of the current direction setting elements (parasitic diodes) 343 and 344 and with the same polarity. These diodes also function as current direction setting elements.

交流線路17U、17Wに流れる交流電流iは、第1極性の電流i1と、この第1極性と逆極性の第2極性の電流i2を含む。第1極性の電流i1は、第1半導体スイッチ341のドレインD、そのソースS、電流方向設定素子344のアノードA、そのカソードKを経由して流れる。第2極性の電流i2は、第2半導体スイッチ342のドレインD、そのソースS、電流方向設定素子343のアノードA、そのカソードKを経由して流れる。このようにMOSFETで構成された第1、第2半導体スイッチ341、342を互いに直列に接続し、各半導体スイッチ341、342に電流方向設定素子343、344を並列に接続することにより、回路遮断部31により、交流電流iを双方向に流すことができる。電流方向設定素子343、344は、半導体スイッチ341、342に、その通電方向と逆方向に印加される電圧に対して、半導体スイッチ341、342を保護する。   The alternating current i flowing through the alternating current lines 17U and 17W includes a first polarity current i1 and a second polarity current i2 having a polarity opposite to the first polarity. The first polarity current i1 flows via the drain D of the first semiconductor switch 341, its source S, the anode A of the current direction setting element 344, and its cathode K. The current i2 of the second polarity flows through the drain D of the second semiconductor switch 342, its source S, the anode A of the current direction setting element 343, and its cathode K. The first and second semiconductor switches 341 and 342 formed of MOSFETs are connected in series to each other, and the current direction setting elements 343 and 344 are connected in parallel to the respective semiconductor switches 341 and 342, so that a circuit breaker is provided. 31 allows alternating current i to flow in both directions. The current direction setting elements 343 and 344 protect the semiconductor switches 341 and 342 against a voltage applied to the semiconductor switches 341 and 342 in the direction opposite to the energization direction.

図5に示す回路遮断装置30Cでは、電流モニタ37は図2に示す電流モニタ37と同じに構成され、モニタ出力Smiを発生する。制御部39は、第1、第2半導体スイッチ341、342の各ゲートGに同じゲート制御信号SGを供給し、第1、第2半導体スイッチ341、342を制御するように構成され、電力変換装置20からの異常検出出力Sfと、電流モニタ37からのモニタ出力Smiに基づき、交流線路17U、17Wを遮断する。   In the circuit interruption device 30C shown in FIG. 5, the current monitor 37 is configured in the same manner as the current monitor 37 shown in FIG. 2, and generates a monitor output Smi. The control unit 39 is configured to supply the same gate control signal SG to the gates G of the first and second semiconductor switches 341 and 342, and to control the first and second semiconductor switches 341 and 342. Based on the abnormality detection output Sf from 20 and the monitor output Smi from the current monitor 37, the AC lines 17U and 17W are cut off.

制御部39は、実施の形態1と同様にして、第1、第2半導体スイッチ341、342を制御する。具体的には、第1半導体スイッチ341がオンとなり、第1極性の電流i1が流れている状態において、タイミングt1で遮断指令Ioffを受けると、モニタ出力Smiをリアルタイムで参照し、遮断待機Woffを与え、この電流i1が、タイミングt1後に最初にほぼゼロとなるタイミングt2で、第1半導体スイッチ341、342をオフ状態とし、交流線路17U、17Wを遮断する。また、第2半導体スイッチ342がオンとなり、第2極性の電流i2が流れている状態において、タイミングt1で遮断指令Ioffを受けると、図3に示すと同様に、モニタ出力Smiをリアルタイムで参照し、遮断待機Woffを与え、タイミングt1後に電流i2が最初にほぼゼロとなるタイミングt2で、第2半導体スイッチ341、342をオフ状態とし、交流線路17U、17Wを遮断する。電流i1,i2がほぼゼロとなるタイミングは、電流i1,i2が交流電流iの定格値の1%以下の値になったタイミングとされる。   The control unit 39 controls the first and second semiconductor switches 341 and 342 in the same manner as in the first embodiment. Specifically, when the first semiconductor switch 341 is turned on and the current i1 having the first polarity flows, when the cutoff command Ioff is received at the timing t1, the monitor output Smi is referred to in real time, and the cutoff standby Woff is set. The first semiconductor switches 341 and 342 are turned off and the AC lines 17U and 17W are cut off at the timing t2 when the current i1 becomes substantially zero first after the timing t1. Further, when the second semiconductor switch 342 is turned on and the current i2 of the second polarity is flowing, when the cutoff command Ioff is received at the timing t1, the monitor output Smi is referred to in real time as shown in FIG. Then, at the timing t2 when the current i2 first becomes substantially zero after the timing t1, the second semiconductor switches 341 and 342 are turned off to cut off the AC lines 17U and 17W. The timing at which the currents i1 and i2 become substantially zero is the timing at which the currents i1 and i2 become 1% or less of the rated value of the alternating current i.

このように実施の形態3の回路遮断装置30Cでは、電流i1、i2がほぼゼロとなるタイミングで第1、第2半導体スイッチ341、342をオフ状態とするので、第1、第2半導体スイッチ341、342がオフ状態とされるときのdi/dtを小さくすることができ、サージ電圧Vsを小さくすることができる。したがって、サージ電圧Vsにより、半導体スイッチ341、342が破壊するのを防止することができ、電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ341、342により確実に遮断することができる。   As described above, in the circuit breaker 30C according to the third embodiment, the first and second semiconductor switches 341 and 342 are turned off at the timing when the currents i1 and i2 become substantially zero. , 342 can be reduced when the 342 is turned off, and the surge voltage Vs can be reduced. Therefore, it is possible to prevent the semiconductor switches 341 and 342 from being destroyed by the surge voltage Vs, and even if the AC load 13 is a drive motor having a large inductance in an electrically driven vehicle, the semiconductor switches 211 and 212 of the power conversion device. The abnormal alternating current that flows when the continuity failure occurs can be reliably interrupted by the semiconductor switches 341 and 342.

以上説明した実施の形態1〜3は、すべて、電流i1、i2がほぼゼロとなるタイミングで半導体スイッチ32、331、332、341、342をオフ状態とするタイプであり、各半導体スイッチがオフ状態となるときのdi/dtを小さくすることができ、サージ電圧Vsを小さくすることができる。   In the first to third embodiments described above, the semiconductor switches 32, 331, 332, 341, and 342 are turned off at the timing when the currents i1 and i2 become almost zero, and each semiconductor switch is turned off. Di / dt can be reduced and the surge voltage Vs can be reduced.

実施の形態1〜3における半導体スイッチ32、331、332、341、342は、各種の半導体材料を用いて構成される。これらの半導体スイッチは、例えば一般的なシリコンSi、窒化ガリウムGaN、窒化アルミニウムAlN、窒化アルミニウムガリウムAlGaNなどの窒化物半導体、またはシリコンカーバイドSiC半導体を用いて構成することができ、それぞれの半導体材料の特徴を考慮して半導体スイッチを構成する半導体材料が選定される。窒化物半導体またはシリコンカーバイドSiCは、一般にバンドギャップエネルギーが大きく、これらの半導体材料で構成された半導体スイッチは、一般に耐圧が数百ボルトと高く、また200℃程度の高温雰囲気下でも安定して動作するので、半導体スイッチの放熱構造を簡略化または省略することが可能となり、回路遮断部31を小型化、軽量化することができる。またシリコンSiで構成される半導体スイッチは、窒化物半導体またはシリコンカーバイドSiCで構成された半導体スイッチと比較して、製造が容易で非常に安価であり、回路遮断装置30A、30B、30Cの低コスト化を容易に実現できる。   The semiconductor switches 32, 331, 332, 341, and 342 in the first to third embodiments are configured using various semiconductor materials. These semiconductor switches can be configured using nitride semiconductors such as general silicon Si, gallium nitride GaN, aluminum nitride AlN, aluminum gallium nitride AlGaN, or silicon carbide SiC semiconductors, for example. A semiconductor material constituting the semiconductor switch is selected in consideration of the characteristics. Nitride semiconductors or silicon carbide SiC generally have a large band gap energy, and semiconductor switches composed of these semiconductor materials generally have a high breakdown voltage of several hundred volts and operate stably even in a high temperature atmosphere of about 200 ° C. Therefore, the heat dissipation structure of the semiconductor switch can be simplified or omitted, and the circuit breaker 31 can be reduced in size and weight. Further, a semiconductor switch made of silicon Si is easy to manufacture and very inexpensive as compared with a semiconductor switch made of nitride semiconductor or silicon carbide SiC, and the low cost of the circuit breakers 30A, 30B, 30C. Can be easily realized.

なお、実施の形態1〜3では、電流モニタ37は、電力変換装置20に内蔵される場合もある。この場合には、回路遮断装置30A、30B、30Cには、電流モニタ37を配置せずに、電力変換装置20に内蔵された電流モニタ37を使用する。   In the first to third embodiments, the current monitor 37 may be built in the power conversion device 20. In this case, the current monitor 37 built in the power converter 20 is used in the circuit breakers 30A, 30B, and 30C without arranging the current monitor 37.

実施の形態4.
図6は、この発明による電力供給回路の実施の形態4で使用される回路遮断装置30Dを示す電気回路図である。この回路遮断装置30Dも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Dは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 4 FIG.
FIG. 6 is an electric circuit diagram showing a circuit interruption device 30D used in the fourth embodiment of the power supply circuit according to the present invention. This circuit breaker 30D is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30D is arranged on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図6に示す回路遮断装置30Dでは、回路遮断部31に、JFET、すなわち接合型電界効果トランジスタで構成された第1、第2半導体スイッチ321、322が使用される。JFETで構成されたこれらの半導体スイッチ321、322は、それぞれソースSと、ドレインDと、ゲートGを有し、ゲートGの電位を制御することにより、ソースSとドレインDとの間の通電、遮断を制御する。第1、第2半導体スイッチ321、322は、交流線路17U、17Wのそれぞれに、互いに直列に接続され、それぞれのソースSは互いに直接接続される。   In the circuit interruption device 30D shown in FIG. 6, the circuit interruption unit 31 uses first and second semiconductor switches 321 and 322 configured by JFETs, that is, junction field effect transistors. These semiconductor switches 321 and 322 formed of JFETs have a source S, a drain D, and a gate G, respectively, and by controlling the potential of the gate G, energization between the source S and the drain D, Control shut-off. The first and second semiconductor switches 321 and 322 are connected in series to each of the AC lines 17U and 17W, and the respective sources S are directly connected to each other.

JFETで構成された第1、第2半導体スイッチ321、322は、実施の形態1における半導体スイッチ32と同様に、それぞれ双方向に通電できるが、この実施の形態4では、回路遮断部31において、第1、第2半導体スイッチ321、322を互いに直列に接続し、各半導体スイッチ321、322と並列にそれぞれ電流方向設定素子323、324を接続する。電流方向設定素子323、324はダイオードであり、電流方向設定素子323、324は、それぞれアノードAと、カソードKを有し、電流方向設定素子323のアノードAは第1半導体スイッチ321のソースSに、また電流方向設定素子323のカソードKは第1半導体スイッチ321のドレインDに直接接続される。電流方向設定素子324のアノードAは第2半導体スイッチ322のソースSに、また電流方向設定素子324のカソードKは第2半導体スイッチ322のドレインDに直接接続される。   The first and second semiconductor switches 321 and 322 formed of JFETs can be energized in both directions, similarly to the semiconductor switch 32 in the first embodiment, but in the fourth embodiment, in the circuit cutoff unit 31, The first and second semiconductor switches 321 and 322 are connected in series with each other, and the current direction setting elements 323 and 324 are connected in parallel with the semiconductor switches 321 and 322, respectively. The current direction setting elements 323 and 324 are diodes. The current direction setting elements 323 and 324 have an anode A and a cathode K, respectively. The anode A of the current direction setting element 323 is connected to the source S of the first semiconductor switch 321. The cathode K of the current direction setting element 323 is directly connected to the drain D of the first semiconductor switch 321. The anode A of the current direction setting element 324 is directly connected to the source S of the second semiconductor switch 322, and the cathode K of the current direction setting element 324 is directly connected to the drain D of the second semiconductor switch 322.

半導体スイッチ321、322は、半導体スイッチ32と同様に、各種の半導体材料を用いて構成される。この半導体スイッチ321、322は、例えば一般的なシリコンSi、窒化ガリウムGaN、窒化アルミニウムAlN、窒化アルミニウムガリウムAlGaNなどの窒化物半導体、またはシリコンカーバイドSiC半導体を用いて構成することができ、それぞれの半導体材料の特徴を考慮して半導体スイッチ321、322を構成する半導体材料が選定される。窒化物半導体またはシリコンカーバイドSiCは、一般にバンドギャップエネルギーが大きく、これらの半導体材料で構成された半導体スイッチ321、322は、一般に耐圧が数百ボルトと高く、また200℃程度の高温雰囲気下でも安定して動作するので、半導体スイッチ321、322の放熱構造を簡略化または省略することが可能となり、回路遮断部31を小型化、軽量化することができる。またシリコンSiで構成した半導体スイッチ321、322は、窒化物半導体またはシリコンカーバイドSiCで構成された半導体スイッチ321、322と比較して、製造が容易で非常に安価であり、回路遮断装置30Cの低コスト化を容易に実現できる。   Similar to the semiconductor switch 32, the semiconductor switches 321 and 322 are configured using various semiconductor materials. The semiconductor switches 321 and 322 can be configured using, for example, a nitride semiconductor such as general silicon Si, gallium nitride GaN, aluminum nitride AlN, aluminum gallium nitride AlGaN, or a silicon carbide SiC semiconductor. A semiconductor material constituting the semiconductor switches 321 and 322 is selected in consideration of the characteristics of the material. Nitride semiconductors or silicon carbide SiC generally have large band gap energy, and semiconductor switches 321 and 322 made of these semiconductor materials generally have a high breakdown voltage of several hundred volts and are stable even in a high temperature atmosphere of about 200 ° C. Therefore, the heat dissipation structure of the semiconductor switches 321 and 322 can be simplified or omitted, and the circuit interrupter 31 can be reduced in size and weight. Further, the semiconductor switches 321 and 322 made of silicon Si are easy to manufacture and very inexpensive as compared with the semiconductor switches 321 and 322 made of nitride semiconductor or silicon carbide SiC, and the circuit breaker 30C is low in cost. Cost can be easily realized.

交流線路17U、17Wに流れる交流電流iは、第1極性の電流i1と、この第1極性と逆極性の第2極性の電流i2を含む。第1極性の電流i1は、第1半導体スイッチ321のドレインD、そのソースS、電流方向設定素子324のアノードA、そのカソードKを経由して流れる。第2極性の電流i2は、第2半導体スイッチ322のドレインD、そのソース、電流方向設定素子323のアノードA、そのカソードKを経由して流れる。   The alternating current i flowing through the alternating current lines 17U and 17W includes a first polarity current i1 and a second polarity current i2 having a polarity opposite to the first polarity. The first polarity current i1 flows through the drain D of the first semiconductor switch 321, its source S, the anode A of the current direction setting element 324, and its cathode K. The second polarity current i2 flows through the drain D of the second semiconductor switch 322, the source thereof, the anode A of the current direction setting element 323, and the cathode K thereof.

図6に示す回路遮断装置30Dでは、電流モニタ37は図2に示す電流モニタ37と同じに構成され、モニタ信号Smiを発生する。制御部39Aは、第1、第2半導体スイッチ321、322の各ゲートGにそれぞれゲート制御信号SG1、SG2を供給して、第1、第2半導体スイッチ321、322を制御するように構成され、電力変換装置20からの異常検出出力Sfと、電流モニタ37からのモニタ出力Smiに基づき、交流線路17U、17Wを遮断する。   In the circuit interruption device 30D shown in FIG. 6, the current monitor 37 is configured in the same manner as the current monitor 37 shown in FIG. 2, and generates a monitor signal Smi. The control unit 39A is configured to control the first and second semiconductor switches 321 and 322 by supplying gate control signals SG1 and SG2 to the gates G of the first and second semiconductor switches 321 and 322, respectively. On the basis of the abnormality detection output Sf from the power converter 20 and the monitor output Smi from the current monitor 37, the AC lines 17U and 17W are cut off.

図7は、回路遮断装置30Dの動作説明用波形図であり、図7(a)は交流線路17U、17Wに流れる交流電流iを示し、図7(b)は異常検出信号Sfを示し、図7(c)は半導体スイッチ321のゲートGに供給されるゲート制御信号SG1を示し、図7(d)は半導体スイッチ322のゲートGに供給されるゲート制御信号SG2を示す。   7A and 7B are waveform diagrams for explaining the operation of the circuit breaker 30D. FIG. 7A shows the AC current i flowing through the AC lines 17U and 17W, FIG. 7B shows the abnormality detection signal Sf, and FIG. 7 (c) shows a gate control signal SG1 supplied to the gate G of the semiconductor switch 321, and FIG. 7 (d) shows a gate control signal SG2 supplied to the gate G of the semiconductor switch 322.

図7(a)に示すように、第2半導体スイッチ322に第2極性の電流i2が流れている状態において、図7(b)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Aは、モニタ出力Smiを参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図7(c)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、第1半導体スイッチ321を即時オフ状態toする。タイミングt1では、第2半導体スイッチ322のドレインDとソースSおよび電流方向設定素子323を通じて第2極性の電流i2が流れており、第1半導体スイッチ321には、第1極性の電流i1は流れておらず、i1=0である。第1半導体スイッチ321は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ321がオフ状態とされても、サージ電圧Vsは発生しない。   As shown in FIG. 7A, the abnormality detection output Sf changes from the high level to the low level at the timing t1 shown in FIG. 7B when the current i2 having the second polarity flows through the second semiconductor switch 322. When the current interruption command Ioff is generated, the control unit 39A refers to the monitor output Smi and confirms that the current i2 of the second polarity is flowing at the timing t1, and then shown in FIG. As described above, the gate control signal SG1 is changed from the high level to the low level, and the first semiconductor switch 321 is immediately turned off. At timing t1, the second polarity current i2 flows through the drain D and source S of the second semiconductor switch 322 and the current direction setting element 323, and the first polarity current i1 flows through the first semiconductor switch 321. I1 = 0. Since the first semiconductor switch 321 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 321 is turned off.

第1半導体スイッチ321がタイミングt1で即時オフ状態とされた後も、制御部39Aは、図7(d)に示すように、第2半導体スイッチ322のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、第2半導体スイッチ322のドレインDとソースSおよび電流方向設定素子323を通じて流れ続ける。制御部39Aは、モニタ出力Smiを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で第2半導体スイッチ322をオフ状態に制御する。このタイミングt3では、第2半導体スイッチ322に流れていた第2極性の電流i2は消滅し、I2=0となっており、第2半導体スイッチ322がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、第1半導体スイッチ321が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the first semiconductor switch 321 is immediately turned off at the timing t1, the control unit 39A applies the gate control signal SG2 supplied to the gate G of the second semiconductor switch 322 as shown in FIG. A cutoff standby Woff is applied, and the gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the drain D and source S of the second semiconductor switch 322 and the current direction setting element 323. The control unit 39A refers to the monitor output Smi, changes the gate control signal SG2 from the high level to the low level at the timing t3 after the current i2 of the second polarity disappears, and at the timing t3, the second semiconductor switch 322. To turn off. At this timing t3, the current i2 having the second polarity flowing through the second semiconductor switch 322 disappears, and I2 = 0. Even when the second semiconductor switch 322 is controlled to be in the OFF state, the surge voltage Vs is Does not occur. At the timing t3, the first semiconductor switch 321 has already been turned off, so that the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ321を通じて流れている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ322が即時オフ状態とされ、第1半導体スイッチ321は、タイミングt1の後、第1半導体スイッチ321に流れていた第1極性の電流i1が消滅した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 of the first polarity flows through the first semiconductor switch 321, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor switch 322 is immediately turned off at the timing t1, The first semiconductor switch 321 is turned off at the timing t3 after the current i1 having the first polarity flowing through the first semiconductor switch 321 disappears after the timing t1.

このように実施の形態4の回路遮断装置30Dでは、第1、第2の半導体スイッチ321、322の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ321、322をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ321、322の破壊を防止しながら、交流線路17U、17Wを遮断することができる。したがって、電圧電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ321、322により確実に遮断することができる。   As described above, in the circuit breaker 30D according to the fourth embodiment, when the current flows through one of the first and second semiconductor switches 321, 322, the other is turned off and the other is turned off. After that, when the current flowing through one of the semiconductor switches is turned off, one of the semiconductor switches is turned off. Therefore, when the semiconductor switches 321 and 322 are turned off, the surge voltage Vs does not occur, and the semiconductor switch The AC lines 17U and 17W can be blocked while preventing the destruction of the 321 and 322. Therefore, even if the AC load 13 is a drive motor having a large inductance in a voltage-electrically driven vehicle, the semiconductor switches 321 and 322 reliably cut off the abnormal AC current that flows when the semiconductor switches 211 and 212 of the power conversion device are faulty. can do.

なお、実施の形態4でも、電流モニタ37は、電力変換装置20に内蔵される場合もある。この場合には、回路遮断装置30Aには、電流モニタ37を配置せずに、電力変換装置20に内蔵された電流モニタ37を使用する。   In the fourth embodiment, the current monitor 37 may be built in the power conversion device 20. In this case, the current monitor 37 built in the power converter 20 is used in the circuit breaker 30A without arranging the current monitor 37.

実施の形態5.
図8は、この発明による電力供給回路の実施の形態5で使用される回路遮断装置Eを示す電気回路図である。この回路遮断装置30Eも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Eは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 5. FIG.
FIG. 8 is an electric circuit diagram showing a circuit interruption device E used in Embodiment 5 of the power supply circuit according to the present invention. This circuit breaker 30E is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30E is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図8に示す回路遮断装置30Eは、図4に示す実施の形態2で使用された回路遮断装置30Bにおいて、制御部39を制御部39Aに代え、第1、第2半導体スイッチ331、332のそれぞれに、ゲート制御信号SG1、SG2を供給するように変更し、第1、第2半導体スイッチ331、332を図7と同様に制御する。その他は、実施の形態2で使用された回路遮断装置30Bと同じに構成される。   The circuit breaker 30E shown in FIG. 8 is different from the circuit breaker 30B used in the second embodiment shown in FIG. 4 in that the control unit 39 is replaced with the control unit 39A, and the first and second semiconductor switches 331 and 332 are respectively provided. The first and second semiconductor switches 331 and 332 are controlled in the same manner as in FIG. 7 by changing the gate control signals SG1 and SG2. The other configuration is the same as that of the circuit breaker 30B used in the second embodiment.

この実施の形態5でも、半導体スイッチ331、332は、図7と同様に制御される。具体的には、図7(a)に示すように、半導体スイッチ332に第2極性の電流i2が流れている状態において、図7(b)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Aは、モニタ出力Smiを参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図7(c)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、半導体スイッチ331を即時オフ状態とする。タイミングt1では、半導体スイッチ332のドレインDとソースSおよび電流方向設定素子333を通じて第2極性の電流i2が流れており、半導体スイッチ331には、第1極性の電流i1は流れておらず、i1=0である。半導体スイッチ331は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ331がオフ状態とされても、サージ電圧Vsは発生しない。   Also in the fifth embodiment, the semiconductor switches 331 and 332 are controlled in the same manner as in FIG. Specifically, as shown in FIG. 7A, in the state where the current i2 of the second polarity flows through the semiconductor switch 332, the abnormality detection output Sf is changed from the high level at the timing t1 shown in FIG. 7B. When the level is changed to a low level and the current cut-off command Ioff is generated, the control unit 39A refers to the monitor output Smi and confirms that the current i2 of the second polarity flows at the timing t1, and then FIG. ), The gate control signal SG1 is changed from the high level to the low level, and the semiconductor switch 331 is immediately turned off. At the timing t1, the current i2 of the second polarity flows through the drain D and source S of the semiconductor switch 332 and the current direction setting element 333, and the current i1 of the first polarity does not flow through the semiconductor switch 331, i1 = 0. Since the semiconductor switch 331 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 331 is turned off.

半導体スイッチ331がタイミングt1で即時オフ状態とされた後も、制御部39Aは、図7(d)に示すように、半導体スイッチ332のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、半導体スイッチ332のドレインDとソースSおよび電流方向設定素子323を通じて流れ続ける。制御部39Aは、モニタ出力Smiを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で半導体スイッチ332をオフ状態に制御する。このタイミングt3では、半導体スイッチ332に流れていた第2極性の電流i2は消滅し、i2=0となっており、半導体スイッチ332がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、半導体スイッチ331が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the semiconductor switch 331 is immediately turned off at the timing t1, the control unit 39A sets the cutoff standby Woff to the gate control signal SG2 supplied to the gate G of the semiconductor switch 332 as shown in FIG. The gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the drain D and source S of the semiconductor switch 332 and the current direction setting element 323. The control unit 39A refers to the monitor output Smi, changes the gate control signal SG2 from the high level to the low level at the timing t3 after the current i2 of the second polarity disappears, and turns off the semiconductor switch 332 at the timing t3. Control to the state. At this timing t3, the current i2 having the second polarity flowing through the semiconductor switch 332 disappears, i2 = 0, and even if the semiconductor switch 332 is controlled to be in the OFF state, the surge voltage Vs is not generated. Further, at the timing t3, since the semiconductor switch 331 has already been turned off, the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ331を通じて流れている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ332が即時オフ状態とされ、第1半導体スイッチ331は、タイミングt1の後、第1半導体スイッチ331に流れていた第1極性の電流i1が消滅した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 of the first polarity flows through the first semiconductor switch 331, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor switch 332 is immediately turned off at the timing t1, The first semiconductor switch 331 is turned off at a timing t3 after the current i1 having the first polarity flowing through the first semiconductor switch 331 disappears after the timing t1.

このように実施の形態5でも、第1、第2の半導体スイッチ331、332の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ331、332をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ331、332の破壊を防止しながら、交流線路17U、17Wを遮断することができる。したがって、サージ電圧電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ331、332により確実に遮断することができる。   As described above, also in the fifth embodiment, when the current flows through one of the first and second semiconductor switches 331 and 332, the other is turned off and the other is turned off. Since one of the semiconductor switches is turned off in a state where the current flowing through the current flows, the surge voltage Vs is not generated when the semiconductor switches 331 and 332 are turned off, and the semiconductor switches 331 and 332 are destroyed. AC line 17U, 17W can be interrupted | blocking, preventing. Therefore, even if the AC load 13 is a drive motor having a large inductance in a surge voltage electric drive vehicle, the semiconductor switch 331, 332 reliably ensures that an abnormal AC current that flows when the semiconductor switches 211, 212 of the power conversion device are continually faulty. Can be blocked.

実施の形態6.
図9は、この発明による電力供給回路の実施の形態5で使用される回路遮断装置Fを示す電気回路図である。この回路遮断装置30Fも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Fは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などが発生したときに、交流線路17U、17Wを遮断する。
Embodiment 6 FIG.
FIG. 9 is an electric circuit diagram showing a circuit breaker F used in Embodiment 5 of the power supply circuit according to the present invention. This circuit breaker 30F is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30F is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and cuts off the AC lines 17U and 17W when a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20. To do.

図9に示す回路遮断装置30Fは、図5に示す実施の形態3で使用された回路遮断装置30Cにおいて、制御部39を制御部39Aに代え、第1、第2半導体スイッチ341、342のそれぞれに、ゲート制御信号SG1、SG2を供給するように変更し、第1、第2半導体スイッチ341、342を図7と同様に制御する。その他は、実施の形態3で使用された回路遮断装置30Cと同じに構成される。   The circuit breaker 30F shown in FIG. 9 is different from the circuit breaker 30C used in the third embodiment shown in FIG. 5 in that the control unit 39 is replaced with the control unit 39A, and the first and second semiconductor switches 341 and 342 are respectively provided. In addition, the first and second semiconductor switches 341 and 342 are controlled in the same manner as in FIG. Others are the same as the circuit breaker 30C used in the third embodiment.

この実施の形態6でも、半導体スイッチ341、342は、図7と同様に制御される。具体的には、図7(a)に示すように、半導体スイッチ342に第2極性の電流i2が流れている状態において、図7(b)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Aは、モニタ出力Smをi参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図7(c)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、半導体スイッチ341を即時オフ状態とする。タイミングt1では、半導体スイッチ342のドレインDとソースSおよび電流方向設定素子343を通じて第2極性の電流i2が流れており、半導体スイッチ341には、第1極性の電流i1は流れておらず、i1=0である。半導体スイッチ341は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ341がオフ状態とされても、サージ電圧Vsは発生しない。   Also in the sixth embodiment, the semiconductor switches 341 and 342 are controlled in the same manner as in FIG. Specifically, as shown in FIG. 7A, in the state where the current i2 of the second polarity flows through the semiconductor switch 342, the abnormality detection output Sf is changed from the high level at the timing t1 shown in FIG. 7B. When the level is changed to a low level and the current cut-off command Ioff is generated, the control unit 39A refers to the monitor output Sm and confirms that the current i2 of the second polarity flows at the timing t1, and then FIG. As shown in c), the gate control signal SG1 is changed from the high level to the low level, and the semiconductor switch 341 is immediately turned off. At the timing t1, the current i2 of the second polarity flows through the drain D and source S of the semiconductor switch 342 and the current direction setting element 343, and the current i1 of the first polarity does not flow through the semiconductor switch 341. = 0. Since the semiconductor switch 341 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 341 is turned off.

半導体スイッチ341がタイミングt1で即時オフ状態とされた後も、制御部39Aは、図7(d)に示すように、半導体スイッチ342のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、半導体スイッチ342のドレインDとソースSおよび電流方向設定素子343を通じて流れ続ける。制御部39Aは、モニタ出力Smiを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で半導体スイッチ342をオフ状態に制御する。このタイミングt3では、半導体スイッチ342に流れていた第2極性の電流i2は消滅し、i2=0となっており、半導体スイッチ342がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、半導体スイッチ341が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the semiconductor switch 341 is immediately turned off at the timing t1, as shown in FIG. 7D, the control unit 39A sets the cutoff standby Woff to the gate control signal SG2 supplied to the gate G of the semiconductor switch 342. The gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the drain D and source S of the semiconductor switch 342 and the current direction setting element 343. The control unit 39A refers to the monitor output Smi, changes the gate control signal SG2 from the high level to the low level at the timing t3 after the current i2 of the second polarity disappears, and turns off the semiconductor switch 342 at the timing t3. Control to the state. At this timing t3, the current i2 having the second polarity flowing through the semiconductor switch 342 disappears, i2 = 0, and the surge voltage Vs is not generated even when the semiconductor switch 342 is controlled to be turned off. Further, at the timing t3, since the semiconductor switch 341 has already been turned off, the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ341を通じて流れている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ342が即時オフ状態とされ、第1半導体スイッチ341は、タイミングt1の後、第1半導体スイッチ341に流れていた第1極性の電流i1が消滅した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 of the first polarity flows through the first semiconductor switch 341, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor switch 342 is immediately turned off at the timing t1, The first semiconductor switch 341 is turned off at a timing t3 after the current i1 having the first polarity flowing through the first semiconductor switch 341 disappears after the timing t1.

このように実施の形態6でも、第1、第2の半導体スイッチ341、342の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ341、342をオフ状態としたときにサージ電圧Vsが発生せず、半導体スイッチ341、342の破壊を防止しながら、交流線路17U、17Wを遮断することができる。したがって、サージ電圧電気駆動自動車で交流負荷13がインダクタンスの大きな駆動モータとされても、電力変換装置の半導体スイッチ211、212の導通故障時などに流れる異常交流電流を半導体スイッチ341、342により確実に遮断することができる。   As described above, also in the sixth embodiment, in the state where the current flows through one of the first and second semiconductor switches 341 and 342, the other is turned off and the other is turned off. Since one of the semiconductor switches is turned off in the state where the current that has flown through is lost, the surge voltage Vs is not generated when the semiconductor switches 341 and 342 are turned off, and the semiconductor switches 341 and 342 are destroyed. AC line 17U, 17W can be interrupted | blocking, preventing. Therefore, even if the AC load 13 is a drive motor having a large inductance in a surge voltage electric drive vehicle, the semiconductor switch 341 and 342 reliably prevents abnormal AC current that flows when the semiconductor switches 211 and 212 of the power conversion device are in conduction failure. Can be blocked.

実施の形態7.
図10は、この発明による電力供給回路の実施の形態7で使用される回路遮断装置30Gを示す電気回路図である。この回路遮断装置30Gも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Gは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 7 FIG.
FIG. 10 is an electric circuit diagram showing a circuit interruption device 30G used in the seventh embodiment of the power supply circuit according to the present invention. This circuit breaker 30G is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30G is arranged on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図10に示す回路遮断装置30Gは、図6に示す回路遮断装置30Dについて、互いに直列に接続された第1、第2半導体スイッチ321、322を互いに並列に接続するように変更し、また電流方向設定素子323、324を、それぞれ第1、第2半導体スイッチ321、322と直列に接続したものである。第1半導体スイッチ321のドレインDは電流方向設定素子323を通じて電流モニタ37の電流センサ371に接続され、そのソースSは、主端子302に接続される。第2半導体スイッチ322のドレインDは、電流方向設定素子324を通じて主端子302に接続され、そのソースSは、電流センサ371に接続される。   The circuit breaker 30G shown in FIG. 10 changes the circuit breaker 30D shown in FIG. 6 so that the first and second semiconductor switches 321 and 322 connected in series with each other are connected in parallel to each other, and the current direction The setting elements 323 and 324 are connected in series with the first and second semiconductor switches 321 and 322, respectively. The drain D of the first semiconductor switch 321 is connected to the current sensor 371 of the current monitor 37 through the current direction setting element 323, and its source S is connected to the main terminal 302. The drain D of the second semiconductor switch 322 is connected to the main terminal 302 through the current direction setting element 324, and its source S is connected to the current sensor 371.

電流方向設定素子323は、第1半導体スイッチ321のドレインD側に接続され、そのアノードAは電流センサ371に接続されるとともに、第2半導体スイッチ322のソースSにも接続される。電流方向設定素子323のカソードKは、第1半導体スイッチ321のドレインDに接続される。電流方向設定素子324は、第2半導体スイッチ322のドレインD側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ321のソースSに接続される。電流方向設定素子324のカソードKは、第2半導体スイッチ322のドレインDに接続される。   The current direction setting element 323 is connected to the drain D side of the first semiconductor switch 321, and its anode A is connected to the current sensor 371 and also to the source S of the second semiconductor switch 322. The cathode K of the current direction setting element 323 is connected to the drain D of the first semiconductor switch 321. The current direction setting element 324 is connected to the drain D side of the second semiconductor switch 322, and its anode A is connected to the main terminal 302 and to the source S of the first semiconductor switch 321. The cathode K of the current direction setting element 324 is connected to the drain D of the second semiconductor switch 322.

交流電流iの第1極性の電流i1は、電流方向設定素子323のアノードAと、そのカソードKと、第1半導体スイッチ321のドレインDと、そのソースSを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子324のアノードAと、そのカソードKと、第2半導体スイッチ322のドレインDと、そのソースSを経由して流れる。その他は、図6に示す回路遮断装置30Dと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 323, the cathode K thereof, the drain D of the first semiconductor switch 321 and the source S thereof. The second polarity current i2 of the alternating current i flows through the anode A of the current direction setting element 324, the cathode K thereof, the drain D of the second semiconductor switch 322, and the source S thereof. Others are the same as the circuit breaker 30D shown in FIG.

この実施の形態7においても、図6に示す回路遮断装置30Dと同様に、第1、第2の半導体スイッチ321、322の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ321、322をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ321、322の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the seventh embodiment, in the same manner as the circuit interrupt device 30D shown in FIG. 6, in the state where the current flows through one of the first and second semiconductor switches 321, 322, the other is turned off. Since the semiconductor switch 321 and 322 is turned off when one of the semiconductor switches 321 and 322 is turned off after the other is turned off, one of the semiconductor switches is turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 321 and 322 from being destroyed without being generated.

実施の形態8.
図11は、この発明による電力供給回路の実施の形態8で使用される回路遮断装置30Hを示す電気回路図である。この回路遮断装置30Hも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Hは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 8 FIG.
FIG. 11 is an electric circuit diagram showing a circuit breaker 30H used in the eighth embodiment of the power supply circuit according to the present invention. This circuit breaker 30H is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30H is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図11に示す回路遮断装置30Hは、図8に示す回路遮断装置30Eにおいて、互いに直列に接続された第1、第2半導体スイッチ331、332を互いに並列に接続するように変更し、また電流方向設定素子333、334を、それぞれ第1、第2半導体スイッチ331、332と直列に接続したものである。第1半導体スイッチ331のコレクタCは電流方向設定素子333を通じて電流モニタ37の電流センサ371に接続され、そのエミッタEは、主端子302に接続される。第2半導体スイッチ332のコレクタCは、電流方向設定素子334を通じて主端子302に接続され、そのエミッタEは、電流センサ371に接続される。第1、第2半導体スイッチ331、332には、それぞれと並列に、保護ダイオード335、336が接続される。保護ダイオード335、336の各アノードAは第1、第2半導体スイッチ331、332の各エミッタEに、また保護ダイオード335、336の各カソードKは、それらの各コレクタCに接続される。   The circuit breaker 30H shown in FIG. 11 is the same as the circuit breaker 30E shown in FIG. 8 except that the first and second semiconductor switches 331 and 332 connected in series are connected in parallel to each other, and the current direction The setting elements 333 and 334 are connected in series with the first and second semiconductor switches 331 and 332, respectively. The collector C of the first semiconductor switch 331 is connected to the current sensor 371 of the current monitor 37 through the current direction setting element 333, and its emitter E is connected to the main terminal 302. The collector C of the second semiconductor switch 332 is connected to the main terminal 302 through the current direction setting element 334, and its emitter E is connected to the current sensor 371. Protection diodes 335 and 336 are connected to the first and second semiconductor switches 331 and 332 in parallel, respectively. The anodes A of the protection diodes 335 and 336 are connected to the emitters E of the first and second semiconductor switches 331 and 332, and the cathodes K of the protection diodes 335 and 336 are connected to their collectors C.

電流方向設定素子333は、第1半導体スイッチ331のコレクタC側に接続され、そのアノードAは電流センサ371に接続されるとともに、第2半導体スイッチ332のエミッタEにも接続される。電流方向設定素子333のカソードKは、第1半導体スイッチ331のコレクタCに接続される。電流方向設定素子334は、第2半導体スイッチ332のコレクタC側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ331のエミッタEに接続される。電流方向設定素子334のカソードKは、第2半導体スイッチ332のコレクタCに接続される。   The current direction setting element 333 is connected to the collector C side of the first semiconductor switch 331, and its anode A is connected to the current sensor 371 and also to the emitter E of the second semiconductor switch 332. The cathode K of the current direction setting element 333 is connected to the collector C of the first semiconductor switch 331. The current direction setting element 334 is connected to the collector C side of the second semiconductor switch 332, and its anode A is connected to the main terminal 302 and to the emitter E of the first semiconductor switch 331. The cathode K of the current direction setting element 334 is connected to the collector C of the second semiconductor switch 332.

交流電流iの第1極性の電流i1は、電流方向設定素子333のアノードAと、そのカソードKと、第1半導体スイッチ331のコレクタCと、そのエミッタEを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子334のアノードAと、そのカソードKと、第2半導体スイッチ332のコレクタCと、そのエミッタEを経由して流れる。その他は、図8に示す回路遮断装置30Eと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 333, the cathode K thereof, the collector C of the first semiconductor switch 331, and the emitter E thereof. The current i2 of the second polarity of the alternating current i flows through the anode A of the current direction setting element 334, the cathode K thereof, the collector C of the second semiconductor switch 332, and the emitter E thereof. The other configuration is the same as that of the circuit breaker 30E shown in FIG.

この実施の形態8においても、図8に示す回路遮断装置30Eと同様に、第1、第2の半導体スイッチ331、332の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ331、332をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ331、332の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the eighth embodiment, in the same manner as the circuit breaker 30E shown in FIG. 8, the current flows through one of the first and second semiconductor switches 331 and 332, and the other is turned off. Since one of the semiconductor switches is turned off in a state where the current flowing through one of the other is turned off after the other is turned off, the surge voltage Vs is reduced when the semiconductor switches 331 and 332 are turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 331 and 332 from being destroyed without being generated.

実施の形態9.
図12は、この発明による電力供給回路の実施の形態9で使用される回路遮断装置30Iを示す電気回路図である。この回路遮断装置30Iも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Iは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 9 FIG.
FIG. 12 is an electric circuit diagram showing a circuit breaker 30I used in the ninth embodiment of the power supply circuit according to the present invention. This circuit breaker 30I is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30I is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図12に示す回路遮断装置30Iは、図9に示す回路遮断装置30Fにおいて、互いに直列に接続された第1、第2半導体スイッチ341、342を互いに並列に接続するように変更し、また電流方向設定素子343、344を、それぞれ第1、第2半導体スイッチ341、342と直列に接続したものである。第1半導体スイッチ341のドレインDは電流方向設定素子343を通じて電流モニタ37の電流センサ371に接続され、そのソースSは、主端子302に接続される。第2半導体スイッチ342のドレインDは、電流方向設定素子344を通じて主端子302に接続され、そのソースSは、電流センサ371に接続される。第1、第2半導体スイッチ341、342には、それぞれと並列に、寄生ダイオード345、346が接続される。寄生ダイオード345、346の各アノードAは第1、第2半導体スイッチ341、332の各ドレインDに、また保護ダイオード345、346の各カソードKは、それらの各ソースSに接続される。   The circuit breaker 30I shown in FIG. 12 is changed to connect the first and second semiconductor switches 341 and 342 connected in series to each other in parallel in the circuit breaker 30F shown in FIG. The setting elements 343 and 344 are connected in series with the first and second semiconductor switches 341 and 342, respectively. The drain D of the first semiconductor switch 341 is connected to the current sensor 371 of the current monitor 37 through the current direction setting element 343, and its source S is connected to the main terminal 302. The drain D of the second semiconductor switch 342 is connected to the main terminal 302 through the current direction setting element 344, and its source S is connected to the current sensor 371. Parasitic diodes 345 and 346 are connected to the first and second semiconductor switches 341 and 342 in parallel, respectively. The anodes A of the parasitic diodes 345 and 346 are connected to the drains D of the first and second semiconductor switches 341 and 332, and the cathodes K of the protection diodes 345 and 346 are connected to their sources S.

電流方向設定素子343は、第1半導体スイッチ341のドレインD側に接続され、そのアノードAは電流センサ371に接続されるとともに、第2半導体スイッチ342のソースSにも接続される。電流方向設定素子343のカソードKは、第1半導体スイッチ341のドレインDに接続される。電流方向設定素子344は、第2半導体スイッチ342のドレインD側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ341のソースSに接続される。電流方向設定素子344のカソードKは、第2半導体スイッチ342のソースSに接続される。   The current direction setting element 343 is connected to the drain D side of the first semiconductor switch 341, and its anode A is connected to the current sensor 371 and also to the source S of the second semiconductor switch 342. The cathode K of the current direction setting element 343 is connected to the drain D of the first semiconductor switch 341. The current direction setting element 344 is connected to the drain D side of the second semiconductor switch 342, and its anode A is connected to the main terminal 302 and to the source S of the first semiconductor switch 341. The cathode K of the current direction setting element 344 is connected to the source S of the second semiconductor switch 342.

交流電流iの第1極性の電流i1は、電流方向設定素子343のアノードAと、そのカソードKと、第1半導体スイッチ341のドレインDと、そのソースSを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子344のアノードAと、そのカソードKと、第2半導体スイッチ342のドレインDと、そのソースSを経由して流れる。その他は、図9に示す回路遮断装置30Fと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 343, the cathode K thereof, the drain D of the first semiconductor switch 341, and the source S thereof. The current i2 of the second polarity of the alternating current i flows through the anode A of the current direction setting element 344, the cathode K thereof, the drain D of the second semiconductor switch 342, and the source S thereof. Others are the same as the circuit breaker 30F shown in FIG.

この実施の形態9においても、図9に示す回路遮断装置30Fと同様に、第1、第2の半導体スイッチ341、342の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ341、342をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ341、342の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the ninth embodiment, in the same manner as the circuit breaker 30F shown in FIG. 9, in the state where the current flows through one of the first and second semiconductor switches 341 and 342, the other is turned off. Since one of the semiconductor switches is turned off in a state where the current flowing through one of the other is turned off after the other is turned off, the surge voltage Vs is reduced when the semiconductor switches 341 and 342 are turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 341 and 342 from being broken without being generated.

実施の形態10.
図13は、この発明による電力供給回路の実施の形態10で使用される回路遮断装置30Jを示す電気回路図である。この回路遮断装置30Jも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Jは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 10 FIG.
FIG. 13 is an electric circuit diagram showing a circuit breaker 30J used in the tenth embodiment of the power supply circuit according to the present invention. This circuit breaker 30J is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30J is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図13に示す回路遮断装置30Jは、図6に示す回路遮断装置30Dにおいて、電流モニタ37を電圧モニタ38に代え、制御部39Aを制御部39Bに代えたものである。電圧モニタ38は、回路遮断装置30Jに内蔵され、第1、第2半導体スイッチ321、322のそれぞれの両端における電圧をモニタしたモニタ出力Smvを出力する。制御部39Bは、電力変換装置20からの異常検出出力Sfと、電圧モニタ38からのモニタ出力Smvに基づき、第1、第2半導体スイッチ321、322のゲートGに、それぞれゲート信号SG1、SG2を供給し、第1、第2半導体スイッチ321、322を制御する。その他は、図6に示す回路遮断装置30Dと同じに構成される。   A circuit breaker 30J shown in FIG. 13 is the same as the circuit breaker 30D shown in FIG. 6 except that the current monitor 37 is replaced with a voltage monitor 38 and the controller 39A is replaced with a controller 39B. The voltage monitor 38 is built in the circuit breaker 30J, and outputs a monitor output Smv obtained by monitoring the voltages at both ends of the first and second semiconductor switches 321, 322. Based on the abnormality detection output Sf from the power conversion device 20 and the monitor output Smv from the voltage monitor 38, the control unit 39B sends the gate signals SG1 and SG2 to the gates G of the first and second semiconductor switches 321 and 322, respectively. The first semiconductor switch 321 and the second semiconductor switch 322 are controlled. Others are the same as the circuit breaker 30D shown in FIG.

図14は、回路遮断装置30Jの動作説明用波形図である。図14(a)は交流電流iを示し、図14(b)は電圧モニタ38のモニタ出力Smvを示し、図14(c)は異常検出出力Sfを示し、図14(d)は第1半導体スイッチ321に対するゲート制御信号SG1を示し、また図14(e)は第2半導体スイッチ322に対するゲート制御信号SG2を示す。電圧モニタ38のモニタ出力Smvは、図14(b)に示すように第1極性の電流i1が第1半導体スイッチ321に流れるときに高レベルとなり、第2極性の電流i2が第2半導体スイッチ322に流れるときに低レベルとなる。   FIG. 14 is a waveform diagram for explaining the operation of the circuit breaker 30J. 14A shows the alternating current i, FIG. 14B shows the monitor output Smv of the voltage monitor 38, FIG. 14C shows the abnormality detection output Sf, and FIG. 14D shows the first semiconductor. The gate control signal SG1 for the switch 321 is shown, and FIG. 14E shows the gate control signal SG2 for the second semiconductor switch 322. As shown in FIG. 14B, the monitor output Smv of the voltage monitor 38 becomes a high level when the first polarity current i1 flows to the first semiconductor switch 321, and the second polarity current i2 becomes the second semiconductor switch 322. When it flows to the low level.

図14(a)に示すように、第2半導体スイッチ322に第2極性の電流i2が流れ、図14(b)に示すようにモニタ出力Smvが低レベルとなっている状態において、図14(c)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Bは、モニタ出力Smvを参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図14(d)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、第1半導体スイッチ321を即時オフ状態とする。タイミングt1では、第2半導体スイッチ322のドレインDとソースSおよび電流方向設定素子323を通じて第2極性の電流i2が流れており、第1半導体スイッチ321には、第1極性の電流i1は流れておらず、i1=0である。第1半導体スイッチ321は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ321がオフ状態とされても、サージ電圧Vsは発生しない。   As shown in FIG. 14A, in the state where the current i2 having the second polarity flows through the second semiconductor switch 322 and the monitor output Smv is at the low level as shown in FIG. When the abnormality detection output Sf changes from the high level to the low level at the timing t1 shown in c) and the current cutoff command Ioff is generated, the control unit 39B refers to the monitor output Smv, and at the timing t1, the current i2 of the second polarity is displayed. As shown in FIG. 14D, the gate control signal SG1 is changed from the high level to the low level, and the first semiconductor switch 321 is immediately turned off. At timing t1, the second polarity current i2 flows through the drain D and source S of the second semiconductor switch 322 and the current direction setting element 323, and the first polarity current i1 flows through the first semiconductor switch 321. I1 = 0. Since the first semiconductor switch 321 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 321 is turned off.

第1半導体スイッチ321がタイミングt1で即時オフ状態とされた後も、制御部39Bは、図14(e)に示すように、第2半導体スイッチ322のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、第2半導体スイッチ322のドレインDとソースSおよび電流方向設定素子323を通じて流れ続ける。制御部39Bは、モニタ出力Smvを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で第2半導体スイッチ322をオフ状態に制御する。このタイミングt3では、第2半導体スイッチ322に流れていた第2極性の電流i2は消滅し、I2=0となっており、第2半導体スイッチ322がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、第1半導体スイッチ321が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the first semiconductor switch 321 is immediately turned off at the timing t1, the control unit 39B applies the gate control signal SG2 supplied to the gate G of the second semiconductor switch 322 as shown in FIG. A cutoff standby Woff is applied, and the gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the drain D and source S of the second semiconductor switch 322 and the current direction setting element 323. The control unit 39B refers to the monitor output Smv, changes the gate control signal SG2 from the high level to the low level at the timing t3 after the current i2 of the second polarity disappears, and the second semiconductor switch 322 at the timing t3. To turn off. At this timing t3, the current i2 having the second polarity flowing through the second semiconductor switch 322 disappears, and I2 = 0. Even when the second semiconductor switch 322 is controlled to be in the OFF state, the surge voltage Vs is Does not occur. At the timing t3, the first semiconductor switch 321 has already been turned off, so that the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ321を通じて流れ、モニタ出力Smvが高レベルとなっている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ322が即時オフ状態とされ、第1半導体スイッチ321は、タイミングt1の後、第1半導体スイッチ321に流れていた第1極性の電流i1が消滅し、モニタ出力Smvが高レベルから低レベルへ変化した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 of the first polarity flows through the first semiconductor switch 321 and the monitor output Smv is at a high level, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor is detected at the timing t1. The switch 322 is immediately turned off, and after the timing t1, the first semiconductor switch 321 loses the first polarity current i1 flowing through the first semiconductor switch 321 and the monitor output Smv changes from the high level to the low level. At the timing t3 after the change, it is turned off.

このように実施の形態10の回路遮断装置30Jでは、第1、第2の半導体スイッチ321、322の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ321、322をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ321、322の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   As described above, in the circuit breaker 30J according to the tenth embodiment, when the current flows through one of the first and second semiconductor switches 321, 322, the other is turned off, and the other is turned off. After that, when the current flowing through one of the semiconductor switches is turned off, one of the semiconductor switches is turned off. Therefore, when the semiconductor switches 321 and 322 are turned off, the surge voltage Vs does not occur, and the semiconductor switch The AC lines 17U and 17W can be blocked while preventing the destruction of the 321 and 322.

実施の形態11.
図15は、この発明による電力供給回路の実施の形態11で使用される回路遮断装置30Kを示す電気回路図である。この回路遮断装置30Kも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Kは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流電力線路17U、17Wを遮断する。
Embodiment 11 FIG.
FIG. 15 is an electric circuit diagram showing a circuit breaker 30K used in the eleventh embodiment of the power supply circuit according to the present invention. This circuit breaker 30K is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30K is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC power line 17U, Shut off 17W.

図15に示す回路遮断装置30Kは、図8に示す回路遮断装置30Eにおいて、電流モニタ37を電圧モニタ38に代え、制御部39Aを制御部39Bに代えたものである。電圧モニタ38は、回路遮断装置30Kに内蔵され、第1、第2半導体スイッチ331、332のそれぞれの両端における電圧をモニタしたモニタ出力Smvを出力する。制御部39Bは、電力変換装置20からの異常検出出力Sfと、電圧モニタ38からのモニタ出力Smvに基づき、第1、第2半導体スイッチ331、332のゲートGに、それぞれゲート信号SG1、SG2を供給し、第1、第2半導体スイッチ331、332を制御する。その他は、図8に示す回路遮断装置30Eと同じに構成される。   A circuit breaker 30K shown in FIG. 15 is the same as the circuit breaker 30E shown in FIG. 8, except that the current monitor 37 is replaced with a voltage monitor 38 and the controller 39A is replaced with a controller 39B. The voltage monitor 38 is built in the circuit breaker 30K, and outputs a monitor output Smv obtained by monitoring voltages at both ends of the first and second semiconductor switches 331 and 332. Based on the abnormality detection output Sf from the power conversion device 20 and the monitor output Smv from the voltage monitor 38, the control unit 39B sends the gate signals SG1 and SG2 to the gates G of the first and second semiconductor switches 331 and 332, respectively. The first and second semiconductor switches 331 and 332 are supplied. The other configuration is the same as that of the circuit breaker 30E shown in FIG.

この回路遮断装置30Kにおいても、第1、第2半導体スイッチ331、332は、図14と同様に制御される。具体的には、図14(a)に示すように、第2半導体スイッチ322に第2極性の電流i2が流れ、図14(b)に示すようにモニタ出力Smvが低レベルとなっている状態において、図14(c)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Bは、モニタ出力Smvを参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図14(d)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、第1半導体スイッチ331を即時オフ状態とする。タイミングt1では、第2半導体スイッチ332のコレクタCとエミッタEおよび電流方向設定素子333を通じて第2極性の電流i2が流れており、第1半導体スイッチ331には、第1極性の電流i1は流れておらず、i1=0である。第1半導体スイッチ331は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ331がオフ状態とされても、サージ電圧Vsは発生しない。   Also in this circuit breaker 30K, the first and second semiconductor switches 331 and 332 are controlled in the same manner as in FIG. Specifically, as shown in FIG. 14A, a second polarity current i2 flows through the second semiconductor switch 322, and the monitor output Smv is at a low level as shown in FIG. 14B. In FIG. 14C, when the abnormality detection output Sf changes from the high level to the low level at the timing t1 shown in FIG. 14C and the current interruption command Ioff is generated, the control unit 39B refers to the monitor output Smv. After confirming that the bipolar current i2 flows, as shown in FIG. 14D, the gate control signal SG1 is changed from the high level to the low level, and the first semiconductor switch 331 is immediately turned off. To do. At the timing t1, the second polarity current i2 flows through the collector C and the emitter E of the second semiconductor switch 332 and the current direction setting element 333, and the first polarity current i1 flows through the first semiconductor switch 331. I1 = 0. Since the first semiconductor switch 331 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 331 is turned off.

第1半導体スイッチ331がタイミングt1で即時オフ状態とされた後も、制御部39Bは、図14(e)に示すように、第2半導体スイッチ332のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、第2半導体スイッチ332のコレクタCドとエミッタEおよび電流方向設定素子333を通じて流れ続ける。制御部39Bは、モニタ出力Smvを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で第2半導体スイッチ332をオフ状態に制御する。このタイミングt3では、第2半導体スイッチ332に流れていた第2極性の電流i2は消滅し、I2=0となっており、第2半導体スイッチ332がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、第1半導体スイッチ331が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the first semiconductor switch 331 is immediately turned off at the timing t1, the control unit 39B sets the gate control signal SG2 supplied to the gate G of the second semiconductor switch 332 as shown in FIG. A cutoff standby Woff is applied, and the gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the collector C and emitter E of the second semiconductor switch 332 and the current direction setting element 333. The control unit 39B refers to the monitor output Smv, changes the gate control signal SG2 from the high level to the low level at the timing t3 after the current i2 of the second polarity disappears, and at the timing t3, the second semiconductor switch 332 To turn off. At this timing t3, the current i2 having the second polarity flowing through the second semiconductor switch 332 disappears, and I2 = 0. Even if the second semiconductor switch 332 is controlled to be in the off state, the surge voltage Vs is Does not occur. Further, at the timing t3, since the first semiconductor switch 331 has already been turned off, the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ331を通じて流れ、モニタ出力Smvが高レベルとなっている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ332が即時オフ状態とされ、第1半導体スイッチ331は、タイミングt1の後、第1半導体スイッチ331に流れていた第1極性の電流i1が消滅し、モニタ出力Smvが高レベルから低レベルへ変化した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 of the first polarity flows through the first semiconductor switch 331 and the monitor output Smv is at a high level, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor at the timing t1. The switch 332 is immediately turned off. In the first semiconductor switch 331, the current i1 having the first polarity flowing through the first semiconductor switch 331 disappears after the timing t1, and the monitor output Smv changes from the high level to the low level. At the timing t3 after the change, it is turned off.

このように実施の形態11の回路遮断装置30Kでは、第1、第2の半導体スイッチ331、332の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ331、332をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ331、332の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   As described above, in the circuit breaker 30K according to the eleventh embodiment, when the current flows through one of the first and second semiconductor switches 331 and 332, the other is turned off, and the other is turned off. After that, when the current flowing through one of the semiconductor switches is extinguished, one of the semiconductor switches is turned off. Therefore, when the semiconductor switches 331 and 332 are turned off, the surge voltage Vs does not occur, and the semiconductor switch The AC lines 17U and 17W can be blocked while preventing the destruction of the 331 and 332.

実施の形態12.
図16は、この発明による電力供給回路の実施の形態12で使用される回路遮断装置30Lを示す電気回路図である。この回路遮断装置30Lも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Lは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 12 FIG.
FIG. 16 is an electric circuit diagram showing a circuit breaker 30L used in the twelfth embodiment of the power supply circuit according to the present invention. This circuit breaker 30L is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30L is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図16に示す回路遮断装置30Lは、図9に示す回路遮断装置30Fにおいて、電流モニタ37を電圧モニタ38に代え、制御部39Aを制御部39Bに代えたものである。電圧モニタ38は、回路遮断装置30Lに内蔵され、第1、第2半導体スイッチ341、342のそれぞれの両端における電圧をモニタしたモニタ出力Smvを出力する。制御部39Bは、電力変換装置20からの異常検出出力Sfと、電圧モニタ38からのモニタ出力Smvに基づき、第1、第2半導体スイッチ341、342のゲートGに、それぞれゲート信号SG1、SG2を供給し、第1、第2半導体スイッチ341、342を制御する。その他は、図9に示す回路遮断装置30Fと同じに構成される。   A circuit breaker 30L shown in FIG. 16 is the same as the circuit breaker 30F shown in FIG. 9, except that the current monitor 37 is replaced with a voltage monitor 38 and the controller 39A is replaced with a controller 39B. The voltage monitor 38 is built in the circuit breaker 30L, and outputs a monitor output Smv obtained by monitoring voltages at both ends of the first and second semiconductor switches 341 and 342. Based on the abnormality detection output Sf from the power converter 20 and the monitor output Smv from the voltage monitor 38, the control unit 39B sends the gate signals SG1 and SG2 to the gates G of the first and second semiconductor switches 341 and 342, respectively. The first and second semiconductor switches 341 and 342 are controlled. Others are the same as the circuit breaker 30F shown in FIG.

この回路遮断装置30Lにおいても、第1、第2半導体スイッチ341、342は、図14と同様に制御される。具体的には、図14(a)に示すように、第2半導体スイッチ342に第2極性の電流i2が流れ、図14(b)に示すようにモニタ出力Smvが低レベルとなっている状態において、図14(c)に示すタイミングt1で異常検出出力Sfが高レベルから低レベルに変化し、電流遮断指令Ioffが発生すると、制御部39Bは、モニタ出力Smvを参照し、タイミングt1では第2極性の電流i2が流れていることを確認した上で、図14(d)に示すように、ゲート制御信号SG1を高レベルから低レベルに変化させ、第1半導体スイッチ341を即時オフ状態とする。タイミングt1では、第2半導体スイッチ342のドレインDとソースSおよび電流方向設定素子343を通じて第2極性の電流i2が流れており、第1半導体スイッチ341には、第1極性の電流i1は流れておらず、i1=0である。第1半導体スイッチ341は、i1=0となっているタイミングt1で、電流遮断指令Ioffにより即時オフ状態とされるので、半導体スイッチ341がオフ状態とされても、サージ電圧Vsは発生しない。   Also in this circuit breaker 30L, the first and second semiconductor switches 341 and 342 are controlled in the same manner as in FIG. Specifically, as shown in FIG. 14A, a second polarity current i2 flows through the second semiconductor switch 342, and the monitor output Smv is at a low level as shown in FIG. 14B. In FIG. 14C, when the abnormality detection output Sf changes from the high level to the low level at the timing t1 shown in FIG. 14C and the current interruption command Ioff is generated, the control unit 39B refers to the monitor output Smv. After confirming that the bipolar current i2 flows, the gate control signal SG1 is changed from the high level to the low level as shown in FIG. 14D, and the first semiconductor switch 341 is immediately turned off. To do. At timing t1, the second polarity current i2 flows through the drain D and source S of the second semiconductor switch 342 and the current direction setting element 343, and the first polarity current i1 flows through the first semiconductor switch 341. I1 = 0. Since the first semiconductor switch 341 is immediately turned off by the current cutoff command Ioff at the timing t1 when i1 = 0, the surge voltage Vs is not generated even if the semiconductor switch 341 is turned off.

第1半導体スイッチ341がタイミングt1で即時オフ状態とされた後も、制御部39Bは、図14(e)に示すように、第2半導体スイッチ342のゲートGに供給されるゲート制御信号SG2に遮断待機Woffを与え、このゲート制御信号SG2を高レベルに維持する。このため、第2極性の電流i2は、第2半導体スイッチ342のドレインDとソースSおよび電流方向設定素子343を通じて流れ続ける。制御部39Bは、モニタ出力Smvを参照し、第2極性の電流i2が消滅した後のタイミングt3において、ゲート制御信号SG2を高レベルから低レベルに変化させ、このタイミングt3で第2半導体スイッチ342をオフ状態に制御する。このタイミングt3では、第2半導体スイッチ342に流れていた第2極性の電流i2は消滅し、I2=0となっており、第2半導体スイッチ332がオフ状態に制御されても、サージ電圧Vsは発生しない。また、タイミングt3では、第1半導体スイッチ341が既にオフ状態とされているので、第1極性の電流i1も流れない。   Even after the first semiconductor switch 341 is immediately turned off at the timing t1, the control unit 39B sets the gate control signal SG2 supplied to the gate G of the second semiconductor switch 342 as shown in FIG. A cutoff standby Woff is applied, and the gate control signal SG2 is maintained at a high level. For this reason, the current i2 of the second polarity continues to flow through the drain D and source S of the second semiconductor switch 342 and the current direction setting element 343. The control unit 39B refers to the monitor output Smv, changes the gate control signal SG2 from the high level to the low level at timing t3 after the current i2 of the second polarity disappears, and at this timing t3, the second semiconductor switch 342 To turn off. At this timing t3, the current i2 having the second polarity flowing through the second semiconductor switch 342 disappears, and I2 = 0. Even when the second semiconductor switch 332 is controlled to be in the off state, the surge voltage Vs is Does not occur. At the timing t3, the first semiconductor switch 341 has already been turned off, so that the current i1 having the first polarity does not flow.

なお、第1極性の電流i1が、第1半導体スイッチ341を通じて流れ、モニタ出力Smvが高レベルとなっている状態において、タイミングt1で遮断指示Ioffが与えられる場合には、タイミングt1で第2半導体スイッチ342が即時オフ状態とされ、第1半導体スイッチ341は、タイミングt1の後、第1半導体スイッチ341に流れていた第1極性の電流i1が消滅し、モニタ出力Smvが高レベルから低レベルへ変化した後のタイミングt3で、オフ状態とされる。   In the state where the current i1 having the first polarity flows through the first semiconductor switch 341 and the monitor output Smv is at a high level, when the cutoff instruction Ioff is given at the timing t1, the second semiconductor is output at the timing t1. The switch 342 is immediately turned off. In the first semiconductor switch 341, the current i1 having the first polarity flowing through the first semiconductor switch 341 disappears after the timing t1, and the monitor output Smv changes from the high level to the low level. At the timing t3 after the change, it is turned off.

このように実施の形態12の回路遮断装置30Lでは、第1、第2の半導体スイッチ341、342の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ341、342をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ341、342の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   As described above, in the circuit breaker 30L according to the twelfth embodiment, when the current flows through one of the first and second semiconductor switches 341 and 342, the other is turned off and the other is turned off. After that, when the current flowing through one of the semiconductor switches is extinguished, one of the semiconductor switches is turned off. Therefore, when the semiconductor switches 341 and 342 are turned off, the surge voltage Vs does not occur, and the semiconductor switch The AC lines 17U and 17W can be blocked while preventing the destruction of the 341 and 342.

実施の形態13.
図17は、この発明による電力供給回路の実施の形態13で使用される回路遮断装置30Mを示す電気回路図である。この回路遮断装置30Mも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Mは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 13 FIG.
FIG. 17 is an electric circuit diagram showing a circuit breaker 30M used in Embodiment 13 of the power supply circuit according to the present invention. This circuit breaker 30M is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30M is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図17に示す回路遮断装置30Mは、図13に示す回路遮断装置30Jにおいて、互いに直列に接続された第1、第2半導体スイッチ321、322を互いに並列に接続するように変更し、また電流方向設定素子323、324を、それぞれ第1、第2半導体スイッチ321、322と直列に接続したものである。第1半導体スイッチ321のドレインDは電流方向設定素子323を通じて主端子301に接続され、そのソースSは、主端子302に接続される。第2半導体スイッチ322のドレインDは、電流方向設定素子324を通じて主端子302に接続され、そのソースSは、主端子301に接続される。   The circuit breaker 30M shown in FIG. 17 is changed to connect the first and second semiconductor switches 321 and 322 connected in series to each other in parallel in the circuit breaker 30J shown in FIG. The setting elements 323 and 324 are connected in series with the first and second semiconductor switches 321 and 322, respectively. The drain D of the first semiconductor switch 321 is connected to the main terminal 301 through the current direction setting element 323, and its source S is connected to the main terminal 302. The drain D of the second semiconductor switch 322 is connected to the main terminal 302 through the current direction setting element 324, and its source S is connected to the main terminal 301.

電流方向設定素子323は、第1半導体スイッチ321のドレインD側に接続され、そのアノードAは主端子301に接続されるとともに、第2半導体スイッチ322のソースSにも接続される。電流方向設定素子323のカソードKは、第1半導体スイッチ321のドレインDに接続される。電流方向設定素子324は、第2半導体スイッチ322のドレインD側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ321のソースSに接続される。電流方向設定素子324のカソードKは、第2半導体スイッチ322のドレインDに接続される。   The current direction setting element 323 is connected to the drain D side of the first semiconductor switch 321, and its anode A is connected to the main terminal 301 and also to the source S of the second semiconductor switch 322. The cathode K of the current direction setting element 323 is connected to the drain D of the first semiconductor switch 321. The current direction setting element 324 is connected to the drain D side of the second semiconductor switch 322, and its anode A is connected to the main terminal 302 and to the source S of the first semiconductor switch 321. The cathode K of the current direction setting element 324 is connected to the drain D of the second semiconductor switch 322.

交流電流iの第1極性の電流i1は、電流方向設定素子323のアノードAと、そのカソードKと、第1半導体スイッチ321のドレインDと、そのソースSを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子324のアノードAと、そのカソードKと、第2半導体スイッチ322のドレインDと、そのソースSを経由して流れる。その他は、図13に示す回路遮断装置30Jと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 323, the cathode K thereof, the drain D of the first semiconductor switch 321 and the source S thereof. The second polarity current i2 of the alternating current i flows through the anode A of the current direction setting element 324, the cathode K thereof, the drain D of the second semiconductor switch 322, and the source S thereof. Others are the same as the circuit breaker 30J shown in FIG.

この実施の形態13においても、図13に示す回路遮断装置10Jと同様に、第1、第2の半導体スイッチ321、322の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ321、322をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ321、322の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the thirteenth embodiment, in the same manner as the circuit breaker 10J shown in FIG. 13, in the state where the current flows through one of the first and second semiconductor switches 321, 322, the other is turned off. Since the semiconductor switch 321 and 322 is turned off when one of the semiconductor switches 321 and 322 is turned off after the other is turned off, one of the semiconductor switches is turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 321 and 322 from being destroyed without being generated.

実施の形態14.
図18は、この発明による電力供給回路の実施の形態14で使用される回路遮断装置30Nを示す電気回路図である。この回路遮断装置30Nも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Nは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 14 FIG.
FIG. 18 is an electric circuit diagram showing a circuit breaker 30N used in the fourteenth embodiment of the power supply circuit according to the present invention. This circuit breaker 30N is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30N is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a conduction failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図18に示す回路遮断装置30Nは、図15に示す回路遮断装置30Kにおいて、互いに直列に接続された第1、第2半導体スイッチ331、332を互いに並列に接続するように変更し、また電流方向設定素子333、334を、それぞれ第1、第2半導体スイッチ331、332と直列に接続したものである。第1半導体スイッチ331のコレクタCは電流方向設定素子333を通じて主端子301に接続され、そのエミッタEは、主端子302に接続される。第2半導体スイッチ332のコレクタCは、電流方向設定素子334を通じて主端子302に接続され、そのエミッタEは、主端子301に接続される。第1、第2半導体スイッチ331、332には、それぞれと並列に、保護ダイオード335、336が接続される。保護ダイオード335、336の各アノードAは第1、第2半導体スイッチ331、332の各エミッタEに、また保護ダイオード335、336の各カソードKは、それらの各コレクタCに接続される。   The circuit breaker 30N shown in FIG. 18 is changed to connect the first and second semiconductor switches 331 and 332 connected in series to each other in parallel in the circuit breaker 30K shown in FIG. The setting elements 333 and 334 are connected in series with the first and second semiconductor switches 331 and 332, respectively. The collector C of the first semiconductor switch 331 is connected to the main terminal 301 through the current direction setting element 333, and its emitter E is connected to the main terminal 302. The collector C of the second semiconductor switch 332 is connected to the main terminal 302 through the current direction setting element 334, and its emitter E is connected to the main terminal 301. Protection diodes 335 and 336 are connected to the first and second semiconductor switches 331 and 332 in parallel, respectively. The anodes A of the protection diodes 335 and 336 are connected to the emitters E of the first and second semiconductor switches 331 and 332, and the cathodes K of the protection diodes 335 and 336 are connected to their collectors C.

電流方向設定素子333は、第1半導体スイッチ331のコレクタC側に接続され、そのアノードAは主端子301に接続されるとともに、第2半導体スイッチ332のエミッタEにも接続される。電流方向設定素子333のカソードKは、第1半導体スイッチ331のコレクタCに接続される。電流方向設定素子334は、第2半導体スイッチ332のコレクタC側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ331のエミッタEに接続される。電流方向設定素子334のカソードKは、第2半導体スイッチ332のコレクタCに接続される。   The current direction setting element 333 is connected to the collector C side of the first semiconductor switch 331, and its anode A is connected to the main terminal 301 and also to the emitter E of the second semiconductor switch 332. The cathode K of the current direction setting element 333 is connected to the collector C of the first semiconductor switch 331. The current direction setting element 334 is connected to the collector C side of the second semiconductor switch 332, and its anode A is connected to the main terminal 302 and to the emitter E of the first semiconductor switch 331. The cathode K of the current direction setting element 334 is connected to the collector C of the second semiconductor switch 332.

交流電流iの第1極性の電流i1は、電流方向設定素子333のアノードAと、そのカソードKと、第1半導体スイッチ331のコレクタCと、そのエミッタEを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子334のアノードAと、そのカソードKと、第2半導体スイッチ332のコレクタCと、そのエミッタEを経由して流れる。その他は、図15に示す回路遮断装置30Kと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 333, the cathode K thereof, the collector C of the first semiconductor switch 331, and the emitter E thereof. The current i2 of the second polarity of the alternating current i flows through the anode A of the current direction setting element 334, the cathode K thereof, the collector C of the second semiconductor switch 332, and the emitter E thereof. Others are the same as the circuit breaker 30K shown in FIG.

この実施の形態14においても、図15に示す回路遮断装置30Kと同様に、第1、第2の半導体スイッチ331、332の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ331、332をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ331、332の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the fourteenth embodiment, in the same manner as the circuit breaker 30K shown in FIG. 15, in the state where current flows through one of the first and second semiconductor switches 331 and 332, the other is turned off. Since one of the semiconductor switches is turned off in a state where the current flowing through one of the other is turned off after the other is turned off, the surge voltage Vs is reduced when the semiconductor switches 331 and 332 are turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 331 and 332 from being destroyed without being generated.

実施の形態15.
図19は、この発明による電力供給回路の実施の形態15で使用される回路遮断装置30Pを示す電気回路図である。この回路遮断装置30Pも、図1に示す電力供給回路10における回路遮断装置30として使用される。回路遮断装置30Pは、交流電力線路17の2つの交流線路17U、17Wにそれぞれ配置され、電力変換装置20の半導体スイッチ211、212に導通故障などの異常が発生したときに、交流線路17U、17Wを遮断する。
Embodiment 15 FIG.
FIG. 19 is an electric circuit diagram showing a circuit breaker 30P used in the fifteenth embodiment of the power supply circuit according to the present invention. This circuit breaker 30P is also used as the circuit breaker 30 in the power supply circuit 10 shown in FIG. The circuit breaker 30P is disposed on each of the two AC lines 17U and 17W of the AC power line 17, and when an abnormality such as a continuity failure occurs in the semiconductor switches 211 and 212 of the power converter 20, the AC lines 17U and 17W. Shut off.

図19に示す回路遮断装置30Pは、図16に示す回路遮断装置30Lにおいて、互いに直列に接続された第1、第2半導体スイッチ341、342を互いに並列に接続するように変更し、また電流方向設定素子343、344を、それぞれ第1、第2半導体スイッチ341、342と直列に接続したものである。第1半導体スイッチ341のドレインDは電流方向設定素子343を通じて主端子301に接続され、そのソースSは、主端子302に接続される。第2半導体スイッチ342のドレインDは、電流方向設定素子344を通じて主端子302に接続され、そのソースSは、主端子301に接続される。第1、第2半導体スイッチ341、342には、それぞれと並列に、寄生ダイオード345、346が接続される。寄生ダイオード345、346の各アノードAは第1、第2半導体スイッチ341、332の各ドレインDに、また寄生ダイオード345、346の各カソードKは、それらの各ソースSに接続される。   19 is changed to connect the first and second semiconductor switches 341 and 342 connected in series to each other in parallel in the circuit breaker 30L shown in FIG. The setting elements 343 and 344 are connected in series with the first and second semiconductor switches 341 and 342, respectively. The drain D of the first semiconductor switch 341 is connected to the main terminal 301 through the current direction setting element 343, and its source S is connected to the main terminal 302. The drain D of the second semiconductor switch 342 is connected to the main terminal 302 through the current direction setting element 344, and its source S is connected to the main terminal 301. Parasitic diodes 345 and 346 are connected to the first and second semiconductor switches 341 and 342 in parallel, respectively. The respective anodes A of the parasitic diodes 345 and 346 are connected to the respective drains D of the first and second semiconductor switches 341 and 332, and the respective cathodes K of the parasitic diodes 345 and 346 are connected to their respective sources S.

電流方向設定素子343は、第1半導体スイッチ341のドレインD側に接続され、そのアノードAは主端子301に接続されるとともに、第2半導体スイッチ342のソースSにも接続される。電流方向設定素子343のカソードKは、第1半導体スイッチ341のドレインDに接続される。電流方向設定素子344は、第2半導体スイッチ342のドレインD側に接続され、そのアノードAは主端子302に接続されるとともに、第1半導体スイッチ341のソースSに接続される。電流方向設定素子344のカソードKは、第2半導体スイッチ342のドレインDに接続される。   The current direction setting element 343 is connected to the drain D side of the first semiconductor switch 341, and its anode A is connected to the main terminal 301 and also to the source S of the second semiconductor switch 342. The cathode K of the current direction setting element 343 is connected to the drain D of the first semiconductor switch 341. The current direction setting element 344 is connected to the drain D side of the second semiconductor switch 342, and its anode A is connected to the main terminal 302 and to the source S of the first semiconductor switch 341. The cathode K of the current direction setting element 344 is connected to the drain D of the second semiconductor switch 342.

交流電流iの第1極性の電流i1は、電流方向設定素子343のアノードAと、そのカソードKと、第1半導体スイッチ341のドレインDと、そのソースSを経由して流れる。交流電流iの第2極性の電流i2は、電流方向設定素子344のアノードAと、そのカソードKと、第2半導体スイッチ342のドレインDと、そのソースSを経由して流れる。その他は、図16に示す回路遮断装置30Lと同じに構成される。   The first polarity current i1 of the alternating current i flows through the anode A of the current direction setting element 343, the cathode K thereof, the drain D of the first semiconductor switch 341, and the source S thereof. The current i2 of the second polarity of the alternating current i flows through the anode A of the current direction setting element 344, the cathode K thereof, the drain D of the second semiconductor switch 342, and the source S thereof. Others are the same as the circuit breaker 30L shown in FIG.

この実施の形態15においても、図16に示す回路遮断装置30Lと同様に、第1、第2の半導体スイッチ341、342の一方を通じて電流が流れている状態で、その他方をオフ状態とし、この他方がオフ状態とされた後、その一方を流れていた電流が消滅した状態で、その一方の半導体スイッチをオフ状態とするので、半導体スイッチ341、342をオフ状態にしたときにサージ電圧Vsが発生せず、半導体スイッチ341、342の破壊を防止しながら、交流線路17U、17Wを遮断することができる。   Also in the fifteenth embodiment, in the same manner as the circuit breaker 30L shown in FIG. 16, the current is flowing through one of the first and second semiconductor switches 341 and 342, and the other is turned off. Since one of the semiconductor switches is turned off in a state where the current flowing through one of the other is turned off after the other is turned off, the surge voltage Vs is reduced when the semiconductor switches 341 and 342 are turned off. The AC lines 17U and 17W can be interrupted while preventing the semiconductor switches 341 and 342 from being broken without being generated.

この発明による電力供給回路は、例えば電気駆動自動車の駆動モータに対する電力供給回路として利用される。   The power supply circuit according to the present invention is used as, for example, a power supply circuit for a drive motor of an electric drive vehicle.

この発明による電力供給回路の全体を示す電気回路図である。It is an electric circuit diagram showing the whole power supply circuit according to the present invention. この発明による電力供給回路の実施の形態1で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit interruption device used in Embodiment 1 of the electric power supply circuit by this invention. 実施の形態1で使用される回路遮断装置の動作説明用波形図である。FIG. 4 is a waveform diagram for explaining the operation of the circuit breaker used in the first embodiment. この発明による電力供給回路の実施の形態2で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 2 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態3で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 3 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態4で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 4 of the power supply circuit by this invention. 実施の形態4で使用される回路遮断装置の動作説明用波形図である。FIG. 10 is a waveform diagram for explaining the operation of the circuit breaker used in the fourth embodiment. この発明による電力供給回路の実施の形態5で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 5 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態6で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 6 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態7で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 7 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態8で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 8 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態9で使用される回路遮断装置を示す電気回路図である。It is an electrical circuit diagram which shows the circuit breaker used in Embodiment 9 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態10で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 10 of the power supply circuit by this invention. 実施の形態10で使用される回路遮断装置の動作説明用波形図である。FIG. 38 is a waveform diagram for explaining operation of the circuit breaker used in the tenth embodiment. この発明による電力供給回路の実施の形態11で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 11 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態12で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 12 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態13で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 13 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態14で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 14 of the power supply circuit by this invention. この発明による電力供給回路の実施の形態15で使用される回路遮断装置を示す電気回路図である。It is an electric circuit diagram which shows the circuit breaker used in Embodiment 15 of the power supply circuit by this invention.

符号の説明Explanation of symbols

10:電力供給回路、11:直流電源、13:交流負荷、15:直流電力線路、
17:交流電力線路、20:電力変換装置、30A〜30P:回路遮断装置、
32、321、322、331、332、341、342:半導体スイッチ、
323、324、333、334、343、344:電流方向設定素子、
37:電流モニタ、38:電圧モニタ、39、39A、39B:制御部。
10: Power supply circuit, 11: DC power supply, 13: AC load, 15: DC power line,
17: AC power line, 20: Power converter, 30A to 30P: Circuit breaker,
32, 321, 322, 331, 332, 341, 342: semiconductor switch,
323, 324, 333, 334, 343, 344: current direction setting elements,
37: Current monitor, 38: Voltage monitor, 39, 39A, 39B: Control unit.

Claims (7)

直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、
前記交流電力線路を遮断する回路遮断装置、および前記交流電力線路に流れる交流電流をモニタする電流モニタを備え、
前記回路遮断装置は、前記交流電力線路に配設された少なくとも1つの半導体スイッチと、前記電流モニタのモニタ出力に基づいて前記半導体スイッチを遮断する制御部とを含み、
前記交流電流がほぼゼロとなるタイミングで、前記半導体スイッチがオフ状態とされることを特徴とする電力供給回路。
A power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line,
A circuit breaker that cuts off the AC power line, and a current monitor that monitors the AC current flowing in the AC power line,
The circuit breaker includes at least one semiconductor switch disposed on the AC power line, and a controller that shuts off the semiconductor switch based on a monitor output of the current monitor,
The power supply circuit, wherein the semiconductor switch is turned off at a timing when the alternating current becomes substantially zero.
直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、
前記交流電力線路を遮断する回路遮断装置、および前記交流電力線路に流れる交流電流をモニタする電流モニタを備え、
前記回路遮断装置は、前記交流電力線路に第1極性の電流を流す第1半導体スイッチと、前記交流電力線路に前記第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、前記電流モニタのモニタ出力に基づいて前記第1、第2半導体スイッチを遮断する制御部とを含み、
前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて前記交流電力線路に流れていた電流が消滅した状態で、その一方がオフ状態とされることを特徴とする電力供給回路。
A power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line,
A circuit breaker that cuts off the AC power line, and a current monitor that monitors the AC current flowing in the AC power line,
The circuit breaker includes: a first semiconductor switch for flowing a first polarity current through the AC power line; a second semiconductor switch for flowing a second polarity current opposite to the first polarity through the AC power line; A control unit that shuts off the first and second semiconductor switches based on a monitor output of the current monitor,
With the current flowing through the AC power line through one of the first and second semiconductor switches, the other is turned off, and the other is turned off, and then the AC power line is passed through the other. A power supply circuit characterized in that one of the currents flowing in is extinguished and one of them is turned off.
直流電源に直流電力線路を通じて電力変換装置を接続し、この電力変換装置に交流電力線路を通じて交流負荷を接続した電力供給回路であって、
前記交流電力線路を遮断する回路遮断装置を備え、
前記回路遮断装置は、前記交流電力線路に第1極性の電流を流す第1半導体スイッチと、前記交流電力線路に前記第1極性と逆極性の第2極性の電流を流す第2半導体スイッチと、前記第1、第2半導体スイッチの電圧をモニタする電圧モニタと、この電圧モニタのモニタ出力に基づいて前記第1、第2半導体スイッチを遮断する制御部とを含み、
前記第1、第2半導体スイッチの一方を通じて前記交流電力線路に電流が流れている状態で、その他方がオフ状態とされ、またその他方がオフ状態とされた後、その一方を通じて流れていた電流が消滅した状態で、その一方がオフ状態とされることを特徴とする電力供給回路。
A power supply circuit in which a power converter is connected to a DC power source through a DC power line, and an AC load is connected to the power converter through an AC power line,
A circuit breaker that cuts off the AC power line,
The circuit breaker includes: a first semiconductor switch for flowing a first polarity current through the AC power line; a second semiconductor switch for flowing a second polarity current opposite to the first polarity through the AC power line; A voltage monitor that monitors the voltage of the first and second semiconductor switches; and a control unit that shuts off the first and second semiconductor switches based on a monitor output of the voltage monitor;
In a state where current flows through the AC power line through one of the first and second semiconductor switches, the other is turned off, and after the other is turned off, the current is flowing through the other. One of the power supply circuits is turned off in a state in which is disappeared.
請求項1〜3のいずれか一項記載の電力供給回路であって、前記半導体スイッチまたは前記第1、第2半導体スイッチが、窒化物半導体またはシリコンカーバイド半導体で構成されたことを特徴とする電力供給回路。   4. The power supply circuit according to claim 1, wherein the semiconductor switch or the first and second semiconductor switches are made of a nitride semiconductor or a silicon carbide semiconductor. 5. Supply circuit. 請求項1〜3のいずれか一項記載の電力供給回路であって、前記半導体スイッチまたは第1、第2半導体スイッチが、IGBTまたはMOSFETであることを特徴とする電力供給回路。   4. The power supply circuit according to claim 1, wherein the semiconductor switch or the first and second semiconductor switches are IGBTs or MOSFETs. 5. 請求項2または3記載の電力供給回路であって、前記第1、第2半導体スイッチのそれぞれと並列に電流方向設定素子が接続されたことを特徴とする電力供給回路。   4. The power supply circuit according to claim 2, wherein a current direction setting element is connected in parallel with each of the first and second semiconductor switches. 請求項2または3記載の電力供給回路であって、前記第1、第2半導体スイッチのそれぞれと直列に電流方向設定素子が接続されたことを特徴とする電力供給回路。   4. The power supply circuit according to claim 2, wherein a current direction setting element is connected in series with each of the first and second semiconductor switches.
JP2006250833A 2006-09-15 2006-09-15 Power supply circuit Pending JP2008072865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006250833A JP2008072865A (en) 2006-09-15 2006-09-15 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006250833A JP2008072865A (en) 2006-09-15 2006-09-15 Power supply circuit

Publications (1)

Publication Number Publication Date
JP2008072865A true JP2008072865A (en) 2008-03-27

Family

ID=39293958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006250833A Pending JP2008072865A (en) 2006-09-15 2006-09-15 Power supply circuit

Country Status (1)

Country Link
JP (1) JP2008072865A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009220705A (en) * 2008-03-17 2009-10-01 Jtekt Corp Steering controlling device
JP2009262648A (en) * 2008-04-23 2009-11-12 Jtekt Corp Steering control device
JP2010081729A (en) * 2008-09-26 2010-04-08 Jtekt Corp Motor circuit and electric power steering system
JP2010148303A (en) * 2008-12-22 2010-07-01 Panasonic Corp Matrix converter circuit
JP2010246235A (en) * 2009-04-03 2010-10-28 Toshiba Corp Railway vehicle drive controller
JP2013017249A (en) * 2011-06-30 2013-01-24 Jtekt Corp Control device for electric motor
WO2013137244A1 (en) * 2012-03-16 2013-09-19 株式会社 東芝 Inverter device and power steering device
JP2017028971A (en) * 2015-07-28 2017-02-02 日産自動車株式会社 Power supply unit
DE102010016565B4 (en) * 2009-04-24 2017-06-08 Denso Corporation Device for converting electrical power for vehicles
CN111201152A (en) * 2017-11-08 2020-05-26 矢崎总业株式会社 Semiconductor relay control device
EP3829016A4 (en) * 2018-07-25 2021-07-21 Mitsubishi Electric Corporation Semiconductor circuit breaker and circuit breaking device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298950A (en) * 1988-05-25 1989-12-01 Mitsubishi Electric Corp Device for improvement of power factor
JPH08182105A (en) * 1994-12-21 1996-07-12 Toshiba Corp Controller for electric vehicle
JP2000308360A (en) * 1999-02-15 2000-11-02 Toyota Central Res & Dev Lab Inc Soft switching inverter circuit
JP2006060275A (en) * 2004-08-17 2006-03-02 Showa Dengyosha:Kk Electronic interrupting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298950A (en) * 1988-05-25 1989-12-01 Mitsubishi Electric Corp Device for improvement of power factor
JPH08182105A (en) * 1994-12-21 1996-07-12 Toshiba Corp Controller for electric vehicle
JP2000308360A (en) * 1999-02-15 2000-11-02 Toyota Central Res & Dev Lab Inc Soft switching inverter circuit
JP2006060275A (en) * 2004-08-17 2006-03-02 Showa Dengyosha:Kk Electronic interrupting device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009220705A (en) * 2008-03-17 2009-10-01 Jtekt Corp Steering controlling device
US8907603B2 (en) 2008-04-23 2014-12-09 Jtekt Corporation Steering control apparatus
JP2009262648A (en) * 2008-04-23 2009-11-12 Jtekt Corp Steering control device
US8541967B2 (en) 2008-04-23 2013-09-24 Jtekt Corporation Steering control apparatus
JP2010081729A (en) * 2008-09-26 2010-04-08 Jtekt Corp Motor circuit and electric power steering system
JP2010148303A (en) * 2008-12-22 2010-07-01 Panasonic Corp Matrix converter circuit
JP2010246235A (en) * 2009-04-03 2010-10-28 Toshiba Corp Railway vehicle drive controller
DE102010016565B4 (en) * 2009-04-24 2017-06-08 Denso Corporation Device for converting electrical power for vehicles
JP2013017249A (en) * 2011-06-30 2013-01-24 Jtekt Corp Control device for electric motor
JP2013198202A (en) * 2012-03-16 2013-09-30 Toshiba Corp Inverter device and power steering device
CN104170238A (en) * 2012-03-16 2014-11-26 株式会社东芝 Inverter device and power steering device
US20150035464A1 (en) * 2012-03-16 2015-02-05 Kabushiki Kaisha Toshiba Inverter device and power steering device
WO2013137244A1 (en) * 2012-03-16 2013-09-19 株式会社 東芝 Inverter device and power steering device
US9887650B2 (en) 2012-03-16 2018-02-06 Kabushiki Kaisha Toshiba Inverter device and power steering device
JP2017028971A (en) * 2015-07-28 2017-02-02 日産自動車株式会社 Power supply unit
CN111201152A (en) * 2017-11-08 2020-05-26 矢崎总业株式会社 Semiconductor relay control device
CN111201152B (en) * 2017-11-08 2022-11-29 矢崎总业株式会社 Semiconductor relay control device
EP3829016A4 (en) * 2018-07-25 2021-07-21 Mitsubishi Electric Corporation Semiconductor circuit breaker and circuit breaking device
US11848550B2 (en) 2018-07-25 2023-12-19 Mitsubishi Electric Corporation Semiconductor circuit breaker and circuit breaking device

Similar Documents

Publication Publication Date Title
JP2008072865A (en) Power supply circuit
KR101542339B1 (en) A dc-power system with system protection capabilities
CN106663557B (en) For interrupting the separating switch of DC current
WO2015121983A1 (en) Protection system for dc power transmission system, ac/dc converter, and dc power transmission system breaking method
US8338983B2 (en) SSPC for AC power distribution
JP6646870B2 (en) Chopper device
JP6717186B2 (en) Inverter control circuit
WO2012120567A1 (en) Power conversion device
JP2011120462A (en) Current type power converter using normally-on field effect transistor
JP2007282313A (en) Rotating machine drive unit
JP2014038775A (en) Circuit breaking switch for dc circuit
JP2020120479A (en) Power supply device
WO2014192327A1 (en) Power conversion device and control method
JP6202871B2 (en) DC circuit breaker
US7547982B2 (en) Device for the feeding of auxiliary operating facilities for a fuel-electrically driven vehicle
JP2009181908A (en) Dc high-speed vacuum circuit breaker
US9673692B2 (en) Application of normally closed power semiconductor devices
JP2007312480A (en) Three-phase inverter circuit
JP2005019107A (en) D.c. relay
JP6704444B1 (en) Power converter
JP2020014295A (en) Power conversion device and current control method in the same
JP6455719B2 (en) Uninterruptible power supply system
JP7226551B2 (en) DC power supply
JP2005019106A (en) D.c. relay
JP6164788B1 (en) Vehicle power supply system and control method for vehicle power supply system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927