JP2020014295A - Power conversion device and current control method in the same - Google Patents

Power conversion device and current control method in the same Download PDF

Info

Publication number
JP2020014295A
JP2020014295A JP2018133717A JP2018133717A JP2020014295A JP 2020014295 A JP2020014295 A JP 2020014295A JP 2018133717 A JP2018133717 A JP 2018133717A JP 2018133717 A JP2018133717 A JP 2018133717A JP 2020014295 A JP2020014295 A JP 2020014295A
Authority
JP
Japan
Prior art keywords
power semiconductor
power
gate
semiconductor element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018133717A
Other languages
Japanese (ja)
Other versions
JP7001558B2 (en
Inventor
栗原 直樹
Naoki Kurihara
直樹 栗原
河野 恭彦
Yasuhiko Kono
恭彦 河野
石川 勝美
Katsumi Ishikawa
勝美 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2018133717A priority Critical patent/JP7001558B2/en
Publication of JP2020014295A publication Critical patent/JP2020014295A/en
Application granted granted Critical
Publication of JP7001558B2 publication Critical patent/JP7001558B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

To provide a power conversion device and a current control method in the same, capable of preventing a power semiconductor element forming a pair of arms from being damaged, thereby achieving energy saving and high reliability.SOLUTION: A power conversion device 4 includes: power semiconductor elements 41 to 42 forming a pair of arms; a control unit 11 for outputting a control command for gates of the power semiconductor elements 41 to 42; gate driving devices 21 to 22 for driving the power semiconductor elements 41 to 42 by applying a voltage to the gates according to the control command. The control unit 11 outputs to the gate driving devices 21 to 22 a return operation command for conducting a return current in a reverse direction of the power semiconductor elements 41 to 42. The gate driving devices 21 to 22 respond to the return operation command to apply a predetermined voltage to all the power semiconductor elements 41 to 42 of the pair of arms.SELECTED DRAWING: Figure 2

Description

本発明は電力変換装置及び電力変換装置における電流制御方法に関し、例えば、ボディダイオードを有するパワー半導体素子を駆動する電力変換装置に適用して好適なるものである。   The present invention relates to a power converter and a current control method in the power converter, and is suitably applied to, for example, a power converter that drives a power semiconductor element having a body diode.

パワー半導体素子を用いた電力変換装置がある。例えば鉄道車両の駆動装置は、架線から取り込んだ電力を、インバータ等の電力変換装置により所望の周波数及び電圧に変換した3相交流電力で電動機を回転させて駆動力を得る構成が主流となっている。   There is a power converter using a power semiconductor element. For example, in a driving device for a railway vehicle, a configuration in which a driving force is obtained by rotating an electric motor with three-phase AC power obtained by converting power taken from an overhead line into a desired frequency and voltage by a power conversion device such as an inverter has become mainstream. I have.

近年、かかる電力変換装置では、更なる省エネルギー化のため、パワー半導体素子に、IGBT(Insulated Gate Bipolar Transistor)に代え、例えばSiC−MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が用いられてきている。SiCは、シリコンよりもバンドギャップが大きく絶縁耐圧がシリコンの10倍程度である。このため、SiC−MOSFETは、IGBTと比較して、素子の厚みを1/10程度に小さくでき、導通時の抵抗が1/10程度に抑えられ、導通損失を低減できる。   In recent years, in such power conversion devices, for example, a SiC-MOSFET (Metal Oxide Semiconductor Field Effect Transistor) has been used instead of an IGBT (Insulated Gate Bipolar Transistor) as a power semiconductor element for further energy saving. SiC has a larger band gap than silicon and a dielectric strength of about 10 times that of silicon. For this reason, the SiC-MOSFET can reduce the thickness of the element to about 1/10 as compared with the IGBT, the resistance during conduction can be suppressed to about 1/10, and the conduction loss can be reduced.

また、SiC−MOSFETは、導通時の抵抗を下げられるため、定格電圧が例えば3.3kVの鉄道車両の高耐圧素子として用いる場合でも、IGBTのように電荷を蓄積して導通抵抗を下げるバイポーラデバイス構造にする必要がない。つまり、SiC−MOSFETは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)やJFET(Junction FET)のようなユニポーラデバイス構造にできる。ユニポーラデバイスは、バイポーラデバイスに比べて電荷の蓄積がないことによりスイッチング損失が小さく、電力変換装置の更なる省エネルギー化に貢献できる。   Further, since the resistance of the SiC-MOSFET during conduction can be reduced, even when the SiC-MOSFET is used as a high-voltage element of a railway vehicle having a rated voltage of, for example, 3.3 kV, a bipolar device such as an IGBT that accumulates charges and lowers the conduction resistance. There is no need for a structure. That is, the SiC-MOSFET can have a unipolar device structure such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) or a JFET (Junction FET). A unipolar device has less switching loss than a bipolar device because there is no charge accumulation, and can contribute to further energy saving of a power conversion device.

また、SiC−MOSFETは、IGBTと異なり、ゲートに所定電圧を印加することで逆方向にも電流を導通させることができる(例えば特許文献1参照)。このため、SiC−MOSFETは、フリーホイールダイオードが不要となり、素子を小型化できるという特長を持つ。   Further, unlike the IGBT, the SiC-MOSFET can conduct current in the opposite direction by applying a predetermined voltage to the gate (for example, see Patent Document 1). Therefore, the SiC-MOSFET has a feature that a freewheel diode is not required, and the element can be downsized.

特開2013−207821号公報JP 2013-207821 A

一般的に、電力変換装置において、パワー半導体素子に何らかの異常(オンオフのゲート指令と実際のオンオフ状態との不整合等)が検知されると、パワー半導体素子が故障したと判断し、パワー半導体素子を全オフにして電力変換装置を停止させることが行われている。このようにして、電力変換装置において、他のパワー半導体素子に故障が波及して素子破壊が拡大することを防止している。   In general, in a power converter, when any abnormality (such as a mismatch between an on / off gate command and an actual on / off state) is detected in a power semiconductor element, it is determined that the power semiconductor element has failed, and the power semiconductor element has failed. Are all turned off to stop the power converter. In this way, in the power converter, it is possible to prevent the failure from spreading to other power semiconductor elements and prevent the element destruction from expanding.

しかしながら、例えば鉄道車両において、SiC−MOSFETに何らかの異常が検知され、SiC−MOSFETを全オフにして電力変換装置を停止させた際、回転し続ける永久磁石型同期電動機により発電された電流が電力変換装置に流れ込む。この電流は、ゲートがオフとなっていることでSiC−MOSFETが逆方向に電流を流すことができないために、SiC−MOSFETの寄生ダイオードであるボディダイオードを流れる。ボディダイオードは、順方向の電圧降下が大きく、通電すると大きな損失を発生し、SiC−MOSFETが熱破壊するという問題がある。   However, for example, in a railway vehicle, when any abnormality is detected in the SiC-MOSFET and the power converter is stopped by completely turning off the SiC-MOSFET, the current generated by the rotating permanent magnet type synchronous motor that continues to rotate is converted to the power conversion. Flow into the device. This current flows through the body diode, which is a parasitic diode of the SiC-MOSFET, because the SiC-MOSFET cannot flow a current in the reverse direction because the gate is turned off. The body diode has a problem that a large forward voltage drop causes a large loss when energized, and the SiC-MOSFET is thermally damaged.

この問題の対応策として、SiC−MOSFETに何らかの異常が検知されると、SiC−MOSFETを全オンにして電流をボディダイオードではなくSiC−MOSFETのスイッチング素子側(ソース−ドレイン間)に流す、いわゆる同期整流駆動を行う方法がある。しかし、何らかの異常で停止している電力変換装置では、何れかのSiC−MOSFETが故障している可能性があるため、SiC−MOSFETを全オンにするゲートオン指令により、故障したSiC−MOSFETと、このSiC−MOSFETと対アームをなすSiC−MOSFETとが同時にオンされてプラスとマイナスの電源線を短絡させるいわゆるアーム短絡が生じ、大きな障害を引き起こす場合がある。   As a countermeasure against this problem, if any abnormality is detected in the SiC-MOSFET, the SiC-MOSFET is turned on all the way, and the current flows to the switching element side (between the source and the drain) of the SiC-MOSFET instead of the body diode. There is a method of performing synchronous rectification drive. However, in a power converter that is stopped due to some abnormality, there is a possibility that any of the SiC-MOSFETs has failed. This SiC-MOSFET and the SiC-MOSFET forming the opposite arm are simultaneously turned on to cause a so-called arm short-circuit that short-circuits the positive and negative power supply lines, which may cause a serious failure.

本発明は以上の点を考慮してなされたもので、対アームをなすパワー半導体素子のボディダイオードを流れる還流電流の一部又は大半をスイッチング素子側に流すことにより、パワー半導体素子の破損を防止して省エネルギー化及び高信頼化を図ることができる電力変換装置及び電力変換装置における電流制御方法を提案しようとするものである。   The present invention has been made in consideration of the above points, and prevents part or most of the return current flowing through a body diode of a power semiconductor element forming an opposite arm from flowing to a switching element side, thereby preventing damage to the power semiconductor element. It is intended to propose a power conversion device and a current control method in the power conversion device that can achieve energy saving and high reliability.

かかる課題を解決するため本発明においては、電力変換装置は、対アームをなす複数のパワー半導体素子と、前記複数のパワー半導体素子のゲートの制御指令を出力する制御部と、前記制御指令に応じて前記ゲートに電圧を印可して前記パワー半導体素子を駆動するゲート駆動装置と、を有する。前記制御部は、前記電力変換装置で異常が検知された場合に、前記パワー半導体素子の逆方向に電流を導通させる所定電圧を印可するための還流動作指令を前記ゲート駆動装置に出力し、前記ゲート駆動装置は、前記還流動作指令に応じて前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加するようにした。   In order to solve such a problem, in the present invention, the power conversion device includes a plurality of power semiconductor elements forming a pair of arms, a control unit that outputs a control command for a gate of the plurality of power semiconductor elements, and a control unit that responds to the control command. A gate driving device for driving the power semiconductor element by applying a voltage to the gate. The control unit, when an abnormality is detected in the power conversion device, outputs a return operation command to apply a predetermined voltage for conducting a current in the reverse direction of the power semiconductor element to the gate driving device, The gate driving device applies the predetermined voltage to all the power semiconductor elements of the paired arms according to the return operation command.

また本発明においては、対アームをなす複数のパワー半導体素子と、前記複数のパワー半導体素子のゲートの制御指令を出力する制御部と、前記制御指令に応じて前記ゲートに電圧を印可して前記パワー半導体素子を駆動するゲート駆動装置と、を有する電力変換装置において実行される電流制御方法において、前記制御部が、前記パワー半導体素子の逆方向に電流を導通させる所定電圧を印可するための還流動作指令を前記ゲート駆動装置に出力し、前記ゲート駆動装置が、前記還流動作指令に応じて前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加するようにした。   Further, in the present invention, a plurality of power semiconductor elements forming a pair of arms, a control unit for outputting a control command for a gate of the plurality of power semiconductor elements, and applying a voltage to the gate in accordance with the control command, A gate drive device for driving a power semiconductor device, wherein the control unit controls the return of the power semiconductor device to apply a predetermined voltage for conducting a current in a reverse direction of the power semiconductor device. An operation command is output to the gate drive device, and the gate drive device applies the predetermined voltage to all the power semiconductor elements of the paired arms in response to the return operation command.

本電力変換装置及び電力変換装置における電流制御方法によれば、対アームをなすパワー半導体素子のボディダイオードを流れる還流電流の一部又は大半をスイッチング素子側に流すことができる。   According to the power conversion device and the current control method in the power conversion device, a part or most of the return current flowing through the body diode of the power semiconductor element forming the paired arm can flow to the switching element side.

本発明によれば、パワー半導体素子の破損を防止して省エネルギー化及び高信頼化を図ることができる電力変換装置及び電力変換装置における電流制御方法を実現できる。   ADVANTAGE OF THE INVENTION According to this invention, the power converter which can prevent damage of a power semiconductor element, and can achieve energy saving and high reliability, and the electric current control method in a power converter can be implement | achieved.

第1の実施の形態の電力変換装置の構成を示す図である。FIG. 1 is a diagram illustrating a configuration of a power conversion device according to a first embodiment. 第1の実施の形態のゲート駆動装置の構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a gate drive device according to the first embodiment. 第1の実施の形態のゲート電圧出力回路の構成を示す図である。FIG. 3 is a diagram illustrating a configuration of a gate voltage output circuit according to the first embodiment. 第1の実施の形態のスイッチング素子及び寄生ダイオードを流れる電流の変化を示すタイムチャートである。5 is a time chart illustrating changes in current flowing through the switching element and the parasitic diode according to the first embodiment. 第1の実施の形態の変形例の電力変換装置の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a power conversion device according to a modification of the first embodiment. 第1の実施の形態の変形例の電力変換装置の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a power conversion device according to a modification of the first embodiment. 第1の実施の形態の変形例の電力変換装置の構成を示す図である。FIG. 9 is a diagram illustrating a configuration of a power conversion device according to a modification of the first embodiment. 第1の実施の形態の変形例の電力変換装置の構成を示す図である。FIG. 9 is a diagram illustrating a configuration of a power conversion device according to a modification of the first embodiment. 第2の実施の形態のゲート駆動装置の構成を示す図である。FIG. 9 is a diagram illustrating a configuration of a gate drive device according to a second embodiment. 第2の実施の形態のゲート電圧出力回路の構成を示す図である。FIG. 9 is a diagram illustrating a configuration of a gate voltage output circuit according to a second embodiment. 第3の実施の形態のゲート電圧出力回路の構成を示す図である。FIG. 14 is a diagram illustrating a configuration of a gate voltage output circuit according to a third embodiment. 第3の実施の形態の変形例のゲート電圧出力回路の構成を示す図である。FIG. 14 is a diagram illustrating a configuration of a gate voltage output circuit according to a modification of the third embodiment. 第4の実施の形態の電力変換装置の構成を示す図である。It is a figure showing the composition of the power converter of a 4th embodiment.

以下図面について、本発明の一実施の形態を詳述する。以下の各実施の形態及び各変形例の説明では、同一の要素に同一符号を付与して、後述の説明を省略する。なお、以下の各実施の形態及び各変形例は、矛盾しない範囲で、その一部又は全部を組合せてもよい。   Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. In the following description of each embodiment and each modification, the same reference numerals are given to the same components, and the description thereof will be omitted. In addition, each of the following embodiments and each of the modifications may be partially or entirely combined within a range not inconsistent.

(1)第1の実施の形態
(1−1)第1の実施の形態による電力変換装置の構成
図1は、第1の実施の形態の電力変換装置の構成を示す図である。第1の実施の形態の電力変換装置4を含む鉄道車両100は、電動機の駆動装置が有する電力変換装置4として、例えば2レベルインバータを用いる。
(1) First Embodiment (1-1) Configuration of Power Conversion Device According to First Embodiment FIG. 1 is a diagram illustrating a configuration of a power conversion device according to a first embodiment. The railway vehicle 100 including the power conversion device 4 according to the first embodiment uses, for example, a two-level inverter as the power conversion device 4 included in the motor driving device.

鉄道車両100は、図1に示すように、架線から電力を集電する集電装置(パンタグラフ)1、フィルタリアクトル2、フィルタコンデンサ3、電力変換装置4、電動機(モータ)5、車輪6、及び遮断器7を有する。   As shown in FIG. 1, the railway vehicle 100 includes a current collector (pantograph) 1 that collects power from an overhead line, a filter reactor 2, a filter capacitor 3, a power converter 4, a motor (motor) 5, wheels 6, and It has a circuit breaker 7.

電力変換装置4は、プラス電源線及びマイナス電源線と接続される。プラス電源線は、集電装置1を介して架線に接続される。マイナス電源線は、車輪6を介してレールに接続される。フィルタリアクトル2及びフィルタコンデンサ3は、例えば数十Hzで動作するフィルタ回路を構成する。   The power converter 4 is connected to a positive power line and a negative power line. The positive power line is connected to the overhead line via the current collector 1. The negative power line is connected to the rail via wheels 6. The filter reactor 2 and the filter capacitor 3 constitute a filter circuit operating at, for example, several tens of Hz.

遮断器7は、過電流及び過電圧が発生した際、架線からの電力を遮断して電力変換装置4を保護する。電力変換装置4は、架線から取り込まれた電力を、U、V、及びWの3相交流電力に変換して出力する。電動機5は、電力変換装置4のU、V、及びWの各相の出力端子に接続され、電力変換装置4から出力された3相交流電力で駆動される。電動機5は、例えば永久磁石型同期電動機(Permanent Magnet Synchronous Motor:PMSM)である。   When an overcurrent and an overvoltage occur, the circuit breaker 7 protects the power converter 4 by cutting off the power from the overhead line. The power conversion device 4 converts the power taken from the overhead wire into three-phase AC power of U, V, and W and outputs the converted power. The electric motor 5 is connected to output terminals of the U, V, and W phases of the power converter 4 and is driven by three-phase AC power output from the power converter 4. The electric motor 5 is, for example, a permanent magnet synchronous motor (PMSM).

電力変換装置4は、制御部11、ゲート駆動装置21〜26、及びパワー半導体素子41〜46を有する。制御部11と、ゲート駆動装置21〜26とは、信号線12を介して接続される。   The power conversion device 4 includes a control unit 11, gate driving devices 21 to 26, and power semiconductor elements 41 to 46. The control unit 11 and the gate driving devices 21 to 26 are connected via the signal line 12.

制御部11は、信号線12を介して、パワー半導体素子41〜46の各ゲートをオンオフするゲート指令111(オンのゲート指令及びオフのゲート指令、図2参照)を、ゲート駆動装置21〜26それぞれに出力する。また、制御部11は、信号線12を介して、パワー半導体素子41〜46を還流動作させる還流動作指令117(図2参照)を、ゲート駆動装置21〜26それぞれに出力する。また、制御部11は、信号線12を介して、パワー半導体素子41〜46の各ゲートのオンオフの状態を示すフィードバック信号(図2参照)を、ゲート駆動装置21〜26それぞれから受信する。   The control unit 11 sends a gate command 111 (ON gate command and OFF gate command, see FIG. 2) for turning on and off each gate of the power semiconductor elements 41 to 46 via the signal line 12 to the gate driving devices 21 to 26. Output to each. Further, the control unit 11 outputs, via the signal line 12, a reflux operation command 117 (see FIG. 2) for causing the power semiconductor elements 41 to 46 to perform a reflux operation to the gate driving devices 21 to 26, respectively. Further, the control unit 11 receives, via the signal line 12, a feedback signal (see FIG. 2) indicating the on / off state of each gate of the power semiconductor elements 41 to 46 from each of the gate driving devices 21 to 26.

パワー半導体素子41〜46は、SiC−MOSFET(SiC−Metal Oxide Semiconductor Field Effect Transistor)である。パワー半導体素子41〜42と、43〜44と、45〜46とのそれぞれは、2レベルインバータの各相の上下アームを構成する。   The power semiconductor elements 41 to 46 are SiC-MOSFETs (SiC-Metal Oxide Semiconductor Field Effect Transistors). Each of power semiconductor elements 41 to 42, 43 to 44, and 45 to 46 forms an upper and lower arm of each phase of the two-level inverter.

パワー半導体素子41は、スイッチング素子41a及びこのスイッチング素子41aに並列接続されたボディダイオード41bを含む。本実施の形態では、ゲートがオンされることにより電流を導通させ、ゲートがオフされることにより電流を遮断するパワー半導体素子41のソース−ドレイン間を、スイッチング素子41aと呼ぶ。ボディダイオード41bは、パワー半導体素子41の寄生ダイオードである。スイッチング素子41aのゲートには、ゲート駆動装置21が接続される。同様に、パワー半導体素子42〜46は、図1に示すように、それぞれスイッチング素子42a〜46a及びボディダイオード42b〜46bを有する。スイッチング素子42a〜46aの各ゲートには、ゲート駆動装置22〜26がそれぞれ接続される。   The power semiconductor element 41 includes a switching element 41a and a body diode 41b connected in parallel to the switching element 41a. In the present embodiment, a portion between the source and the drain of the power semiconductor element 41 that conducts current when the gate is turned on and shuts off current when the gate is turned off is referred to as a switching element 41a. The body diode 41b is a parasitic diode of the power semiconductor device 41. The gate driver 21 is connected to the gate of the switching element 41a. Similarly, the power semiconductor elements 42 to 46 have switching elements 42a to 46a and body diodes 42b to 46b, respectively, as shown in FIG. Gate drivers 22 to 26 are connected to the gates of the switching elements 42a to 46a, respectively.

(1−2)第1の実施の形態によるゲート駆動装置の構成
図2は、第1の実施の形態のゲート駆動装置の構成を示す図である。図2は、第1の実施の形態のゲート駆動装置21〜26のうち、U、V、及びWの3相のうちU相の上アームを構成するパワー半導体素子41を駆動するゲート駆動装置21を例示するが、U相の下アームを構成するパワー半導体素子42を駆動するゲート駆動装置22、並びに他の2相のパワー半導体素子43〜46及びゲート駆動装置23〜26についても同様である。
(1-2) Configuration of the Gate Driving Device According to the First Embodiment FIG. 2 is a diagram illustrating the configuration of the gate driving device according to the first embodiment. FIG. 2 shows a gate drive device 21 for driving the power semiconductor element 41 constituting the upper arm of the U phase of the three phases U, V, and W among the gate drive devices 21 to 26 of the first embodiment. However, the same applies to the gate drive device 22 for driving the power semiconductor element 42 constituting the lower arm of the U phase, and the other two-phase power semiconductor elements 43 to 46 and the gate drive devices 23 to 26.

ゲート駆動装置21は、絶縁回路101、ゲート電圧出力回路102、及びオンオフ状態判定回路103を有する。   The gate driving device 21 includes an insulation circuit 101, a gate voltage output circuit 102, and an on / off state determination circuit 103.

絶縁回路101は、ゲート指令111、還流動作指令117、及びフィードバック信号116を絶縁する。また、絶縁回路101は、制御部11から受信したゲート指令111をゲート指令112に変換してゲート電圧出力回路102及びオンオフ状態判定回路103に出力する。また、絶縁回路101は、制御部11から受信した還流動作指令117を還流動作指令118に変換してゲート電圧出力回路102に出力する。また、絶縁回路101は、オンオフ状態判定回路103から受信したフィードバック信号115をフィードバック信号116に変換して制御部11に出力する。   The insulating circuit 101 insulates the gate command 111, the return operation command 117, and the feedback signal 116. The insulating circuit 101 converts the gate command 111 received from the control unit 11 into a gate command 112 and outputs the gate command 112 to the gate voltage output circuit 102 and the on / off state determination circuit 103. Further, the insulating circuit 101 converts the reflux operation command 117 received from the control unit 11 into a reflux operation command 118 and outputs the same to the gate voltage output circuit 102. Further, the insulating circuit 101 converts the feedback signal 115 received from the on / off state determination circuit 103 into a feedback signal 116 and outputs the feedback signal 116 to the control unit 11.

ゲート電圧出力回路102は、絶縁回路101からゲート指令112を受信し、ゲート指令112に応じたゲート電圧113をパワー半導体素子41のゲートに印加する。また、ゲート電圧出力回路102は、絶縁回路101から還流動作指令118を受信し、還流動作指令118に応じたゲート電圧113をパワー半導体素子41のゲートに印加する。また、ゲート電圧出力回路102は、パワー半導体素子41のゲート電圧を監視し、このゲート電圧を示すゲート電圧監視信号114を、ゲート電圧113の出力と同時にオンオフ状態判定回路103に出力する。   The gate voltage output circuit 102 receives the gate command 112 from the insulating circuit 101 and applies a gate voltage 113 corresponding to the gate command 112 to the gate of the power semiconductor device 41. Further, the gate voltage output circuit 102 receives the reflux operation command 118 from the insulating circuit 101 and applies a gate voltage 113 corresponding to the reflux operation command 118 to the gate of the power semiconductor element 41. Further, the gate voltage output circuit 102 monitors the gate voltage of the power semiconductor element 41, and outputs a gate voltage monitoring signal 114 indicating the gate voltage to the on / off state determination circuit 103 simultaneously with the output of the gate voltage 113.

ゲート電圧113は、オンのゲート指令112の場合には、パワー半導体素子41のゲートをオンにして順方向に電流を導通させるための閾値電圧Vth以上の第1の電圧(VDD1)である。また、ゲート電圧113は、オフのゲート指令112の場合には、パワー半導体素子41のゲートをオフにして電流を遮断するための閾値電圧Vth未満の0又は所定の負電圧の第2の電圧(VSS)である。また、ゲート電圧113は、還流動作指令118の場合には、パワー半導体素子41の逆方向(ソース−ドレイン間)に電流を導通させるための、閾値電圧Vth未満かつ第2の電圧(VSS)より大の第3の電圧(VDD2)である。例えばパワー半導体素子41の閾値電圧Vthが4Vの場合は、第3の電圧(VDD2)は4V未満に制御する。   The gate voltage 113 is the first voltage (VDD1) equal to or higher than the threshold voltage Vth for turning on the gate of the power semiconductor element 41 and conducting current in the forward direction in the case of the ON gate command 112. Further, in the case of the off gate command 112, the gate voltage 113 is 0 or a predetermined negative second voltage (less than the threshold voltage Vth for turning off the gate of the power semiconductor element 41 and cutting off the current). VSS). In the case of the reflux operation command 118, the gate voltage 113 is lower than the threshold voltage Vth and lower than the second voltage (VSS) for conducting current in the reverse direction (between the source and the drain) of the power semiconductor element 41. This is a large third voltage (VDD2). For example, when the threshold voltage Vth of the power semiconductor element 41 is 4V, the third voltage (VDD2) is controlled to be less than 4V.

ここで、パワー半導体素子41〜46に第3の電圧(VDD2)を印加すると、パワー半導体素子41〜46の逆方向に電流が流れるのは、基板バイアス効果を利用したものである。基板バイアス効果とは、閾値電圧Vthが、バックゲート(基板)の電圧により変動することである。基板バイアス効果により逆方向に電流が流れる場合、すなわちパワー半導体素子41〜46に逆方向電圧が印加されている場合には、ドレイン電圧が負になるために閾値電圧Vthが等価的に下がり、ゲートに閾値電圧Vth未満の電圧を印加してもチャネルが形成されてパワー半導体素子41〜46に電流が流れる。一方、電流が順方向に流れる場合、すなわちパワー半導体素子41〜46に順方向電圧が印加されている場合には、基板バイアス効果が小さくなる又は発生しなくなり、閾値電圧Vthは通常値に戻るため、ゲートに印加している電圧が閾値電圧Vth未満の場合にはパワー半導体素子41〜46には電流が流れない。   Here, when the third voltage (VDD2) is applied to the power semiconductor elements 41 to 46, the current flows in the reverse direction of the power semiconductor elements 41 to 46 by utilizing the substrate bias effect. The substrate bias effect means that the threshold voltage Vth varies with the voltage of the back gate (substrate). When a current flows in the reverse direction due to the substrate bias effect, that is, when a reverse voltage is applied to the power semiconductor elements 41 to 46, the drain voltage becomes negative, so that the threshold voltage Vth decreases equivalently, and the gate voltage decreases. Even if a voltage lower than the threshold voltage Vth is applied, a channel is formed and a current flows through the power semiconductor elements 41 to 46. On the other hand, when the current flows in the forward direction, that is, when the forward voltage is applied to the power semiconductor elements 41 to 46, the substrate bias effect is reduced or no longer occurs, and the threshold voltage Vth returns to the normal value. When the voltage applied to the gate is lower than the threshold voltage Vth, no current flows through the power semiconductor elements 41 to 46.

オンオフ状態判定回路103は、ゲート電圧出力回路102からゲート電圧監視信号114を受信し、ゲート電圧監視信号114をもとにパワー半導体素子41のゲートの状態を判定する。例えばオンオフ状態判定回路103は、ゲート電圧監視信号114と基準電圧とを比較し、ゲート電圧監視信号114が基準電圧以上ならばパワー半導体素子41のゲートがオンの状態、基準電圧未満ならばオフの状態であることを示すフィードバック信号115を生成して絶縁回路101に出力する。   The on / off state determination circuit 103 receives the gate voltage monitoring signal 114 from the gate voltage output circuit 102, and determines the state of the gate of the power semiconductor element 41 based on the gate voltage monitoring signal 114. For example, the on / off state determination circuit 103 compares the gate voltage monitoring signal 114 with the reference voltage. If the gate voltage monitoring signal 114 is equal to or higher than the reference voltage, the gate of the power semiconductor element 41 is in an on state. A feedback signal 115 indicating the state is generated and output to the insulating circuit 101.

制御部11は、絶縁回路101でフィードバック信号115から変換されたフィードバック信号116をもとにパワー半導体素子41の状態を監視し、ゲート指令111とフィードバック信号116との不一致(以後「FB不一致」と呼ぶ)を検知すると、パワー半導体素子41が故障したと判定する。制御部11は、FB不一致を検知すると、ゲート駆動装置21〜26にオフのゲート指令111を出力し、パワー半導体素子41〜46を全オフにして電力変換装置4を停止させる。なお、制御部11は、例えば架線電圧の低下や過電圧等を監視し、これらに何らかの異常を検知した場合に、ゲート駆動装置21〜26にオフのゲート指令111を出力し、パワー半導体素子41〜46を全オフにして電力変換装置4を停止させてもよい。   The control unit 11 monitors the state of the power semiconductor element 41 based on the feedback signal 116 converted from the feedback signal 115 by the insulating circuit 101, and determines whether or not the gate command 111 matches the feedback signal 116 (hereinafter, “FB mismatch”). Is detected, it is determined that the power semiconductor element 41 has failed. When detecting the FB mismatch, the control unit 11 outputs an off gate command 111 to the gate driving devices 21 to 26 to turn off all the power semiconductor elements 41 to 46 and stop the power conversion device 4. The control unit 11 monitors, for example, a drop in the overhead line voltage, an overvoltage, and the like, and when any abnormality is detected, outputs an off gate command 111 to the gate driving devices 21 to 26 to output the power semiconductor elements 41 to The power converter 4 may be stopped by completely turning off the power supply 46.

ここで、電動機5は、回転子(ロータ)内に磁石を有するため、電動機5の回転中に制御部11が何らかの異常を検知して電力変換装置4を停止させた場合に、電動機5が発電機として動作し、電動機5の回転により発生した電流が電力変換装置4に流れ込む。この電流は、異常検知により停止したパワー半導体素子41〜46のボディダイオード41b〜46bを通してフィルタコンデンサ3に流れこみ、フィルタコンデンサ3を充電する。   Here, since the electric motor 5 has a magnet in the rotor, when the control unit 11 detects any abnormality during the rotation of the electric motor 5 and stops the power conversion device 4, the electric motor 5 generates electric power. It operates as a motor, and the current generated by the rotation of the electric motor 5 flows into the power converter 4. This current flows into the filter capacitor 3 through the body diodes 41b to 46b of the power semiconductor elements 41 to 46 stopped by the abnormality detection, and charges the filter capacitor 3.

そこで、制御部11は、電動機5が動作している時に何らかの異常で故障発生と判定してパワー半導体素子41〜46を全オフさせた後、還流動作指令117をゲート駆動装置21〜26に出力する。ゲート駆動装置21〜26は、還流動作指令117を受信すると、パワー半導体素子41〜46に第3のゲート電圧を印加する。パワー半導体素子41〜46は、第3のゲート電圧の印加に応じて逆方向に電流を流すことで、電動機5からの還流電流の一部もしくは大半をパワー半導体素子41〜46のスイッチング素子41a〜46a側に流す還流動作を行う。これにより、パワー半導体素子41〜46のボディダイオード41b〜46bに流れる還流電流を抑制し、ボディダイオード41b〜46bの発熱による破壊を防ぐことができる。   Therefore, the control unit 11 determines that a failure has occurred due to some abnormality while the electric motor 5 is operating, turns off all the power semiconductor elements 41 to 46, and then outputs a return operation command 117 to the gate driving devices 21 to 26. I do. Upon receiving the reflux operation command 117, the gate driving devices 21 to 26 apply a third gate voltage to the power semiconductor elements 41 to 46. The power semiconductor elements 41 to 46 allow a part or most of the return current from the electric motor 5 to flow in the reverse direction in response to the application of the third gate voltage, so that the switching elements 41 a to A reflux operation for flowing to the 46a side is performed. Thus, the return current flowing through the body diodes 41b to 46b of the power semiconductor elements 41 to 46 can be suppressed, and the body diodes 41b to 46b can be prevented from being damaged by heat generation.

なお、制御部11とゲート駆動装置21間を電線で接続する場合、低電圧で駆動する制御部11と高電圧で駆動するパワー半導体素子41、ゲート電圧出力回路102及びオンオフ状態判定回路103を絶縁する必要があるため、絶縁回路101に絶縁機能を設ける。一方、制御部11とゲート駆動装置21との間を光回線で接続した場合には、絶縁回路101は、ゲート指令111、還流動作指令117及びフィードバック信号116を光信号から電気信号へ変換するだけであるので、この絶縁機能は必要ない。   When the control unit 11 and the gate driving device 21 are connected by an electric wire, the control unit 11 driven at a low voltage and the power semiconductor element 41 driven at a high voltage, the gate voltage output circuit 102, and the on / off state determination circuit 103 are insulated. Therefore, the insulating circuit 101 is provided with an insulating function. On the other hand, when the control unit 11 and the gate driving device 21 are connected by an optical line, the insulating circuit 101 only converts the gate command 111, the reflux operation command 117, and the feedback signal 116 from an optical signal to an electric signal. Therefore, this insulating function is not required.

(1−3)第1の実施の形態によるゲート電圧出力回路の構成
図3は、第1の実施の形態のゲート電圧出力回路の構成を示す図である。第1の実施の形態のゲート電圧出力回路102は、トランジスタ121、122、及び123、スイッチ125、抵抗131、132、及び133、レベル変換器141、142、及び143、電圧生成部151、152、及び161を有する。抵抗131は、パワー半導体素子41〜46のスイッチング特性を制御する。電圧生成部151及び152は、電圧VDD1を出力する。電圧生成部161は、電圧VDD2を出力する。レベル変換器141及び142、143、並びに、電圧生成部151及び152の間の中間電位は、ソース接地線110で接地されている。
(1-3) Configuration of Gate Voltage Output Circuit According to First Embodiment FIG. 3 is a diagram illustrating a configuration of a gate voltage output circuit according to the first embodiment. The gate voltage output circuit 102 according to the first embodiment includes transistors 121, 122, and 123, a switch 125, resistors 131, 132, and 133, level converters 141, 142, and 143, voltage generators 151, 152, And 161. The resistor 131 controls the switching characteristics of the power semiconductor elements 41 to 46. The voltage generators 151 and 152 output the voltage VDD1. The voltage generator 161 outputs the voltage VDD2. The intermediate potential between the level converters 141 and 142 and 143 and the voltage generators 151 and 152 is grounded by the source ground line 110.

ゲート電圧出力回路102は、ゲート指令112がオンのときはトランジスタ121をオンにし、第1の電圧(VDD1)のゲート電圧113を出力する。また、ゲート電圧出力回路102は、ゲート指令112がオフのときはトランジスタ122をオンにし、第2の電圧(VSS)のゲート電圧113を出力する。また、ゲート電圧出力回路102は、還流動作指令117がオンのときは、スイッチ125によりトランジスタ122をオフにし、第3の電圧(VDD2)のゲート電圧113を出力する。   When the gate command 112 is on, the gate voltage output circuit 102 turns on the transistor 121 and outputs the gate voltage 113 of the first voltage (VDD1). When the gate command 112 is off, the gate voltage output circuit 102 turns on the transistor 122 and outputs the gate voltage 113 of the second voltage (VSS). When the return operation command 117 is on, the gate voltage output circuit 102 turns off the transistor 122 by the switch 125 and outputs the gate voltage 113 of the third voltage (VDD2).

なお、図3は、トランジスタ121〜123にMOSFETを用いた場合を例示しているが、バイポーラトランジスタを適用した場合でも同様の効果が得られる。   Although FIG. 3 illustrates a case where MOSFETs are used for the transistors 121 to 123, a similar effect can be obtained when a bipolar transistor is used.

(1−4)第1の実施の形態のスイッチング素子及び寄生ダイオードを流れる電流の変化
図4は、第1の実施の形態のスイッチング素子及び寄生ダイオードを流れる電流の変化を示すタイムチャートである。図4は、制御部11が、ゲート駆動装置21及び24にオン指令を出している状態で時刻t1に制御部11が異常を検知した場合を、電力変換装置4の3相のうちのU相上下アームのパワー半導体素子41〜42を例示して説明するが、他の相の対アームをなす直列接続されたパワー半導体素子43〜44及び45〜46についても同様である。
(1-4) Change of Current Flowing Through Switching Element and Parasitic Diode of First Embodiment FIG. 4 is a time chart showing change of current flowing through the switching element and the parasitic diode of the first embodiment. FIG. 4 illustrates a case where the control unit 11 detects an abnormality at time t1 in a state where the control unit 11 issues an ON command to the gate driving devices 21 and 24. The power semiconductor elements 41 to 42 of the upper and lower arms will be described as an example, but the same applies to the power semiconductor elements 43 to 44 and 45 to 46 connected in series as the paired arms of the other phases.

時刻t2で、制御部11は、ゲート駆動装置21及び24にオフのゲート指令111を出力する。オフのゲート指令111によりパワー半導体素子41のゲート電圧113は低下を始め、ゲート電圧113が閾値電圧Vthを下回る時刻t3でパワー半導体素子42のボディダイオード41bに、電動機5からの還流電流である電流Id2が流れ出す。パワー半導体素子41のゲート電圧113が電圧VSSになっている時刻t4で、制御部11は、ゲート駆動装置21〜26の全てに還流動作指令117を出力する。   At time t2, the control unit 11 outputs an off gate command 111 to the gate driving devices 21 and 24. The gate voltage 113 of the power semiconductor element 41 starts to decrease in response to the off gate command 111, and at time t3 when the gate voltage 113 falls below the threshold voltage Vth, the current that is the return current from the electric motor 5 flows into the body diode 41b of the power semiconductor element 42. Id2 flows out. At time t4 when the gate voltage 113 of the power semiconductor element 41 is at the voltage VSS, the control unit 11 outputs the reflux operation command 117 to all of the gate driving devices 21 to 26.

なお、MOSFETは、IGBTの様な蓄積キャリアがないため、制御部11がゲート指令111を出力してから例えば0.5μsの所定時間が経過すれば、このゲート指令111に応じたスイッチングが終了する。そのため、制御部11は、時刻t2で全オフのゲート指令111を出力してから例えば0.5μsの第1の所定時間が経過した時刻t4以降に還流動作指令117を出力することが好ましい。これにより、全オフのゲート指令111に基づくスイッチングの影響を排除して還流動作を行うことができる。   Since the MOSFET does not have a storage carrier like an IGBT, if a predetermined time of, for example, 0.5 μs elapses after the control unit 11 outputs the gate command 111, the switching according to the gate command 111 ends. . Therefore, it is preferable that the control unit 11 outputs the recirculation operation instruction 117 after the time t4 when the first predetermined time of 0.5 μs elapses, for example, after outputting the gate command 111 of all off at the time t2. Thus, the recirculation operation can be performed while eliminating the influence of switching based on the all-off gate command 111.

制御部11が還流動作指令117を出力すると、パワー半導体素子41のゲート電圧113及びパワー半導体素子42のゲート電圧113−2が上昇を始めるのと同時に、電動機5からの還流電流がパワー半導体素子42のボディダイオード42bからスイッチング素子42a(パワー半導体素子42のソース−ドレイン間)に転流し、ボディダイオード42bを流れる電流Id2は減少し、スイッチング素子42aを流れる電流Ids2が増加する。   When the control unit 11 outputs the return operation command 117, the gate voltage 113 of the power semiconductor element 41 and the gate voltage 113-2 of the power semiconductor element 42 start increasing, and at the same time, the return current from the motor 5 is reduced by the power semiconductor element 42. From the body diode 42b to the switching element 42a (between the source and drain of the power semiconductor element 42), the current Id2 flowing through the body diode 42b decreases, and the current Ids2 flowing through the switching element 42a increases.

そして、パワー半導体素子41〜42間の電位がゼロクロスを超えた時刻t5以降、電流Id2及びIds2は流れなくなり、パワー半導体素子42のボディダイオード41bの電流Id1及びスイッチング素子41a(パワー半導体素子41のソース−ドレイン間)を流れる電流Ids1が流れる。このように、パワー半導体素子41のスイッチング素子41aに還流電流の一部もしくは大半を流すことで、ボディダイオード41bを流れる電流Id1を減少させ、ボディダイオード41bの発熱を抑えてパワー半導体素子41の破壊を防ぐことができる。   After time t5 when the potential between the power semiconductor elements 41 to 42 exceeds the zero cross, the currents Id2 and Ids2 stop flowing, and the current Id1 of the body diode 41b of the power semiconductor element 42 and the switching element 41a (the source of the power semiconductor element 41) -Drain current) flows between the drains. As described above, by flowing a part or most of the return current to the switching element 41a of the power semiconductor element 41, the current Id1 flowing through the body diode 41b is reduced, the heat generation of the body diode 41b is suppressed, and the power semiconductor element 41 is broken. Can be prevented.

なお、制御部11は、パワー半導体素子41〜46のゲートをオンにする場合には、第3の電圧をパワー半導体素子41〜46に印加してから、例えば0.5μsの第2の所定時間が経過した時刻以降に、ゲートをオンにする第1の電圧(VDD1)をパワー半導体素子41〜46に印加するためのゲート指令111を出力する。第1及び第2の所定時間は、同一でも異なってもよい。   When turning on the gates of the power semiconductor elements 41 to 46, the control unit 11 applies a third voltage to the power semiconductor elements 41 to 46, and then applies a third predetermined voltage of, for example, 0.5 μs for a second predetermined time. After the time when has elapsed, a gate command 111 for applying the first voltage (VDD1) for turning on the gate to the power semiconductor elements 41 to 46 is output. The first and second predetermined times may be the same or different.

(1−5)第1の実施の形態の効果
第1の実施の形態によれば、パワー半導体素子の異常が検知された場合に、パワー半導体素子を全オフにした後に全てのパワー半導体素子に第3の電圧を印加して基板バイアス効果により逆方向に電流が流れるようにし、ボディダイオードを流れる還流電流の一部もしくは大半をスイッチング素子側に流す還流動作を行う。よって、パワー半導体素子がボディダイオードを流れる還流電流により熱破壊することを防止できる。また、対アームをなすパワー半導体素子で異常が発生した際に、対アームを構成する他のパワー半導体素子に故障が波及することを防止できる。
(1-5) Effects of First Embodiment According to the first embodiment, when an abnormality of a power semiconductor element is detected, all the power semiconductor elements are turned off after all the power semiconductor elements are turned off. A third voltage is applied to cause a current to flow in the reverse direction due to the substrate bias effect, and a return operation is performed in which a part or most of the return current flowing through the body diode flows to the switching element side. Therefore, it is possible to prevent the power semiconductor element from being thermally destroyed by the return current flowing through the body diode. Further, when an abnormality occurs in the power semiconductor element forming the paired arm, it is possible to prevent the failure from spreading to other power semiconductor elements forming the paired arm.

(1−6)第1の実施の形態の変形例
本実施の形態では、3相を出力する電力変換装置4を例示したが、これに限られず、1相の上下アームを構成する1対のパワー半導体素子を有する、または、2相の上下アームを構成する2対のパワー半導体素子を有する電力変換装置であってもよい。
(1-6) Modification of First Embodiment In the present embodiment, the power converter 4 that outputs three phases has been exemplified. However, the present invention is not limited to this. The power converter may have a power semiconductor element or may have two pairs of power semiconductor elements forming two-phase upper and lower arms.

また、本実施の形態では、制御部11は、パワー半導体素子の全オフのゲート指令111を出力してから所定時間経過後の時刻で還流動作指令117を出力するとしたが、これに限られず、全オフのゲート指令111を出力してから直ちに還流動作指令117を出力してもよい。   Further, in the present embodiment, the control unit 11 outputs the reflux operation instruction 117 at a time after a predetermined time has elapsed since the output of the gate instruction 111 for turning off all the power semiconductor elements. However, the present invention is not limited to this. The recirculation operation command 117 may be output immediately after the all-off gate command 111 is output.

また、本実施の形態では、パワー半導体素子41〜46としてSiC−MOSFETを例示して説明した。しかし、これに限られず、パワー半導体素子は、ボディダイオードをフリーホイールダイオードとして用いることができる、バンドギャップが所定値以上の他のワイドギャップ半導体素子、すなわちシリコン、ガリウムナイトライド、ダイヤモンド等のパワー半導体素子であってもよい。   In the present embodiment, the power semiconductor elements 41 to 46 have been described by exemplifying SiC-MOSFETs. However, the power semiconductor element is not limited to this. The power semiconductor element can use a body diode as a freewheel diode, and has another band gap semiconductor element having a band gap of a predetermined value or more, that is, power semiconductors such as silicon, gallium nitride, and diamond. It may be an element.

また、本実施の形態では、パワー半導体素子41〜46のボディダイオード41b〜46bをフリーホイールダイオードとして用いた場合を示した。しかし、これに限られず、図5にU相のパワー半導体素子41〜42で例示する電力変換装置4Aのように、パワー半導体素子41〜42と並列にフリーホイールダイオード51〜52が接続されていてもよい。この場合もボディダイオード41b〜42bに流れる電流を抑制してパワー半導体素子の破壊を防ぐことができる。   In the present embodiment, the case where body diodes 41b to 46b of power semiconductor elements 41 to 46 are used as freewheel diodes has been described. However, the present invention is not limited to this, and freewheel diodes 51 to 52 are connected in parallel with the power semiconductor elements 41 to 42, as in a power converter 4A exemplified by the U-phase power semiconductor elements 41 to 42 in FIG. Is also good. Also in this case, the current flowing through the body diodes 41b to 42b can be suppressed to prevent the power semiconductor element from being broken.

また、本実施の形態では、ゲート駆動装置21〜26によりそれぞれ1つのパワー半導体素子41〜46が駆動されるとした。しかし、これに限られず、図6にU相のパワー半導体素子41−1〜42−2で例示する電力変換装置4Bのように、並列接続された2つ以上のパワー半導体素子41−1〜41−2がゲート駆動装置21−1により駆動され、並列接続された2つのパワー半導体素子42−1〜42−2がゲート駆動装置22−1により駆動されてもよい。この場合、パワー半導体素子41−1〜41−2、42−1〜42−2の並列接続の各ボディダイオード41bを流れる還流電流を分散させるとともに、各ボディダイオード41b〜42bに流れる電流の一部もしくは大半を各スイッチング素子41aに流すことで、発熱を抑制してパワー半導体素子の破壊を防ぐ効果を高めることができる。図6に示す例では、パワー半導体素子41−1〜41−2が上アームを構成し、パワー半導体素子42−1〜42−2が下アームを構成し、これらの上アームと下アームとが対アームをなす。なお図6では、1つのゲートドライバ21−1でパワー半導体素子41−1〜41−2を駆動し、1つのゲートドライバ22−1でパワー半導体素子42−1〜42−2を駆動する例を示す。しかし、これに限られず、図7に示す電力変換装置4B−1のように、ゲートドライバ21−1でパワー半導体素子41−1を駆動し、ゲートドライバ21−2でパワー半導体素子41−2を駆動し、ゲートドライバ22−1でパワー半導体素子42−1を駆動し、ゲートドライバ22−2でパワー半導体素子42−2を駆動する構成であってもよい。   In the present embodiment, it is assumed that one power semiconductor element 41 to 46 is driven by each of gate drive devices 21 to 26. However, the present invention is not limited to this, and two or more power semiconductor elements 41-1 to 41-4 connected in parallel, such as a power conversion device 4B exemplified by the U-phase power semiconductor elements 41-1 to 42-2 in FIG. -2 may be driven by the gate driver 21-1, and the two power semiconductor elements 42-1 to 42-2 connected in parallel may be driven by the gate driver 22-1. In this case, the return current flowing through each body diode 41b connected in parallel with the power semiconductor elements 41-1 to 41-2 and 42-1 to 42-2 is dispersed, and a part of the current flowing through each body diode 41b to 42b Alternatively, by flowing the majority to each switching element 41a, the effect of suppressing heat generation and preventing the power semiconductor element from being broken can be enhanced. In the example shown in FIG. 6, power semiconductor elements 41-1 to 41-2 form an upper arm, power semiconductor elements 42-1 to 42-2 form a lower arm, and these upper arm and lower arm Make a pair arm. FIG. 6 shows an example in which one gate driver 21-1 drives the power semiconductor elements 41-1 to 41-2 and one gate driver 22-1 drives the power semiconductor elements 42-1 to 42-2. Show. However, the power semiconductor device 41-1 is driven by the gate driver 21-1 and the power semiconductor device 41-2 is driven by the gate driver 21-2 as in the power converter 4B-1 shown in FIG. The power semiconductor element 42-1 may be driven by the gate driver 22-1, and the power semiconductor element 42-2 may be driven by the gate driver 22-2.

また、本実施の形態では、電力変換装置4は、2レベルインバータとした。しかし、これに限られず、図8にパワー半導体素子41−3、41−4、42−5、42−6で例示する電力変換装置4Cのように、3レベル以上のマルチレベルインバータであってもよい。図8では、3レベルインバータを例示し、ゲート駆動装置21−3により駆動されるパワー半導体素子41−3及びゲート駆動装置21−4により駆動されるパワー半導体素子41−4が対アームであり、また、ゲート駆動装置22−3により駆動されるパワー半導体素子42−5及びゲート駆動装置22−4により駆動されるパワー半導体素子42−6が対アームである。   In the present embodiment, the power conversion device 4 is a two-level inverter. However, the present invention is not limited to this, and even if it is a multi-level inverter of three or more levels as in the power converter 4C exemplified by the power semiconductor elements 41-3, 41-4, 42-5 and 42-6 in FIG. Good. FIG. 8 illustrates a three-level inverter, in which a power semiconductor element 41-3 driven by a gate driver 21-3 and a power semiconductor element 41-4 driven by a gate driver 21-4 are paired arms. The power semiconductor element 42-5 driven by the gate driving device 22-3 and the power semiconductor element 42-6 driven by the gate driving device 22-4 are paired arms.

また、本実施の形態では、制御部11は、オンオフ状態判定回路103が出力したフィードバック信号115を変換したフィードバック信号116をもとに個々のパワー半導体素子41〜46のゲートの状態を監視し、故障を判定するとした。しかし、これに限られるものではなく、個々のパワー半導体素子41〜46の状態を監視し、監視結果に基づいて故障を判定するために、種々の既知の手法を用いることができる。   In the present embodiment, the control unit 11 monitors the states of the gates of the individual power semiconductor elements 41 to 46 based on the feedback signal 116 obtained by converting the feedback signal 115 output from the on / off state determination circuit 103, It is determined that a failure has occurred. However, the present invention is not limited to this, and various known methods can be used to monitor the states of the individual power semiconductor elements 41 to 46 and determine a failure based on the monitoring result.

また、本実施の形態では、制御部11は、パワー半導体素子41〜46の故障が検知された場合に、パワー半導体素子41〜46を全オフにして電力変換装置4を停止させ、その後、全てのパワー半導体素子41〜46に還流動作を行わせるとした。しかし、これに限られず、制御部11は、電力変換装置4を停止させる際には、パワー半導体素子41〜46の故障が検知されたか否かに関わらず、全てのパワー半導体素子41〜46に還流動作を行わせるとしてもよい。   Further, in the present embodiment, when the failure of the power semiconductor elements 41 to 46 is detected, the control unit 11 turns off all the power semiconductor elements 41 to 46 to stop the power converter 4, and thereafter, Of the power semiconductor elements 41 to 46 perform the reflux operation. However, the present invention is not limited to this. When the power conversion device 4 is stopped, the control unit 11 supplies all the power semiconductor elements 41 to 46 irrespective of whether a failure of the power semiconductor elements 41 to 46 is detected. A reflux operation may be performed.

(2)第2の実施の形態
図9は、第2の実施の形態のゲート駆動装置の構成を示す図である。図10は、第2の実施の形態のゲート電圧出力回路の構成を示す図である。第2の実施の形態の電力変換装置4Dは、第1の実施形態と比較して、パワー半導体素子の温度を測定するサーミスタ等の温度センサ105を付加する点が異なる。図9は、U、V、及びWの3相のうちU相の上アームを構成するパワー半導体素子41を駆動するゲート駆動装置21Dを例示するが、U相の下アームを構成するパワー半導体素子42を駆動するゲート駆動装置22D、並びに他の2相のパワー半導体素子43〜46及びゲート駆動装置についても同様である。
(2) Second Embodiment FIG. 9 is a diagram illustrating a configuration of a gate drive device according to a second embodiment. FIG. 10 is a diagram illustrating a configuration of a gate voltage output circuit according to the second embodiment. The power converter 4D of the second embodiment differs from the first embodiment in that a temperature sensor 105 such as a thermistor for measuring the temperature of the power semiconductor element is added. FIG. 9 illustrates a gate driving device 21D that drives a power semiconductor element 41 forming the upper arm of the U phase among the three phases U, V, and W. The power semiconductor element forming the lower arm of the U phase is illustrated in FIG. The same applies to the gate driving device 22D that drives the driving device 42, and the other two-phase power semiconductor devices 43 to 46 and the gate driving device.

SiC−MOSFETの閾値電圧Vthは、高温では低下し、低温では上昇するという温度特性を持っている。このため、閾値電圧Vthの変動に応じて第3の電圧(VDD2)も温度に応じて補正する必要がある。図10に示すように、本実施の形態では、ゲート電圧出力回路102Dの電圧生成部119が、パワー半導体素子41の温度信号120が示す温度に依存して変化する閾値電圧Vthより小さくかつ第2の電圧(VSS)より大の第3の電圧(VDD2)を生成する。   The threshold voltage Vth of the SiC-MOSFET has a temperature characteristic of decreasing at a high temperature and increasing at a low temperature. For this reason, the third voltage (VDD2) also needs to be corrected according to the temperature in accordance with the change in the threshold voltage Vth. As shown in FIG. 10, in the present embodiment, the voltage generation section 119 of the gate voltage output circuit 102 </ b> D is smaller than the threshold voltage Vth that changes depending on the temperature indicated by the temperature signal 120 of the power semiconductor element 41, and And generates a third voltage (VDD2) higher than the voltage (VSS).

電圧生成部119は、PLD(Programmable Logic Device)等のプログラミング可能な回路で実装してもよい。この場合、例えば電圧生成部119は、温度信号120をAD(Analog to Digital)変換した温度データをもとに、予め用意されたテーブル等を参照してこの温度データに対応する第3の電圧を取得し、DA(Digital to Analog)変換して出力する。あるいは、例えば電圧生成部119は、温度信号120をAD(Analog to Digital)変換した温度データをもとに、抵抗値が異なる並列な複数の抵抗を切り替えることにより、もしくはレギュレータで分圧抵抗を変化させることにより、第3の電圧を出力してもよい。   The voltage generator 119 may be implemented by a programmable circuit such as a PLD (Programmable Logic Device). In this case, for example, based on the temperature data obtained by AD (Analog to Digital) conversion of the temperature signal 120, the voltage generation unit 119 refers to a prepared table or the like to generate a third voltage corresponding to the temperature data. Acquisition, DA (Digital to Analog) conversion and output. Alternatively, for example, the voltage generation unit 119 switches a plurality of parallel resistors having different resistance values based on temperature data obtained by AD (Analog to Digital) conversion of the temperature signal 120, or changes the voltage dividing resistor by a regulator. By doing so, the third voltage may be output.

ゲート電圧出力回路102Dは、異常検知時に、このようにして生成した第3の電圧をパワー半導体素子41のゲートに印加する。このように、第3の電圧を温度補正することで、温度に依存せずに基板バイアス効果でパワー半導体モジュールに還流電流を流すことができることから、パワー半導体素子の発熱や周辺温度に関わらず安定してボディダイオードの発熱を抑えてパワー半導体素子の破壊を防ぐことができる。   The gate voltage output circuit 102D applies the third voltage generated in this manner to the gate of the power semiconductor element 41 when detecting an abnormality. As described above, by performing the temperature correction on the third voltage, the return current can be supplied to the power semiconductor module by the substrate bias effect without depending on the temperature, so that the power semiconductor element is stable regardless of the heat generation of the power semiconductor element and the surrounding temperature. As a result, heat generation of the body diode can be suppressed, and destruction of the power semiconductor element can be prevented.

(3)第3の実施の形態
(3−1)第3の実施の形態のゲート電圧出力回路の構成
図11は、第3の実施の形態のゲート電圧出力回路の構成を示す図である。第3の実施の形態の電力変換装置が有するゲート電圧出力回路102Fは、第1の実施形態と比較して、抵抗分圧で第3の電圧(VDD2)を生成する点が異なる。ゲート電圧出力回路102Fは、還流動作指令118を受けると、トランジスタ121〜122をオフとし、トランジスタ123〜124をオンとして、抵抗133と抵抗134の抵抗分圧により、第3の電圧(VDD2)のゲート電圧113を生成して出力する。本実施の形態によれば、実施の形態1における第3の電圧(VDD2)を生成するための電圧生成部161を削減できるメリットがある。
(3) Third Embodiment (3-1) Configuration of Gate Voltage Output Circuit of Third Embodiment FIG. 11 is a diagram illustrating a configuration of a gate voltage output circuit of a third embodiment. The gate voltage output circuit 102F included in the power conversion device according to the third embodiment is different from the first embodiment in that the third voltage (VDD2) is generated by resistance division. When receiving the reflux operation command 118, the gate voltage output circuit 102F turns off the transistors 121 to 122, turns on the transistors 123 to 124, and outputs the third voltage (VDD2) by dividing the resistances of the resistors 133 and 134. A gate voltage 113 is generated and output. According to the present embodiment, there is an advantage that the voltage generation unit 161 for generating the third voltage (VDD2) in the first embodiment can be reduced.

(3−2)第3の実施の形態の変形例
また、抵抗分圧により第3の電圧(VDD2)を生成する変形例を図12に示す。図12は、第3の実施の形態の変形例のゲート電圧出力回路の構成を示す図である。図12に示すゲート電圧出力回路102Gの構成で第3の電圧(VDD2)を出力できる条件は、抵抗132の抵抗値がトランジスタ122〜123のオンにした抵抗値である10数mΩ程度に対して充分に大きい場合(例えば10Ω以上)である。この条件下では、トランジスタ122〜123での損失が少なくトランジスタ122〜123の発熱による許容損失オーバや劣化が問題にならない。本変形例では、トランジスタ122〜123をオンとして抵抗132と抵抗133の抵抗分圧で第3の電圧(VDD2)を生成して出力することができる。本変形例によれば、電圧生成部161を削減できるとともに、図11のゲート電圧出力回路102Fの構成からトランジスタ124及び抵抗134を削減できるため、ゲート電圧出力回路及びゲート駆動装置のさらなる小型化が可能である。
(3-2) Modification of Third Embodiment FIG. 12 shows a modification of generating the third voltage (VDD2) by resistance division. FIG. 12 is a diagram illustrating a configuration of a gate voltage output circuit according to a modification of the third embodiment. The condition under which the third voltage (VDD2) can be output with the configuration of the gate voltage output circuit 102G shown in FIG. 12 is such that the resistance value of the resistor 132 is about several tens mΩ, which is the resistance value when the transistors 122 to 123 are turned on. This is the case where it is sufficiently large (for example, 10Ω or more). Under this condition, the loss in the transistors 122 to 123 is small, and the allowable loss due to heat generation of the transistors 122 to 123 does not cause a problem. In this modification, the transistors 122 to 123 can be turned on to generate and output the third voltage (VDD2) by the voltage division of the resistors 132 and 133. According to this modification, the voltage generation unit 161 can be reduced, and the transistor 124 and the resistor 134 can be reduced from the configuration of the gate voltage output circuit 102F in FIG. 11, so that the gate voltage output circuit and the gate driving device can be further reduced in size. It is possible.

(4)第4の実施の形態
図13は、第4の実施の形態の電力変換装置の構成を示す図である。図13に示すように、第4の実施の形態の鉄道車両100Hは、架線から電力を集電する集電装置1、フィルタリアクトル2、フィルタコンデンサ3、電力変換装置4、電動機5、車輪6、遮断器7、変圧器(トランス)8、及びコンバータ9を有する。コンバータ9は、制御部61、ゲート駆動装置27〜30、及びパワー半導体素子91〜94を有する。制御部61と、ゲート駆動装置27〜30とは、信号線62を介して接続される。
(4) Fourth Embodiment FIG. 13 is a diagram illustrating a configuration of a power conversion device according to a fourth embodiment. As shown in FIG. 13, a railway vehicle 100 </ b> H according to the fourth embodiment includes a current collector 1 that collects power from overhead lines, a filter reactor 2, a filter capacitor 3, a power converter 4, a motor 5, wheels 6, It has a circuit breaker 7, a transformer (transformer) 8, and a converter 9. The converter 9 includes a control unit 61, gate driving devices 27 to 30, and power semiconductor elements 91 to 94. The control unit 61 is connected to the gate driving devices 27 to 30 via a signal line 62.

架線に接続された集電装置1から入力された交流電圧は、パワー半導体素子91〜94で整流され、フィルタコンデンサ3により平滑化された直流電圧に変換される。遮断器7は、過電流及び過電圧が発生した際、架線からの電力を遮断してコンバータ9を保護する。   The AC voltage input from the current collector 1 connected to the overhead wire is rectified by the power semiconductor elements 91 to 94 and converted into a DC voltage smoothed by the filter capacitor 3. The circuit breaker 7 protects the converter 9 by cutting off the power from the overhead line when an overcurrent and an overvoltage occur.

制御部61は、信号線62を介して、パワー半導体素子91〜94の各ゲートをオンオフするゲート指令(オンのゲート指令及びオフのゲート指令)を、ゲート駆動装置27〜30それぞれに出力する。また、制御部61は、信号線62を介して、パワー半導体素子91〜94を還流動作させる還流動作指令を、ゲート駆動装置27〜30それぞれに出力する。また、制御部61は、信号線12を介して、パワー半導体素子91〜94の各ゲートのオンオフの状態を示すフィードバック信号を、ゲート駆動装置27〜30から受信する。   The control section 61 outputs a gate command (ON gate command and OFF gate command) for turning on / off each gate of the power semiconductor elements 91 to 94 to the gate driving devices 27 to 30 via the signal line 62. Further, the control unit 61 outputs, via the signal line 62, a reflux operation command for causing the power semiconductor elements 91 to 94 to perform a reflux operation to each of the gate driving devices 27 to 30. Further, the control unit 61 receives, via the signal line 12, a feedback signal indicating the on / off state of each gate of the power semiconductor elements 91 to 94 from the gate driving devices 27 to 30.

パワー半導体素子91〜94は、SiC−MOSFETである。パワー半導体素子91〜92、93〜94のぞれぞれは、コンバータの各相の上下アームを構成する。   The power semiconductor elements 91 to 94 are SiC-MOSFETs. Each of power semiconductor elements 91 to 92 and 93 to 94 constitutes an upper and lower arm of each phase of the converter.

パワー半導体素子91は、スイッチング素子91a及びこのスイッチング素子91aに並列接続されたボディダイオード91bを有する。本実施の形態では、ゲートがオンされることにより電流を導通させ、ゲートがオフされることにより電流を遮断するパワー半導体素子91のソース−ドレイン間を、スイッチング素子91aと呼ぶ。ボディダイオード91bは、パワー半導体素子91の寄生ダイオードである。スイッチング素子91aのゲートには、ゲート駆動装置27が接続される。同様に、パワー半導体素子92〜94は、図13に示すように、それぞれスイッチング素子92a〜94a及びボディダイオード92b〜94bを有する。スイッチング素子92a〜94aの各ゲートには、ゲート駆動装置28〜30がそれぞれ接続される。   The power semiconductor element 91 has a switching element 91a and a body diode 91b connected in parallel to the switching element 91a. In the present embodiment, a portion between the source and the drain of the power semiconductor element 91 that conducts current when the gate is turned on and shuts off current when the gate is turned off is referred to as a switching element 91a. The body diode 91b is a parasitic diode of the power semiconductor element 91. The gate driver 27 is connected to the gate of the switching element 91a. Similarly, the power semiconductor elements 92 to 94 have switching elements 92a to 94a and body diodes 92b to 94b, respectively, as shown in FIG. Gate drivers 28 to 30 are connected to the gates of the switching elements 92a to 94a, respectively.

制御部61は、パワー半導体素子92〜94の状態を監視し、ゲート指令とフィードバック信号との不一致(FB不一致)を検知したパワー半導体素子を故障と判定する。制御部61は、FB不一致を検知すると、ゲート駆動装置27〜30にオフのゲート指令111を出力して、パワー半導体素子91〜94を全オフにしてコンバータ9を停止させる。   The control unit 61 monitors the states of the power semiconductor elements 92 to 94 and determines that the power semiconductor element that has detected a mismatch between the gate command and the feedback signal (FB mismatch) is a failure. When detecting the FB mismatch, the control unit 61 outputs an off gate command 111 to the gate driving devices 27 to 30 to turn off all the power semiconductor elements 91 to 94 and stop the converter 9.

この時、パワー半導体素子92〜94には架線からの交流電流が流れ込んでくるため、全オフのままではパワー半導体素子92〜94のボディダイオード91b〜94bに電流が流れてしまい、パワー半導体素子91〜94の破壊に至る。   At this time, since an alternating current from the overhead wire flows into the power semiconductor elements 92 to 94, the current flows through the body diodes 91b to 94b of the power semiconductor elements 92 to 94 when the power semiconductor elements 92 to 94 remain in the off state. ~ 94 is destroyed.

そこで、第1の実施の形態の制御部11と同様に、制御部61は、パワー半導体素子91〜94の全オフ後、例えば0.5μs以上経過した時点で、ゲート駆動装置27〜30に還流動作指令を出力する。その結果、パワー半導体素子92〜94のスイッチング素子91a〜94aに架線からの交流電流の一部もしくは大半が流れるので、ボディダイオード91b〜94bに流れる電流が減少し発熱が抑えられることで、パワー半導体素子91〜94の破壊を防ぐこができる。   Therefore, similarly to the control unit 11 of the first embodiment, the control unit 61 returns to the gate driving devices 27 to 30 at a point of time, for example, 0.5 μs or more after all the power semiconductor elements 91 to 94 are turned off. Output operation command. As a result, a part or most of the alternating current from the overhead wire flows through the switching elements 91a to 94a of the power semiconductor elements 92 to 94, so that the current flowing through the body diodes 91b to 94b is reduced and the heat generation is suppressed. The destruction of the elements 91 to 94 can be prevented.

なお、コンバータ9は、2レベルコンバータに限らず、3レベル以上のマルチレベルコンバータであってもよい。   Note that converter 9 is not limited to a two-level converter, and may be a multi-level converter having three or more levels.

(5)第5の実施の形態
第1〜第4の実施の形態では、電力変換装置が有するパワー半導体素子に何らかの異常が発生した場合、電力変換装置が有する全てのパワー半導体素子をオフにするが、これに限られるものではない。第5の実施の形態では、制御部11及び62が、パワー半導体素子に何らかの異常が発生した場合、FB不一致を検知したパワー半導体素子と、このパワー半導体素子に直列に接続されたパワー半導体素子とから構成される対アームのパワー半導体素子に対して、第1〜第4の実施の形態同様に、還流動作指令を出力する。これにより、故障したパワー半導体素子に直列に接続されたパワー半導体素子がオンすることにより発生する短絡破壊を防止し、ボディダイオードに流れる電流を抑制してパワー半導体素子の破壊を防ぐ。
(5) Fifth Embodiment In the first to fourth embodiments, when any abnormality occurs in the power semiconductor element of the power converter, all the power semiconductor elements of the power converter are turned off. However, it is not limited to this. In the fifth embodiment, when any abnormality occurs in the power semiconductor element, the control units 11 and 62 determine whether the power semiconductor element detects the FB mismatch and the power semiconductor element connected in series to the power semiconductor element. As in the first to fourth embodiments, a return operation command is output to the paired arm power semiconductor element composed of. This prevents short-circuit destruction caused by turning on a power semiconductor element connected in series to the failed power semiconductor element, and suppresses current flowing through the body diode to prevent destruction of the power semiconductor element.

一方で、故障していない対アームのパワー半導体素子に対しては還流電流が流れるタイミングでゲート指令をオンとしてパワー半導体素子のスイッチング素子側に還流電流を流す同期整流動作を継続させる。これにより、故障と無関係なパワー半導体素子における損失及び発熱を抑えることができる。   On the other hand, the gate command is turned on at the timing when the return current flows to the power semiconductor element of the pair arm that has not failed, and the synchronous rectification operation of supplying the return current to the switching element side of the power semiconductor element is continued. Thereby, loss and heat generation in the power semiconductor element unrelated to the failure can be suppressed.

本発明は、上述の各実施の形態及び各変形例に限定されるものではなく、本発明の趣旨を逸脱しない限り、本発明の技術思想の範囲内で考えられるその他の形態についても、本発明の範囲内に含まれる。また、本発明の趣旨を逸脱しない限り、様々な形態で実施することができる。例えば、上述の各実施の形態及び各変形例で例示した各構成及び各処理は、実装形態や処理効率に応じて適宜統合又は分離させてもよい。   The present invention is not limited to the above-described embodiments and modifications, but may be applied to other forms that can be considered within the technical idea of the present invention without departing from the gist of the present invention. Included in the range. The present invention can be implemented in various forms without departing from the spirit of the present invention. For example, each configuration and each process illustrated in each of the above-described embodiments and each of the modifications may be appropriately integrated or separated according to the implementation mode and the processing efficiency.

4、4A、4B、4B−1、4C、4D・・・電力変換装置、5・・・電動機、9・・・コンバータ、11、61・・・制御部、21〜26、21−1〜21−4、22−2〜22−4、21D、22D、27〜30・・・ゲート駆動装置、41〜46、41−1〜41−2、42−1〜42−2、41−3〜41−6、91〜94・・・パワー半導体素子、41a〜46a、91a〜94a・・・スイッチング素子、41b〜46b、91b〜94b・・・ボディダイオード、105・・・温度センサ、111、112・・・ゲート指令、113・・・ゲート出力電圧、114・・・ゲート電圧監視信号、115、116・・・フィードバック信号、117、118・・・還流動作指令。 4, 4A, 4B, 4B-1, 4C, 4D: power conversion device, 5: electric motor, 9: converter, 11, 61: control unit, 21 to 26, 21 to 21 -4, 22-2 to 22-4, 21D, 22D, 27 to 30... Gate drive devices, 41 to 46, 41-1 to 41-2, 42-1 to 42-2, 41-3 to 41 -6, 91 to 94: power semiconductor element, 41a to 46a, 91a to 94a: switching element, 41b to 46b, 91b to 94b: body diode, 105: temperature sensor, 111, 112 .. Gate command, 113 gate output voltage, 114 gate voltage monitoring signal, 115, 116 feedback signal, 117, 118 reflux operation command.

Claims (16)

対アームをなす複数のパワー半導体素子と、前記複数のパワー半導体素子のゲートの制御指令を出力する制御部と、前記制御指令に応じて前記ゲートに電圧を印可して前記パワー半導体素子を駆動するゲート駆動装置と、を有する電力変換装置において、
前記制御部は、前記パワー半導体素子の逆方向に電流を導通させる所定電圧を印可するための還流動作指令を前記ゲート駆動装置に出力し、
前記ゲート駆動装置は、前記還流動作指令に応じて前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加する
ことを特徴とする電力変換装置。
A plurality of power semiconductor elements forming a pair of arms; a control unit for outputting a control command for a gate of the plurality of power semiconductor elements; and applying a voltage to the gate in response to the control command to drive the power semiconductor element. And a gate drive device,
The control unit outputs a return operation command to the gate drive device for applying a predetermined voltage for conducting a current in the reverse direction of the power semiconductor element,
The power conversion device, wherein the gate drive device applies the predetermined voltage to all the power semiconductor elements of the paired arms in response to the return operation command.
前記制御部は、前記電力変換装置で異常が検知された場合に、前記還流動作指令を前記ゲート駆動装置に出力する
ことを特徴とする請求項1に記載の電力変換装置。
The power conversion device according to claim 1, wherein the control unit outputs the return operation command to the gate drive device when an abnormality is detected in the power conversion device.
前記制御部は、前記電力変換装置で異常が検知された場合に、前記パワー半導体素子の電流を遮断するための遮断指令を前記ゲート駆動装置に出力した後に前記還流動作指令を前記ゲート駆動装置に出力し、
前記ゲート駆動装置は、前記対アームの全ての前記パワー半導体素子に、前記遮断指令に応じて電流を遮断する電圧を印加した後に、前記還流動作指令に応じて前記所定電圧を印加する
ことを特徴とする請求項2に記載の電力変換装置。
The control unit, when an abnormality is detected in the power conversion device, after outputting a cutoff command for cutting off the current of the power semiconductor element to the gate drive device, the return operation command to the gate drive device. Output,
The gate drive device, after applying a voltage for interrupting a current in response to the shutoff command to all of the power semiconductor elements of the paired arms, applies the predetermined voltage in response to the return operation command. The power converter according to claim 2, wherein
前記ゲート駆動装置は、前記ゲートの状態の監視結果を前記制御部に出力し、
前記制御部は、前記監視結果が前記制御指令と一致しない異常を示す場合に、前記還流動作指令を前記ゲート駆動装置に出力する
ことを特徴とする請求項2又は3に記載の電力変換装置。
The gate driving device outputs a monitoring result of the state of the gate to the control unit,
4. The power converter according to claim 2, wherein the control unit outputs the recirculation operation command to the gate drive device when the monitoring result indicates an abnormality that does not match the control command. 5.
前記所定電圧は、前記パワー半導体素子の閾値電圧未満かつ前記パワー半導体素子の電流を遮断する電圧より大の、前記パワー半導体素子に基板バイアス効果を発生させる電圧である
ことを特徴とする請求項3又は4に記載の電力変換装置。
The said predetermined voltage is a voltage which is less than the threshold voltage of the said power semiconductor element, and is larger than the voltage which cuts off the electric current of the said power semiconductor element, and produces a substrate bias effect in the said power semiconductor element. Or the power converter according to 4.
前記所定電圧は、前記パワー半導体素子において寄生ダイオードとともにソース−ドレイン間に還流電流を流す電圧である
ことを特徴とする請求項5に記載の電力変換装置。
The power converter according to claim 5, wherein the predetermined voltage is a voltage that causes a return current to flow between a source and a drain together with a parasitic diode in the power semiconductor element.
前記制御部は、前記遮断指令を前記ゲート駆動装置に出力してから第1の所定時間が経過後に前記還流動作指令を前記ゲート駆動装置に出力する
ことを特徴とする請求項3〜6の何れか1項に記載の電力変換装置。
The control unit outputs the recirculation operation command to the gate drive device after a first predetermined time has elapsed after outputting the shutoff command to the gate drive device. The power converter according to claim 1.
前記制御部は、前記パワー半導体素子の順方向に電流を導通させる場合に、前記パワー半導体素子に前記所定電圧を印加してから第2の所定時間が経過後に前記パワー半導体素子の順方向に電流を導通させるための導通指令を前記ゲート駆動装置に出力する
ことを特徴とする請求項7に記載の電力変換装置。
The control unit, when conducting a current in a forward direction of the power semiconductor element, applies a current in a forward direction of the power semiconductor element after a second predetermined time has elapsed after applying the predetermined voltage to the power semiconductor element. The power converter according to claim 7, wherein a conduction command for causing the gate drive device to be conducted is output to the gate drive device.
前記対アームを複数含み、
前記制御部は、全ての前記対アームの前記パワー半導体素子に前記所定電圧を印加するための前記還流動作指令を前記ゲート駆動装置に出力し、
前記ゲート駆動装置は、前記還流動作指令に応じて全ての前記対アームの前記パワー半導体素子に前記所定電圧を印加する
ことを特徴とする請求項1〜8の何れか1項に記載の電力変換装置。
Including a plurality of said paired arms,
The control unit outputs the return operation command to apply the predetermined voltage to the power semiconductor elements of all the paired arms to the gate driving device,
The power conversion device according to any one of claims 1 to 8, wherein the gate drive device applies the predetermined voltage to all the power semiconductor elements of the paired arms according to the return operation command. apparatus.
前記対アームを複数含み、
前記制御部は、前記監視結果が異常を示す前記パワー半導体素子が含まれる前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加するための前記還流動作指令を前記ゲート駆動装置に出力し、
前記ゲート駆動装置は、前記還流動作指令に応じて前記監視結果が異常を示す前記パワー半導体素子が含まれる前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加する
ことを特徴とする請求項4〜8の何れか1項に記載の電力変換装置。
Including a plurality of said paired arms,
The control unit outputs the return operation command for applying the predetermined voltage to all the power semiconductor elements of the paired arms including the power semiconductor element whose monitoring result indicates an abnormality to the gate driving device. ,
The said gate drive device applies the said predetermined voltage to all the said power semiconductor elements of the said arm including the said power semiconductor element whose monitoring result shows abnormality according to the said freewheeling operation command. Item 9. The power converter according to any one of Items 4 to 8.
温度検知部により検知された前記パワー半導体素子の温度に応じて前記所定電圧を補正する
ことを特徴とする請求項1〜10の何れか1項に記載の電力変換装置。
The power converter according to any one of claims 1 to 10, wherein the predetermined voltage is corrected according to a temperature of the power semiconductor element detected by a temperature detector.
前記パワー半導体素子は、バンドギャップが所定値以上のワイドギャップ半導体である
ことを特徴とする請求項1〜11のいずれか1項に記載の電力変換装置。
The power converter according to any one of claims 1 to 11, wherein the power semiconductor element is a wide gap semiconductor having a band gap equal to or more than a predetermined value.
前記対アームの各アームにおいて前記パワー半導体素子が並列接続されている
ことを特徴とする請求項1〜12の何れか1項に記載の電力変換装置。
The power converter according to any one of claims 1 to 12, wherein the power semiconductor elements are connected in parallel in each arm of the paired arms.
前記電力変換装置は、直流電力を交流電力に変換するインバータである
ことを特徴とする請求項1〜13の何れか1項に記載の電力変換装置。
The power converter according to any one of claims 1 to 13, wherein the power converter is an inverter that converts DC power into AC power.
前記電力変換装置は、交流電力を直流電力に変換するコンバータである
ことを特徴とする請求項1〜14の何れか1項に記載の電力変換装置。
The power converter according to any one of claims 1 to 14, wherein the power converter is a converter that converts AC power into DC power.
対アームをなす複数のパワー半導体素子と、
前記複数のパワー半導体素子のゲートの制御指令を出力する制御部と、
前記制御指令に応じて前記ゲートに電圧を印可して前記パワー半導体素子を駆動するゲート駆動装置と、を有する電力変換装置において実行される電流制御方法において、
前記制御部が、前記パワー半導体素子の逆方向に電流を導通させる所定電圧を印可するための還流動作指令を前記ゲート駆動装置に出力し、
前記ゲート駆動装置は、前記還流動作指令に応じて前記対アームの全ての前記パワー半導体素子に前記所定電圧を印加する
ことを特徴とする電力変換装置における電流制御方法。
A plurality of power semiconductor elements forming a pair arm,
A control unit that outputs a control command for the gates of the plurality of power semiconductor elements,
A gate drive device that drives the power semiconductor element by applying a voltage to the gate in accordance with the control command; and a current control method executed in a power conversion device having:
The control unit outputs a return operation command to the gate drive device for applying a predetermined voltage for conducting a current in a reverse direction of the power semiconductor element,
The gate control device applies the predetermined voltage to all of the power semiconductor elements of the paired arms in response to the return operation command.
JP2018133717A 2018-07-13 2018-07-13 Current control method in power converters and power converters Active JP7001558B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018133717A JP7001558B2 (en) 2018-07-13 2018-07-13 Current control method in power converters and power converters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018133717A JP7001558B2 (en) 2018-07-13 2018-07-13 Current control method in power converters and power converters

Publications (2)

Publication Number Publication Date
JP2020014295A true JP2020014295A (en) 2020-01-23
JP7001558B2 JP7001558B2 (en) 2022-01-19

Family

ID=69170935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018133717A Active JP7001558B2 (en) 2018-07-13 2018-07-13 Current control method in power converters and power converters

Country Status (1)

Country Link
JP (1) JP7001558B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024047710A1 (en) * 2022-08-29 2024-03-07 東芝三菱電機産業システム株式会社 Electric power conversion control device, electric power conversion device, and protection method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007215389A (en) * 2006-01-12 2007-08-23 Hitachi Ltd Power semiconductor element and semiconductor circuit using same
JP2010259421A (en) * 2009-05-07 2010-11-18 Nakamura Kensetsu Kk Method for cultivating floating-type corbicula in closed lake water
JP2011050235A (en) * 2009-07-31 2011-03-10 Daikin Industries Ltd Power conversion device
JP2017051049A (en) * 2015-09-04 2017-03-09 富士電機株式会社 Driving device for semiconductor element
JP2018042416A (en) * 2016-09-09 2018-03-15 日産自動車株式会社 Switching circuit device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007215389A (en) * 2006-01-12 2007-08-23 Hitachi Ltd Power semiconductor element and semiconductor circuit using same
JP2010259421A (en) * 2009-05-07 2010-11-18 Nakamura Kensetsu Kk Method for cultivating floating-type corbicula in closed lake water
JP2011050235A (en) * 2009-07-31 2011-03-10 Daikin Industries Ltd Power conversion device
JP2017051049A (en) * 2015-09-04 2017-03-09 富士電機株式会社 Driving device for semiconductor element
JP2018042416A (en) * 2016-09-09 2018-03-15 日産自動車株式会社 Switching circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024047710A1 (en) * 2022-08-29 2024-03-07 東芝三菱電機産業システム株式会社 Electric power conversion control device, electric power conversion device, and protection method

Also Published As

Publication number Publication date
JP7001558B2 (en) 2022-01-19

Similar Documents

Publication Publication Date Title
US9742345B2 (en) System and method for fault protection of a motor
US10033378B2 (en) Apparatus and method for solid state power control of current load
US11139808B2 (en) Semiconductor device and power conversion system
US9083274B2 (en) Power stage precharging and dynamic braking apparatus for multilevel inverter
JP5521796B2 (en) Rectifier circuit
US10038438B2 (en) Power semiconductor element driving circuit
WO2012032642A1 (en) Power semiconductor module, power conversion apparatus, and railroad vehicle
JP5752234B2 (en) Power converter
US8797768B2 (en) Power conversion device including short circuit detection device
EP2747260B1 (en) Method for operating an electrical power rectifier, and an electrical power rectifier
WO2015098146A1 (en) Power conversion device
US20130015796A1 (en) Converter for an electrical machine, controller and method for operating a converter
US20140077745A1 (en) Drive control device and drive control method
JP2015032984A (en) Device for driving semiconductor element, and power conversion device using the same
WO2019030966A1 (en) Power conversion device and power conversion method
JP6314053B2 (en) Power conversion apparatus and control method thereof
JP7001558B2 (en) Current control method in power converters and power converters
JP4901083B2 (en) Gate drive device
JP7118284B2 (en) DC power supplies, motor drives, blowers, compressors and air conditioners
JPH10164854A (en) Power converter
RU2476968C2 (en) Drive system and corresponding control method
WO2016194487A1 (en) Power conversion device and motor device
US20230421054A1 (en) Circuitry and method for transitioning between modes of operation during an electrical fault
WO2023286627A1 (en) Power converting device, and power converting method
JP2019033585A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211224

R150 Certificate of patent or registration of utility model

Ref document number: 7001558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150