JP2008058509A

JP2008058509A - 液晶表示装置

Info

Publication number: JP2008058509A
Application number: JP2006234107A
Authority: JP
Inventors: Koji Numao; 孝次沼尾
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2006-08-30
Filing date: 2006-08-30
Publication date: 2008-03-13

Abstract

【課題】入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給することによって、液晶表示装置のコストを抑制しながら液晶の応答速度を向上できる液晶表示装置を提供する。
【解決手段】入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを格納する補正画像データ記憶部８と、入力画像データと、補正画像データ記憶部８に格納されている補正画像データとをソースドライバ４に出力する液晶コントローラ９とを備え、ソースドライバ４は、現フレーム期間内において、液晶表示パネル２の画素電極に入力画像データを供給する前に補正画像データを供給する。
【選択図】図１

Description

本発明は、液晶を入力画像データの階調レベルに応じて応答させることにより画像を表示する液晶表示装置に関し、特に、入力画像データの階調レベルに液晶が応答する速度を向上できる液晶表示装置に関する。

近年では、液晶テレビだけではなく、パーソナルコンピュータ用の液晶ディスプレイや携帯端末機器（携帯電話やＰＤＡなど）用の液晶ディスプレイなどにおいても、動画像を表示する機会が急速に高まっている。例えば、ブロードバンド通信の普及により、パーソナルコンピュータ用の液晶ディスプレイにおいて、動画像を表示する機会が増えてきている。また、地上波デジタル放送の開始により、携帯端末機器用の液晶ディスプレイにおいて、動画像を表示する機会が増えてきている。このため、近年では、残像現象やちらつきなどが少なく高画質に表示可能な液晶表示装置が求められている。それゆえ、液晶表示装置の動画像の画質を改善するための技術開発が活発に行われており、多くの成果が上がっている。

例えば、特許文献１には、１フレーム期間経過後に液晶を確実に入力画像データの定める透過率（目標階調輝度）へ応答到達させる技術が開示されている。すなわち、特許文献１の液晶表示装置１００は、図２１に示すように、同期検出部１０１、制御ＣＰＵ１０２、フレーム周波数変換部１０３、フレームメモリ１０４、ＲＯＭ１０５、強調変換部１０６、液晶コントローラ１０７、液晶表示パネル１０８、ゲートドライバ１０９、および、ソースドライバ１１０を備えている。

同期検出部１０１は、入力画像データ（６０Ｈｚのプログレッシブスキャン信号）から垂直／水平同期信号を抽出する。制御ＣＰＵ１０２は、同期検出部１０１で抽出された垂直／水平同期信号などに基づいて、各部の動作制御を行う。

フレーム周波数変換部１０３は、制御ＣＰＵ１０２からの制御信号に基づいて、入力画像データのフレーム周波数を２倍（１２０Ｈｚ）に変換する。すなわち、フレーム周波数変換部１０３は、制御ＣＰＵ１０２からの制御信号に基づいて、２倍のフレーム周波数（１２０Ｈｚ）で入力画像データを２回繰り返し読み出している。フレーム周波数変換部１０３は、入力画像データの１フレーム期間（１６．７ｍｓｅｃ）を、第１画像表示期間（８．３ｍｓｅｃ）と第２画像表示期間（８．３ｍｓｅｃ）とに分割し、それぞれの画像表示期間において、時間軸圧縮された１フレーム期間分の同一の画像データを出力する。

フレームメモリ１０４は、１フレーム期間分の入力画像データを格納する。

ＲＯＭ１０５は、表示すべき階調に対応する電圧よりも高い電圧（オーバーシュート駆動電圧）を印加するための強調変換パラメータを格納する。強調変換部１０６は、ＲＯＭ１０５を参照して１フレーム期間前後の画像データから対応する強調変換パラメータを読み出し、読み出した強調変換パラメータに基づいて、強調変換データを出力する。液晶コントローラ１０７は、制御ＣＰＵ１０２からの制御信号に基づいて、第１画像表示期間に強調変換データをソースドライバ１１０に出力し、第２画像表示期間に入力画像データをソースドライバ１１０に出力する。

液晶表示パネル１０８は、ゲートドライバ１０９から走査信号が出力される複数のゲート配線、および、ソースドライバ１１０から画像データ（強調変換データ、入力画像データ）が出力される複数のソース配線を備え、複数のゲート配線と複数のソース配線とが交差する付近には、画素電極がそれぞれ配置されている。

特許文献１の液晶表示装置１００によれば、１フレーム期間内の第１画像表示期間でオーバーシュート駆動に伴う液晶応答誤差が生じても、１フレーム期間内の続く第２画像表示期間で入力画像データが入力されることにより、この液晶応答誤差を補正できる。それゆえ、１フレーム期間経過後に液晶を確実に入力画像データの定める透過率（目標階調輝度）へ応答到達させることができる。

また、例えば、特許文献２には、液晶表示装置を擬似的にインパルス型表示にするブランキングに関する技術が開示されている。すなわち、特許文献２の液晶表示装置は、液晶表示パネルの表示画面を上側画素アレイと下側画素アレイとに分割し（上側画素アレイのソース配線と下側画素アレイのソース配線とに分割し）、それぞれの画素アレイに独立して画像データを書き込むために、複数のソースドライバが形成されている。このため、特許文献２の液晶表示装置によれば、画像データの書き込みとブランキングデータの書き込みとを同時に行うことができる。
特開２００４−２４０４１０号公報特開２００４−２６４４８１号公報

しかしながら、特許文献１に開示された構成では、１フレーム期間を第１画像表示期間と第２画像表示期間とに分割するため、フレーム周波数変換部が必要である。また、強調変換部が、１フレーム期間前後の画像データに基づいて強調変換データを出力するため、フレームメモリが必要である。さらに、オーバーシュート駆動電圧を印加するため、強調変換部が必要である。

また、特許文献２に開示された構成では、特許文献１に開示されたフレーム周波数変換部やフレームメモリは不要であるが、液晶表示パネルの上側画素アレイと下側画素アレイとに独立して画像データを書き込むために、複数のソースドライバが必要である。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給することによって、液晶表示装置のコストを抑制しながら液晶の応答速度を向上できる液晶表示装置を提供することにある。

上記目的を達成するために本発明における液晶表示装置は、ゲート配線と、前記ゲート配線と交差するソース配線と、前記ゲート配線と前記ソース配線との交差部に配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有するアクティブマトリクス基板と、前記ゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に前記ソース配線を介して入力画像データを供給する駆動部と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、前記液晶を入力画像データの階調レベルに応じて応答させることにより画像を表示する液晶表示装置であって、入力画像データの階調レベルに前記液晶が応答する速度を向上するための補正画像データを格納する補正画像データ記憶部と、入力画像データと、前記補正画像データ記憶部に格納されている補正画像データとを前記駆動部に出力する表示制御部とを備え、前記駆動部は、現フレーム期間内において、前記画素電極に入力画像データを供給する前に補正画像データを供給することを特徴とする。

本発明の液晶表示装置において、補正画像データ記憶部には、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを格納している。なお、補正画像データは、液晶表示装置の応答特性（輝度や階調などの光学応答特性）の実測値に基づいて決定されることが好ましい。表示制御部は、入力画像データと、補正画像データ記憶部に格納されている補正画像データとを駆動部に出力する。駆動部は、現フレーム期間内において、画素電極に入力画像データを供給する前に補正画像データを供給する。

本発明の液晶表示装置によれば、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給している。これにより、補正画像データを画素電極に供給しない態様と比較して、入力画像データの階調レベルに液晶が応答する速度を向上できる。それゆえ、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレーム周波数変換部や強調変換部などを備えていなくとも良い。この結果、液晶表示装置のコストを抑制しながら液晶の応答速度を向上することができる。

上記本発明における液晶表示装置においては、前記補正画像データ記憶部に格納されている補正画像データは、予め定められた所定の階調レベルである態様とするのが好ましい。

この態様によれば、補正画像データ記憶部には、予め定められた所定の階調レベルが格納されているので、複数の階調レベルが格納されているよりも、補正画像データ記憶部の記憶容量を抑えることができる。補正画像データ記憶部の記憶容量を抑えることができるので、補正画像データ記憶部のコストを抑えることができる。また、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置のコストを抑制しながら液晶の応答速度を向上することができる。

上記本発明における液晶表示装置においては、前記液晶表示装置の温度を検出する温度検出部を更に備え、前記補正画像データ記憶部には、所定の温度に対応付けられている補正画像データの階調レベルが格納されており、前記表示制御部は、前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様とするのが好ましい。

一般に、液晶の応答速度は、温度依存性が非常に大きく、特に低温時では、入力画像データに対する液晶の追従性が極端に悪くなり、応答速度が増大することが知られている。このため、この態様によれば、温度検出部が検出した温度に基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出すことができる。

上記本発明における液晶表示装置においては、前記補正画像データ記憶部には、現フレーム期間における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルが格納されており、前記表示制御部は、現フレーム期間における入力画像データの階調レベルに基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様とするのが好ましい。

この態様によれば、現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出すことができる。これにより、補正画像データ記憶部に格納されている補正画像データを予め定められた所定の階調レベルにする態様と比較して、入力画像データの階調レベルに液晶が応答する速度を確実に向上することができる。また、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置のコストを抑制しながら液晶の応答速度を向上することができる。

上記本発明における液晶表示装置においては、前記液晶表示装置の温度を検出する温度検出部を更に備え、前記補正画像データ記憶部に格納されている補正画像データの階調レベルには、更に、所定の温度が対応付けられており、前記表示制御部は、現フレーム期間における入力画像データの階調レベルおよび前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様とするのが好ましい。

この態様によれば、現フレーム期間における入力画像データの階調レベルおよび温度検出部が検出した温度に基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出すことができる。これにより、現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様と比較して、液晶表示装置の温度を考慮した補正画像データの階調レベルを読み出すことができる。

上記本発明における液晶表示装置においては、１フレーム期間前における入力画像データを格納するフレームメモリを更に備え、前記補正画像データ記憶部には、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルが格納されており、前記表示制御部は、現フレーム期間における入力画像データの階調レベルおよび前記フレームメモリに格納されている１フレーム期間前における入力画像データの階調レベルに基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様とするのが好ましい。

この態様によれば、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出すことができる。これにより、現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様と比較して、入力画像データの階調レベルに液晶が応答する速度を確実に向上することができる。また、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレーム周波数変換部や強調変換部などを備えていなくとも良い。この結果、液晶表示装置のコストを抑制しながら液晶の応答速度を向上することができる。

上記本発明における液晶表示装置においては、前記液晶表示装置の温度を検出する温度検出部を更に備え、前記補正画像データ記憶部に格納されている補正画像データの階調レベルには、更に、所定の温度が対応付けられており、前記表示制御部は、現フレーム期間における入力画像データが示す階調レベル、前記フレームメモリに格納されている１フレーム期間前における入力画像データの階調レベル、および、前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様とするのが好ましい。

この態様によれば、現フレーム期間における入力画像データの階調レベル、１フレーム期間前における入力画像データの階調レベル、および、温度検出部が検出した温度に基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出すことができる。これにより、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す態様と比較して、液晶表示装置の温度を考慮した補正画像データの階調レベルを読み出すことができる。

上記目的を達成するために本発明における液晶表示装置は、第１のゲート配線と、前記第１のゲート配線と交差する第１のソース配線と、前記第１のゲート配線と前記第１のソース配線との交差部に配置された第１のスイッチング素子と、前記第１のスイッチング素子に接続された画素電極とを有するアクティブマトリクス基板と、前記第１のゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に前記第１のソース配線を介して入力画像データを供給する第１の駆動部と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、前記液晶を入力画像データの階調レベルに応じて応答させることにより画像を表示する液晶表示装置であって、前記アクティブマトリクス基板には、第２のゲート配線と、前記第２のゲート配線と交差する第２のソース配線と、前記第２のゲート配線と前記第２のソース配線との交差部に配置された第２のスイッチング素子とを更に備え、前記画素電極には、更に前記第２のスイッチング素子が接続され、前記第２のゲート配線に選択電圧を印加して前記画素電極を選択し、選択した前記画素電極に前記第２のソース配線を介して補正画像データを供給する第２の駆動部と、入力画像データの階調レベルに前記液晶が応答する速度を向上するための補正画像データを格納する補正画像データ記憶部と、入力画像データを前記第１の駆動部に出力し、前記補正画像データ記憶部に格納されている補正画像データを前記第２の駆動部に出力する表示制御部とを備え、現フレーム期間内において、前記第１の駆動部が前記画素電極に入力画像データを供給する前に、前記第２の駆動部が前記画素電極に補正画像データを供給することを特徴とする。

本発明の液晶表示装置において、第１の駆動部は、第１のゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に第１のソース配線を介して入力画像データを供給する。第２の駆動部は、第２のゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に第２のソース配線を介して補正画像データを供給する。補正画像データ記憶部は、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを格納している。なお、補正画像データは、液晶表示装置の応答特性（輝度や階調などの光学応答特性）の実測値に基づいて決定されることが好ましい。表示制御部は、入力画像データを第１の駆動部に出力し、補正画像データ記憶部に格納されている補正画像データを第２の駆動部に出力する。現フレーム期間内において、第１の駆動部が画素電極に入力画像データを供給する前に、第２の駆動部が画素電極に補正画像データを供給する。

本発明の液晶表示装置によれば、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給している。これにより、補正画像データを画素電極に供給しない態様と比較して、入力画像データの階調レベルに液晶が応答する速度を向上できる。それゆえ、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置のコストを抑制しながら液晶の応答速度を向上することができる。

また、本発明の液晶表示装置によれば、画素電極に第１のソース配線を介して入力画像データを供給し、画素電極に第２のソース配線を介して補正画像データを供給している。これにより、画素電極に同一のソース配線を介して補正画像データおよび入力画像データを交互に供給する態様と比較して、ソース配線の充放電による消費電力の増加を抑えることができる。

以上のように、本発明の液晶表示装置によれば、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給することによって、液晶表示装置のコストを抑制しながら液晶の応答速度を向上できるという効果を奏する。

以下、本発明のより具体的な実施形態について図面を参照しながら詳細に説明する。

（実施の形態１）
図１は、本実施形態に係る液晶表示装置１の概略構成を示すブロック図である。すなわち、本実施形態に係る液晶表示装置１は、携帯電話やＰＤＡなどの携帯用の端末装置、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラなどの電子機器に好適に用いられるものであって、液晶表示パネル２、ゲートドライバ３、ソースドライバ４、同期検出部５、制御ＣＰＵ６、信号処理回路７、補正画像データ記憶部８、および、液晶コントローラ９を備えている。

液晶表示パネル２は、アクティブマトリクス基板と対向基板とを備え、アクティブマトリクス基板と対向基板との間に液晶が狭持されたものである。アクティブマトリクス基板には、図２に示すように、複数のゲート配線Ｇｉ（ｉ＝１〜ｎ）、および、複数のソース配線Ｓｊ（ｊ＝１〜ｍ）がマトリクス状に形成され、複数のゲート配線Ｇｉと複数のソース配線Ｓｊとの交差部には、複数の画素Ａｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成されている。なお、アクティブマトリクス基板上には、ゲートドライバ３、ソースドライバ４、同期検出部５、制御ＣＰＵ６、信号処理回路７、補正画像データ記憶部８、および、液晶コントローラ９が実装されていても良いし、アクティブマトリクス基板とは別の基板上に実装されていても良い。

画素Ａｉｊは、液晶の分子配列方向を制御するものであって、図３に示すように、スイッチング素子であるＴＦＴ（Thin Film Transistor）２ａが設けられている。ＴＦＴ２ａのゲート端子はゲート配線Ｇｉに接続されている。ＴＦＴ２ａのソース端子はソース配線Ｓｊに接続されている。また、ＴＦＴ２ａのドレイン端子は画素電極２ｂおよび補助容量２ｃに接続されている。画素電極２ｂおよび補助容量２ｃは共通電極ＣＯＭに接続されている。なお、ＴＦＴに代えて、ＭＩＭ（Metal Insulator Metal）が設けられていても良い。

ゲートドライバ（駆動部）３は、シフトレジスタ３ａ、および、バッファ３ｂを備えている。シフトレジスタ３ａは、液晶コントローラ９からのスタートパルスＹＩを、クロックｃｌｋのタイミングでシフトレジスタ３ａ内を転送し、バッファ３ｂに出力する。バッファ３ｂは、シフトレジスタ３ａから出力されたスタートパルスＹＩに基づいて、ゲート配線Ｇｉに走査信号を出力する。これにより、図７に示すタイミングチャートのように、ゲート配線Ｇｉに走査信号が出力される。

ソースドライバ（駆動部）４は、ｍビットのシフトレジスタ４ａ、ｍ×６ビットのレジスタ４ｂ、ｍ×６ビットのラッチ４ｃ、および、ｍ個の６ビットＤ／Ａ変換回路４ｄを備えている。ｍビットのシフトレジスタ４ａは、液晶コントローラ９からのスタートパルスＳＰを、クロックｃｌｋのタイミングでｍビットのシフトレジスタ４ａ内を転送し、ｍ×６ビットのレジスタ４ｂにタイミングパルスＳＳＰを出力する。ｍ×６ビットのレジスタ４ｂは、タイミングパルスＳＳＰに基づいて、液晶コントローラ９からの６ビットのデータＤｘを対応するソース配線Ｓｊの位置に保持する。ｍ×６ビットのラッチ４ｃは、保持されたｍ×６ビットのデータＤｘを、液晶コントローラ９からのラッチパルスＬＰのタイミングで取り込み、ｍ個の６ビットＤ／Ａ変換回路４ｄに出力する。ｍ個の６ビットＤ／Ａ変換回路４ｄは、ｍ×６ビットのラッチ４ｃから出力された６ビットのデータＤｘに基づいて、ソース配線Ｓｊに画像データを供給する。これにより、図７に示すタイミングチャートのように、ソース配線Ｓｊに画像データ（補正画像データＤａ、入力画像データＤｉｊ）が出力される。なお、図７のタイミングチャートの詳細については後述する。

同期検出部５は、入力画像データから垂直同期信号および水平同期信号を抽出する。抽出した垂直同期信号および水平同期信号は、制御ＣＰＵ６に出力される。本実施形態において、入力画像データは、６０Ｈｚのプログレッシブスキャン信号を例として説明するが、インターレース信号などであっても良い。

制御ＣＰＵ６は、同期検出部５から出力された垂直同期信号および水平同期信号に基づいて、信号処理回路７および液晶コントローラ９に制御信号を出力する。

信号処理回路（表示制御部）７は、制御ＣＰＵ６から出力された制御信号に基づいて、入力画像データの１フレーム期間をｋ個の単位期間に分割する（図７参照、単位期間Ｕ１〜Ｕｋ）。ここで、ｋはゲート配線Ｇｉの総数ｎ以上の整数であって、本実施形態においては、ｋ−ｎの単位期間に帰線信号が出力される。各単位期間には、ゲート配線Ｇｉに選択電圧が印加され、画素Ａｉｊが選択される。

また、信号処理回路７は、各単位期間を更に２個の選択期間（図７参照、第１の選択期間Ｓ１および第２の選択期間Ｓ２）に分割する。第１の選択期間には、選択した画素Ａｉｊに補正画像データが供給され、第２の選択期間には、選択した画素Ａｉｊに入力画像データが供給される。なお、１フレーム期間とは、ゲート配線Ｇｉを順々に走査し（ｉ＝１〜ｎまで）、一画面を表示する期間である。本実施形態においては、入力画像データは、６０Ｈｚのプログレッシブスキャン信号であるので、１フレーム期間は１６．７ｍｓｅｃとなる。

信号処理回路７は、第１の選択期間において、補正画像データ記憶部８から補正画像データを読み出し、読み出した補正画像データを液晶コントローラ９に出力する。また、信号処理回路７は、第２の選択期間において、入力画像データを液晶コントローラ９に出力する。

補正画像データ記憶部８は、例えば、ＲＯＭ（Read Only Memory）から構成されており、予め定められた所定の階調レベルの補正画像データが格納されている。予め定められた所定の階調レベルが格納されているので、複数の階調レベルが格納されているよりも、補正画像データ記憶部８の記憶容量を抑制できる。この補正画像データは、液晶表示パネル２の応答特性（光学応答特性）の実測値に基づいて決定される。決定された補正画像データは、例えば、液晶表示装置１を製造する時点などにおいて、補正画像データ記憶部８に格納される。

以下では、補正画像データの決定方法について説明する。

一例として、液晶表示パネル２の応答特性が実測された結果、図４に示すように、液晶表示パネル２の応答特性（輝度特性）が得られたものとする。図４は、遷移前後の輝度レベルにおける応答時間を表している。

本実施形態においては、まず、図４の応答特性の中で最も長い応答時間をＴ０とする。図４の応答特性の中で最も応答時間が長いのは、輝度レベルが１００％から８０％に遷移する場合である。すなわち、Ｔ０は８．７ｍｓｅｃである。

ここで、１フレーム期間前における入力画像データの輝度レベルを１００％、現フレーム期間における入力画像データの輝度レベルを８０％とする。また、１フレーム期間前における入力画像データの輝度レベル１００％から現フレーム期間における補正画像データの輝度レベルに遷移するまでの応答時間をＴａ、現フレーム期間における補正画像データの輝度レベルから現フレーム期間における入力画像データの輝度レベル８０％に遷移するまでの応答時間をＴｂとする。

ここで、Ｔａ＋Ｔｂが最小となり、かつ、Ｔａ＋Ｔｂ≦Ｔ０となる補正画像データを決定する。

例えば、補正画像データの輝度レベルを０％とすると、１フレーム期間前における入力画像データの輝度レベル１００％から現フレーム期間における補正画像データの輝度レベル０％に遷移する応答時間Ｔａは０．０９ｍｓｅｃである。また、現フレーム期間における補正画像データの輝度レベル０％から現フレーム期間における入力画像データの輝度レベル８０％に遷移するまでの応答時間Ｔｂは３．９ｍｓｅｃである。つまり、Ｔａ＋Ｔｂ＝３．９９ｍｓｅｃとなる。

これを輝度レベルが２０％の場合、４０％の場合、・・・１００％の場合と順に繰り返し、Ｔａ＋Ｔｂを算出する。図４の応答特性を総当りした結果、Ｔａ＋Ｔｂが最小となり、かつ、Ｔａ＋Ｔｂ≦Ｔ０となる補正画像データは、輝度レベル０％の場合である。これにより、図４の応答特性においては、補正画像データとして、輝度レベル０％が決定される。

また、他の例として、液晶表示パネル２の応答特性が実測された結果、図５に示すように、液晶表示パネル２の応答特性（階調特性）が得られたものとする。図５は、Ｘ軸が遷移前の階調、Ｙ軸が遷移後の階調、Ｚ軸が応答時間を表している。

図５の応答特性の中で応答時間が長くなるのは、遷移前の階調レベルが０〜６３階調の場合である。特に、図５の応答特性の中で最も応答時間が長くなるのは、矢印Ａに示すように、０階調から１２８階調に遷移する場合である。それゆえ、補正画像データとして、６４〜２５５階調のいずれかの階調レベルが決定される。

一例として、１フレーム期間前における入力画像データの階調レベルを０階調、現フレーム期間における入力画像データの階調レベルを１２８階調とし、補正画像データとして、２５５階調を決定したものとする。また、図５の矢印Ａに示すように、０階調から１２８階調に遷移する場合の応答時間をＴ０とする。また、図６の矢印Ｂに示すように、０階調から２５５階調に遷移する場合の応答時間をＴａとする。さらに、図６の矢印Ｃに示すように、２５５階調から１２８階調に遷移する場合の応答時間をＴｂとする。図５および図６に示すように、Ｔａ＋Ｔｂ≦Ｔ０となることが分かる。

液晶コントローラ（表示制御部）９は、制御ＣＰＵ６からの制御信号に基づいて、第１の選択期間に信号処理回路７から出力された補正画像データをソースドライバ４に出力し、第２の選択期間に信号処理回路７から出力された入力画像データをソースドライバ４に出力する。また、液晶コントローラ９は、クロックｃｌｋおよび各種の制御信号（ＹＩ、ＬＰ、ＳＰなど）をゲートドライバ３およびソースドライバ４に出力する。なお、液晶コントローラ９は、入力画像データをソースドライバ４に出力する際、ソースドライバ４が処理し易いように、入力画像データに所定の係数を積算するなどして出力しても良い。

続いて、上記構成を有する液晶表示装置１の駆動方法について説明する。

図７に、１）ソース配線Ｓｊの信号、２）ゲート配線Ｇ１の信号、３）ゲート配線Ｇ２の信号、４）ゲート配線Ｇ３の信号、５）ゲート配線Ｇ４の信号、６）ゲート配線Ｇ５の信号、７）ゲート配線Ｇ６の信号、８）画素Ａ１ｊのデータ、９）画素Ａ２ｊのデータ、１０）画素Ａ３ｊのデータ、１１）画素Ａ４ｊのデータ、１２）画素Ａ５ｊのデータ、１３）画素Ａ６ｊのデータの変化タイミングを示す。

また、図７において、横軸で示す時間軸は、１選択期間をｔ₀の単位として表している。図７では、２ｔ₀〜４ｔ₀を第１の単位期間Ｕ１、４ｔ₀〜６ｔ₀を第２の単位期間Ｕ２、６ｔ₀〜８ｔ₀を第３の単位期間Ｕ３、８ｔ₀〜１０ｔ₀を第４の単位期間Ｕ４、１０ｔ₀〜１２ｔ₀を第５の単位期間Ｕ５、１２ｔ₀〜１４ｔ₀を第６の単位期間Ｕ６、１４ｔ₀〜１６ｔ₀を第７の単位期間Ｕ７とする。また、各単位期間は、第１の選択期間Ｓ１と第２の選択期間Ｓ２とに分割されている。

ここで、ゲート配線Ｇ１〜Ｇ６の走査信号は、ＧＨまたはＧＬに制御されるものとする。ＧＨは、ゲート配線Ｇ１〜Ｇ６に接続されているＴＦＴ２ａをＯＮ状態（導通状態）とする選択電圧である。ＧＬは、ゲート配線Ｇ１〜Ｇ６に接続されているＴＦＴ２ａをＯＦＦ状態（非導通状態）とするローレベルの電圧である。また、ソース配線Ｓｊの信号におけるＤｉｊを入力画像データ、Ｄａを補正画像データとする。なお、図７では、ゲート配線Ｇｉは、ｉ＝１〜６までを表しているが、ｉ＝７〜ｎについては、図示を省略している。

まず、第１の単位期間Ｕ１には、ゲート配線Ｇ１の走査信号がＧＨとなる。すなわち、ゲート配線Ｇ１には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ここで、第１の単位期間Ｕ１の第１の選択期間Ｓ１において、画素Ａ１ｊの画素電極２ｂには、ソース配線Ｓｊを介して補正画像データＤａが供給される。また、第１の単位期間Ｕ１の第２の選択期間Ｓ２において、画素Ａ１ｊの画素電極２ｂには、ソース配線Ｓｊを介して入力画像データＤ１ｊが供給される。

そして、第２の単位期間Ｕ２には、ゲート配線Ｇ２の走査信号がＧＨとなる。すなわち、ゲート配線Ｇ２には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ここで、第２の単位期間Ｕ２の第１の選択期間Ｓ１において、画素Ａ２ｊの画素電極２ｂには、ソース配線Ｓｊを介して補正画像データＤａが供給される。また、第２の単位期間Ｕ２の第２の選択期間Ｓ２において、画素Ａ２ｊの画素電極２ｂには、ソース配線Ｓｊを介して入力画像データＤ２ｊが供給される。

そして、上記と同様に、第３の単位期間Ｕ３には、ゲート配線Ｇ３の走査信号がＧＨ、第４の単位期間Ｕ４には、ゲート配線Ｇ４の走査信号がＧＨ、第５の単位期間Ｕ５には、ゲート配線Ｇ５の走査信号がＧＨ、第６の単位期間Ｕ６には、ゲート配線Ｇ６の走査信号がＧＨとなる。これにより、それぞれの画素Ａｉｊ（ｉ＝３〜６）の画素電極２ｂには、補正画像データＤａおよび入力画像データＤｉｊ（ｉ＝３〜６）が連続して供給される。

ところで、例えば、図５の応答特性により、補正画像データＤａとして、６４〜２５５階調のいずれかの階調を用いる場合、例えば、第１の単位期間Ｕ１の第１の選択期間Ｓ１（ｔ₀期間）において、画素Ａ１ｊの画素電極２ｂには、６４〜２５５階調の所定の階調レベルの補正画像データＤａが供給されることになる。

すなわち、０階調（黒表示）の入力画像データを画素Ａ１ｊの画素電極２ｂに供給し続ける場合であっても、ｔ₀期間において、画素Ａ１ｊの画素電極２ｂには、６４〜２５５階調の所定の階調レベルの補正画像データＤａが供給されることになる。このため、コントラストが低下する可能性を示している。

しかしながら、近年では、携帯電話用の液晶表示パネルであっても、表示品位の高い総画素数７６８００（３２０×２４０）となるＱＶＧＡが用いられている。このＱＶＧＡの場合、ゲート配線の総数が３２０であるので、ｔ₀期間は、１／６４０フレーム期間程度となる。したがって、この１／６４０フレーム期間に、６４〜２５５階調の所定の階調レベルの補正画像データＤａが供給されても、コントラストの低下はほとんど生じない。

具体的には、暗輝度が０．１ｃｄ／ｍ²、明輝度が２００ｃｄ／ｍ²とする。ここで、画素Ａ１ｊの画素電極２ｂには、６４階調の補正画像データＤａが供給されるものとすると、ｔ₀期間において、２００×（６４／２５５）×（１／６４０）≒０．０７８４ｃｄ／ｍ²程度の光漏れが生じることになる。また、画素回路Ａ１ｊの画素電極２ｂには、２５５階調を示す補正画像データＤａが供給されるものとすると、ｔ₀期間において、２００×（２５５／２５５）×（１／６４０）≒０．３１２５ｃｄ／ｍ²程度の光漏れが生じることになる。したがって、１／６４０フレーム期間程度に、０．０７８４〜０．３１２５ｃｄ／ｍ²程度の光漏れが生じても、コントラストの低下はほとんど生じないことが分かる。

以上のように、本発明の液晶表示装置１によれば、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極２ｂに供給している。これにより、補正画像データを画素電極２ｂに供給しない態様と比較して、入力画像データの階調レベルに液晶が応答する速度を向上できる。それゆえ、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置１のコストを抑制しながら液晶の応答速度を向上することができる。

（実施の形態２）
図８は、本実施形態に係る液晶表示装置１０の概略構成を示すブロック図である。なお、図１において説明した構成と同様の機能を有する構成については、図１と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置１０は、図１に示す液晶表示装置１に加えて、温度検出部１１を更に備えている。

温度検出部１１は、例えば、サーミスタや熱電対などの温度センサから構成されており、液晶表示パネル２の温度を検出する。温度検出部１１は、液晶表示パネル２の近傍に設けられているが、液晶表示パネル２の温度が検出できれば、温度検出部１１の配置位置については任意である。検出した温度は、温度データＴｘとして制御ＣＰＵ１２に出力される。

制御ＣＰＵ１２は、図１に示す制御ＣＰＵ６の機能に加えて、温度検出部１１から出力された温度データＴｘに基づいて、信号処理回路１３に切換制御信号を出力する機能を備えている。切換制御信号は、温度データＴｘを示す信号である。

信号処理回路（表示制御部）１３は、図１に示す信号処理回路７の機能に加えて、制御ＣＰＵ１２から出力された切換制御信号に基づいて、第１の選択期間に、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出す機能を備えている。

補正画像データ記憶部８は、所定の温度に対応付けられている補正画像データの階調レベルを格納する。補正画像データ記憶部８は、所定の温度と補正画像データの階調レベルとを、例えば、図９に示すようにテーブル形式にて格納するが、格納形式については任意である。

以下では、所定の温度に対応付けられている補正画像データの決定方法について説明する。

実施の形態１で説明したように、図５の応答特性においては、補正画像データとして、６４〜２５５階調のいずれかの階調が決定される。ここで、一般に、液晶の応答速度は、温度依存性が非常に大きく、特に低温時では、入力画像データに対する液晶の追従性が極端に悪くなり、応答速度が増大することが知られている。このため、コントラストの低下を考慮し、低温（例えば、２０〜３０℃）時では補正画像データの階調レベルを大きくし、高温（例えば、４０〜５０℃）時では補正画像データの階調レベルを小さくすることが好ましい。

一例として、図９に示すように、温度２０℃に対応付けられている補正画像データの階調を２５５階調、温度３０℃に対応付けられている補正画像データの階調を１９２階調、温度４０℃に対応付けられている補正画像データの階調を１２８階調、温度５０℃に対応付けられている補正画像データの階調を６４階調などにする。

以上のように、本実施形態に係る液晶表示装置１０によれば、温度検出部１１が検出した温度に基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出すことができる。

（実施の形態３）
図１０は、本実施形態に係る液晶表示装置２０の概略構成を示すブロック図である。なお、図１において説明した構成と同様の機能を有する構成については、図１と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置２０は、図１に示す液晶表示装置１に加えて、入力画像データ記憶部２１を更に備えている。

ゲートドライバ（駆動部）２２は、図１１に示すように、第１のシフトレジスタ２２ａ、第２のシフトレジスタ２２ｂ、および、論理回路２２ｃを備えている。第１のシフトレジスタ２２ａは、液晶コントローラ９からのスタートパルスＹＩａを、クロックｃｌｋのタイミングで第１のシフトレジスタ２２ａ内を転送し、信号Ｙａを論理回路２２ｃに出力する。第２のシフトレジスタ２２ｂは、液晶コントローラ９からのスタートパルスＹＩｂを、クロックｃｌｋのタイミングで第２のシフトレジスタ２２ｂ内を転送し、信号Ｙｂを論理回路２２ｃに出力する。論理回路２２ｃは、第１のシフトレジスタ２２ａからの信号Ｙａと、液晶コントローラ９からの信号ＳＬａとの論理積（ＡＮＤ）を算出する。論理回路２２ｃは、第２のシフトレジスタ２２ｂからの信号Ｙｂと、液晶コントローラ９からの信号ＳＬｂとの論理積（ＡＮＤ）を算出する。また、論理回路２２ｃは、算出したそれぞれの論理積の結果の論理和（ＯＲ）を算出し、算出した結果をゲート配線Ｇｉに走査信号として出力する。これにより、図１３に示すタイミングチャートのように、ゲート配線Ｇｉに走査信号が出力される。

入力画像データ記憶部２１は、例えば、ＲＡＭ（Random Access Memory）から構成されており、現フレーム期間における入力画像データを格納する。

信号処理回路（表示制御部）２３は、図１に示す信号処理回路７の機能に加えて、第１の選択期間に、入力された現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出し、第２の選択期間に、入力画像データ記憶部２１に格納されている現フレーム期間における入力画像データの階調レベルを読み出す機能を備えている。

補正画像データ記憶部８は、現フレーム期間における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルを格納する。補正画像データ記憶部８は、現フレーム期間における入力画像データの階調レベルと補正画像データの階調レベルとを、例えば、図１２に示すようにテーブル形式にて格納するが、格納形式については任意である。

以下では、現フレーム期間における入力画像データの階調レベルに対応付けられている補正画像データの決定方法について説明する。

実施の形態１で説明したように、図５の応答特性においては、補正画像データとして、６４〜２５５階調のいずれかの階調が決定される。

一例として、図１２に示すように、入力画像データの０階調に対応付けられている補正画像データの階調を６４階調、入力画像データの３２階調に対応付けられている補正画像データの階調を６４階調、入力画像データの６４階調に対応付けられている補正画像データの階調を２５５階調、入力画像データの１２８階調に対応付けられている補正画像データの階調を２５５階調、入力画像データの１９２階調に対応付けられている補正画像データの階調を２５５階調、入力画像データの２５５階調に対応付けられている補正画像データの階調を２５５階調などにする。

続いて、上記構成を有する液晶表示装置２０の駆動方法について説明する。

図１３に、１）ソース配線Ｓｊの信号、２）ゲート配線Ｇ１の信号、３）ゲート配線Ｇ２の信号、４）ゲート配線Ｇ３の信号、５）ゲート配線Ｇ４の信号、６）ゲート配線Ｇ５の信号、７）ゲート配線Ｇ６の信号、８）画素Ａ１ｊのデータ、９）画素Ａ２ｊのデータ、１０）画素Ａ３ｊのデータ、１１）画素Ａ４ｊのデータ、１２）画素Ａ５ｊのデータ、１３）画素Ａ６ｊのデータの変化タイミングを示す。

また、図１３において、横軸で示す時間軸は、１選択期間をｔ₀の単位として表している。図１３では、２ｔ₀〜４ｔ₀を第１の単位期間Ｕ１、４ｔ₀〜６ｔ₀を第２の単位期間Ｕ２、６ｔ₀〜８ｔ₀を第３の単位期間Ｕ３、８ｔ₀〜１０ｔ₀を第４の単位期間Ｕ４、１０ｔ₀〜１２ｔ₀を第５の単位期間Ｕ５、１２ｔ₀〜１４ｔ₀を第６の単位期間Ｕ６、１４ｔ₀〜１６ｔ₀を第７の単位期間Ｕ７、１６ｔ₀〜１８ｔ₀を第８の単位期間Ｕ８、１８ｔ₀〜２０ｔ₀を第９の単位期間Ｕ９とする。また、各単位期間は、第１の選択期間Ｓ１と第２の選択期間Ｓ２とに分割されている。

ここで、ゲート配線Ｇ１〜Ｇ６の走査信号は、ＧＨまたはＧＬに制御されるものとする。ＧＨは、ゲート配線Ｇ１〜Ｇ６に接続されているＴＦＴ２ａをＯＮ状態（導通状態）とする選択電圧である。ＧＬは、ゲート配線Ｇ１〜Ｇ６に接続されているＴＦＴ２ａをＯＦＦ状態（非導通状態）とするローレベルの電圧である。また、ソース配線Ｓｊの信号におけるＤｉｊを入力画像データ、Ｅｉｊを補正画像データとする。なお、図１３では、ゲート配線Ｇｉは、ｉ＝１〜６までを表しているが、ｉ＝７〜ｎについては、図示を省略している。

まず、第１の単位期間Ｕ１の第１の選択期間Ｓ１には、ゲート配線Ｇ１の信号がＧＨとなる。すなわち、ゲート配線Ｇ１には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ＴＦＴ２ａがＯＮ状態となった後、画素Ａ１ｊの画素電極２ｂには、ソース配線Ｓｊを介して補正画像データＥ１ｊが供給される。

そして、第３の単位期間Ｕ３の第２の選択期間Ｓ２には、ゲート配線Ｇ１の信号が再びＧＨとなる。すなわち、ゲート配線Ｇ１には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ＴＦＴ２ａがＯＮ状態となった後、画素Ａ１ｊの画素電極２ｂには、ソース配線Ｓｊを介して入力画像データＤ１ｊが供給される。

すなわち、画素Ａ１ｊの画素電極２ｂには、５ｔ₀期間分、補正画像データＥ１ｊが供給される。

次に、第２の単位期間Ｕ２の第１の選択期間Ｓ１には、ゲート配線Ｇ２の信号がＧＨとなる。すなわち、ゲート配線Ｇ２には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ＴＦＴ２ａがＯＮ状態となった後、画素Ａ２ｊの画素電極２ｂには、ソース配線Ｓｊを介して補正画像データＥ２ｊが供給される。

そして、第４の単位期間Ｕ４の第２の選択期間Ｓ２には、ゲート配線Ｇ２の信号が再びＧＨとなる。すなわち、ゲート配線Ｇ２には選択電圧が印加される。これにより、ＴＦＴ２ａがＯＮ状態となる。ＴＦＴ２ａがＯＮ状態となった後、画素Ａ２ｊの画素電極２ｂには、ソース配線Ｓｊを介して入力画像データＤ２ｊが供給される。

すなわち、画素Ａ２ｊの画素電極２ｂには、５ｔ₀期間分、補正画像データＥ２ｊが供給される。

そして、上記と同様に、第３の単位期間Ｕ３の第１の選択期間Ｓ１には、ゲート配線Ｇ３の信号がＧＨ、第５の単位期間Ｕ５の第２の選択期間Ｓ２には、ゲート配線Ｇ３の信号が再びＧＨとなる。また、第４の単位期間Ｕ４の第１の選択期間Ｓ１には、ゲート配線Ｇ４の信号がＧＨ、第６の単位期間Ｕ６の第２の選択期間Ｓ２には、ゲート配線Ｇ４の信号が再びＧＨとなる。また、第５の単位期間Ｕ５の第１の選択期間Ｓ１には、ゲート配線Ｇ５の信号がＧＨ、第７の単位期間Ｕ７の第２の選択期間Ｓ２には、ゲート配線Ｇ５の信号が再びＧＨとなる。さらに、第６の単位期間Ｕ６の第１の選択期間Ｓ１には、ゲート配線Ｇ６の信号がＧＨ、第８の単位期間Ｕ８の第２の選択期間Ｓ２には、ゲート配線Ｇ６の信号が再びＧＨとなる。これにより、それぞれの画素Ａｉｊ（ｉ＝３〜６）の画素電極２ｂには、補正画像データＥｉｊ（ｉ＝３〜６）が５ｔ₀期間分供給された後、入力画像データＤｉｊ（ｉ＝３〜６）が供給される。

ここで、入力画像データ記憶部２１は、画素Ａｉｊの画素電極２ｂに補正画像データＥｉｊを５ｔ₀期間分供給するまで、現フレーム期間における入力画像データＤｉｊを格納する。このため、入力画像データ記憶部２１は、１フレーム期間分の入力画像データを保持しなくとも良く、フレームメモリのような性能は要求されない。

また、本実施形態では、実施の形態１と比較すると、画素電極２ｂに補正画像データＥｉｊを５ｔ₀期間分供給している。ここで、ＱＶＧＡの液晶表示パネルの場合、ゲート配線の総数が３２０であるので、ｔ₀期間は、１／６４０フレーム期間程度となる。１フレーム期間は１６．７ｍｓｅｃであるため、ｔ₀期間は、２６μｓｅｃ程度となる。すなわち、実施の形態１のように、画素電極２ｂに補正画像データをｔ₀期間分供給しても、液晶が補正画像データの階調（輝度）に応答していない可能性がある。このため、本実施形態では、液晶が補正画像データの階調（輝度）に応答するように、画素電極２ｂに補正画像データＥｉｊを５ｔ₀期間（２６×５＝１３０μｓｅｃ）分供給している。

なお、本実施形態では、画素Ａｉｊにおける現フレーム期間の入力画像データに基づいて、画素Ａｉｊにおける現フレーム期間の補正画像データを決定する方法について説明したが、これに限定されるものではない。例えば、画素Ａｉｊの周辺の４つの画素Ａｉ−１ｊ、Ａｉｊ−１、Ａｉｊ＋１、Ａｉ＋１ｊにおける現フレーム期間の入力画像データ、および、画素Ａｉｊにおける現フレーム期間の入力画像データに基づいて、画素Ａｉｊにおける現フレーム期間の補正画像データを決定しても良い。すなわち、動画像の表示においては、画像が移動するので、画素Ａｉｊの周辺の画素Ａｉ−１ｊ、Ａｉｊ−１、Ａｉｊ＋１、Ａｉ＋１ｊにおける現フレーム期間の入力画像データは、画素Ａｉｊにおける１フレーム期間前の入力画像データである場合が多い。このため、画素Ａｉｊの周辺の画素Ａｉ−１ｊ、Ａｉｊ−１、Ａｉｊ＋１、Ａｉ＋１ｊにおける現フレーム期間の入力画像データを、画素Ａｉｊにおける１フレーム期間前の入力画像データと仮定して、画素Ａｉｊにおける現フレーム期間の補正画像データを決定する。この場合、画素Ａｉｊの周辺の画素Ａｉ−１ｊ、Ａｉｊ−１、Ａｉｊ＋１、Ａｉ＋１ｊにおける現フレーム期間のそれぞれの入力画像データの中から最も応答時間が長くなる入力画像データに基づいて、補正画像データを決定することが好ましい。

また、本実施形態では、画素の画素電極に補正画像データを５ｔ₀期間分供給する例について説明したが、これに限定されるものではない。画素回路の画素電極に補正画像データを供給する期間は、液晶表示パネルの応答特性やコントラストの低下などに応じて、任意である。

以上のように、本実施形態に係る液晶表示装置２０によれば、現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出すことができる。これにより、実施の形態１のように、補正画像データ記憶部８に格納されている補正画像データを予め定められた所定の階調レベルにする態様と比較して、入力画像データの階調レベルに液晶が応答する速度を確実に向上することができる。また、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置２０のコストを抑制しながら液晶の応答速度を向上することができる。

（実施の形態４）
図１４は、本実施形態に係る液晶表示装置３０の概略構成を示すブロック図である。なお、図１０において説明した構成と同様の機能を有する構成については、図１０と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置３０は、図１０に示す液晶表示装置２０に加えて、温度検出部３１を更に備えている。

温度検出部３１は、実施の形態２において説明した温度検出部と同一の機能を有している。

補正画像データ記憶部８は、現フレーム期間における入力画像データの階調レベルおよび所定の温度に対応付けられている補正画像データの階調レベルを格納する。なお、補正画像データ記憶部８の格納形式については任意である。

制御ＣＰＵ３２は、図１０に示す制御ＣＰＵ６の機能に加えて、温度検出部３１から出力された温度データＴｘに基づいて、信号処理回路３３に切換制御信号を出力する機能を備えている。切換制御信号は、温度データＴｘを示す信号である。

信号処理回路（表示制御部）３３は、図１０に示す信号処理回路２３の機能に加えて、第１の選択期間に、入力された現フレーム期間における入力画像データの階調レベルおよび制御ＣＰＵ３１から出力された切換制御信号に基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出す機能を備えている。

以上のように、本実施形態に係る液晶表示装置３０によれば、現フレーム期間における入力画像データの階調レベルおよび温度検出部３１が検出した温度に基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出すことができる。これにより、実施の形態３のように、現フレーム期間における入力画像データの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出す態様と比較して、液晶表示装置３０の温度を考慮した補正画像データの階調レベルを読み出すことができる。

（実施の形態５）
図１５は、本実施形態に係る液晶表示装置４０の概略構成を示すブロック図である。なお、図１０において説明した構成と同様の機能を有する構成については、図１０と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置４０は、図１０に示す入力画像データ記憶部２１に代えて、フレームメモリ４１を備えている。

フレームメモリ４１は、１フレーム期間分の入力画像データを格納することができるものであって、これから表示される現フレーム期間の入力画像データに対し、１フレーム期間前の入力画像データが格納されている。

信号処理回路（表示制御部）４２は、第１の選択期間に、入力された現フレーム期間における入力画像データの階調レベルおよびフレームメモリ４１に格納されている１フレーム期間前における入力画像データの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出し、読み出した補正画像データを液晶コントローラ９に出力する。また、信号処理回路４２は、第２の選択期間に、入力画像データを液晶コントローラ９に出力する。

補正画像データ記憶部８は、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルを格納する。なお、補正画像データ記憶部８の格納形式については任意である。

以下では、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに対応付けられている補正画像データの決定方法について説明する。

例えば、実施の形態１で説明した図４の応答特性において、現フレーム期間における入力画像データが輝度レベル８０％、１フレーム期間前における入力画像データが輝度レベル１００％であるものとする。ここで、実施の形態１で説明したように、Ｔａ＋Ｔｂが最小となり、かつ、Ｔａ＋Ｔｂ≦Ｔ０となる補正画像データは、輝度レベル０％の場合である。したがって、現フレーム期間における入力画像データが輝度レベル８０％および１フレーム期間前における入力画像データが輝度レベル１００％に対応付けられる補正画像データとして、輝度レベル０％となる。

また、例えば、実施の形態１で説明した図５の応答特性において、現フレーム期間における入力画像データが１２８階調、１フレーム期間前における入力画像データが０階調であるものとする。ここで、実施の形態１で説明したように、Ｔａ＋Ｔｂが最小となり、かつ、Ｔａ＋Ｔｂ≦Ｔ０となる補正画像データは、２５５階調の場合である。したがって、現フレーム期間における入力画像データが１２８階調および１フレーム期間前における入力画像データが０階調に対応付けられる補正画像データとして、２５５階調となる。

以上のように、本実施形態に係る液晶表示装置４０によれば、現フレーム期間における入力画像データＤｉｊの階調レベルおよび１フレーム期間前における入力画像データＤｉｊの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データＥｉｊの階調レベルを読み出すことができる。これにより、実施の形態３のように、現フレーム期間における入力画像データＤｉｊの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データＥｉｊの階調レベルを読み出す態様と比較して、入力画像データＤｉｊの階調レベルに液晶が応答する速度を確実に向上することができる。また、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレーム周波数変換部や強調変換部などを備えていなくとも良い。この結果、液晶表示装置４０のコストを抑制しながら液晶の応答速度を向上することができる。

（実施の形態６）
図１６は、本実施形態に係る液晶表示装置５０の概略構成を示すブロック図である。なお、図１５において説明した構成と同様の機能を有する構成については、図１５と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置５０は、図１５に示す液晶表示装置４０に加えて、温度検出部５１を更に備えている。

温度検出部５１は、実施の形態２において説明した温度検出部と同一の機能を有している。

補正画像データ記憶部８は、現フレーム期間における入力画像データの階調レベル、１フレーム期間前における入力画像データの階調レベル、および、所定の温度に対応付けられている補正画像データの階調レベルを格納する。なお、補正画像データ記憶部８の格納形式については任意である。

制御ＣＰＵ５２は、図１５に示す制御ＣＰＵ６の機能に加えて、温度検出部５１から出力された温度データＴｘに基づいて、信号処理回路５３に切換制御信号を出力する機能を備えている。切換制御信号は、温度データＴｘを示す信号である。

信号処理回路（表示制御部）５３は、図１５に示す信号処理回路４２の機能に加えて、第１の選択期間に、入力された現フレーム期間における入力画像データの階調レベル、フレームメモリ４１に格納されている１フレーム期間前の入力画像データの階調レベル、および、制御ＣＰＵ５２から出力された切換制御信号に基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出す機能を備えている。

以上のように、本実施形態に係る液晶表示装置５０によれば、現フレーム期間における入力画像データの階調レベル、１フレーム期間前における入力画像データの階調レベル、および、温度検出部５１が検出した温度に基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出すことができる。これにより、実施の形態４のように、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに基づいて、補正画像データ記憶部８に格納されている補正画像データの階調レベルを読み出す態様と比較して、液晶表示装置５０の温度を考慮した補正画像データの階調レベルを読み出すことができる。

（実施の形態７）
図１７は、本実施形態に係る液晶表示装置６０の概略構成を示すブロック図である。なお、図１において説明した構成と同様の機能を有する構成については、図１と同じ参照符号を付記し、その詳細な説明は省略する。

本実施形態に係る液晶表示装置６０は、図１に示すゲートドライバ３に代えて、第１のゲートドライバ６１および第２のゲートドライバ６２を備えている。

液晶表示パネル６３は、アクティブマトリクス基板と対向基板とを備え、アクティブマトリクス基板と対向基板との間に液晶が狭持されたものである。アクティブマトリクス基板には、図１８に示すように、複数の第１のゲート配線Ｇｉ（ｉ＝１〜ｎ）、および、複数の第１のソース配線Ｓｊ（ｊ＝１〜ｍ）がマトリクス状に形成されている。また、アクティブマトリクス基板には、複数の第２のゲート配線Ｐｉ（ｉ＝１〜ｎ）、および、複数の第２のソース配線Ｄｊ（ｊ＝１〜ｍ）がマトリクス状に形成されている。複数の第１のゲート配線Ｇｉと複数の第１のソース配線Ｓｊとの交差部、および、複数の第２のゲート配線Ｐｉと複数の第２のソース配線Ｄｊとの交差部には、複数の画素Ｂｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成されている。なお、アクティブマトリクス基板上には、第１のゲートドライバ６１、第２のゲートドライバ６２、ソースドライバ４、同期検出部５、制御ＣＰＵ６、信号処理回路６４、補正画像データ記憶部８、および、液晶コントローラ６５が実装されていても良いし、アクティブマトリクス基板とは別の基板上に実装されていても良い。

画素Ｂｉｊは、液晶の分子配列方向を制御するものであって、図１９に示すように、スイッチング素子であるＴＦＴ６３ａおよびＴＦＴ６３ｂが設けられている。ＴＦＴ６３ａのゲート端子は第１のゲート配線Ｇｉに接続されている。ＴＦＴ６３ａのソース端子は第１のソース配線Ｓｊに接続されている。ＴＦＴ６３ａのドレイン端子は画素電極６３ｃおよび補助容量６３ｄに接続されている。また、ＴＦＴ６３ｂのゲート端子は第２のゲート配線Ｐｉに接続されている。ＴＦＴ６３ｂのソース端子は第２のソース配線Ｄｊに接続されている。ＴＦＴ６３ｂのドレイン端子は画素電極６３ｃおよび補助容量６３ｄに接続されている。画素電極６３ｃおよび補助容量６３ｄは共通電極ＣＯＭに接続されている。なお、ＴＦＴに代えて、ＭＩＭが設けられていても良い。

第１のゲートドライバ（第１の駆動部）６１は、シフトレジスタ６１ａ、および、バッファ６１ｂを備えている。シフトレジスタ６１ａは、液晶コントローラ６４からのスタートパルスＹＩを、クロックｃｌｋのタイミングでシフトレジスタ６１ａ内を転送し、バッファ６１ｂに出力する。バッファ６１ｂは、シフトレジスタ６１ａから出力されたスタートパルスＹＩに基づいて、第１のゲート配線Ｇｉに走査信号を出力する。これにより、図２０に示すタイミングチャートのように、第１のゲート配線Ｇｉに走査信号が出力される。

第２のゲートドライバ（第２の駆動部）６２は、シフトレジスタ６２ａ、および、バッファ６２ｂを備えている。シフトレジスタ６２ａは、液晶コントローラ６４からのスタートパルスＺＩを、クロックｃｌｋのタイミングでシフトレジスタ６２ａ内を転送し、バッファ６２ｂに出力する。バッファ６２ｂは、シフトレジスタ６２ａから出力されたスタートパルスＺＩに基づいて、第２のゲート配線Ｐｉに走査信号を出力する。これにより、図２０に示すタイミングチャートのように、第２のゲート配線Ｐｉに走査信号が出力される。

信号処理回路（表示制御部）６４は、各単位期間（第１の選択期間および第２の選択期間）において、補正画像データ記憶部８から補正画像データを読み出し、読み出した補正画像データを液晶コントローラ６５に出力する。また、信号処理回路６４は、各単位期間において、入力画像データを液晶コントローラ６５に出力する。

液晶コントローラ（第２の駆動部、表示制御部）６５は、図１に示す液晶コントローラ７の機能に加えて、画素Ｂｉｊに接続されている第２のソース配線Ｄｊに補正画像データを供給する機能を備えている。

続いて、上記構成を有する液晶表示装置６０の駆動方法について説明する。

図２０に、１）第１のソース配線Ｓｊの信号、２）第１のゲート配線Ｇ１の信号、３）第１のゲート配線Ｇ２の信号、４）第１のゲート配線Ｇ３の信号、５）第１のゲート配線Ｇ４の信号、６）第２のソース配線Ｄｊの信号、７）第２のゲート配線Ｐ１の信号、８）第２のゲート配線Ｐ２の信号、９）第２のゲート配線Ｐ３の信号、１０）第２のゲート配線Ｐ４の信号、１１）画素Ｂ１ｊのデータ、１２）画素Ｂ２ｊのデータ、１３）画素Ｂ３ｊのデータ、１４）画素Ｂ４ｊのデータの変化タイミングを示す。

また、図２０において、横軸で示す時間軸は、１選択期間をｔ₀の単位として表している。図２０では、２ｔ₀〜４ｔ₀を第１の単位期間Ｕ１、４ｔ₀〜６ｔ₀を第２の単位期間Ｕ２、６ｔ₀〜８ｔ₀を第３の単位期間Ｕ３、８ｔ₀〜１０ｔ₀を第４の単位期間Ｕ４、１０ｔ₀〜１２ｔ₀を第５の単位期間Ｕ５、１２ｔ₀〜１４ｔ₀を第６の単位期間Ｕ６、１４ｔ₀〜１６ｔ₀を第７の単位期間Ｕ７とする。また、各単位期間は、第１の選択期間Ｓ１と第２の選択期間Ｓ２とに分割されている。

ここで、第１のゲート配線Ｇ１〜Ｇ４の信号は、ＧＨまたはＧＬに制御されるものとする。ＧＨは、第１のゲート配線Ｇ１〜Ｇ４が接続されているＴＦＴ６３ａをＯＮ状態（導通状態）とする選択電圧である。ＧＬは、第１のゲート配線Ｇ１〜Ｇ４に接続されているＴＦＴ６３ａをＯＦＦ状態（非導通状態）とするローレベルの電圧である。また、第２のゲート配線Ｐ１〜Ｐ４の信号は、ＧＨまたはＧＬに制御されるものとする。ＧＨは、第２のゲート配線Ｐ１〜Ｐ４が接続されているＴＦＴ６３ｂをＯＮ状態（導通状態）とする選択電圧である。ＧＬは、第２のゲート配線Ｐ１〜Ｐ４に接続されているＴＦＴ６３ｂをＯＦＦ状態（非導通状態）とするローレベルの電圧である。また、第１のソース配線Ｓｊの信号におけるＤｉｊを入力画像データ、第２のソース配線ＤｊにおけるＤａを補正画像データとする。なお、図２０では、第１のゲート配線Ｇｉおよび第２のゲート配線Ｐｉは、ｉ＝１〜４までを表しているが、ｉ＝５〜ｎについては、図示を省略している。

まず、第１の単位期間Ｕ１には、第２のゲート配線Ｐ１の走査信号がＧＨとなる。すなわち、第２のゲート配線Ｐ１には選択電圧が印加される。これにより、ＴＦＴ６３ｂがＯＮ状態となる。ＴＦＴ６３ｂがＯＮ状態となった後、画素Ｂ１ｊの画素電極６３ｃには、第２のソース配線Ｄｊを介して補正画像データＤａが供給される。

そして、第４の単位期間Ｕ４には、第１のゲート配線Ｇ１の走査信号がＧＨとなる。すなわち、第１のゲート配線Ｇ１には選択電圧が印加される。これにより、ＴＦＴ６３ａがＯＮ状態となる。ＴＦＴ６３ａがＯＮ状態となった後、画素Ｂ１ｊの画素電極６３ｃには、第１のソース配線Ｓｊを介して入力画像データＤ１ｊが供給される。

すなわち、画素Ｂ１ｊの画素電極６３ｃには、６ｔ₀期間分、補正画像データＤａが供給される。

次に、第２の単位期間Ｕ２には、第２のゲート配線Ｐ２の走査信号がＧＨとなる。すなわち、第２のゲート配線Ｐ２には選択電圧が印加される。これにより、ＴＦＴ６３ｂがＯＮ状態となる。ＴＦＴ６３ｂがＯＮ状態となった後、画素Ｂ２ｊの画素電極６３ｃには、第２のソース配線Ｄｊを介して補正画像データＤａが供給される。

そして、第５の単位期間Ｕ５には、第１のゲート配線Ｇ２の走査信号がＧＨとなる。すなわち、第１のゲート配線Ｇ２には選択電圧が印加される。これにより、ＴＦＴ６３ａがＯＮ状態となる。ＴＦＴ６３ａがＯＮ状態となった後、画素Ｂ２ｊの画素電極６３ｃには、第１のソース配線Ｓｊを介して入力画像データＤ２ｊが供給される。

すなわち、画素Ｂ２ｊの画素電極６３ｃには、６ｔ₀期間分、補正画像データＤａが供給される。

そして、上記と同様に、第３の単位期間Ｕ３には、第２のゲート配線Ｐ３の走査信号がＧＨ、第６の単位期間Ｕ６には、第１のゲート配線Ｇ３の走査信号がＧＨとなる。また、第４の単位期間Ｕ４には、第２のゲート配線Ｐ４の走査信号がＧＨ、第７の単位期間Ｕ７には、第１のゲート配線Ｇ４の走査信号がＧＨとなる。これにより、それぞれの画素Ｂｉｊ（ｉ＝３、４）の画素電極６３ｃには、補正画像データＤａが６ｔ₀期間分供給された後、入力画像データＤｉｊ（ｉ＝３、４）が供給される。

以上のように、本実施形態に係る液晶表示装置６０によれば、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極６３ｃに供給している。これにより、補正画像データを画素電極６３ｃに供給しない態様と比較して、入力画像データの階調レベルに液晶が応答する速度を向上できる。それゆえ、従来の液晶表示装置のように、液晶の応答速度を向上するために、フレームメモリ、フレーム周波数変換部、および、強調変換部などを備えていなくとも良い。この結果、液晶表示装置６０のコストを抑制しながら液晶の応答速度を向上できる。

また、本発明の液晶表示装置６０によれば、画素電極６３ｃに第１のソース配線を介して入力画像データを供給し、画素電極６３ｃに第２のソース配線を介して補正画像データを供給している。これにより、画素電極６３ｃに同一のソース配線を介して補正画像データおよび入力画像データを交互に供給する態様と比較して、ソース配線の充放電による消費電力の増加を抑えることができる。

なお、本実施形態における液晶表示装置に、実施の形態２、実施の形態４、および、実施の形態６において説明した温度検出部を備え、温度検出部が検出した温度に基づいて、補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出しても良い。

また、本実施形態では、画素の画素電極に補正画像データを６ｔ₀期間分供給する例について説明したが、これに限定されるものではない。画素の画素電極に補正画像データを供給する期間は、液晶表示パネルの応答特性やコントラストの低下などに応じて、任意である。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

以上のように、本発明は、入力画像データを供給する前に、入力画像データの階調レベルに液晶が応答する速度を向上するための補正画像データを画素電極に供給することによって、液晶表示装置のコストを抑制しながら液晶の応答速度を向上できる液晶表示装置などに有用である。

第１の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。上記液晶表示装置における液晶表示パネル、ゲートドライバ、および、ソースドライバの概略構成を示すブロック図である。上記液晶表示パネルにおける画素の概略構成を示す等価回路図である。上記液晶表示パネルの応答特性（輝度特性）を示す説明図である。上記液晶表示パネルの応答特性（階調特性）を示す説明図である。上記液晶表示パネルの応答特性（階調特性）を示す説明図である。上記画素を動作させるための動作タイミングを示すタイミングチャートである。第２の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。上記液晶表示装置における補正画像データ記憶部のデータ構造を示す概念図である。第３の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。上記液晶表示装置における液晶表示パネル、ゲートドライバ、および、ソースドライバの概略構成を示すブロック図である。上記液晶表示装置における補正画像データ記憶部のデータ構造を示す概念図である。上記画素を動作させるための動作タイミングを示すタイミングチャートである。第４の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。第５の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。第６の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。第７の実施の形態に係る液晶表示装置の概略構成を示すブロック図である。上記液晶表示装置における液晶表示パネル、ゲートドライバ、および、ソースドライバの概略構成を示すブロック図である。上記液晶表示パネルにおける画素の概略構成を示す等価回路図である。上記画素を動作させるための動作タイミングを示すタイミングチャートである。従来の液晶表示装置の概略構成を示すブロック図である。

符号の説明

１、１０、２０、３０、４０、５０、６０液晶表示装置
２、６３液晶表示パネル
２ａＴＦＴ（スイッチング素子）
３、２２ゲートドライバ（駆動部）
６１第１のゲートドライバ（第１の駆動部）
６２第２のゲートドライバ（第２の駆動部）
４ソースドライバ（駆動部）
８補正画像データ記憶部
７、１３、２３、３３、４２、５３、６４信号処理回路（表示制御部）
６３ａＴＦＴ（第１のスイッチング素子）
６３ｂＴＦＴ（第２のスイッチング素子）
９、６５液晶コントローラ（表示制御部、第２の駆動部）
１１、３１、５１温度検出部
４１フレームメモリ
Ｇｉゲート配線、第１のゲート配線
Ｓｊソース配線、第１のソース配線
Ｐｉ第２のゲート配線
Ｄｊ第２のソース配線

Claims

ゲート配線と、前記ゲート配線と交差するソース配線と、前記ゲート配線と前記ソース配線との交差部に配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有するアクティブマトリクス基板と、前記ゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に前記ソース配線を介して入力画像データを供給する駆動部と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、前記液晶を入力画像データの階調レベルに応じて応答させることにより画像を表示する液晶表示装置であって、
入力画像データの階調レベルに前記液晶が応答する速度を向上するための補正画像データを格納する補正画像データ記憶部と、
入力画像データと、前記補正画像データ記憶部に格納されている補正画像データとを前記駆動部に出力する表示制御部とを備え、
前記駆動部は、現フレーム期間内において、前記画素電極に入力画像データを供給する前に補正画像データを供給することを特徴とする液晶表示装置。
前記補正画像データ記憶部に格納されている補正画像データは、予め定められた所定の階調レベルである請求項１に記載の液晶表示装置。
前記液晶表示装置の温度を検出する温度検出部を更に備え、
前記補正画像データ記憶部には、所定の温度に対応付けられている補正画像データの階調レベルが格納されており、
前記表示制御部は、前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す請求項１に記載の液晶表示装置。
前記補正画像データ記憶部には、現フレーム期間における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルが格納されており、
前記表示制御部は、現フレーム期間における入力画像データの階調レベルに基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す請求項１に記載の液晶表示装置。
前記液晶表示装置の温度を検出する温度検出部を更に備え、
前記補正画像データ記憶部に格納されている補正画像データの階調レベルには、更に、所定の温度が対応付けられており、
前記表示制御部は、現フレーム期間における入力画像データの階調レベルおよび前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す請求項４に記載の液晶表示装置。
１フレーム期間前における入力画像データを格納するフレームメモリを更に備え、
前記補正画像データ記憶部には、現フレーム期間における入力画像データの階調レベルおよび１フレーム期間前における入力画像データの階調レベルに対応付けられている補正画像データの階調レベルが格納されており、
前記表示制御部は、現フレーム期間における入力画像データの階調レベルおよび前記フレームメモリに格納されている１フレーム期間前における入力画像データの階調レベルに基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す請求項１に記載の液晶表示装置。
前記液晶表示装置の温度を検出する温度検出部を更に備え、
前記補正画像データ記憶部に格納されている補正画像データの階調レベルには、更に、所定の温度が対応付けられており、
前記表示制御部は、現フレーム期間における入力画像データの階調レベル、前記フレームメモリに格納されている１フレーム期間前における入力画像データの階調レベル、および、前記温度検出部が検出した温度に基づいて、前記補正画像データ記憶部に格納されている補正画像データの階調レベルを読み出す請求項６に記載の液晶表示装置。
第１のゲート配線と、前記第１のゲート配線と交差する第１のソース配線と、前記第１のゲート配線と前記第１のソース配線との交差部に配置された第１のスイッチング素子と、前記第１のスイッチング素子に接続された画素電極とを有するアクティブマトリクス基板と、前記第１のゲート配線に選択電圧を印加して画素電極を選択し、選択した画素電極に前記第１のソース配線を介して入力画像データを供給する第１の駆動部と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とを備え、前記液晶を入力画像データの階調レベルに応じて応答させることにより画像を表示する液晶表示装置であって、
前記アクティブマトリクス基板には、第２のゲート配線と、前記第２のゲート配線と交差する第２のソース配線と、前記第２のゲート配線と前記第２のソース配線との交差部に配置された第２のスイッチング素子とを更に備え、前記画素電極には、更に前記第２のスイッチング素子が接続され、
前記第２のゲート配線に選択電圧を印加して前記画素電極を選択し、選択した前記画素電極に前記第２のソース配線を介して補正画像データを供給する第２の駆動部と、
入力画像データの階調レベルに前記液晶が応答する速度を向上するための補正画像データを格納する補正画像データ記憶部と、
入力画像データを前記第１の駆動部に出力し、前記補正画像データ記憶部に格納されている補正画像データを前記第２の駆動部に出力する表示制御部とを備え、
現フレーム期間内において、前記第１の駆動部が前記画素電極に入力画像データを供給する前に、前記第２の駆動部が前記画素電極に補正画像データを供給することを特徴とする液晶表示装置。