JP2008052750A5 - - Google Patents

Download PDF

Info

Publication number
JP2008052750A5
JP2008052750A5 JP2007263941A JP2007263941A JP2008052750A5 JP 2008052750 A5 JP2008052750 A5 JP 2008052750A5 JP 2007263941 A JP2007263941 A JP 2007263941A JP 2007263941 A JP2007263941 A JP 2007263941A JP 2008052750 A5 JP2008052750 A5 JP 2008052750A5
Authority
JP
Japan
Prior art keywords
configuration information
instruction
unit
instructions
circuit configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007263941A
Other languages
English (en)
Japanese (ja)
Other versions
JP2008052750A (ja
JP5175517B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007263941A priority Critical patent/JP5175517B2/ja
Priority claimed from JP2007263941A external-priority patent/JP5175517B2/ja
Publication of JP2008052750A publication Critical patent/JP2008052750A/ja
Publication of JP2008052750A5 publication Critical patent/JP2008052750A5/ja
Application granted granted Critical
Publication of JP5175517B2 publication Critical patent/JP5175517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2007263941A 2005-04-12 2007-10-10 プロセッサ Expired - Fee Related JP5175517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007263941A JP5175517B2 (ja) 2005-04-12 2007-10-10 プロセッサ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005114133 2005-04-12
JP2005114133 2005-04-12
JP2005309352 2005-10-25
JP2005309352 2005-10-25
JP2007263941A JP5175517B2 (ja) 2005-04-12 2007-10-10 プロセッサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007513029A Division JP4102425B2 (ja) 2005-04-12 2006-04-12 プロセッサ

Publications (3)

Publication Number Publication Date
JP2008052750A JP2008052750A (ja) 2008-03-06
JP2008052750A5 true JP2008052750A5 (enExample) 2009-05-14
JP5175517B2 JP5175517B2 (ja) 2013-04-03

Family

ID=39236684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007263941A Expired - Fee Related JP5175517B2 (ja) 2005-04-12 2007-10-10 プロセッサ

Country Status (1)

Country Link
JP (1) JP5175517B2 (enExample)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8433884B2 (en) 2008-06-19 2013-04-30 Panasonic Corporation Multiprocessor
JP5173713B2 (ja) 2008-09-30 2013-04-03 ルネサスエレクトロニクス株式会社 マルチスレッドプロセッサ及びそのハードウェアスレッドのスケジュール方法
JP5173711B2 (ja) 2008-09-30 2013-04-03 ルネサスエレクトロニクス株式会社 マルチスレッドプロセッサ及びそのハードウェアスレッドのスケジュール方法
JP5173712B2 (ja) 2008-09-30 2013-04-03 ルネサスエレクトロニクス株式会社 マルチスレッドプロセッサ
JP2010287159A (ja) * 2009-06-15 2010-12-24 Fujitsu Ltd 信号処理システム、信号処理モジュール、及びこれらの動作方法
US9698790B2 (en) * 2015-06-26 2017-07-04 Advanced Micro Devices, Inc. Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces
JP2017135698A (ja) * 2015-12-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、コンピュータ及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2719926B1 (fr) * 1994-05-10 1996-06-07 Sgs Thomson Microelectronics Circuit électronique et procédé d'utilisation d'un coprocesseur.
US5933642A (en) * 1995-04-17 1999-08-03 Ricoh Corporation Compiling system and method for reconfigurable computing
US5794062A (en) * 1995-04-17 1998-08-11 Ricoh Company Ltd. System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization
JP4285877B2 (ja) * 1999-02-23 2009-06-24 株式会社リコー 動的再構成計算のためのメタアドレス指定アーキテクチャ及び動的再構成計算のためのメタアドレス指定方法
JP3587095B2 (ja) * 1999-08-25 2004-11-10 富士ゼロックス株式会社 情報処理装置
JP2004070869A (ja) * 2002-08-09 2004-03-04 Sony Corp 演算システム
JP4905660B2 (ja) * 2006-06-14 2012-03-28 富士ゼロックス株式会社 プログラマブルデバイス制御装置、プログラマブル論理回路装置及びプログラマブルデバイスの制御方法

Similar Documents

Publication Publication Date Title
KR101812569B1 (ko) 다중 명령 세트에 의해 사용되는 레지스터 간의 매핑
US10445098B2 (en) Processors and methods for privileged configuration in a spatial array
US10467183B2 (en) Processors and methods for pipelined runtime services in a spatial array
JP2008052750A5 (enExample)
KR100491593B1 (ko) 데이터 처리장치
KR102311619B1 (ko) 파이프라인 제어 신호들을 발생시키도록 프로세서를 인에이블링하기 위한 방법 및 장치
JP2015191660A (ja) 動的アウトオブオーダプロセッサパイプラインを実装する方法および装置
JP5712295B2 (ja) 次命令タイプフィールド
KR20140131472A (ko) 상수 저장 레지스터를 구비하는 재구성 가능 프로세서
JP6874262B2 (ja) ベクトル被演算子ビットサイズの制御
RU2015103934A (ru) Процессор компьютера и система без арифметико-логического блока
RU2006101165A (ru) Кодирование команд в устройстве обработки данных, имеющем множество систем команд
JP2009526300A (ja) マイクロプロセッサ用の命令セット
CN108228242B (zh) 一种可配置且具弹性的指令调度器
CN106775587B (zh) 计算机指令的执行方法以及使用此方法的装置
JP2013161484A (ja) 再構成可能コンピューティング装置、その第１メモリ制御器及び第２メモリ制御器、並びにそのデバッギング用のトレースデータを処理する方法
JP2008242947A (ja) 半導体装置
CN101253480A (zh) 具有实时动态可变指令集的计算机
CN109558169A (zh) 一种微处理器指令集在线可重构方法
KR20130131789A (ko) 미니코어 기반의 재구성 가능 프로세서 및 그 재구성 가능 프로세서를 이용한 유연한 다중 데이터 처리 방법
JP2010257199A (ja) プロセッサ及びプロセッサにおける命令発行の制御方法
CN102214084A (zh) 八位高速微控制器ip软核
JP5617282B2 (ja) データ処理システム
JP4560705B2 (ja) データ処理装置の制御方法
KR102528699B1 (ko) 가변 길이 명령 처리 모드