JP2008048542A - Power supply unit - Google Patents
Power supply unit Download PDFInfo
- Publication number
- JP2008048542A JP2008048542A JP2006222261A JP2006222261A JP2008048542A JP 2008048542 A JP2008048542 A JP 2008048542A JP 2006222261 A JP2006222261 A JP 2006222261A JP 2006222261 A JP2006222261 A JP 2006222261A JP 2008048542 A JP2008048542 A JP 2008048542A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- power supply
- buffers
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、直流電圧が入力されることにより、所定の直流電圧を出力する電源装置に関する。 The present invention relates to a power supply apparatus that outputs a predetermined DC voltage when a DC voltage is input.
各種の装置には、装置の作動制御などを行うコントロール基板などの半導体素子を用いた回路基板が多用されている。このような回路基板においては、半導体プロセスの微細化、回路の動作速度の高速化などが図られており、これにより、一つの基板上に、異なる電源電圧が必要とするものが増加している。 In various apparatuses, circuit boards using semiconductor elements such as a control board for controlling the operation of the apparatus are often used. In such a circuit board, miniaturization of semiconductor processes, an increase in the operation speed of circuits, and the like have been achieved, and as a result, the number of different power supply voltages required on one board has increased. .
異なる電源電圧を必要とする回路基板には、ＤＣ−ＤＣコンバータ回路又はＤＣ−DＣコンバータモジュールが設けられ、基板外部から例えば、電圧が５Ｖの電源を供給する事により、ＤＣ−ＤＣコンバータによって例えば、３．３ｖの電圧を生成することにより、５ｖと、３．３ｖの電源電圧が得られるようにしている。 A circuit board that requires a different power supply voltage is provided with a DC-DC converter circuit or a DC-DC converter module. For example, by supplying a power supply having a voltage of 5 V from the outside of the board, the DC-DC converter, for example, By generating a voltage of 3.3v, a power supply voltage of 5v and 3.3v is obtained.
このようなＤＣ−ＤＣコンバータは、スイッチング素子の駆動（ＯＮ／ＯＦＦ）を、出力電圧に応じてＰＷＭ制御し、このスイッチング素子の出力を、平滑リアクトル及び平滑コンデンサによって平滑化することにより所定電圧の直流電力が得られるようにしている。 Such a DC-DC converter performs PWM control of driving (ON / OFF) of the switching element in accordance with the output voltage, and smoothes the output of the switching element with a smoothing reactor and a smoothing capacitor, so that a predetermined voltage is obtained. DC power can be obtained.
すなわち、ＤＣ−ＤＣコンバータでは、出力電圧を一定とするために、基準電圧と出力電圧との差を増幅するようにしており、ここから、基準電圧と出力電圧をコンパレータへ入力し、コンパレータの出力に基づいて、スイッチング素子をＰＷＭ制御するようにしている。 That is, in the DC-DC converter, in order to make the output voltage constant, the difference between the reference voltage and the output voltage is amplified. From here, the reference voltage and the output voltage are input to the comparator, and the output of the comparator is output. Based on the above, the switching element is PWM controlled.
一方、ＤＣ−ＤＣコンバータでは、立ち上がり時の出力安定化を図るために、立ち上がり時に、基準電圧に換えて、所定の傾きで増加する電圧（ソフトスタート電圧）をコンパレータに入力されるようにし、これにより、立ち上げ時に、出力電圧が徐々に増加するようにしている（以下、ソフトスタートとする）。 On the other hand, in the DC-DC converter, in order to stabilize the output at the rise, a voltage (soft start voltage) that increases at a predetermined slope is input to the comparator instead of the reference voltage at the rise. Therefore, the output voltage is gradually increased at the time of start-up (hereinafter referred to as soft start).
ところで、ＤＣ−ＤＣコンバータの動作効率の向上を図るときに、前記スイッチング素子がオンしているときにオフする同期整流用の第２のスイッチング素子を設ける方法がある。しかし、同期整流用スイッチング素子を設けた場合、ソフトスタートを行うと、同期整流用スイッチング素子がオンしたときに、同期整流用スイッチング素子に振動（共振）電流が流れ、出力電圧が瞬間的に過大となる共振現象が生じる場合がある。回路起動時は、付加である電子回路が、その動作clkの発振開始、あるいはリセット信号解除とともに一斉に作動し始めるので電流変化が大きく、共振現象の発生につながることがあり、このときの振幅は、スイッチング素子に流れる電流が大きく急激にＯＮ／ＯＦＦするほど大きくなりやすい。 By the way, when improving the operating efficiency of the DC-DC converter, there is a method of providing a second switching element for synchronous rectification that turns off when the switching element is on. However, when a synchronous rectification switching element is provided, if a soft start is performed, when the synchronous rectification switching element is turned on, vibration (resonance) current flows through the synchronous rectification switching element, and the output voltage is instantaneously excessive. A resonance phenomenon may occur. At the time of circuit startup, the additional electronic circuit starts to operate simultaneously with the start of oscillation of its operation clk or release of the reset signal, so the current change is large, which may lead to the occurrence of resonance phenomenon, the amplitude at this time is The current flowing through the switching element tends to increase as the current is rapidly turned on / off.
これを防止するために、ソフトスタート時には、同期整流用である第２のスイッチング素子の駆動を停止し、その役割を並列に設置した受動素子に持たせるという提案がなされている（例えば、特許文献１参照。）。この場合は、受動素子を設置する分だけコストが上昇する。 In order to prevent this, at the time of soft start, a proposal has been made that the driving of the second switching element for synchronous rectification is stopped and the role is given to the passive elements installed in parallel (for example, Patent Documents). 1). In this case, the cost increases as much as the passive elements are installed.
一方、ＤＣ−ＤＣコンバータには、過電流保護などの出力保護回路が設けられることが多い。その過電流検知の一方法として、前記スイッチング素子のソースとドレイン間電位差から求める方法がある。このような出力保護回路を設けると、ソフトスタートを行うときに、共振現象が発生するとソースとドレイン間電位差が大きくなり、これにより出力保護回路が誤作動し、立ち上げができなくなることがある。 On the other hand, the DC-DC converter is often provided with an output protection circuit such as overcurrent protection. As a method for detecting the overcurrent, there is a method of obtaining from the potential difference between the source and drain of the switching element. When such an output protection circuit is provided, when a soft start is performed, if a resonance phenomenon occurs, the potential difference between the source and the drain increases, which may cause the output protection circuit to malfunction and fail to start up.
このような共振現象は、ＤＣ−ＤＣコンバータに設けられる制御用ＩＣの応答タイミングのずれによるものであり、ここから、スイッチング素子を駆動するバッファの能力を抑えることにより、共振現象を防止して安定した立ち上がりが可能となる。
しかしながら、ＤＣ−ＤＣコンバータなどの電源装置では、バッファの駆動能力を減らした場合、定常時の負荷変動に対する出力電圧の安定化が困難となるという問題がある。 However, in a power supply apparatus such as a DC-DC converter, there is a problem that it becomes difficult to stabilize the output voltage against a load fluctuation in a steady state when the buffer driving capability is reduced.
本発明は上記事実に鑑みてなされたものであり、定常状態での出力の安定化と共に、立ち上がり時の安定化を図ることができる電源装置を提案することを目的とする。 The present invention has been made in view of the above-described facts, and an object of the present invention is to propose a power supply device capable of stabilizing the output in a steady state and at the time of starting.
上記目的を達成するために本発明は、対で配置したスイッチング素子をＰＷＭ制御して駆動することにより所定電圧を出力すると共に、電圧出力開始時には出力電圧を徐々に所定電圧まで上昇させるソフトスタート手段と、過電圧及び過電流に対する保護手段を備えた電源装置であって、前記スイッチング素子のそれぞれに対して複数個の駆動バッファを設けた駆動部と、前記ソフトスタートが行われる立ち上げ期間内で、前記スイッチング素子のそれぞれに対する前記駆動バッファのうちの少なくとも１つの作動を停止する作動停止手段と、を含むことを特徴とする。 In order to achieve the above object, the present invention provides a soft start means for outputting a predetermined voltage by driving a switching element arranged in a pair by PWM control, and gradually increasing the output voltage to a predetermined voltage at the start of voltage output. And a power supply device provided with a protection means against overvoltage and overcurrent, and a drive unit provided with a plurality of drive buffers for each of the switching elements, and a start-up period in which the soft start is performed, And an operation stop means for stopping the operation of at least one of the drive buffers for each of the switching elements.
この発明によれば、対で設けているスイッチング素子を、ＰＷＭ制御して交互に駆動することにより所定電圧を生成するときに、それぞれのスイッチング素子に対して２つの駆動バッファを設け、２つの駆動バッファが同時に駆動されることにより、所定の電力を出力できるようにしている。 According to the present invention, when a predetermined voltage is generated by alternately driving the switching elements provided in pairs by PWM control, the two driving buffers are provided for each switching element, and the two driving A predetermined power can be output by simultaneously driving the buffers.
ここで、立ち上げ処理を行うときには、一方の駆動バッファを停止して、出力可能となる電流を抑える。 Here, when the start-up process is performed, one of the drive buffers is stopped to suppress a current that can be output.
これにより、共振現象が発生して出力電流が急激に増加することにより、保護手段が作動してしまうのを防止し、安定した立ち上げを行うことができる。 As a result, it is possible to prevent the protection means from operating due to the occurrence of a resonance phenomenon and the output current to increase rapidly, and a stable start-up can be performed.
このような本発明においては、前記作動停止手段が、前記出力電圧もしくは装置内のソフトスタート基準電圧が前記所定電圧に達するまでの間、前記駆動バッファのうちの少なくとも１つの作動を停止するものであって良い。 In the present invention, the operation stopping means stops the operation of at least one of the drive buffers until the output voltage or the soft start reference voltage in the apparatus reaches the predetermined voltage. It's okay.
また、本発明は、前記作動停止手段が、予め設定された上限基準電圧及び下限基準電圧と前記出力電圧もしくはソフトスタート基準電圧を比較する比較手段を含み、前記出力電圧もしくはソフトスタート基準電圧が前記下限基準電圧から上限基準電圧の範囲内であるときに、前記駆動バッファの作動を停止することを特徴とする。 In the present invention, the operation stopping unit includes a comparison unit that compares preset output upper limit reference voltage and lower limit reference voltage with the output voltage or soft start reference voltage, and the output voltage or soft start reference voltage is The drive buffer is stopped when it is within the range from the lower limit reference voltage to the upper limit reference voltage.
この発明によれば、出力電圧が下限電圧を超えて、上限電圧に達するまでの間、駆動バッファを停止する。すなわち、ソフトスタートを行うときに、下限基準電圧と上限基準電圧によって定まる期間で、駆動バッファを停止して出力を抑制する。 According to the present invention, the drive buffer is stopped until the output voltage exceeds the lower limit voltage and reaches the upper limit voltage. That is, when performing soft start, the drive buffer is stopped and the output is suppressed for a period determined by the lower limit reference voltage and the upper limit reference voltage.
このときに、前記上限基準電圧と前記下限基準電圧を、前記出力電圧が供給される負荷回路の特性に基づいて設定ことができる。具体的には、実際にclk動作が開始される電圧、あるいは、リセット信号が解除される電圧を中心に設定する。 At this time, the upper limit reference voltage and the lower limit reference voltage can be set based on characteristics of a load circuit to which the output voltage is supplied. Specifically, a voltage at which the clk operation is actually started or a voltage at which the reset signal is released is set as a center.
また、本発明では、前記比較手段に入力する前記出力電圧からノイズ成分を除去する除去手段を含むことが好ましく、これにより、ソフトスタート時にノイズが発生しても、ノイズによる誤作動を確実に防止することができる。 In the present invention, it is preferable to include a removing unit that removes a noise component from the output voltage input to the comparing unit, thereby reliably preventing malfunction due to noise even when noise is generated during soft start. can do.
さらに、本発明の電源装置は、対で配置したスイッチング素子をＰＷＭ制御して駆動することにより所定電圧を出力すると共に、電圧出力開始時には出力電圧を徐々に所定電圧まで上昇させるソフトスタート手段と、過電圧及び過電流に対する保護手段を備えた電源装置であって、前記スイッチング素子のそれぞれに対して複数個の駆動バッファを設けた駆動部を含み、かつ、前記複数個の駆動バッファの作動開始電圧が異なることを特徴とする。 Further, the power supply device of the present invention outputs a predetermined voltage by driving the switching elements arranged in pairs by PWM control, and soft start means for gradually increasing the output voltage to the predetermined voltage at the start of voltage output, A power supply apparatus provided with a protection means against overvoltage and overcurrent, including a drive unit provided with a plurality of drive buffers for each of the switching elements, and the operation start voltages of the plurality of drive buffers are It is characterized by being different.
以上説明したように本発明によれば、スイッチング素子に対して２つの駆動バッファを設けて、それぞれの駆動バッファが作動したときに、所定の出力電流が得られるようにすると共に、ソフトスタート時には、一方の駆動バッファを停止して出力電流を抑制する。 As described above, according to the present invention, two drive buffers are provided for the switching element so that when each drive buffer is operated, a predetermined output current is obtained, and at the time of soft start, One drive buffer is stopped to suppress the output current.
これにより、保護手段の誤作動を防止して安定した立ち上げを行うことができるという優れた効果が得られる。 Thereby, the outstanding effect that the malfunctioning of a protection means can be prevented and the stable starting can be performed is acquired.
以下に、図面を参照しながら本発明の実施の形態を説明する。
〔第１の実施の形態〕
図１には、第１の実施の形態に係る電源装置とするＤＣ−ＤＣコンバータ１０の概略構成が示されている。図２に示されるように、ＤＣ−ＤＣコンバータ１０は、負荷回路１２が形成される回路基板１４上に配置され、電源スイッチ１６がオンされることにより電源回路（ＡＣ−ＤＣ回路）１８から、所定電圧（Ｖｃｃ１、例えば、ＤＣ５ｖ）の電力が供給される。また、ＤＣ−ＤＣコンバータ１０は、電源回路１８から供給される電圧の電力から、例えば、ＤＣ３．３ｖ（Ｖｃｃ２）の電圧の電力を生成する。
Embodiments of the present invention will be described below with reference to the drawings.
[First Embodiment]
FIG. 1 shows a schematic configuration of a DC-
これにより、回路基板１４の負荷回路１２には、ＤＣ５ｖの電力と、ＤＣ３．３ｖの電力が供給されるようにしている。なお、以下では、回路基板１４に設けたＤＣ−ＤＣコンバータ１０を例に説明するが、本発明は、これに限らず、ＤＣ−ＤＣ変換を行う任意の構成の電源装置として適用することができる。
As a result, DC 5 v power and DC 3.3 v power are supplied to the
図１に示されるように、ＤＣ−ＤＣコンバータ１０では、スイッチング素子として２個のＦＥＴ２０、２２を用いており、一方（例えばＦＥＴ２０）がHigt Side側、他方（例えばＦＥＴ２２）がLow Side側となっており、通常は、交互にオンされるようになっている。
As shown in FIG. 1, the DC-
また、ＤＣ−ＤＣコンバータ１０には、平滑リアクトルとなるコイル２４を介して負荷回路１２に接続されており、これにより、ＤＣ−ＤＣコンバータ１０で生成した所定電圧の直流電力が、負荷回路１２へ供給されるようになっている（図２参照）。
Further, the DC-
一方、ＤＣ−ＤＣコンバータ１０には、ＦＥＴ２０、２２を駆動する駆動回路２６が設けられている。駆動回路２６は、ＰＷＭ制御部２８及び駆動部３０を含んでおり、ＰＷＭ制御部２８は、三角波を生成するオシレータ回路（以下、三角波発生回路３２とする）及び、ＰＷＭタイミング生成回路３４を含んでいる。
On the other hand, the DC-
また、駆動回路２６には、保護回路部３６及び、出力電圧判定部３８が設けられている。この保護回路３６には、ＦＥＴ２０、２２による出力電圧に応じた電圧が、過電流制限用フィードバック信号として入力されるようになっている。
The
ＤＣ−ＤＣコンバータ１０には、コイル２４の出力側に、出力電圧検出用の分圧抵抗４０Ａ、４０Ｂが接続されており、保護回路部３６及び出力電圧判定部３８には、分圧抵抗４０Ａ、４０Ｂの間の電圧が、出力フィードバック信号として入力される。
In the DC-
また、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に出力電圧を徐々に上昇させる所謂ソフトスタートを行うようになっており、出力電圧判定部３８には、例えば、ＣＲ回路などによって構成されて、立ち上がり時に、ＣＲ回路から出力される徐々に上昇される電圧が、ソフトスタート信号として供給されるようになっている。
In addition, the DC-
図３には、保護回路部３６及び出力電圧判定部３８の一例の概略構成を示している。
FIG. 3 shows a schematic configuration of an example of the
保護回路部３６は、電位差検出器４２、比較器４４及びＡＮＤ回路４６が設けられている。電位差検出回路４２には、電圧Ｖｃｃ１と、過電流制限用フィードバック信号が入力されるようになっており、これにより、ＦＥＴ２０のソース−ドレイン間の電位差に応じた検出信号が、比較器４４に入力される。
The
また、保護回路部３６には、出力電流制限検出用の抵抗４８と定電流回路５０が設けられており、比較器４４には、抵抗４８と定電流回路５０によって生成される出力電流制限用の基準電圧が入力される。
Further, the
図１に示されるように、ＰＷＭ制御部２８は、High Side側のＦＥＴ２０をＯＮした時のゲートＯＮ信号を、保護回路部３６へ出力するようになっている。図３に示されるように、ＡＮＤ回路４６には、このゲートＯＮ信号が入力されるようになっている。
As shown in FIG. 1, the
これにより、ＡＮＤ回路４６は、過電流が発生して、ＤＣ−ＤＣコンバータ１０の出力電圧が高くなったときに、過電流検出信号を出力する。このときに、ゲートＯＮ信号を用いることにより、ＦＥＴ２０がオフしているときに、誤検出が生じないようにしている。
Thereby, the AND
保護回路部３６には、比較器５２及び、比較電圧生成用の抵抗５４Ａ、５４Ｂが設けられている。この比較器５２には、抵抗５４Ａ、５４Ｂによって生成される基準電圧と、出力フィードバック信号が入力されるようになっており、これにより、比較器５２は、基準電圧よりも出力電圧が高くなったときに、過電圧検出信号を出力する。
The
また、保護回路部３６には、停止信号生成部５６が設けられており、ＡＮＤ回路４６の出力信号及び比較器５２の出力信号から、過電流ないし過電圧が検出されたときに、ＰＷＭ制御部２８は出力停止信号を出力するようになっている。
Further, the
出力電圧判定部４８には、出力電圧測定回路５８及び比較器６０が設けられている。出力電圧測定回路５８には、出力フィードバック信号が入力されるようになっており、これにより、比較器６０には、出力電圧に応じた電圧信号が入力されるようになっている。
The output
また、出力電圧判定部４８には、基準電圧生成回路６２、遅延立ち上がり生成回路６４及びセレクタ６６が設けられている。セレクタ６６には、基準電圧生成回路６２で生成された基準電圧と、遅延立ち上がり生成回路６４が立ち上がり時に基準電圧と時定数設定用のコンデンサＣの充電状態に応じて出力するソフトスタート電圧が入力される。
In addition, the output
セレクタ６６には、ソフトスタート信号が入力されるようになっており、セレクタ６６は、ソフトスタート信号が所定電圧に達するまでは、遅延立ち上がり生成回路６４を選択し、この後は基準電圧生成回路６２を選択して比較器６０へ出力する。
A soft start signal is input to the
これにより、比較器６０は、出力電圧判定信号（電圧）として、立ち上がり時はソフトスタート電圧と出力電圧の比較結果を出力し、立ち上がり終了後は、基準電圧と出力電圧の比較結果を出力する。
Thereby, the
図１に示されるように、ＰＷＭ制御部２８には、保護回路部３６が出力禁止信号を出力したときに、この出力禁止信号が入力されると共に、出力電圧判定部３８が出力する出力電圧判定信号が入力されるようになっている。
As shown in FIG. 1, when the
ここで、ＰＷＭ制御部２８では、三角波発生回路３２で発生される三角波と、出力電圧判定部３８から入力される出力判定信号に基づいてＰＷＭタイミングを生成する。また、ＰＷＭ制御部２８には、駆動制御回路６８が設けられており、駆動制御回路６８は、ＰＷＭタイミングに基づいて、ＦＥＴ２０、２２のオン／オフ信号を生成して出力する。
Here, the
また、駆動回路２６には、駆動部３０が設けられており、この駆動部３０が、駆動制御回路６８から出力されるオン／オフ信号に基づいて、ＦＥＴ２０、２２を駆動する。このとき、駆動制御回路６８は、ＦＥＴ２０、２２を交互に駆動するように、オン／オフ信号を出力する。
Further, the
これにより、ＤＣ−ＤＣコンバータ１０では、所定電圧の直流電力を出力すると共に、過電圧、過電流が発生したときに、電圧出力を停止する。また、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、ＦＥＴ２０のオン時間が、最初は短く、徐々に長くなることにより、出力電圧を徐々に上昇させるソフトスタートが行われるようになっている。
As a result, the DC-
ところで、ＤＣ−ＤＣコンバータ１０では、駆動部３０に、ＦＥＴ２０、２２のそれぞれに対して２つずつのバッファ７２（７２Ａ、７２Ｂ）、７４（７４Ａ、７４Ｂ）が設けられている。ＦＥＴ２０はバッファ７２Ａ、７２Ｂの双方が駆動され、ＦＥＴ２２はバッファ７４Ａ、７４Ｂの双方が駆動されることにより、所定電力を出力可能となっている。また、ＦＥＴ２０、２２は、一方のバッファ７２Ａ、７４Ａのみが駆動されたときには、出力可能となる電力が低下されるようになっている。
By the way, in the DC-
一方、図３に示されるように、出力電圧判定部３８では、遅延立ち上がり生成回路６４が、遅延立ち上がり信号を出力するようになっている。図１に示されるように、この遅延立ち上がり信号は、バッファ７２Ｂ、７４Ｂのそれぞれに入力される。
On the other hand, as shown in FIG. 3, in the output
バッファ７２Ｂ、７２Ｂは、遅延立ち上がり信号が入力されることにより、動作を停止する。すなわち、駆動部３０では、ソフトスタート状態では、バッファ７２Ｂ、７４Ｂが停止されて、ＦＥＴ２０、２２を、一つずつのバッファ７２Ａ、７４Ａで駆動するようにしている。
The buffers 72B and 72B stop operating when the delayed rising signal is input. That is, in the
これにより、ＤＣ−ＤＣコンバータ１０では、ソフトスタート時に出力電力が抑えられ、過電流及び過電圧が発生しないようにしている。
Thereby, in the DC-
ここで、第１の実施の形態の作用としてＤＣ−ＤＣコンバータ１０の立ち上がりを説明する。
Here, the rise of the DC-
ＤＣ−ＤＣコンバータ１０は、電源スイッチ１６がオンされて、電源回路１８が作動を開始することにより、電源回路１８の所定電圧（電圧Ｖｃｃ１）の出力電力が供給されることにより作動し、三角波発生回路３２によって発生される三角波に基づいて、ＦＥＴ２０、２２がＰＷＭ制御されることにより、所定電圧（電圧Ｖｃｃ２）の電力を出力する。
The DC-
このとき、三角波と出力電圧に基づいてＦＥＴ２０、２２のオン時間が制御されることにより、一定電圧の電力を出力できるようになっている。
At this time, the on-time of the
ところで、ＤＣ−ＤＣコンバータ１０では、立ち上げ時にソフトスタートを行うことにより、出力電圧を緩やかに上昇させて、立ち上がり時の出力安定化を図るようにしている。また、ＤＣ−ＤＣコンバータ１０では、一つのスイッチング素子に対して２つのバッファを用い、立ち上がり時には、一方のバッファの作動を停止することにより、立ち上がり時に共振現象が発生して、保護回路部３６が作動してしまうのを防止するようにしている。
By the way, in the DC-
すなわち、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、出力電圧判定部３８にソフトスタート信号が入力されることにより、遅延立ち上がり生成回路６４から入力される電圧と出力電圧に基づいた出力判定信号に基づいてＰＷＭ制御を行う。このとき、遅延立ち上がり生成回路６４では、コンデンサ６４の静電容量によって定まる時定数で出力電圧が徐々に上昇する。
That is, in the DC-
これにより、図４（Ａ）に示されるように、立ち上がり開始時のソフトスタート期間では、最初は、Low Side側のＦＥＴ２２のオン時間が長く、このオン時間が徐々に短くなる。また、High Side側のＦＥＴ２０では、逆に、最初はオン時間が短く、このオン時間が徐々に長くなる。
As a result, as shown in FIG. 4A, in the soft start period at the start of rising, first, the ON time of the
これにより、図４（Ｂ）に示されるように、ＤＣ−ＤＣコンバータ１０の出力電圧（電圧Ｖｃｃ２）は、緩やかに上昇して、所定の電圧Ｖｃｃ２に達するようになっている。
As a result, as shown in FIG. 4B, the output voltage (voltage Vcc 2 ) of the DC-
一方、負荷回路１２は、ＤＣ−ＤＣコンバータ１０で発生された電力が供給されることにより作動する。
On the other hand, the
このとき、ＤＣ−ＤＣコンバータ１０の出力電圧が徐々に上昇することにより、図４（Ｃ）に示されるように、負荷回路１２の消費電力は、入力される電圧が、所定値に達すると急激に増加する。すなわち、負荷回路１２に半導体素子などが用いられていると、低電圧では、動作しないために消費電流も少なくなっているが、ある電圧（例えば、ＣＬＫ発振開始点の電圧）を超えると作動し始めるために、消費電流が増加する。
At this time, as the output voltage of the DC-
ここで、ＤＣ−ＤＣコンバータ１０では、低電圧で負荷回路１２の消費電量が増加すると、共振現象が発生して、保護回路部３６で検出する出力電流が急激に増加して、保護回路部３６が出力停止信号を出力する。これにより、ＤＣ−ＤＣコンバータ１０は、作動を停止して、図４（Ｂ）に二点鎖線で示すように、出力電圧も停止（０ｖ）となる。
Here, in the DC-
一方、ＤＣ−ＤＣコンバータ１０では、ＦＥＴ２０、２２のそれぞれを駆動するときに、２個ずつのバッファ７２Ａ、７２Ｂとバッファ７４Ａ、７４Ｂを設けている。また、バッファ７２Ｂ、７４Ｂには、ソフトスタート期間に、遅延立ち上がり生成回路６４から出力される遅延立ち上がり信号が入力されるようになっており、バッファ７２Ｂ、７４Ｂは、この遅延立ち上がり信号が入力されている期間は、動作が停止するようになっている。
On the other hand, in the DC-
これにより、ＤＣ−ＤＣコンバータ１０では、ソフトスタート期間中は、ＦＥＴ２０、２２が、バッファ７２Ａ又はバッファ７４Ａのみで駆動されるため、出力電力が抑えられる。
Thereby, in the DC-
すなわち、ＦＥＴ２０、２２は、バッファ７２Ａ、７２Ｂ、７４Ａ、７４Ｂが駆動されることにより、定格範囲の電流を出力可能となるが、バッファ７２Ｂ、７４Ｂを停止することにより、出力可能な電流が減少する。
That is, the
これにより、出力電圧Ｖｃｃ２が、負荷回路１２のＣＬＫ点（発振開始点）に達しても、負荷回路１２の消費電流が急激に増加するのを抑えることができる。したがって、ＤＣ−ＤＣコンバータ１０では、立ち上がり時に、保護回路部３６が作動して、立ち上がらなくなってしまうのを未然に防止して、安定した状態で立ち上がることができるようになっている。
〔第２の実施の形態〕
次に本発明の第２の実施の形態を説明する。なお、第２の実施の形態の基本的構成は、前記した第１の実施の形態と同じであり、第２の実施の形態において、第１の実施の形態と同一の部品には、同一の符号を付与してその説明を省略する。
Thus, the output voltage Vcc 2 is even reaches the CLK point of the load circuit 12 (oscillation start point), it is possible to suppress the consumption current of the
[Second Embodiment]
Next, a second embodiment of the present invention will be described. The basic configuration of the second embodiment is the same as that of the first embodiment described above, and in the second embodiment, the same components as those of the first embodiment are the same. Reference numerals are assigned and description thereof is omitted.
図５には、第２の実施の形態に適用したＤＣ−ＤＣコンバータ１０Ａの概略構成を示している。このＤＣ−ＤＣコンバータ１０Ａの駆動回路２６Ａには、出力電圧判定部３８に換えて、出力電圧判定部３８Ａとバッファ動作判定部８０及びＬＰＦ（Low Pass Filter）８２が設けられており、遅延立ち上がり信号に替えて、バッファ動作判定部８０がバッファ動作禁止信号を出力するようになっている。
FIG. 5 shows a schematic configuration of a DC-
図６には、出力電圧判定部３８Ａ、バッファ動作判定部８０及びＬＰＦ８２の一例の概略構成を示している。ここで、ＤＣ−ＤＣコンバータ１０Ａでは、出力電圧判定部３８は、遅延立ち上がり生成回路６４が、遅延立ち上がり信号を出力しない構成となっている。
FIG. 6 illustrates a schematic configuration of an example of the output
また、図５及び図６に示されるように、ＬＰＦ８２には、出力フィードバック信号が入力されるようになっており、ＬＰＦ８２は、出力フィードバック信号から高周波成分であるノイズ成分を除去して、バッファ動作判定部８０へ出力するようになっている。
As shown in FIGS. 5 and 6, an output feedback signal is input to the
図６に示されるように、バッファ動作判定部８０は、３端子入力のウインドコンパレータ８４を備えており、ＬＰＦ８２を通過した出力フィードバック信号が入力されるようになっている。
As shown in FIG. 6, the buffer
また、バッファ動作判定部８０には、比較電圧生成用の抵抗８６Ａ、８６Ｂ及び抵抗８８Ａ、８８Ｂが設けられている。ウインドコンパレータ８４には、抵抗８６Ａ、８６Ｂの間で生成される上限基準電圧ＶＨと、抵抗８８Ａ、８８Ｂの間で生成される下限基準電圧ＶＬが入力されるようになっている。
The buffer
これにより、ウインドコンパレータ８４は、ＬＰＦ８２を通過した出力フィードバック信号が、上限基準電圧ＶＨと下限基準電圧ＶＬの間であるときに、バッファ動作禁止信号を出力し、バッファ７２Ｂ、７４Ｂの作動を停止するようにしている。
As a result, the window comparator 84 outputs a buffer operation inhibition signal when the output feedback signal that has passed through the
一方、図７（Ａ）及び図７（Ｂ）に示されるように、負荷回路１２は、入力される電圧Ｖｃｃ２が点ＣＬＫで急激に増加する。ここから、ＤＣ−ＤＣコンバータ１０Ａでは、点ＣＬＫ発振開始点（発振開始点ＣＬＫ）での電圧ＶＣに基づいて上限基準電圧ＶＨと下限基準電圧ＶＬを設定している。
On the other hand, as shown in FIG. 7 (A) and FIG. 7 (B), the
これにより、出力電圧が下限基準電圧ＶＬから上限基準電圧ＶＨの間であるときに、バッファ７２Ｂ、７４Ｂの駆動が停止されて、バッファ７２Ａ、７４ＡのみでＦＥＴ２０、２２が駆動されるようにしている。
Thus, when the output voltage is between the lower limit reference voltage V L and the upper limit reference voltage V H , the driving of the
このように構成されているＤＣ−ＤＣコンバータ１０Ａでは、電源スイッチ１６がオンされることにより電源回路１８から所定の電圧Ｖｃｃ１が入力されると、立ち上げを開始する。このとき、ソフトスタートを行うことにより、ＤＣ−ＤＣコンバータ１０Ａの出力電圧は、緩やかに上昇する。
In the DC-
ここで、出力電圧が、下限基準電圧ＶＬに達すると、バッファ動作判定部８０が、バッファ動作禁止信号を出力する。これにより、駆動部３０では、バッファ７２Ａ、７４ＡのみがＦＥＴ２０、２２を駆動するので、ＦＥＴ２０、２２のゲートＯＮ速度を、定常時よりも緩やかになるようにし、起動時の出力電流変化を抑えるようにしている。
Here, when the output voltage reaches the lower limit reference voltage VL , the buffer
また、バッファ動作判定部８０は、出力電圧が上限基準電圧ＶＨに達すると、バッファ動作禁止信号を停止する。これにより、駆動部３０では、バッファ７２Ａ、７２ＢによるＦＥＴ２０の駆動と、バッファ７４Ａ、７４ＢによるＦＥＴ２２の駆動を再開する。
The buffer
このとき、負荷回路１２の点ＣＬＫ発振開始点の電圧ＶＣが、下限基準電圧ＶＬと上限基準電圧ＶＨの間であるため、ＤＣ−ＤＣコンバータ１０Ａでは、ソフトスタートを行うときの共振現象の発生が抑えられるために、確実に、かつ安定して立ち上がる。なお、リセット解除電圧も下限基準電圧ＶＬから上限基準電圧ＶＨの間であるとなお良い。
At this time, since the voltage V C at the point CLK oscillation start point of the
一方、ＦＥＴ２０、２２のＰＷＭ制御を行うときに、バッファ７２Ａ、７２Ｂ、７４Ａ、７４ＢからＦＥＴ２０、２２へ出力する駆動信号（ゲート信号）は、矩形波となっている。このために、ＦＥＴ２０、２２の出力側には、ゲート信号の立ち上がり時、立下り時に負荷容量に応じたオーバーシュートが発生する。
On the other hand, the drive signals (gate signals) output from the
このオーバーシュートは、基板やＦＥＴ２０、２２内部の寄生インダクタンスや寄生静電容量によるリンギングノイズで、ピーク値は、Low Side側のＦＥＴ２２の寄生インダクタンスや、ＯＦＦ時の電流変化率に比例して高くなる。
This overshoot is ringing noise due to the parasitic inductance and parasitic capacitance inside the substrate and the
このために、バッファ電圧判定部８０で出力電圧を判定するときに、誤判定を生じさせ、電圧ＶＣの近傍でバッファ７２Ｂ、７４Ｂが作動してしまうことがある。
For this, when determining the output voltage in the buffer
ここから、ＤＣ−ＤＣコンバータ１０Ａの駆動回路２６Ａでは、ＬＰＦ８２を設けて、ノイズ成分を除去した出力電圧を、出力フィードバック信号としてバッファ動作判定部８０へ入力するようにしている。
From this point, in the
これにより、バッファ動作判定部８０で誤判定が生じてしまうのを防止し、確実で安定した立ち上げ（ソフトスタート）を行うことができる。
Thereby, it is possible to prevent erroneous determination from occurring in the buffer
一方、負荷回路１２の消費電流の急変点である点ＣＬＫ発振開始点では、電流変化率が大きくなるので、リンギングノイズも大きくなり、過電流検出期間であるＦＥＴ２０のオン時までノイズが残ることになる。これにより、保護回路部３６で検出する電圧にノイズが乗ると、誤検知を生じさせてしまう。
On the other hand, since the current change rate increases at the point where the CLK oscillation starts, which is the sudden change point of the consumption current of the
このときに、バッファ７２Ｂ、７４Ｂの動作が確実に停止されるので、リンギングノイズ等による保護回路部３６の誤動作を確実に防止することができる。
At this time, since the operations of the
なお、以上説明した本実施の形態は、本発明の一例を示すものであり、例えば、各スイッチング素子の駆動バッファ数は、３個以上であっても良い。そのときには、各駆動バッファの動作禁止期間又は電圧範囲を個別に設定しても良い。 The embodiment described above shows an example of the present invention. For example, the number of drive buffers of each switching element may be three or more. At that time, the operation inhibition period or voltage range of each drive buffer may be set individually.
また、別の方法としては、各スイッチング素子の駆動バッファのスレシホールド電圧を違えることで、スイッチング素子のＯＮ／ＯＦＦ時のリンギングノイズを低減するようにしても良い。例えば、スイッチング素子２０を駆動する駆動バッファ７２ＡのＯＮ電圧が、駆動バッファ７２ＢのＯＮ電圧より低くなるように、予め駆動バッファに用いるトランジスタ特性を調整して製造することにより、スイッチング素子２０が、ＯＮ直後は一方の駆動バッファ７２Ａのみで駆動され、その後、両方の駆動バッファ（駆動バッファ７２Ａ、７２Ｂ）で駆動するようにできる。
As another method, the ringing noise when the switching element is turned on / off may be reduced by changing the threshold voltage of the drive buffer of each switching element. For example, the switching
これにより、それ以前の例で説明した、ソフトスタート時の制御信号が無くても良いという利点がある。 Thereby, there is an advantage that the control signal at the time of soft start described in the previous example is not necessary.
また、前例で説明したようにスイッチング素子の駆動波形を調整することで、リンギングノイズを低減しても良い。このときには、例えば、駆動バッファ７２とスイッチング素子２０の間にローパスフィルタを経由する経路を追加し、ソフトスタート期間のみは、ローパスフィルタを経由する経路を有効にし、それ以外の期間は、ローパスフィルタを経由しない経路が有効となるように経路選択を行うなどの方法を用いることができ、これによっても、前記と同様の効果が得られる。
Further, as described in the previous example, ringing noise may be reduced by adjusting the driving waveform of the switching element. At this time, for example, a path passing through the low-pass filter is added between the
さらに別の方法としては、比較器４２又は比較器５４への外部入力部に、入力低減回路を設け、ソフトスタート期間中は、入力低減回路を有効にするようにしても良い。これにより、立ち上がり時の出力保護回路の誤動作を防ぐことができるので、同様の効果を得ることができる。
As yet another method, an input reduction circuit may be provided in the external input unit to the
また、本実施の形態に適用したＤＣ−ＤＣコンバータ１０、１０Ａは、本発明が適用される電源装置の構成を限定するものではなく、本発明は、対で配置したスイッチング素子を交互にオン／オフして所定電圧を出力する任意の構成の電源装置に適用することができる。
Further, the DC-
１０、１０Ａ ＤＣ−ＤＣコンバータ（電源装置）
１２ 負荷回路
１８ 電源回路
２０、２２ ＦＥＴ（スイッチング素子）
２６、２６Ａ 駆動回路
２８ ＰＷＭ制御部
３０ 駆動部
３６ 保護回路部
３８ 出力電圧判定部（作動停止手段）
３８Ａ 出力電圧判定部
６８ 駆動制御回路
７２Ａ、７４Ａ バッファ（駆動バッファ）
７２Ｂ、７４Ｂ バッファ（駆動バッファ）
８０ バッファ動作判定部（作動停止手段）
８２ ＬＰＦ（ノイズ除去手段）
10, 10A DC-DC converter (power supply)
12
26,
38A Output
72B, 74B buffer (drive buffer)
80 Buffer operation determination unit (operation stop means)
82 LPF (noise removal means)
Claims (6)
前記スイッチング素子のそれぞれに対して複数個の駆動バッファを設けた駆動部と、
前記ソフトスタートが行われる立ち上げ期間内で、前記スイッチング素子のそれぞれに対する前記駆動バッファのうちの少なくとも１つの作動を停止する作動停止手段と、
を含むことを特徴とする電源装置。 A switching device arranged in pairs is driven by PWM control to output a predetermined voltage, and at the start of voltage output, a soft start means for gradually increasing the output voltage to a predetermined voltage and a protection means against overvoltage and overcurrent are provided. Power supply,
A drive unit provided with a plurality of drive buffers for each of the switching elements;
An operation stopping means for stopping an operation of at least one of the drive buffers for each of the switching elements within a start-up period in which the soft start is performed;
A power supply device comprising:
予め設定された上限基準電圧及び下限基準電圧と前記出力電圧もしくはソフトスタート基準電圧を比較する比較手段を含み、前記出力電圧もしくはソフトスタート基準電圧が前記下限基準電圧から上限基準電圧の範囲内であるときに、前記駆動バッファの作動を停止することを特徴とする請求項１に記載の電源装置。 The operation stopping means is
Comparing means for comparing the output voltage or the soft start reference voltage with a preset upper limit reference voltage and a lower limit reference voltage, and the output voltage or the soft start reference voltage is within the range of the upper limit reference voltage from the lower limit reference voltage 2. The power supply apparatus according to claim 1, wherein the operation of the drive buffer is sometimes stopped.
前記スイッチング素子のそれぞれに対して複数個の駆動バッファを設けた駆動部を含み、かつ、前記複数個の駆動バッファの作動開始電圧が異なることを特徴とする電源装置。 A switching device arranged in pairs is driven by PWM control to output a predetermined voltage, and at the start of voltage output, a soft start means for gradually increasing the output voltage to a predetermined voltage and a protection means against overvoltage and overcurrent are provided. Power supply,
A power supply apparatus comprising: a drive unit provided with a plurality of drive buffers for each of the switching elements; and the operation start voltages of the plurality of drive buffers are different.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006222261A JP4923846B2 (en) | 2006-08-17 | 2006-08-17 | Power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006222261A JP4923846B2 (en) | 2006-08-17 | 2006-08-17 | Power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008048542A true JP2008048542A (en) | 2008-02-28 |
| JP4923846B2 JP4923846B2 (en) | 2012-04-25 |
Family
ID=39181725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006222261A Expired - Fee Related JP4923846B2 (en) | 2006-08-17 | 2006-08-17 | Power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4923846B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279188A (en) * | 2009-05-29 | 2010-12-09 | Sanyo Electric Co Ltd | Overcurrent protection circuit |
| JP2012080739A (en) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | Switching control apparatus, power conversion apparatus and integrated circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10257760A (en) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| JP2002198792A (en) * | 2000-12-25 | 2002-07-12 | Meidensha Corp | Semiconductor power converter |
| JP2006087215A (en) * | 2004-09-16 | 2006-03-30 | Fuji Electric Holdings Co Ltd | Switching regulator and its drive control method |
-
2006
- 2006-08-17 JP JP2006222261A patent/JP4923846B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10257760A (en) * | 1997-03-11 | 1998-09-25 | Matsushita Electric Ind Co Ltd | Switching power supply circuit |
| JP2002198792A (en) * | 2000-12-25 | 2002-07-12 | Meidensha Corp | Semiconductor power converter |
| JP2006087215A (en) * | 2004-09-16 | 2006-03-30 | Fuji Electric Holdings Co Ltd | Switching regulator and its drive control method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010279188A (en) * | 2009-05-29 | 2010-12-09 | Sanyo Electric Co Ltd | Overcurrent protection circuit |
| JP2012080739A (en) * | 2010-10-06 | 2012-04-19 | Rohm Co Ltd | Switching control apparatus, power conversion apparatus and integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4923846B2 (en) | 2012-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5147554B2 (en) | Switching power supply device and semiconductor device used therefor | |
| JP4119363B2 (en) | Method and apparatus for controlling a synchronous rectifier of a power converter | |
| JP2009165316A (en) | Switching power supply and semiconductor used in the switching power supply | |
| JP4810283B2 (en) | Switching control circuit | |
| JP2008283787A (en) | Switching power supply | |
| US20070153554A1 (en) | Insulated switching power source device | |
| JP5304281B2 (en) | DC-DC converter and switching control circuit | |
| JP2010183722A (en) | Dc-dc converter and switching control circuit | |
| JP2010288334A (en) | Switching power supply apparatus and semiconductor device | |
| US7355830B2 (en) | Overcurrent protection device | |
| JP2007202281A (en) | Power supply circuit | |
| JP4960179B2 (en) | Data processing apparatus, power supply voltage generation circuit, and power supply voltage generation method thereof | |
| CN111033999B (en) | Power factor improving circuit and semiconductor device | |
| JP2010124573A (en) | Switching power supply unit and semiconductor apparatus used for the same | |
| JP2007282326A (en) | Gate driving system | |
| JP4923846B2 (en) | Power supply | |
| JP2010277226A (en) | Dc stabilized power supply device and electronic apparatus including the same | |
| JP2006352976A (en) | Semiconductor device for switching power supply | |
| JP6503964B2 (en) | Switching power supply control device | |
| JP2007151322A (en) | Power circuit and dc-dc converter | |
| JP4543021B2 (en) | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD | |
| JP2011019372A (en) | Switching power supply apparatus and semiconductor device for switching power supply | |
| JP5209273B2 (en) | Power supply device and electronic apparatus equipped with the same | |
| JP2009044448A (en) | Compound function integrated circuit and control method of compound function integrated circuit | |
| JP4290662B2 (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |