JP2008042111A - Semiconductor device, and method of manufacturing the same - Google Patents

Semiconductor device, and method of manufacturing the same Download PDF

Info

Publication number
JP2008042111A
JP2008042111A JP2006217732A JP2006217732A JP2008042111A JP 2008042111 A JP2008042111 A JP 2008042111A JP 2006217732 A JP2006217732 A JP 2006217732A JP 2006217732 A JP2006217732 A JP 2006217732A JP 2008042111 A JP2008042111 A JP 2008042111A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode
semiconductor package
substrate
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006217732A
Other languages
Japanese (ja)
Inventor
Tomoaki Takubo
知章 田窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006217732A priority Critical patent/JP2008042111A/en
Publication of JP2008042111A publication Critical patent/JP2008042111A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having reliability, and to provide a method of manufacturing the same. <P>SOLUTION: The semiconductor device 1 comprises a semiconductor package 2 including a substrate 21, a semiconductor chip 22 mounted on a surface of the substrate 21, and electrodes 24 each having an end face 24a bonded to the underside of the substrate 21 and an end face 24b on the opposite side from the end face 24a, a semiconductor package 3 which is mounted above the semiconductor package 2 and has electrodes (not shown), bonding wires 5 for electrically connecting the electrodes 24 of the semiconductor package 2 and the electrodes of the semiconductor package 3, sealing resin 6 which integrally seals the semiconductor packages 2 and 3 and the bonding wires 5 and has an underside substantially flush with the end faces 24b of the electrodes 24, and external electrodes 7 bonded to the end faces 24b of the electrodes 24. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

近年、同一或いは異なる機能を有する複数の半導体チップを積層し、１つのパッケージ内に収容して、半導体装置の小型化を図る技術が開発されている（いわゆるスタックＭＣＰ）。   In recent years, a technique has been developed in which a plurality of semiconductor chips having the same or different functions are stacked and accommodated in one package to reduce the size of the semiconductor device (so-called stack MCP).

しかしながら、ロジック、メモリ、アナログ、高周波デバイス等、半導体装置の製造プロセス工程やプロセスの世代が大きく異なる半導体チップ同士を積層しようとすると、テストバーンイン時間や不良率の相違により、歩留まりの低下或いはコストの上昇等の問題が生じてしまう。   However, if semiconductor chips such as logic, memory, analog, high-frequency devices, etc., in which the manufacturing process steps or process generations of semiconductor devices are greatly different from each other are to be stacked, the yield is reduced or the cost is reduced due to the difference in test burn-in time and defect rate. Problems such as rising will occur.

このような問題を解決する方法として、半導体パッケージを個別に製造し、各々テストバーンインし、その後半導体パッケージ同士を積層するというパッケージオンパッケージ構造の半導体装置が提案されている。   As a method for solving such a problem, there has been proposed a semiconductor device having a package-on-package structure in which semiconductor packages are individually manufactured, test burned in, and then stacked.

現在、このようなパッケージオンパッケージ構造の半導体装置においては、上段の半導体パッケージのはんだボールは、下段の半導体パッケージに接合されている（例えば特許文献１及び特許文献２参照）。   Currently, in a semiconductor device having such a package-on-package structure, solder balls of an upper semiconductor package are bonded to a lower semiconductor package (see, for example, Patent Document 1 and Patent Document 2).

しかしながら、上段の半導体パッケージのはんだボールを下段の半導体パッケージに接合する際には、はんだボールを熱によりリフローさせる必要があるため、熱により上段及び下段の半導体パッケージに反りが発生してしまうことがある。このため、反りが発生している半導体パッケージ同士をはんだボールで接合しなければならないず、半導体装置の信頼性を確保できないことがある。   However, when the solder balls of the upper semiconductor package are joined to the lower semiconductor package, the solder balls need to be reflowed by heat, so that the upper and lower semiconductor packages may be warped by heat. is there. For this reason, semiconductor packages in which warpage has occurred must be joined with solder balls, and the reliability of the semiconductor device may not be ensured.

また、半導体装置のはんだボール（最下段の半導体パッケージのはんだボール）を実装基板に接合して、実装基板上に半導体装置を実装すると、金属疲労によりはんだボールが破断してしまい、半導体装置の信頼性を確保できないことがある。
特開２００４−１７２３２３号 特開２００５−４５２５１号 Also, if the solder ball of the semiconductor device (the solder ball of the lowermost semiconductor package) is joined to the mounting substrate and the semiconductor device is mounted on the mounting substrate, the solder ball will break due to metal fatigue, and the reliability of the semiconductor device May not be secure.
JP 2004-172323 A JP 2005-45251

本発明は、上記課題を解決するためになされたものである。即ち、本発明は、信頼性が確保された半導体装置及びこのような半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。   The present invention has been made to solve the above problems. That is, an object of the present invention is to provide a semiconductor device in which reliability is ensured and a semiconductor device manufacturing method capable of manufacturing such a semiconductor device.

本発明の一の態様によれば、基板と、前記基板の表面に搭載された半導体チップと、前記基板の裏面に接合された第１の端面及び前記第１の端面と反対側の第２の端面を有する電極とを備えた半導体パッケージと、前記半導体パッケージ上に搭載され、電極を有する半導体電子部品と、前記半導体パッケージの前記電極と前記半導体電子部品の前記電極とを電気的に接続する金属ワイヤと、前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止し、裏面が前記電極の前記第２の端面とほぼ同一平面となった封止樹脂と、前記電極の前記第２の端面に接合された外部電極とを具備することを特徴とする半導体装置が提供される。   According to one aspect of the present invention, a substrate, a semiconductor chip mounted on the surface of the substrate, a first end surface bonded to the back surface of the substrate, and a second end opposite to the first end surface. A semiconductor package including an electrode having an end face; a semiconductor electronic component mounted on the semiconductor package and having an electrode; and a metal electrically connecting the electrode of the semiconductor package and the electrode of the semiconductor electronic component A wire, the semiconductor package, the semiconductor electronic component, and the metal wire are integrally sealed, and a sealing resin whose back surface is substantially flush with the second end surface of the electrode; and the electrode of the electrode An external electrode joined to the second end face is provided. A semiconductor device is provided.

本発明の他の態様によれば、基板と、前記基板の表面に搭載された半導体チップと、前記基板の裏面に形成された電極とを備えた半導体パッケージの前記電極を金属フレームに接合し、前記金属フレームに前記半導体パッケージを固定する工程と、前記半導体パッケージ上に、電極を有する半導体電子部品を搭載する工程と、前記半導体パッケージの前記電極と前記半導体電子部品の前記電極とを金属ワイヤにより電気的に接続する工程と、前記金属フレーム上に封止樹脂を塗布して、前記封止樹脂により、前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止する工程と、前記第２の封止樹脂により、前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止した後、前記金属フレームを除去する工程と、前記金属フレームを除去することにより露出した前記電極の端面に外部電極を接合する工程とを具備することを特徴とする半導体装置の製造方法が提供される。   According to another aspect of the present invention, the electrode of a semiconductor package comprising a substrate, a semiconductor chip mounted on the surface of the substrate, and an electrode formed on the back surface of the substrate is bonded to a metal frame, A step of fixing the semiconductor package to the metal frame, a step of mounting a semiconductor electronic component having an electrode on the semiconductor package, and the electrode of the semiconductor package and the electrode of the semiconductor electronic component by a metal wire Electrically connecting, applying a sealing resin on the metal frame, and integrally sealing the semiconductor package, the semiconductor electronic component, and the metal wire with the sealing resin; After the semiconductor package, the semiconductor electronic component, and the metal wire are integrally sealed with the second sealing resin, the metal frame Removing, a method of manufacturing a semiconductor device characterized by comprising a step of bonding the external electrode on the end face of the electrode exposed by removing the metal frame is provided.

本発明の一及び他の態様によれば、信頼性が確保された半導体装置を提供することができる。   According to one and other aspects of the present invention, a semiconductor device in which reliability is ensured can be provided.

以下、図面を参照しながら実施の形態について説明する。図１は本実施の形態に係る半導体装置の縦断面図であり、図２は本実施の形態に係る電極及び外部電極付近の拡大図である。   Hereinafter, embodiments will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view of a semiconductor device according to the present embodiment, and FIG. 2 is an enlarged view of the vicinity of an electrode and an external electrode according to the present embodiment.

図１及び図２に示されるように半導体装置１は、ＢＧＡ（Ball Grid Array）等の半導体パッケージ２等から構成されている。半導体パッケージ２は、例えばガラス−エポキシ樹脂複合材料等から構成され、配線等（図示せず）を有する基板２１を備えている。この配線は、後述するはんだボール２５に電気的に接続されている。   As shown in FIGS. 1 and 2, the semiconductor device 1 includes a semiconductor package 2 such as a BGA (Ball Grid Array). The semiconductor package 2 is made of, for example, a glass-epoxy resin composite material, and includes a substrate 21 having wiring or the like (not shown). This wiring is electrically connected to a solder ball 25 described later.

基板２１の表面には、半導体チップ２２が搭載されている。なお、本実施の形態では、半導体パッケージ２内には１つの半導体チップ２２が配置されているが、半導体パッケージ２内に配置される半導体チップの数は特に限定されない。   A semiconductor chip 22 is mounted on the surface of the substrate 21. In the present embodiment, one semiconductor chip 22 is arranged in the semiconductor package 2, but the number of semiconductor chips arranged in the semiconductor package 2 is not particularly limited.

基板２１と半導体チップ２２との間には、基板２１に半導体チップ２２を固定するための、例えばシート状の接着材２３が介在している。   Between the substrate 21 and the semiconductor chip 22, for example, a sheet-like adhesive 23 for fixing the semiconductor chip 22 to the substrate 21 is interposed.

基板２１の裏面には、所定の間隔をおいて複数の電極２４が形成されている。本実施の形態では、電極２４は、基板２１の裏面に接合されたはんだボール２５と、はんだボール２５に接合された金属層２６とから構成されている。なお、金属層２６は設けられていなくともよく、この場合には、電極２４は、はんだボール２５から構成されている。   A plurality of electrodes 24 are formed on the back surface of the substrate 21 at predetermined intervals. In the present embodiment, the electrode 24 includes a solder ball 25 bonded to the back surface of the substrate 21 and a metal layer 26 bonded to the solder ball 25. The metal layer 26 may not be provided, and in this case, the electrode 24 is composed of solder balls 25.

電極２４は、基板２１の裏面に接合された端面２４ａ（第１の端面）と、端面２４ａと反対側の端面２４ｂ（第２の端面）とを有している。本実施の形態では、電極２４がはんだボール２５と金属層２６とから構成されているので、端面２４ａははんだボール２５の基板２１に接合された面となっており、端面２４ｂは金属層２６のはんだボール２５と接合された面と反対側の面となっている。なお、金属層２６が設けられていない場合には、端面２４ｂははんだボール２５の基板２１に接合された面と反対側の面となる。   The electrode 24 has an end surface 24a (first end surface) bonded to the back surface of the substrate 21 and an end surface 24b (second end surface) opposite to the end surface 24a. In the present embodiment, since the electrode 24 is composed of the solder ball 25 and the metal layer 26, the end surface 24 a is a surface joined to the substrate 21 of the solder ball 25, and the end surface 24 b is the metal layer 26. It is the surface opposite to the surface joined to the solder balls 25. When the metal layer 26 is not provided, the end surface 24b is a surface opposite to the surface bonded to the substrate 21 of the solder ball 25.

はんだボール２５の高さｈ１は、ボールピッチの５０〜７０％が好ましい。この範囲が好ましいとしたのは、５０％未満であると、はんだボール２５と金属層２６との接続不良が発生するからであり、７０％を超えると、はんだボール２５がショートするからである。 The height h 1 of the solder ball 25 is preferably 50% to 70% of the ball pitch. This range is preferable because if it is less than 50%, poor connection between the solder ball 25 and the metal layer 26 occurs, and if it exceeds 70%, the solder ball 25 is short-circuited.

また、はんだボール２５の直径ｄ１は、ボールピッチの５０〜７０％が好ましい。この範囲が好ましいとしたのは、５０％未満であると、はんだボール２５と金属層２６との接続不良が発生するからであり、７０％を超えると、はんだボール２５がショートするからである。 The diameter d 1 of the solder balls 25 is preferably 50% to 70% of the ball pitch. This range is preferable because if it is less than 50%, poor connection between the solder ball 25 and the metal layer 26 occurs, and if it exceeds 70%, the solder ball 25 is short-circuited.

金属層２６は、例えば、Ａｕ／Ｎｉ／Ａｕの３層構造となっている。なお、金属層２６は３層構造のように多層構造であってもよいが、単層構造であってもよい。また、金属層２６の厚さｈ２は、３〜１５μｍが好ましい。この範囲が好ましいとしたのは、３μｍ未満であると、熱時のＳｎ拡散による接続不良が発生するためであり、１５μｍを超えると、接続部への残留歪の問題が発生するためである。 The metal layer 26 has, for example, a three-layer structure of Au / Ni / Au. The metal layer 26 may have a multilayer structure such as a three-layer structure, but may have a single-layer structure. The thickness h 2 of the metal layers 26, 3 to 15 [mu] m is preferred. This range is preferable because if it is less than 3 μm, a connection failure occurs due to Sn diffusion during heating, and if it exceeds 15 μm, a problem of residual strain at the connection portion occurs.

半導体チップ２２と一部のはんだボール２５とはボンディングワイヤ２７及び基板２１の配線を介して電気的に接続されている。ボンディングワイヤ２７の一端は半導体チップ２２の電極パッド（図示せず）に接続されており、他端は基板２１の配線に電気的に接続されている。   The semiconductor chip 22 and some solder balls 25 are electrically connected via bonding wires 27 and wiring of the substrate 21. One end of the bonding wire 27 is connected to an electrode pad (not shown) of the semiconductor chip 22, and the other end is electrically connected to the wiring of the substrate 21.

半導体チップ２２及びボンディングワイヤ２７等は、封止樹脂２８により一体的に封止されている。   The semiconductor chip 22, the bonding wire 27, and the like are integrally sealed with a sealing resin 28.

半導体パッケージ２上には、半導体電子部品が搭載されている。本実施の形態では、半導体電子部品として、ＢＧＡ（Ball Grid Array）等の半導体パッケージ３を使用した例について説明する。なお、半導体電子部品として、半導体パッケージ３の代わりに、半導体チップを使用してもよい。   A semiconductor electronic component is mounted on the semiconductor package 2. In the present embodiment, an example in which a semiconductor package 3 such as a BGA (Ball Grid Array) is used as a semiconductor electronic component will be described. A semiconductor chip may be used as the semiconductor electronic component instead of the semiconductor package 3.

半導体パッケージ３は、例えばガラス−エポキシ樹脂複合材料等から構成されており、配線等（図示せず）を有する基板３１を備えている。配線は、基板３１の裏面に形成された例えばはんだボール等の電極（図示せず）に電気的に接続されている。   The semiconductor package 3 is made of, for example, a glass-epoxy resin composite material, and includes a substrate 31 having wiring or the like (not shown). The wiring is electrically connected to an electrode (not shown) such as a solder ball formed on the back surface of the substrate 31.

基板３１の表面には、半導体チップ３２，３３が搭載されている。半導体チップ３３は半導体チップ３２上に積層されている。なお、本実施の形態では、半導体パッケージ３内には２つの半導体チップ３２，３３が配置されているが、半導体パッケージ３内に配置される半導体チップの数は特に限定されない。   Semiconductor chips 32 and 33 are mounted on the surface of the substrate 31. The semiconductor chip 33 is stacked on the semiconductor chip 32. In the present embodiment, two semiconductor chips 32 and 33 are arranged in the semiconductor package 3, but the number of semiconductor chips arranged in the semiconductor package 3 is not particularly limited.

基板３１と半導体チップ３２との間、及び半導体チップ３２と半導体チップ３３の間には、基板３１に半導体チップ３２，３３を固定するための、例えばシート状の接着材３４，３５が介在している。   For example, sheet-like adhesives 34 and 35 for fixing the semiconductor chips 32 and 33 to the substrate 31 are interposed between the substrate 31 and the semiconductor chip 32 and between the semiconductor chip 32 and the semiconductor chip 33. Yes.

半導体チップ３１，３２と半導体パッケージ３の電極とは、ボンディングワイヤ３６，３７及び基板３１の配線を介して電気的に接続されている。ボンディングワイヤ３６，３７の一端は半導体チップ３２，３３の電極パッド（図示せず）に接続されており、他端は基板３１の配線に電気的に接続されている。   The semiconductor chips 31 and 32 and the electrodes of the semiconductor package 3 are electrically connected via bonding wires 36 and 37 and the wiring of the substrate 31. One end of the bonding wires 36 and 37 is connected to an electrode pad (not shown) of the semiconductor chips 32 and 33, and the other end is electrically connected to the wiring of the substrate 31.

半導体チップ３２，３３及びボンディングワイヤ３６，３７等は、封止樹脂３８により一体的に封止されている。   The semiconductor chips 32 and 33, the bonding wires 36 and 37, and the like are integrally sealed with a sealing resin 38.

半導体パッケージ２と半導体パッケージ３との間には、半導体パッケージ２に半導体パッケージ３を固定するための、例えばシート状の接着材４が介在している。   Between the semiconductor package 2 and the semiconductor package 3, for example, a sheet-like adhesive 4 for fixing the semiconductor package 3 to the semiconductor package 2 is interposed.

半導体パッケージ３の電極は、金属ワイヤとしての例えばボンディングワイヤ５を介して半導体パッケージ２の電極２４に電気的に接続されている。ボンディングワイヤ５の一端は半導体パッケージ３の電極に接続されており、他端は電極２４と電気的に接続された基板２１の配線に接続されている。なお、本実施の形態では、半導体パッケージ３の電極にボンディングワイヤ５を容易に接続するために、半導体パッケージ３が半導体パッケージ２に対して逆向きになるように、即ち、半導体チップ２２と半導体チップ３２，３２とが向かい合うように半導体パッケージ３が配置されている。   The electrode of the semiconductor package 3 is electrically connected to the electrode 24 of the semiconductor package 2 via, for example, a bonding wire 5 as a metal wire. One end of the bonding wire 5 is connected to the electrode of the semiconductor package 3, and the other end is connected to the wiring of the substrate 21 electrically connected to the electrode 24. In the present embodiment, in order to easily connect the bonding wire 5 to the electrode of the semiconductor package 3, the semiconductor package 3 is opposite to the semiconductor package 2, that is, the semiconductor chip 22 and the semiconductor chip. The semiconductor package 3 is arranged so that 32 and 32 face each other.

半導体パッケージ２，３及びボンディングワイヤ５は、封止樹脂６により一体的に封止されている。封止樹脂６の表面６ａは、封止樹脂６によりボンディングワイヤ５が隠れる位置に存在しており、裏面６ｂは電極２４の端面２４ｂとほぼ同一平面となる位置に存在している。即ち、封止樹脂６は、はんだボール２５間及び金属層２６間にも充填されている。   The semiconductor packages 2 and 3 and the bonding wire 5 are integrally sealed with a sealing resin 6. The surface 6 a of the sealing resin 6 exists at a position where the bonding wire 5 is hidden by the sealing resin 6, and the back surface 6 b exists at a position that is substantially flush with the end surface 24 b of the electrode 24. That is, the sealing resin 6 is filled between the solder balls 25 and between the metal layers 26.

電極２４の端面２４ｂには、半導体装置１の外部電極が接合されている。本実施の形態では、外部電極として、はんだボール７を使用した例について説明する。なお、金属層２６が設けられていない場合には、はんだボール７は、はんだボール２５に接合されている。   An external electrode of the semiconductor device 1 is joined to the end face 24 b of the electrode 24. In the present embodiment, an example in which solder balls 7 are used as external electrodes will be described. If the metal layer 26 is not provided, the solder ball 7 is bonded to the solder ball 25.

はんだボール７の高さｈ３は、ボールピッチの５０〜７０％が好ましい。この範囲が好ましいとしたのは、５０％未満であると、はんだボール７と金属層２６との接続不良が発生するからであり、７０％を超えると、はんだボール７がショートするからである。 The height h 3 of the solder balls 7, preferably 50% to 70% of the ball pitch. This range is preferable because if it is less than 50%, poor connection between the solder ball 7 and the metal layer 26 occurs, and if it exceeds 70%, the solder ball 7 is short-circuited.

また、はんだボール７の直径ｄ２は、ボールピッチの５０〜７０％が好ましい。この範囲が好ましいとしたのは、５０％未満であると、はんだボール７と金属層２６との接続不良が発生するからであり、７０％を超えると、はんだボール７がショートするからである。 The diameter d 2 of the solder balls 7, preferably 50% to 70% of the ball pitch. This range is preferable because if it is less than 50%, poor connection between the solder ball 7 and the metal layer 26 occurs, and if it exceeds 70%, the solder ball 7 is short-circuited.

なお、電極２４の端面２４ａからはんだボール７の先端までの高さｈは、ボールピッチの（５０〜７０％）×２＋（３〜１５μｍの範囲）が好ましい。   The height h from the end surface 24a of the electrode 24 to the tip of the solder ball 7 is preferably (50 to 70%) × 2 + (range of 3 to 15 μm) of the ball pitch.

このような半導体装置１は、例えば以下のようにして、作製することができる。図３（ａ）〜図５（ｃ）は本実施の形態に係る半導体装置１の製造工程を模式的に示した図である。   Such a semiconductor device 1 can be manufactured, for example, as follows. FIG. 3A to FIG. 5C are diagrams schematically showing the manufacturing process of the semiconductor device 1 according to the present embodiment.

まず、図３（ａ）に示されるように金属フレーム４１の表面に、金属フレーム４１に接合された金属層２６を形成する。金属フレーム４１は、例えばＣｕ等の金属から構成されている。   First, as shown in FIG. 3A, the metal layer 26 bonded to the metal frame 41 is formed on the surface of the metal frame 41. The metal frame 41 is made of a metal such as Cu.

次に、半導体パッケージ２のはんだボール２５をリフローさせることにより、はんだボール２５を金属層２６に接合させて、図３（ｂ）に示されるように金属フレーム４１上に半導体パッケージ２を固定する。   Next, by reflowing the solder balls 25 of the semiconductor package 2, the solder balls 25 are joined to the metal layer 26, and the semiconductor package 2 is fixed on the metal frame 41 as shown in FIG.

金属フレーム４１上に半導体パッケージ２を固定した後、半導体パッケージ２上に接着材４を配置し、接着材４上に半導体パッケージ３に配置して、図３（ｃ）に示されるように半導体パッケージ２上に半導体パッケージ３を搭載する。ここで、半導体パッケージ３は、半導体チップ２と半導体チップ３２，３３が向かい合うように、半導体パッケージ２上に搭載される。   After the semiconductor package 2 is fixed on the metal frame 41, the adhesive material 4 is disposed on the semiconductor package 2, and the semiconductor package 3 is disposed on the adhesive material 4, so that the semiconductor package as shown in FIG. A semiconductor package 3 is mounted on 2. Here, the semiconductor package 3 is mounted on the semiconductor package 2 so that the semiconductor chip 2 and the semiconductor chips 32 and 33 face each other.

そして、図４（ａ）に示されるように、半導体パッケージ２の基板２１と半導体パッケージ３の電極とをワイヤボンディングにより接続する。これにより、半導体パッケージ２の電極２４と半導体パッケージ３の電極がボンディングワイヤ５を介して電気的に接続される。その後、図４（ｂ）に示されるように金属フレーム４１上に封止樹脂６を塗布し、封止樹脂６により半導体パッケージ２，３及びボンディングワイヤ５を一体的に封止する。   Then, as shown in FIG. 4A, the substrate 21 of the semiconductor package 2 and the electrode of the semiconductor package 3 are connected by wire bonding. Thereby, the electrode 24 of the semiconductor package 2 and the electrode of the semiconductor package 3 are electrically connected via the bonding wire 5. Thereafter, as shown in FIG. 4B, a sealing resin 6 is applied on the metal frame 41, and the semiconductor packages 2, 3 and the bonding wires 5 are integrally sealed with the sealing resin 6.

封止樹脂６により半導体パッケージ２等を封止した後、図４（ｃ）に示されるように金属フレーム４１を例えばウエットエッチングして、金属フレーム４１を除去する。金属フレーム４１を除去した後、図５（ａ）に示されるように、はんだボール７をリフローさせて、金属フレーム４１を除去することにより露出した電極２４の端面２４ｂにはんだボール７を接合する。   After the semiconductor package 2 and the like are sealed with the sealing resin 6, the metal frame 41 is removed by, for example, wet etching the metal frame 41 as shown in FIG. 4C. After removing the metal frame 41, as shown in FIG. 5A, the solder balls 7 are reflowed, and the solder balls 7 are joined to the end surfaces 24b of the electrodes 24 exposed by removing the metal frame 41.

その後、図５（ｂ）に示されるように封止樹脂６の表面６ａにダイシングテープ４２を貼着した後、図５（ｃ）に示されるように半導体装置１をダイシングにより個片化する。そして、最後に、ダイシングテープ４２から個片化した半導体装置１を剥がす。これにより、図１に示される半導体装置１が作製される。   Then, after the dicing tape 42 is adhered to the surface 6a of the sealing resin 6 as shown in FIG. 5B, the semiconductor device 1 is diced as shown in FIG. 5C. Finally, the separated semiconductor device 1 is peeled off from the dicing tape 42. Thereby, the semiconductor device 1 shown in FIG. 1 is manufactured.

本実施の形態では、ボンディングワイヤ５により半導体パッケージ２の電極２４と半導体パッケージ３の電極とを電気的に接続するので、半導体パッケージ２，３に反りが発生し難く、また半導体パッケージ２，３に反りが発生した場合であっても、半導体パッケージ２，３同士を容易に電気的に接続することができる。これにより、半導体装置１の信頼性を確保することができる。   In this embodiment, since the electrode 24 of the semiconductor package 2 and the electrode of the semiconductor package 3 are electrically connected by the bonding wire 5, the semiconductor packages 2 and 3 are unlikely to warp, and the semiconductor packages 2 and 3 Even when warping occurs, the semiconductor packages 2 and 3 can be easily electrically connected to each other. Thereby, the reliability of the semiconductor device 1 can be ensured.

半導体装置をはんだボールを介して実装基板に実装した場合におけるはんだボールの金属疲労による破断は、半導体装置と実装基板との線膨張係数の違いによりはんだボールに発生する歪みが原因であると考えられる。ここで、歪みεは、次式（１）で示されるように半導体装置を実装基板に実装した状態における接続高さ（はんだボールの高さ）ｈに反比例しており、次式（２）に示されるように金属の疲労寿命Ｆは歪みεに依存している。なお、次式（２）におけるＡは定数、αは金属の種類により決定される定数である。
ε∝ｆ（１／ｈ） …（１）
Ｆ＝Ａε−α …（２） When a semiconductor device is mounted on a mounting board via a solder ball, the breakage due to metal fatigue of the solder ball is considered to be caused by distortion generated in the solder ball due to the difference in linear expansion coefficient between the semiconductor device and the mounting board. . Here, the strain ε is inversely proportional to the connection height (solder ball height) h in a state in which the semiconductor device is mounted on the mounting substrate as shown by the following equation (1). As shown, the fatigue life F of the metal depends on the strain ε. In the following formula (2), A is a constant, and α is a constant determined by the type of metal.
ε∝f (1 / h) (1)
F = Aε− α (2)

式（１）及び式（２）から、はんだボールの高さが高くなると、はんだボールに発生する歪みが低減し、はんだボールの疲労寿命が長くなるということが分かる。従って、はんだボールの直径を大きくすれば、はんだボールの歪みを低減させることができる。しかしながら、はんだボールの直径を大きくすると、はんだボール間の距離が短くなるので、はんだボール同士が電気的に短絡してしまうおそれがある。これに対し、本実施の形態では、はんだボール２５に金属層２６を介してはんだボール７を接合しているので、はんだボール２５の直径を大きくせずに、半導体装置１を実装基板に実装した状態における接続高さを高くすることができる。これにより、半導体装置１の実装信頼性を向上させることができる。なお、金属層２６を設けずに、はんだボール２５にはんだボール７を接合した場合にも同様の効果が得られる。   From formulas (1) and (2), it can be seen that as the height of the solder ball increases, the strain generated in the solder ball decreases and the fatigue life of the solder ball increases. Therefore, if the diameter of the solder ball is increased, the distortion of the solder ball can be reduced. However, when the diameter of the solder balls is increased, the distance between the solder balls is shortened, so that the solder balls may be electrically short-circuited. On the other hand, in this embodiment, since the solder ball 7 is joined to the solder ball 25 via the metal layer 26, the semiconductor device 1 is mounted on the mounting substrate without increasing the diameter of the solder ball 25. The connection height in the state can be increased. Thereby, the mounting reliability of the semiconductor device 1 can be improved. The same effect can be obtained when the solder ball 7 is joined to the solder ball 25 without providing the metal layer 26.

本実施の形態では、封止樹脂６の裏面６ｂが金属層２６とほぼ同一平面となっており、はんだボール２５の側面を覆っているので、半導体チップ２２及び基板２１のα差によって生じるはんだボール２５の歪みをより低減させることができる。   In the present embodiment, the back surface 6 b of the sealing resin 6 is substantially flush with the metal layer 26 and covers the side surface of the solder ball 25, so that the solder ball generated by the α difference between the semiconductor chip 22 and the substrate 21. 25 distortion can be further reduced.

半導体装置１を製造する際に、金属フレーム４１を使用しているので、複数の半導体装置１を一度に作製することができる。これにより、半導体装置１の生産性を向上させることができる。   Since the metal frame 41 is used when manufacturing the semiconductor device 1, a plurality of semiconductor devices 1 can be manufactured at a time. Thereby, the productivity of the semiconductor device 1 can be improved.

半導体装置１を製造する際に、金属フレーム４１の代わりに、樹脂やセラミックから構成されたフレームを使用することも考えられるが、樹脂から構成されたフレームを用いた場合には、フレームがエッチングし難いとともにフレームの強度が不十分となってしまうという問題がある。また、セラミックスから構成されたフレームを用いた場合には、セラミックスは薬品耐性が高いので、エッチングし難い。これに対し、本実施の形態では、金属フレーム４１を使用しているので、エッチングし易いとともに十分な強度を確保することができる。これにより、半導体装置１の生産性を向上させることができる。   When manufacturing the semiconductor device 1, it is conceivable to use a frame made of resin or ceramic instead of the metal frame 41. However, when a frame made of resin is used, the frame is etched. There are problems that it is difficult and the strength of the frame becomes insufficient. In addition, when a frame made of ceramics is used, ceramics are highly resistant to chemicals and are difficult to etch. On the other hand, in this embodiment, since the metal frame 41 is used, it is easy to etch and sufficient strength can be ensured. Thereby, the productivity of the semiconductor device 1 can be improved.

なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更可能である。上記実施の形態では、半導体装置１は、２つの半導体パッケージ２，３を備えているが、半導体パッケージの数は特に限定されない。   The present invention is not limited to the description of the above embodiment, and the structure, material, arrangement of each member, and the like can be appropriately changed without departing from the gist of the present invention. In the above embodiment, the semiconductor device 1 includes the two semiconductor packages 2 and 3, but the number of semiconductor packages is not particularly limited.

実施の形態に係る半導体装置の縦断面図である。It is a longitudinal cross-sectional view of the semiconductor device which concerns on embodiment. 実施の形態に係る電極及び外部電極付近の拡大図である。It is an enlarged view near the electrode and external electrode which concern on embodiment. （ａ）〜（ｃ）は実施の形態に係る半導体装置の製造工程を模式的に示した図である。(A)-(c) is the figure which showed typically the manufacturing process of the semiconductor device which concerns on embodiment. （ａ）〜（ｃ）は実施の形態に係る半導体装置の製造工程を模式的に示した図である。(A)-(c) is the figure which showed typically the manufacturing process of the semiconductor device which concerns on embodiment. （ａ）〜（ｃ）は実施の形態に係る半導体装置の製造工程を模式的に示した図である。(A)-(c) is the figure which showed typically the manufacturing process of the semiconductor device which concerns on embodiment.

符号の説明Explanation of symbols

１…半導体装置、２，３…半導体パッケージ、５…ボンディングワイヤ、６…封止樹脂、６ａ…表面、６ｂ…裏面、７，２５…はんだボール、２１，３１…基板、２２，３２，３３…半導体チップ、２４…電極、２６…金属層、２８，３８…封止樹脂、４１…金属フレーム。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2, 3 ... Semiconductor package, 5 ... Bonding wire, 6 ... Sealing resin, 6a ... Front surface, 6b ... Back surface, 7, 25 ... Solder ball, 21, 31 ... Substrate, 22, 32, 33 ... Semiconductor chip, 24 ... electrode, 26 ... metal layer, 28, 38 ... sealing resin, 41 ... metal frame.

Claims (5)

基板と、前記基板の表面に搭載された半導体チップと、前記基板の裏面に接合された第１の端面及び前記第１の端面と反対側の第２の端面を有する電極とを備えた半導体パッケージと、
前記半導体パッケージ上に搭載され、電極を有する半導体電子部品と、
前記半導体パッケージの前記電極と前記半導体電子部品の前記電極とを電気的に接続する金属ワイヤと、
前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止し、裏面が前記電極の前記第２の端面とほぼ同一平面となった封止樹脂と、
前記電極の前記第２の端面に接合された外部電極と
を具備することを特徴とする半導体装置。 A semiconductor package comprising a substrate, a semiconductor chip mounted on the surface of the substrate, and an electrode having a first end surface bonded to the back surface of the substrate and a second end surface opposite to the first end surface When,
A semiconductor electronic component mounted on the semiconductor package and having an electrode;
A metal wire that electrically connects the electrode of the semiconductor package and the electrode of the semiconductor electronic component;
A sealing resin that integrally seals the semiconductor package, the semiconductor electronic component, and the metal wire, and whose back surface is substantially flush with the second end surface of the electrode;
And an external electrode joined to the second end face of the electrode. 前記半導体電子部品は、半導体パッケージであることを特徴とする請求項１記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor electronic component is a semiconductor package. 前記電極は、はんだボール或いははんだボールと前記はんだボールに接合された金属層とから構成されており、前記外部電極は、はんだボールから構成されていることを特徴とする請求項１又は２記載の半導体装置。   The said electrode is comprised from the metal layer joined to the solder ball or the solder ball, and the said solder ball, The said external electrode is comprised from the solder ball, The Claim 1 or 2 characterized by the above-mentioned. Semiconductor device. 基板と、前記基板の表面に搭載された半導体チップと、前記基板の裏面に形成された電極とを備えた半導体パッケージの前記電極を金属フレームに接合し、前記金属フレームに前記半導体パッケージを固定する工程と、
前記半導体パッケージ上に、電極を有する半導体電子部品を搭載する工程と、
前記半導体パッケージの前記電極と前記半導体電子部品の前記電極とを金属ワイヤにより電気的に接続する工程と、
前記金属フレーム上に封止樹脂を塗布して、前記封止樹脂により、前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止する工程と、
前記第２の封止樹脂により、前記半導体パッケージ、前記半導体電子部品、及び前記金属ワイヤを一体的に封止した後、前記金属フレームを除去する工程と、
前記金属フレームを除去することにより露出した前記電極の端面に外部電極を接合する工程と
を具備することを特徴とする半導体装置の製造方法。 The electrode of a semiconductor package comprising a substrate, a semiconductor chip mounted on the surface of the substrate, and an electrode formed on the back surface of the substrate is bonded to a metal frame, and the semiconductor package is fixed to the metal frame Process,
Mounting a semiconductor electronic component having an electrode on the semiconductor package;
Electrically connecting the electrode of the semiconductor package and the electrode of the semiconductor electronic component by a metal wire;
Applying a sealing resin on the metal frame, and integrally sealing the semiconductor package, the semiconductor electronic component, and the metal wire with the sealing resin;
Removing the metal frame after integrally sealing the semiconductor package, the semiconductor electronic component, and the metal wire with the second sealing resin;
And a step of bonding an external electrode to an end face of the electrode exposed by removing the metal frame. 前記半導体電子部品は、半導体パッケージであることを特徴とする請求項４記載の半導体装置の製造方法。   5. The method of manufacturing a semiconductor device according to claim 4, wherein the semiconductor electronic component is a semiconductor package.
JP2006217732A 2006-08-10 2006-08-10 Semiconductor device, and method of manufacturing the same Withdrawn JP2008042111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006217732A JP2008042111A (en) 2006-08-10 2006-08-10 Semiconductor device, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217732A JP2008042111A (en) 2006-08-10 2006-08-10 Semiconductor device, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2008042111A true JP2008042111A (en) 2008-02-21

Family

ID=39176746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217732A Withdrawn JP2008042111A (en) 2006-08-10 2006-08-10 Semiconductor device, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2008042111A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040880A (en) * 2008-08-06 2010-02-18 Spansion Llc Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040880A (en) * 2008-08-06 2010-02-18 Spansion Llc Semiconductor device

Similar Documents

Publication Publication Date Title
JP5529371B2 (en) Semiconductor device and manufacturing method thereof
JP5265183B2 (en) Semiconductor device
JP5543086B2 (en) Semiconductor device and manufacturing method thereof
JP2010161102A (en) Semiconductor device
JP4899406B2 (en) Flip chip type semiconductor device
JP2008124435A (en) Multi-stack package, and manufacturing method thereof
JP2010251347A (en) Method of manufacturing semiconductor device
JP2008072082A (en) Cap wafer, semiconductor chip comprising same, and method of manufacturing same
JP5228843B2 (en) Semiconductor device mounting substrate and semiconductor device
JP2010140981A (en) Chip structure, chip laminated structure, semiconductor package structure, and memory
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2011109104A (en) Method for sealing electronic component
JP2007242684A (en) Laminated semiconductor device and laminating method of device
JP6515047B2 (en) Semiconductor device and method of manufacturing the same
TW200536074A (en) Chip package structure and process for fabricating the same
JP2008042111A (en) Semiconductor device, and method of manufacturing the same
JP2008277457A (en) Multilayer semiconductor device and package
JP2009130271A (en) Semiconductor device and method of manufacturing the same
JP4972968B2 (en) Semiconductor device and manufacturing method thereof
JP2007116030A (en) Semiconductor device and semiconductor package using it
US20090206492A1 (en) Semiconductor device
JP2007165836A (en) Semiconductor device
JP2009010208A (en) Compound lead frame and semiconductor device using compound lead frame
JP2007067129A (en) Mounting structure of semiconductor device
JP2008047662A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110