JP2008041027A - プロセッサノードシステムおよびプロセッサノードクラスタシステム - Google Patents
プロセッサノードシステムおよびプロセッサノードクラスタシステム Download PDFInfo
- Publication number
- JP2008041027A JP2008041027A JP2006217953A JP2006217953A JP2008041027A JP 2008041027 A JP2008041027 A JP 2008041027A JP 2006217953 A JP2006217953 A JP 2006217953A JP 2006217953 A JP2006217953 A JP 2006217953A JP 2008041027 A JP2008041027 A JP 2008041027A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- board
- bridge
- mcp
- pci express
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】4枚のプロセッサ基板50〜53を密結合したノード100を構成する。プロセッサ基板50には、マルチコアプロセッサ(MCP)20、21と、MCP20、21の入出力バスをPCIエクスプレスに接続するためのブリッジ30、31が搭載される。各ブリッジ30、31の2つの下流ポートには、ルートコンプレックス用コネクタRC0、RC1と、エンドポイント用コネクタEP0、EP1とが設けられる。一のプロセッサ基板のブリッジのルートコンプレックス用コネクタは、別のプロセッサ基板のブリッジのエンドポイント用コネクタにフレキシブル基板により配線接続される。各プロセッサ基板の合計4個のコネクタの内、3個のコネクタを用いて4枚のプロセッサ基板50〜53がフルメッシュ型で相互結合される。
【選択図】図2
Description
Claims (11)
- プロセッサと、前記プロセッサの入出力バスと周辺デバイスが接続されるPCIエクスプレスとの間でデータを中継するブリッジとが搭載されたプロセッサ基板を複数含み、
前記ブリッジのポートは当該プロセッサがホストとなるルートコンプレックスモードまたは当該プロセッサが周辺デバイスとなるエンドポイントモードに設定可能に構成され、
一のプロセッサ基板のブリッジのルートコンプレックスモードに設定されたポートを、別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに接続することにより、前記複数のプロセッサ基板間を相互結合してなることを特徴とするプロセッサノードシステム。 - 前記一のプロセッサ基板のブリッジのルートコンプレックスモードに設定されたポートに設けられるPCIエクスプレスコネクタと、前記別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに設けられるPCIエクスプレスコネクタとがフレキシブル基板により配線接続されてなることを特徴とする請求項1に記載のプロセッサノードシステム。
- 前記一のプロセッサ基板のブリッジのルートコンプレックスモードに設定されたポートに設けられるPCIエクスプレスコネクタと、前記別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに設けられるPCIエクスプレスコネクタとを相互接続するための一枚のバックプレーン基板をさらに設けたことを特徴とする請求項1に記載のプロセッサノードシステム。
- プロセッサと、前記プロセッサの入出力バスと周辺デバイスが接続されるPCIエクスプレスとの間でデータを中継するブリッジとが2組搭載されたプロセッサ基板を4枚含み、
各ブリッジは、当該プロセッサがホストとなるルートコンプレックスモードに設定されたポートと当該プロセッサが周辺デバイスとなるエンドポイントモードに設定されたポートを有し、
一のプロセッサ基板のルートコンプレックスモードに設定されたポートは、別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに接続されることを条件として、各プロセッサ基板の合計4個のポートの内、3個のポートを用いて、前記4枚のプロセッサ基板の内、任意の2枚のプロセッサ基板間を相互結合してなることを特徴とするプロセッサノードシステム。 - 前記プロセッサ基板内の2つのプロセッサは入出力バスを介して接続されており、前記プロセッサ基板間のポートの接続により、4枚の前記プロセッサ基板の合計8個のプロセッサの内、任意の2個のプロセッサが互いに通信可能に相互接続されることを特徴とする請求項4に記載のプロセッサノードシステム。
- 前記一のプロセッサ基板のブリッジのルートコンプレックスモードに設定されたポートに設けられるPCIエクスプレスコネクタと、前記別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに設けられるPCIエクスプレスコネクタとがフレキシブル基板により配線接続されてなることを特徴とする請求項4または5に記載のプロセッサノードシステム。
- 筐体内に前記4枚のプロセッサ基板面を互いに平行に設置し、筐体背面に各プロセッサ基板のブリッジのポートに設けられるPCIエクスプレスコネクタが配置されるように構成し、筐体背面に配置された各プロセッサ基板のPCIエクスプレスコネクタ間をフレキシブル基板により接続してなることを特徴とする請求項6に記載のプロセッサノードシステム。
- 筐体内に前記4枚のプロセッサ基板面を互いに平行に設置し、筐体背面に各プロセッサ基板のブリッジのポートに設けられるPCIエクスプレスコネクタが配置されるように構成し、前記一のプロセッサ基板のブリッジのルートコンプレックスモードに設定されたポートに設けられるPCIエクスプレスコネクタと、前記別のプロセッサ基板のブリッジのエンドポイントモードに設定されたポートに設けられるPCIエクスプレスコネクタとを相互接続するための一枚のバックプレーン基板をさらに設けたことを特徴とする請求項4または5に記載のプロセッサノードシステム。
- 各プロセッサのメモリ空間に、相互接続された他のプロセッサの共有領域がI/Oアドレス空間としてメモリマッピングされることにより、各プロセッサは前記他のプロセッサの共有領域にアクセス可能に構成されることを特徴とする請求項4から8のいずれかに記載のプロセッサノードシステム。
- 請求項4から9のいずれかに記載のプロセッサノードシステムを複数含み、
隣接する2つのプロセッサノードシステム間で当該プロセッサノードシステム内のプロセッサ基板間の接続に使用されていない空きポートを互いに接続することにより、前記複数のプロセッサノードシステム間を相互結合してなることを特徴とするプロセッサノードクラスタシステム。 - 前記空きポートにPCIエクスプレスコネクタが設けられ、前記空きポートのPCIエクスプレスコネクタ間がフレキシブル基板により配線接続されてなることを特徴とする請求項10に記載のプロセッサノードクラスタシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217953A JP5084197B2 (ja) | 2006-08-10 | 2006-08-10 | プロセッサノードシステムおよびプロセッサノードクラスタシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217953A JP5084197B2 (ja) | 2006-08-10 | 2006-08-10 | プロセッサノードシステムおよびプロセッサノードクラスタシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041027A true JP2008041027A (ja) | 2008-02-21 |
JP5084197B2 JP5084197B2 (ja) | 2012-11-28 |
Family
ID=39175916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006217953A Active JP5084197B2 (ja) | 2006-08-10 | 2006-08-10 | プロセッサノードシステムおよびプロセッサノードクラスタシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5084197B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2093904A1 (en) | 2008-02-22 | 2009-08-26 | Nec Corporation | Bandwidth allocation method, optical line terminator, subscriber station, communication system, and recording medium program of device |
JP2012058796A (ja) * | 2010-09-06 | 2012-03-22 | Nec Commun Syst Ltd | シリアル伝送バックプレーンを用いた通信装置およびその接続管理方法 |
JP2014228925A (ja) * | 2013-05-20 | 2014-12-08 | コニカミノルタ株式会社 | 画像形成装置、起動制御方法および起動制御プログラム |
GB2542909A (en) * | 2015-08-12 | 2017-04-05 | Lenovo Entpr Solutions Singapore Pte Ltd | Multi-server system interconnect |
US10795851B2 (en) | 2018-04-18 | 2020-10-06 | Fujitsu Client Computing Limited | Relay device and information processing system |
GB2583797A (en) | 2018-12-28 | 2020-11-11 | Fujitsu Client Computing Ltd | System and device |
GB2587447A (en) | 2019-06-05 | 2021-03-31 | Fujitsu Client Computing Ltd | Information processing apparatus, information processing system, and information processing program |
CN113806273A (zh) * | 2020-06-16 | 2021-12-17 | 英业达科技有限公司 | 快速周边组件互连数据传输控制系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793236A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | バス制御装置 |
JPH0844460A (ja) * | 1994-07-28 | 1996-02-16 | Life Tec Kenkyusho:Kk | コンピュータ装置およびボード間接続用リンク |
JPH09146895A (ja) * | 1995-11-28 | 1997-06-06 | Hitachi Ltd | トーラス結合型並列計算機 |
JP2000506645A (ja) * | 1996-02-22 | 2000-05-30 | シーメンス ニクスドルフ インフオルマチオーンスジステーメ アクチエンゲゼルシヤフト | マルチプロセッサ中央処理ユニット |
JP2004070954A (ja) * | 2002-08-02 | 2004-03-04 | Hewlett-Packard Development Co Lp | システムバックプレーンによってカスタマイズされたモジュラーシステム |
JP2006209456A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 複数の処理ノードをシリアルバスにより相互接続する装置 |
-
2006
- 2006-08-10 JP JP2006217953A patent/JP5084197B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793236A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | バス制御装置 |
JPH0844460A (ja) * | 1994-07-28 | 1996-02-16 | Life Tec Kenkyusho:Kk | コンピュータ装置およびボード間接続用リンク |
JPH09146895A (ja) * | 1995-11-28 | 1997-06-06 | Hitachi Ltd | トーラス結合型並列計算機 |
JP2000506645A (ja) * | 1996-02-22 | 2000-05-30 | シーメンス ニクスドルフ インフオルマチオーンスジステーメ アクチエンゲゼルシヤフト | マルチプロセッサ中央処理ユニット |
JP2004070954A (ja) * | 2002-08-02 | 2004-03-04 | Hewlett-Packard Development Co Lp | システムバックプレーンによってカスタマイズされたモジュラーシステム |
JP2006209456A (ja) * | 2005-01-28 | 2006-08-10 | Fujitsu Ltd | 複数の処理ノードをシリアルバスにより相互接続する装置 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2093904A1 (en) | 2008-02-22 | 2009-08-26 | Nec Corporation | Bandwidth allocation method, optical line terminator, subscriber station, communication system, and recording medium program of device |
JP2012058796A (ja) * | 2010-09-06 | 2012-03-22 | Nec Commun Syst Ltd | シリアル伝送バックプレーンを用いた通信装置およびその接続管理方法 |
JP2014228925A (ja) * | 2013-05-20 | 2014-12-08 | コニカミノルタ株式会社 | 画像形成装置、起動制御方法および起動制御プログラム |
US9110776B2 (en) | 2013-05-20 | 2015-08-18 | Konica Minolta, Inc. | Image forming apparatus, startup control method, and non-transitory computer-readable recording medium encoded with startup control program |
GB2542909A (en) * | 2015-08-12 | 2017-04-05 | Lenovo Entpr Solutions Singapore Pte Ltd | Multi-server system interconnect |
GB2542909B (en) * | 2015-08-12 | 2018-12-26 | Lenovo Entpr Solutions Singapore Pte Ltd | Multi-server system interconnect |
US10795851B2 (en) | 2018-04-18 | 2020-10-06 | Fujitsu Client Computing Limited | Relay device and information processing system |
GB2583797A (en) | 2018-12-28 | 2020-11-11 | Fujitsu Client Computing Ltd | System and device |
GB2587447A (en) | 2019-06-05 | 2021-03-31 | Fujitsu Client Computing Ltd | Information processing apparatus, information processing system, and information processing program |
CN113806273A (zh) * | 2020-06-16 | 2021-12-17 | 英业达科技有限公司 | 快速周边组件互连数据传输控制系统 |
CN113806273B (zh) * | 2020-06-16 | 2024-04-09 | 英业达科技有限公司 | 快速周边组件互连数据传输控制系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5084197B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084197B2 (ja) | プロセッサノードシステムおよびプロセッサノードクラスタシステム | |
US8787364B2 (en) | Serial memory and IO access architecture and system for switched telecommunication and computing platforms | |
US9547611B2 (en) | Computer system with groups of processor boards | |
JP2018125028A (ja) | 拡張周辺コンポーネント相互接続エクスプレスファブリックのためのシステムおよび方法 | |
US9495295B1 (en) | Photonics-optimized processor system | |
US8169850B2 (en) | Forming multiprocessor systems using dual processors | |
JP2017517807A (ja) | ハイブリッドメモリキューブリンクを用いる相互接続システムおよび方法 | |
JP6383834B2 (ja) | マルチノード筐体システムの管理ポートを減少させるためのコンピュータ読み取り可能な記憶装置、システム及び方法 | |
US20150036681A1 (en) | Pass-through routing at input/output nodes of a cluster server | |
CN107851078B (zh) | 一种PCIe设备的聚合友好型地址分配的方法和系统 | |
CN101093717A (zh) | 具有多个次级端口的输入/输出代理 | |
CN114675722A (zh) | 一种内存扩展装置和一种机架 | |
US11003607B2 (en) | NVMF storage to NIC card coupling over a dedicated bus | |
US7596650B1 (en) | Increasing availability of input/output (I/O) interconnections in a system | |
US7836211B2 (en) | Shared input/output load-store architecture | |
US11138146B2 (en) | Hyperscale architecture | |
CN107590097B (zh) | 一种服务器io设备扩展装置 | |
US20060129709A1 (en) | Multipurpose scalable server communication link | |
CN209103234U (zh) | 一种通过2u机箱支持多个gpu的主机 | |
JP2013065079A (ja) | 中継装置および通信システム | |
US7443844B2 (en) | Switched fabric mezzanine storage module | |
CN116991488B (zh) | 一种芯片板卡和服务器 | |
CN117971740B (zh) | 一种内存拓展板卡和内存拓展方法 | |
WO2008013888A2 (en) | Telecommunication and computing platforms with seria packet switched integrated memory access technolog | |
US7532616B2 (en) | Fabric enabled storage module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090731 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5084197 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |