JP2008029137A - Motor drive circuit - Google Patents

Motor drive circuit Download PDF

Info

Publication number
JP2008029137A
JP2008029137A JP2006199890A JP2006199890A JP2008029137A JP 2008029137 A JP2008029137 A JP 2008029137A JP 2006199890 A JP2006199890 A JP 2006199890A JP 2006199890 A JP2006199890 A JP 2006199890A JP 2008029137 A JP2008029137 A JP 2008029137A
Authority
JP
Japan
Prior art keywords
voltage
threshold voltage
rise time
coil
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006199890A
Other languages
Japanese (ja)
Inventor
Yuji Uchiyama
祐二 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006199890A priority Critical patent/JP2008029137A/en
Publication of JP2008029137A publication Critical patent/JP2008029137A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Stepping Motors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a motor drive circuit which improves control characteristics at constant-current drive. <P>SOLUTION: In the motor drive circuit which performs the constant-current drive to make constant a coil current flowing through a motor coil, the motor drive circuit includes an error amplifier, a threshold voltage generating circuit, and a rise time adjusting circuit. The error amplifier outputs an error voltage between a voltage drop corresponding to the coil current flowing through the motor coil and a reference voltage which is the basis of the coil current, to a control electrode of a drive transistor, and includes power supply for adjusting rise time to shorten the rise time of the error voltage. The threshold voltage generating circuit generates a second threshold voltage, serving as a basis to determine whether adjustment to shorten the rise time is made, wherein the second threshold voltage is lower in level than a first threshold voltage that serves as a basis, to determine whether the drive transistor conducts or not. The rise time adjusting circuit controls to turn on the power supply for adjusting the rise time, from starting of energization of the motor coil, until the error voltage exceeds the second threshold voltage, according to comparison of the error voltage with the second threshold voltage. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、モータ駆動回路に関する。   The present invention relates to a motor drive circuit.

モータ駆動回路の駆動方式の一つに定電流駆動方式が知られている。定電流駆動方式とは、モータコイルに常に定電流が流れるように制御する方式である。この定電流駆動方式を採用するモータ駆動回路としては、例えば、デジタルスチルカメラのアクチュエータの一つであるシャッター機構や絞り機構向けのモータ駆動回路が挙げられる。以下、図6を参照しつつ、定電流駆動方式を採用したモータ駆動回路(以下、「定電流ドライバ」という。)300を説明する。   A constant current drive system is known as one of drive systems for motor drive circuits. The constant current driving method is a method of controlling so that a constant current always flows through the motor coil. As a motor drive circuit that employs this constant current drive system, for example, a motor drive circuit for a shutter mechanism or an aperture mechanism, which is one of actuators of a digital still camera, can be cited. Hereinafter, a motor driving circuit (hereinafter, referred to as “constant current driver”) 300 adopting a constant current driving method will be described with reference to FIG.

定電流ドライバ300は、ソース側電源VCCとシンク側電源GND間に配設した第1のソース側トランジスタU1と第1のシンク側トランジスタD1による第1の直列接続体の接続点OUTAと、ソース側電源VCCとシンク側電源GND間に配設した第2のソース側トランジスタU2と第2のシンク側トランジスタD2による第2の直列接続体の接続点OUTBとの間に、モータコイルLを配設したアルファベットH字状の構成を呈したHブリッジ回路を有するのが一般的である。尚、CMOSプロセスの場合、第1及び第2のソース側トランジスタU1、U2としてPMOSトランジスタが採用されるとともに、第1及び第2のシンク側トランジスタD1、D2としてNMOSトランジスタが採用される場合がある。また、Bi−CDMOSプロセスの場合には、第1及び第2のシンク側トランジスタD1、D2として、通常のNMOSやPMOSと対比して電流能力が高く定電流駆動に適した高耐圧のDMOS(Diffuse MOS)トランジスタが採用される場合がある。DMOSトランジスタは、ゲートをフラット化するとともにチャネルを二重拡散することによって実現される。   The constant current driver 300 includes a connection point OUTA of the first series connection body formed by the first source-side transistor U1 and the first sink-side transistor D1 disposed between the source-side power supply VCC and the sink-side power supply GND, and the source side A motor coil L is disposed between the second source-side transistor U2 disposed between the power supply VCC and the sink-side power supply GND and the connection point OUTB of the second series connection body formed by the second sink-side transistor D2. It is common to have an H-bridge circuit with an alphabetic H-shaped configuration. In the case of the CMOS process, PMOS transistors may be employed as the first and second source-side transistors U1 and U2, and NMOS transistors may be employed as the first and second sink-side transistors D1 and D2. . In the case of the Bi-CDMOS process, the first and second sink-side transistors D1 and D2 have a high withstand voltage DMOS (Diffuse) having a high current capability as compared with normal NMOS and PMOS and suitable for constant current driving. MOS) transistors may be employed. The DMOS transistor is realized by flattening the gate and double diffusing the channel.

Hブリッジ回路は、第1のソース側トランジスタU1と第2のシンク側トランジスタD2がオンする場合、接続点OUTAから接続点OUTBに向けてモータコイルLにコイル電流ILを流し、第2のソース側トランジスタU2と第1のシンク側トランジスタD1がオンする場合、接続点OUTBから接続点OUTAに向けてモータコイルLにコイル電流ILを流す。尚、第1及び第2のソース側トランジスタU1、U2はフルオンの状態とするので、第1及び第2のシンク側トランジスタD1、D2のゲート電圧をリニアに制御することで電流能力を調整しモータコイルLに流れる電流の制御が行われる。また、定電流ドライバ300は、CPU、マイコン等のプロセッサ(不図示)からモータコイルLの通電を開始するモータ駆動指令DCTLを受信したとき、誤差増幅器310と第1及び第2のシンク側トランジスタD1、D2の間に設けるスイッチ320によって、オンオフ制御の対象とする第1又は第2のシンク側トランジスタD1、D2のいずれか一方を選択する。   In the H bridge circuit, when the first source side transistor U1 and the second sink side transistor D2 are turned on, the coil current IL flows through the motor coil L from the connection point OUTA to the connection point OUTB, and the second source side transistor When the transistor U2 and the first sink-side transistor D1 are turned on, a coil current IL is passed through the motor coil L from the connection point OUTB to the connection point OUTA. Since the first and second source side transistors U1 and U2 are in a full-on state, the current capability is adjusted by linearly controlling the gate voltages of the first and second sink side transistors D1 and D2, and the motor. The current flowing through the coil L is controlled. When the constant current driver 300 receives a motor drive command DCTL for starting energization of the motor coil L from a processor (not shown) such as a CPU or a microcomputer, the constant current driver 300 and the first and second sink side transistors D1. , D2 selects one of the first or second sink-side transistors D1 and D2 to be subjected to on / off control.

定電流ドライバ300は、モータコイルLの通電を制御する過程で、第1及び第2のシンク側トランジスタD1、D2とシンク側電源GND間に設けた電流検出抵抗Rdによって、モータコイルLに流れるコイル電流ILに応じた電圧降下VDを検出する。この電圧降下VDは、非反転入力に基準電圧Vrが印加された誤差増幅器310の反転入力に印加される。定電流ドライバ300は、誤差増幅器310から出力される誤差電圧Vgによって、誤差増幅器310の二入力である電圧降下VDと基準電圧Vrがイマジナリーショートするように、第1及び第2のシンク側トランジスタD1、D2のオンオフを制御する。この結果、モータコイルLには、基準電圧Vrに応じた一定のコイル電流ILが流れる。   The constant current driver 300 is a coil that flows in the motor coil L by a current detection resistor Rd provided between the first and second sink-side transistors D1 and D2 and the sink-side power supply GND in the process of controlling energization of the motor coil L. A voltage drop VD corresponding to the current IL is detected. This voltage drop VD is applied to the inverting input of the error amplifier 310 in which the reference voltage Vr is applied to the non-inverting input. The constant current driver 300 includes first and second sink-side transistors so that an error voltage Vg output from the error amplifier 310 causes an imaginary short between the voltage drop VD and the reference voltage Vr that are two inputs of the error amplifier 310. Control ON / OFF of D1 and D2. As a result, a constant coil current IL corresponding to the reference voltage Vr flows through the motor coil L.

ところで、定電流ドライバ300は、プロセッサ(不図示)からモータ駆動指令DCTLを受信した場合(図7(a)参照)、第1及び第2のシンク側トランジスタD1、D2はフルオンの状態ではないので、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsは、急速には立ち上がらず、徐々に立ち上がっていく(図7(b)参照)。従って、第1又は第2のシンク側トランジスタD1、D2は、徐々に立ち上がっていくゲート/ソース間電圧Vgsが第1の閾値電圧Vt1を超えた場合にオンとなり、モータコイルLにコイル電流ILが流れ始める(図7(c)参照)。即ち、定電流ドライバ300では、モータ駆動指令DCTLを受信してからモータコイルLにコイル電流ILが流れ始めるまでの間、遅延時間Td(図7(c)参照)が現実的に生じうる。ここで、シャッター用の定電流ドライバ300の場合には、シャッターの性能としてシャッタースピードが重要な要因であるので、この遅延時間Tdはできる限り短くする必要がある。そこで、定電流ドライバ300は、つぎに説明する立ち上がり時間調整回路330が必要となる(例えば、以下に示す非特許文献1を参照)。   When the constant current driver 300 receives a motor drive command DCTL from a processor (not shown) (see FIG. 7A), the first and second sink-side transistors D1 and D2 are not in a full-on state. The gate / source voltage Vgs of the first or second sink-side transistor D1, D2 does not rise rapidly but gradually rises (see FIG. 7B). Accordingly, the first or second sink-side transistor D1, D2 is turned on when the gradually rising gate / source voltage Vgs exceeds the first threshold voltage Vt1, and the coil current IL is applied to the motor coil L. The flow starts (see FIG. 7C). That is, in the constant current driver 300, a delay time Td (see FIG. 7C) can actually occur from when the motor drive command DCTL is received until the coil current IL starts to flow through the motor coil L. Here, in the case of the constant current driver 300 for the shutter, since the shutter speed is an important factor for the shutter performance, the delay time Td needs to be as short as possible. Therefore, the constant current driver 300 requires a rise time adjustment circuit 330 described below (for example, see Non-Patent Document 1 shown below).

立ち上がり時間調整回路330は、プロセッサ(不図示)からモータ駆動指令DCTLを受信した場合(図8(a)参照)、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが第1の閾値電圧Vt1となるまで(図8(b)参照)急速に立ち上げるための回路である。従って、第1又は第2のシンク側トランジスタD1、D2は、モータ駆動指令DCTLを受信した場合、遅延時間Tdも生じることなく速やかにオンとなり、モータコイルLにコイル電流ILが流れ始めることになる(図8(c)参照)。   When the rising time adjustment circuit 330 receives a motor drive command DCTL from a processor (not shown) (see FIG. 8A), the gate-source voltage Vgs of the first or second sink-side transistors D1 and D2 is This is a circuit for rapidly rising up to the first threshold voltage Vt1 (see FIG. 8B). Therefore, when the first or second sink-side transistor D1 or D2 receives the motor drive command DCTL, the first or second sink-side transistor D1 or D2 is quickly turned on without causing the delay time Td, and the coil current IL starts to flow through the motor coil L. (See FIG. 8 (c)).

尚、立ち上がり時間調整回路330は、図6に示すように、定電流ICを生成する定電流源332と、ドレイン電極及びゲート電極を短絡させることでダイオードとして機能させ、定電流ICが順方向に流れることで生じた順方向電圧を、第2の閾値電圧Vt2として生成するダイオードM334と、第2の閾値電圧Vt2と誤差電圧Vgとを比較して立ち上がり時間調整制御信号CTLを生成する比較器336と、によって構成される。   As shown in FIG. 6, the rise time adjustment circuit 330 functions as a diode by short-circuiting the constant current source 332 that generates the constant current IC and the drain electrode and the gate electrode, so that the constant current IC is in the forward direction. A diode M334 that generates a forward voltage generated by flowing as a second threshold voltage Vt2, and a comparator 336 that generates a rise time adjustment control signal CTL by comparing the second threshold voltage Vt2 and the error voltage Vg. And composed of

ダイオードM334は、モータ駆動指令DCTLを受信した場合に、第1及び第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが導通するゲート/ソース間電圧Vgsとなるまで急速に立ち上げる必要があるので、第1及び第2のシンク側トランジスタD1、D2と同一種類のトランジスタが採用される。例えば、前述したように、第1及び第2のシンク側トランジスタD1、D2は高耐圧のNチャネルDMOSトランジスタが主に採用されるので、ダイオードM334も同様に高耐圧のNチャネルDMOSトランジスタが採用される。従って、この場合、第1及び第2のシンク側トランジスタD1、D2の第1の閾値電圧Vt1とダイオードM334の第2の閾値電圧Vt2は同一である。   When receiving the motor drive command DCTL, the diode M334 needs to rise rapidly until the gate / source voltage Vgs of the first and second sink-side transistors D1 and D2 becomes the conductive gate / source voltage Vgs. Therefore, the same type of transistors as the first and second sink-side transistors D1 and D2 are employed. For example, as described above, the first and second sink-side transistors D1 and D2 are mainly high-breakdown-voltage N-channel DMOS transistors, so that the diode M334 is similarly employed as a high-breakdown-voltage N-channel DMOS transistor. The Accordingly, in this case, the first threshold voltage Vt1 of the first and second sink-side transistors D1 and D2 and the second threshold voltage Vt2 of the diode M334 are the same.

比較器336は、誤差電圧Vgが第2の閾値電圧Vt2を下回る間、立ち上がり時間の調整を行うために、立ち上がり時間調整用電源312を作動させるための立ち上がり時間調整制御信号CTLを生成する。この結果、誤差電圧Vg、すなわち第1及び第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第1の閾値電圧Vt1(=第2の閾値電圧Vt2)となるまで急速に立ち上がり、その立ち上がり時間が短縮することになる。また、比較器336は、誤差電圧Vgが第2の閾値電圧Vt2を上回るとき、通常の定電流駆動へと切り替えるために、立ち上がり時間調整用電源312による調整を停止させるための立ち上がり時間調整制御信号CTLを生成する。
“三洋半導体ニューズ、LB8648T−モノリシックデジタル集積回路 DSC用ドライバ”、[online]、三洋電機株式会社 半導体カンパニー、[平成18年7月21日検索]、インターネット(URL:http://service.semic.sanyo.co.jp/semi/ds_j/N7892A.pdf)
The comparator 336 generates a rise time adjustment control signal CTL for operating the rise time adjustment power supply 312 to adjust the rise time while the error voltage Vg is lower than the second threshold voltage Vt2. As a result, the error voltage Vg, that is, the gate / source voltage Vgs of the first and second sink-side transistors D1 and D2 rises rapidly until it reaches the first threshold voltage Vt1 (= second threshold voltage Vt2). The rise time will be shortened. The comparator 336 also has a rise time adjustment control signal for stopping the adjustment by the rise time adjustment power supply 312 in order to switch to the normal constant current drive when the error voltage Vg exceeds the second threshold voltage Vt2. Generate CTL.
"Sanyo Semiconductor News, LB8648T-Monolithic Digital Integrated Circuit DSC Driver", [online], Sanyo Electric Semiconductor Company, [Search July 21, 2006], Internet (URL: http: //service.semic. sanyo.co.jp/semi/ds_j/N7892A.pdf)

ところで、定電流ドライバ300の仕様に応じて、モータコイルLに流れるコイル電流ILの電流量を調整すべく、誤差増幅器310に印加されコイル電流ILの比較対象となる基準電圧Vrを可変させる場合がある。この場合、従来の立ち上がり時間調整回路330によれば、誤差増幅器310に印加される基準電圧Vrのレベルを下げていくと、その基準電圧Vrに比例する形で電流検出抵抗Rdによって検出されるコイル電流ILの方も減少していくはずである。   By the way, in order to adjust the amount of coil current IL flowing through the motor coil L according to the specification of the constant current driver 300, the reference voltage Vr applied to the error amplifier 310 and to be compared with the coil current IL may be varied. is there. In this case, according to the conventional rise time adjustment circuit 330, when the level of the reference voltage Vr applied to the error amplifier 310 is lowered, the coil detected by the current detection resistor Rd in a form proportional to the reference voltage Vr. The current IL should also decrease.

しかしながら、基準電圧Vrが0Vに近づいてくると、従来の立ち上がり時間調整回路330の比較器336において、誤差電圧Vgが第2の閾値電圧Vt2を下回ってしまい、意図しない立ち上がり時間の調整が行われてしまうことになる。この結果、基準電圧Vrが0V付近になると、立ち上がり時間の調整が行われてしまうので、誤差電圧Vgが0Vまで下がりきらず、コイル電流ILをこれ以上減少させる制御ができなくなる。換言すると、従来の立ち上がり時間調整回路330の構成のままでは、基準電圧Vrが0V付近において、基準電圧Vrとコイル電流ILとの関係が非線形(図9参照)となり、定電流駆動の際の制御特性が悪化するという問題が生じていた。   However, when the reference voltage Vr approaches 0 V, the error voltage Vg falls below the second threshold voltage Vt2 in the comparator 336 of the conventional rise time adjustment circuit 330, and an unintended rise time adjustment is performed. It will end up. As a result, when the reference voltage Vr is close to 0V, the rise time is adjusted, so that the error voltage Vg cannot be lowered to 0V, and control for further reducing the coil current IL cannot be performed. In other words, with the configuration of the conventional rise time adjustment circuit 330, the relationship between the reference voltage Vr and the coil current IL becomes nonlinear (see FIG. 9) when the reference voltage Vr is around 0 V, and control during constant current driving is performed. There was a problem that the characteristics deteriorated.

前記課題を解決するための主たる発明は、モータコイルとHブリッジ接続された4個の駆動トランジスタを有し、前記駆動トランジスタを導通させて前記モータコイルを通電させる場合に前記モータコイルに流れるコイル電流を一定とさせる定電流駆動を行うモータ駆動回路において、前記モータコイルに流れるコイル電流に相当する電圧降下と、前記コイル電流の基準とする基準電圧と、がそれぞれ印加され、当該電圧降下と基準電圧との誤差電圧を前記駆動トランジスタの制御電極に向けて出力するとともに、前記誤差電圧の立ち上がり時間を短縮させるための立ち上がり時間調整用電源を備えた誤差増幅器と、前記駆動トランジスタが導通するか否かの基準となる第1の閾値電圧よりも低レベルであり、前記立ち上がり時間を短縮させる調整を行うか否かの基準となる第2の閾値電圧を生成する閾値電圧生成回路と、前記誤差電圧と前記第2の閾値電圧との比較により前記モータコイルの通電を開始してから前記誤差電圧が前記第2の閾値電圧を上回るまで前記立ち上がり時間調整用電源をオンさせる制御を行う立ち上がり時間調整回路と、を有することとする。   A main invention for solving the above-described problems is that a coil current that flows through the motor coil when the motor coil is energized by having the four drive transistors connected to the motor coil in an H-bridge connection. In a motor drive circuit that performs constant current driving that keeps constant, a voltage drop corresponding to the coil current flowing in the motor coil and a reference voltage that is a reference for the coil current are applied, respectively. And an error amplifier having a rise time adjusting power source for shortening the rise time of the error voltage and whether the drive transistor is conductive or not. The level is lower than the first threshold voltage that is the standard of the above, and the rise time is shortened. The threshold voltage generation circuit that generates a second threshold voltage serving as a reference for whether or not to perform adjustment, and the error after the energization of the motor coil is started by comparing the error voltage and the second threshold voltage. And a rise time adjustment circuit that performs control to turn on the rise time adjustment power supply until the voltage exceeds the second threshold voltage.

本発明によれば、定電流駆動の際の制御特性を向上させたモータ駆動回路を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the motor drive circuit which improved the control characteristic in the case of constant current drive can be provided.

<定電流ドライバ>
図1は、本発明の一実施形態に係る定電流駆動方式を採用したモータ駆動回路(以下、「定電流ドライバ」という)100の構成を示す図である。尚、本実施形態では、定電流ドライバ100は、Bi−CDMOSプロセスによって1チップの集積回路として実現される場合とする。また、本実施形態の対象とする定電流駆動のモータとしては、例えば、デジタルスチルカメラのアクチュエータの一つであるシャッター機構や絞り機構向けのボイスコイルモータ又はステッピングモータの場合とする。以下、定電流ドライバ100について詳述する。
<Constant current driver>
FIG. 1 is a diagram showing a configuration of a motor drive circuit (hereinafter referred to as “constant current driver”) 100 employing a constant current drive system according to an embodiment of the present invention. In the present embodiment, it is assumed that the constant current driver 100 is realized as a one-chip integrated circuit by a Bi-CDMOS process. Further, the constant current drive motor that is the subject of the present embodiment is, for example, the case of a voice coil motor or a stepping motor for a shutter mechanism or an aperture mechanism that is one of actuators of a digital still camera. Hereinafter, the constant current driver 100 will be described in detail.

===端子===
定電流ドライバ100は、INA端子101a及びINB端子101b、基準電圧端子102、OUTA端子103a及びOUTB端子103b、VCC端子104、GND端子105を有する。
=== Terminal ===
The constant current driver 100 includes an INA terminal 101a and an INB terminal 101b, a reference voltage terminal 102, an OUTA terminal 103a and an OUTB terminal 103b, a VCC terminal 104, and a GND terminal 105.

INA端子101a及びINB端子101bは、モータ駆動回路100全体の制御を司るCPUやマイコン等のプロセッサ200からのモータ駆動指令INA、INBを入力する端子である。
基準電圧端子102は、誤差増幅器30の非反転入力に印加させる基準電圧Vrの電圧源を接続するための端子である。即ち、基準電圧Vrは、定電流ドライバ100の外部より誤差増幅器40の非反転入力へと印加される。かかる基準電圧Vrは、定電流ドライバ100の仕様に応じて定められる。
OUTA端子103a及びOUTB端子103bは、モータコイルLを接続するための端子である。
VCC端子104は、Hブリッジ回路10のソース側電源VCCを接続するための端子であり、GND端子105は、Hブリッジ回路10のシンク側電源GNDを接続するための端子である。尚、GND端子105とシンク側電源GND間には、モータコイルLに流れるコイル電流ILを検出するための電流検出抵抗Rdが配設される。
The INA terminal 101a and the INB terminal 101b are terminals for inputting motor drive commands INA and INB from a processor 200 such as a CPU or a microcomputer that controls the entire motor drive circuit 100.
The reference voltage terminal 102 is a terminal for connecting a voltage source of the reference voltage Vr to be applied to the non-inverting input of the error amplifier 30. That is, the reference voltage Vr is applied from the outside of the constant current driver 100 to the non-inverting input of the error amplifier 40. The reference voltage Vr is determined according to the specifications of the constant current driver 100.
The OUTA terminal 103a and the OUTB terminal 103b are terminals for connecting the motor coil L.
The VCC terminal 104 is a terminal for connecting the source side power supply VCC of the H bridge circuit 10, and the GND terminal 105 is a terminal for connecting the sink side power supply GND of the H bridge circuit 10. A current detection resistor Rd for detecting a coil current IL flowing through the motor coil L is disposed between the GND terminal 105 and the sink-side power supply GND.

===内部構成===
Hブリッジ回路10は、4個の第1及び第2のソース側トランジスタU1、U2並びに第1及び第2のシンク側トランジスタD1、D2を、つぎのようにHブリッジ接続することで構成される。即ち、Hブリッジ回路10は、ソース側電源VCCとシンク側電源GND間に配設した第1のソース側トランジスタU1と第1のシンク側トランジスタD1による第1の直列接続体の接続点OUTAと、ソース側電源VCCとシンク側電源GND間に配設した第2のソース側トランジスタU2と第2のシンク側トランジスタD2による第2の直列接続体の接続点OUTBとの間に、モータコイルLを配設したアルファベットH字状の構成を成した回路である。尚、本実施形態の場合、第1及び第2のソース側トランジスタU1、U2としてはPMOSトランジスタが採用され、第1及び第2のシンク側トランジスタD1、D2としては通常のNMOSやPMOSと対比して電流能力が高い高耐圧のNチャネルDMOS(Diffuse DMOS)トランジスタが採用される場合とする。以下、NチャネルDMOSトランジスタの第1の閾値電圧は「Vt1」とする。
=== Internal structure ===
The H bridge circuit 10 is configured by H-bridge connection of the four first and second source side transistors U1 and U2 and the first and second sink side transistors D1 and D2 as follows. That is, the H-bridge circuit 10 includes a connection point OUTA of the first series connection body formed by the first source-side transistor U1 and the first sink-side transistor D1 disposed between the source-side power supply VCC and the sink-side power supply GND. A motor coil L is arranged between a second source side transistor U2 disposed between the source side power supply VCC and the sink side power supply GND and a connection point OUTB of the second series connection body by the second sink side transistor D2. This is a circuit having an alphabetic H-shaped configuration. In the present embodiment, PMOS transistors are employed as the first and second source-side transistors U1 and U2, and the first and second sink-side transistors D1 and D2 are compared with normal NMOS and PMOS. Assume that a high-breakdown-voltage N-channel DMOS (Diffuse DMOS) transistor having a high current capability is employed. Hereinafter, the first threshold voltage of the N-channel DMOS transistor is “Vt1”.

Hブリッジ回路10は、第1のソース側トランジスタU1と第2のシンク側トランジスタD2が導通(オン)する場合、接続点OUTAから接続点OUTBに向けてモータコイルLにコイル電流ILを流し、第2のソース側トランジスタU2と第1のシンク側トランジスタD1がオンする場合、接続点OUTBから接続点OUTAに向けてモータコイルLにコイル電流ILを流す。このように、第1のソース側トランジスタU1及び第2のシンク側トランジスタD2と、第2のソース側トランジスタU2及び第1のシンク側トランジスタD1は、相補的にオンオフする。尚、本実施形態では、第1及び第2のソース側トランジスタU1、U2の方はフルオンの状態とし、第1及び第2のシンク側トランジスタD1、D2のみのオンオフ制御によってモータコイルLを通電させる場合とする。尚、これとは逆に、第1及び第2のシンク側トランジスタD1、D2の方をフルオンの状態とし、第1及び第2のソース側トランジスタU1、U2のみの導通制御によってモータコイルLを通電させる場合としてもよい。   When the first source-side transistor U1 and the second sink-side transistor D2 are conductive (turned on), the H-bridge circuit 10 causes the coil current IL to flow through the motor coil L from the connection point OUTA to the connection point OUTB. When the second source-side transistor U2 and the first sink-side transistor D1 are turned on, a coil current IL is supplied to the motor coil L from the connection point OUTB to the connection point OUTA. Thus, the first source side transistor U1 and the second sink side transistor D2, and the second source side transistor U2 and the first sink side transistor D1 are turned on and off in a complementary manner. In the present embodiment, the first and second source-side transistors U1 and U2 are in a full-on state, and the motor coil L is energized by on / off control of only the first and second sink-side transistors D1 and D2. Suppose. On the other hand, the first and second sink-side transistors D1 and D2 are in a fully-on state, and the motor coil L is energized only by the conduction control of the first and second source-side transistors U1 and U2. It is also possible to make it.

尚、第1のソース側トランジスタU1、第2のシンク側トランジスタD2のドレイン・ソース間には回生ダイオード5a、5dがそれぞれ設けられる。回生ダイオード5a、5dは、モータコイルLに流れるコイル電流ILの向きが、接続点OUTAから接続点OUTBの方向から、接続点OUTBから接続点OUTAの方向へと切り替わった際の回生動作を補償する。また、第2のソース側トランジスタU2、第1のシンク側トランジスタD1のドレイン・ソース間にも、同様に回生ダイオード5b、5cがそれぞれ設けられる。   Regenerative diodes 5a and 5d are provided between the drain and source of the first source-side transistor U1 and the second sink-side transistor D2, respectively. The regenerative diodes 5a and 5d compensate for the regenerative operation when the direction of the coil current IL flowing through the motor coil L is switched from the direction from the connection point OUTA to the connection point OUTB and from the connection point OUTB to the connection point OUTA. . Similarly, regenerative diodes 5b and 5c are also provided between the drain and source of the second source side transistor U2 and the first sink side transistor D1, respectively.

抵抗素子RA、RB並びにヒステリシスアンプ20a、20bは、INA端子101a、INB端子101bからモータ駆動指令INA、INBが駆動制御回路30に供給されるまでの間に設けられる。抵抗素子RA、RBは、INA端子101a及びINB端子101bがゼロ入力状態の場合に定電流ドライバ100の動作を安定させるべく設けられる。即ち、INA端子101a、INB端子101bがゼロ入力状態の場合、駆動制御回路30は、抵抗素子RA、RBを介してGND入力となるので動作が安定する。また、ヒステリシスアンプ20a、20bは、INA端子101a、INB端子101bに入力されたモータ駆動指令INA、INBに混入されたノイズを除去するので動作が安定する。   The resistance elements RA and RB and the hysteresis amplifiers 20a and 20b are provided until the motor drive commands INA and INB are supplied to the drive control circuit 30 from the INA terminal 101a and INB terminal 101b. The resistance elements RA and RB are provided to stabilize the operation of the constant current driver 100 when the INA terminal 101a and the INB terminal 101b are in the zero input state. In other words, when the INA terminal 101a and the INB terminal 101b are in the zero input state, the drive control circuit 30 becomes a GND input through the resistance elements RA and RB, so that the operation is stabilized. The hysteresis amplifiers 20a and 20b are stable in operation because they remove noise mixed in the motor drive commands INA and INB inputted to the INA terminal 101a and INB terminal 101b.

駆動制御回路30は、プロセッサ200からのモータ駆動指令INA、INBを受けて、予め定めておいた通電タイミングに従って、Hブリッジ回路10のバイポーラ駆動を実施すべく、第1のソース側トランジスタU1をオンオフさせるモータ駆動信号C1、第2のソース側トランジスタU2をオンオフさせるモータ駆動信号C2、第1又は第2のシンク側トランジスタD1、D2のいずれか一方をオンオフさせるモータ駆動信号C3を生成する。また、駆動制御回路30は、モータの駆動開始に応じて、立ち上がり時間調整回路50を動作させるトリガーとなるイネーブル信号ENを生成する。   The drive control circuit 30 receives the motor drive commands INA and INB from the processor 200, and turns on and off the first source-side transistor U1 to perform bipolar drive of the H-bridge circuit 10 according to a predetermined energization timing. The motor drive signal C1 to be turned on, the motor drive signal C2 to turn on / off the second source side transistor U2, and the motor drive signal C3 to turn on or off one of the first or second sink side transistors D1 and D2 are generated. Further, the drive control circuit 30 generates an enable signal EN serving as a trigger for operating the rise time adjustment circuit 50 in response to the start of driving of the motor.

誤差増幅器40は、基準電圧端子102へと印加された基準電圧Vrと、電流検出抵抗Rdによって検出されるコイル電流ILに応じた電圧降下VDと、の誤差電圧Vgを検出して、第1又は第2のシンク側トランジスタD1、D2のゲート電圧として出力する。尚、本実施形態では、基準電圧Vrは、誤差増幅器40の非反転入力へと印加され、電圧降下VDは、誤差増幅器40の反転入力へと印加される。   The error amplifier 40 detects the error voltage Vg between the reference voltage Vr applied to the reference voltage terminal 102 and the voltage drop VD corresponding to the coil current IL detected by the current detection resistor Rd, and the first or Output as the gate voltage of the second sink side transistors D1 and D2. In this embodiment, the reference voltage Vr is applied to the non-inverting input of the error amplifier 40, and the voltage drop VD is applied to the inverting input of the error amplifier 40.

スイッチ60は、駆動制御回路30から供給されるモータ駆動信号C3に基づいて、誤差増幅器40から出力される誤差電圧Vgを、シンク側トランジスタD1、D2のいずれか一方のゲート電極へと印加する。   The switch 60 applies the error voltage Vg output from the error amplifier 40 to one of the gate electrodes of the sink-side transistors D1 and D2 based on the motor drive signal C3 supplied from the drive control circuit 30.

立ち上がり時間調整回路50は、プロセッサ200からのモータ駆動指令INA、INBを受けて、駆動制御回路30からイネーブル信号ENを受信した場合、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが第1の閾値電圧Vt1となるまで急速に立ち上げることで、その立ち上がり時間を短縮させる調整を行うための回路である。尚、立ち上がり時間を短縮させる調整とは、誤差増幅器40内の立ち上がり時間調整用電源46を動作させる立ち上がり時間調整制御信号CTLを生成して、誤差増幅器40から第1又は第2のシンク側トランジスタD1、D2のゲート電極へと印加させる誤差電圧Vgを昇圧することで行われる。従って、第1又は第2のシンク側トランジスタD1、D2は、プロセッサ200からのモータ駆動指令INA、INBを受けた場合に、遅延時間も無く速やかにオンとなり、モータコイルLにコイル電流ILが流れ始める。   When the rise time adjustment circuit 50 receives the motor drive commands INA and INB from the processor 200 and receives the enable signal EN from the drive control circuit 30, the rise time adjustment circuit 50 gates / sources of the first or second sink-side transistors D 1 and D 2 This is a circuit for performing adjustment to shorten the rise time by rapidly rising until the inter-voltage Vgs becomes the first threshold voltage Vt1. The adjustment for shortening the rise time means that a rise time adjustment control signal CTL for operating the rise time adjustment power supply 46 in the error amplifier 40 is generated, and the first or second sink side transistor D1 from the error amplifier 40 is generated. , The error voltage Vg applied to the gate electrode of D2 is boosted. Accordingly, when the first or second sink-side transistor D1 or D2 receives the motor drive command INA or INB from the processor 200, the first or second sink-side transistor D1 or D2 is quickly turned on without a delay time, and the coil current IL flows through the motor coil L. start.

<誤差増幅器>
図2は、本発明の一実施形態に係る誤差増幅器40の構成を示す図である。誤差増幅器40は、差動増幅回路42、カレントミラー回路44、立ち上がり時間調整用電源46を有する。
<Error amplifier>
FIG. 2 is a diagram showing a configuration of the error amplifier 40 according to the embodiment of the present invention. The error amplifier 40 includes a differential amplifier circuit 42, a current mirror circuit 44, and a rise time adjusting power supply 46.

差動増幅回路42は、定電流IAを流す定電流源41と、定電流IAを分流させた電流IA1、IA2がそれぞれ流れる差動トランジスタ対(B1、B2)と、によって構成される。尚、差動トランジスタ対(B1、B2)の一方のPNP型トランジスタB1のベース電極には基準電圧Vrが印加され、他方のPNP型トランジスタB2のベース電極には電圧降下VDが印加される。即ち、基準電圧Vrと対比して電圧降下VDが高いレベルの場合、PNP型トランジスタB1の方がPNP型トランジスタB2よりも定電流IAを吸い込む能力が高くなるので、PNP型トランジスタB1に流れる電流IA1の方がPNP型トランジスタB2に流れる電流IA2よりも電流量が多くなる。一方、基準電圧Vrと対比して電圧降下VDが低いレベルの場合、前述の例とは逆となり、PNP型トランジスタB2に流れる電流IA2の方がPNP型トランジスタB1に流れる電流IA1よりも電流量が多くなる。   The differential amplifier circuit 42 includes a constant current source 41 that supplies a constant current IA, and a differential transistor pair (B1, B2) through which currents IA1 and IA2 obtained by dividing the constant current IA flow. The reference voltage Vr is applied to the base electrode of one PNP transistor B1 of the differential transistor pair (B1, B2), and the voltage drop VD is applied to the base electrode of the other PNP transistor B2. That is, when the voltage drop VD is higher than the reference voltage Vr, the PNP transistor B1 is more capable of sinking the constant current IA than the PNP transistor B2, and therefore the current IA1 flowing through the PNP transistor B1. The amount of current is larger than the amount of current IA2 flowing through the PNP transistor B2. On the other hand, when the voltage drop VD is at a low level compared to the reference voltage Vr, this is the reverse of the above example, and the current IA2 flowing through the PNP transistor B2 has a current amount larger than the current IA1 flowing through the PNP transistor B1. Become more.

カレントミラー回路44は、PNP型トランジスタB1、B2のコレクタ側に配設され且つドレイン電極とゲート電極間を短絡させたNMOSトランジスタM1、M2のゲート電極と、NMOSトランジスタM5、M6のゲート電極とを接続して構成される。即ち、PNP型トランジスタB1に流れる電流IA1は、NMOSトランジスタM6に流れる電流として複製されるとともに、PNP型トランジスタB2に流れる電流IA2は、NMOSトランジスタM5に流れる電流として複製される。尚、ドレイン電極とゲート電極間を短絡させたPMOSトランジスタM3と、PMOSトランジスタM4、それぞれのゲート電極を共通接続して構成されるカレントミラー回路は、NMOSトランジスタM5、M6の定電流負荷となる。   The current mirror circuit 44 is arranged on the collector side of the PNP transistors B1 and B2, and has the gate electrodes of the NMOS transistors M1 and M2 short-circuited between the drain electrode and the gate electrode, and the gate electrodes of the NMOS transistors M5 and M6. Connected and configured. That is, the current IA1 flowing through the PNP transistor B1 is replicated as a current flowing through the NMOS transistor M6, and the current IA2 flowing through the PNP transistor B2 is replicated as a current flowing through the NMOS transistor M5. Note that the PMOS transistor M3 and the PMOS transistor M4 in which the drain electrode and the gate electrode are short-circuited, and the current mirror circuit configured by commonly connecting the gate electrodes of the PMOS transistor M3 and the NMOS transistor M5 and M6 are constant current loads.

従って、誤差増幅器40は、基準電圧Vrと電圧降下VDとの誤差電圧に応じて、PMOSトランジスタM4からNMOSトランジスタM6へと流れる電流が定まり、その電流量に応じたPMOSトランジスタM4とNMOSトランジスタM6の接続点の電圧が、誤差電圧Vgとして、スイッチ60を介して第1又は第2のシンク側トランジスタD1、D2のゲート電極へと印加される。   Accordingly, the error amplifier 40 determines the current flowing from the PMOS transistor M4 to the NMOS transistor M6 according to the error voltage between the reference voltage Vr and the voltage drop VD, and the PMOS transistor M4 and the NMOS transistor M6 according to the amount of the current. The voltage at the connection point is applied as an error voltage Vg to the gate electrodes of the first or second sink-side transistors D1 and D2 via the switch 60.

立ち上がり時間調整用電源46は、定電流源ICと、立ち上がり時間調整回路50からの立ち上がり時間調整制御信号CTL(通常時:Lレベル、立ち上がり時間調整時:Hレベル)によって定電流源ICをオンオフするNMOSトランジスタM7と、PMOSトランジスタM8、M9並びにPMOSトランジスタM10、M11によるカレントミラー回路と、によって構成される。例えば、立ち上がり時間調整制御信号CTLが立ち上がり時間を短縮させる旨を指示するHレベルの場合、NMOSトランジスタM7はオフからオンへと切り替わる。そして、PMOSトランジスタM10、M11より成るカレントミラー回路が稼動して、PMOSトランジスタM8、M9より成るカレントミラー回路において定電流源ICを複製した定電流IBが生成される。この結果、誤差増幅器40の出力には当該定電流IBが重畳されるので、誤差電圧Vgの電位が上昇していき、誤差電圧Vgの立ち上がり時間が短縮することになる。   The rise time adjustment power supply 46 turns on and off the constant current source IC by a constant current source IC and a rise time adjustment control signal CTL (normal time: L level, rise time adjustment: H level) from the rise time adjustment circuit 50. An NMOS transistor M7, PMOS transistors M8 and M9, and a current mirror circuit including PMOS transistors M10 and M11 are included. For example, when the rise time adjustment control signal CTL is at an H level that instructs to shorten the rise time, the NMOS transistor M7 is switched from off to on. Then, the current mirror circuit composed of the PMOS transistors M10 and M11 is operated, and the constant current IB that duplicates the constant current source IC is generated in the current mirror circuit composed of the PMOS transistors M8 and M9. As a result, since the constant current IB is superimposed on the output of the error amplifier 40, the potential of the error voltage Vg increases and the rise time of the error voltage Vg is shortened.

<立ち上がり時間調整回路>
===ダイオードM20の働き===
図3は、本発明の一実施形態に係る立ち上がり時間調整回路50の構成を示す図である。
<Rise time adjustment circuit>
=== Function of Diode M20 ===
FIG. 3 is a diagram showing a configuration of the rise time adjustment circuit 50 according to the embodiment of the present invention.

立ち上がり時間調整回路50は、定電流ICを生成する定電流源52と、ダイオードM20と、比較器55と、によって構成される。尚、定電流源52とダイオードM20によって構成される回路は、本発明に係る『閾値電圧生成回路』の一実施形態であり、比較器55と立ち上がり時間調整用電源46のNMOSトランジスタM7とによって構成される回路は、本発明に係る『立ち上がり時間調整回路』の一実施形態である。   The rise time adjustment circuit 50 includes a constant current source 52 that generates a constant current IC, a diode M20, and a comparator 55. The circuit constituted by the constant current source 52 and the diode M20 is an embodiment of the “threshold voltage generation circuit” according to the present invention, and is constituted by the comparator 55 and the NMOS transistor M7 of the rise time adjusting power supply 46. This circuit is an embodiment of the “rise time adjustment circuit” according to the present invention.

ダイオードM20は、ドレイン電極とゲート電極を短絡することでダイオードとして機能させ、定電流ICが順方向に流れることで第2の閾値電圧Vt2’(順方向電圧)を生成する。尚、本実施形態のダイオードM20としては、第1及び第2のシンク側トランジスタD1、D2の第1の閾値電圧Vt1よりも低い第2の閾値電圧Vt2’を持つMOSトランジスタを採用する。即ち、つぎの式(1)が成立することになる。
第2の閾値電圧Vt2’< 第1の閾値電圧Vt1 ・・・式(1)
例えば、第1及び第2のシンク側トランジスタD1、D2としてDMOSトランジスタを採用する場合、高耐圧のMOSトランジスタであるほど閾値電圧が高くなる性質があるので、ダイオードM20として低耐圧のNMOSトランジスタを採用することによって、式(1)の条件を容易に成立させることができる。
The diode M20 functions as a diode by short-circuiting the drain electrode and the gate electrode, and generates a second threshold voltage Vt2 ′ (forward voltage) when the constant current IC flows in the forward direction. As the diode M20 of the present embodiment, a MOS transistor having a second threshold voltage Vt2 ′ lower than the first threshold voltage Vt1 of the first and second sink-side transistors D1 and D2 is employed. That is, the following formula (1) is established.
2nd threshold voltage Vt2 '<1st threshold voltage Vt1 ... Formula (1)
For example, when DMOS transistors are used as the first and second sink-side transistors D1 and D2, the threshold voltage becomes higher as the higher withstand voltage MOS transistor is used. Therefore, a low withstand voltage NMOS transistor is used as the diode M20. By doing so, the condition of Formula (1) can be easily satisfied.

比較器55は、第2の閾値電圧Vt2’と誤差電圧Vgを比較して、誤差増幅器40が有する立ち上がり時間調整用電源46を作動又は停止させるための立ち上がり時間調整制御信号CTLを生成する。比較器55は、誤差電圧Vgが第2の閾値電圧Vt2’を下回る間、立ち上がり時間の調整を行うために、立ち上がり時間調整用電源46による調整を行うためのHレベルの立ち上がり時間調整制御信号CTLを生成する。この結果、誤差電圧Vg、すなわち、第1及び第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが第2の閾値電圧Vt2’となるまで急速に立ち上がることになる。また、比較器55は、誤差電圧Vgが第2の閾値電圧Vt2’を上回るとき、通常の定電流駆動に切り替えるために、立ち上がり時間調整用電源46による立ち上がり時間の調整を停止させるためのLレベルの立ち上がり時間調整制御信号CTLを生成する。   The comparator 55 compares the second threshold voltage Vt <b> 2 ′ with the error voltage Vg, and generates a rise time adjustment control signal CTL for operating or stopping the rise time adjustment power supply 46 included in the error amplifier 40. The comparator 55 adjusts the rise time while the error voltage Vg is lower than the second threshold voltage Vt2 ′, so that the rise time adjustment control signal CTL at H level for adjustment by the rise time adjustment power supply 46 is performed. Is generated. As a result, the error voltage Vg, that is, the gate / source voltage Vgs of the first and second sink-side transistors D1 and D2 rapidly rises to the second threshold voltage Vt2 '. Further, the comparator 55 has an L level for stopping the rise time adjustment by the rise time adjustment power supply 46 in order to switch to the normal constant current drive when the error voltage Vg exceeds the second threshold voltage Vt2 ′. The rise time adjustment control signal CTL is generated.

以上の構成により、立ち上がり時間調整回路50は、プロセッサ200からモータ駆動指令INA、INBを受けた場合(図4(a)参照)、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第1及び第2のシンク側トランジスタD1、D2の第1の閾値電圧Vt1となるまで急速に立ち上がるのではなく(図4(b)破線参照)、第1の閾値電圧Vt1よりも低い第2の閾値電圧Vt2’となるまで(図4(b)実線参照)急速に立ち上がることになる。そして、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第2の閾値電圧Vt2’を上回ったとき、立ち上がり時間調整回路50による立ち上がり時間の調整が停止し、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsは、立ち上がり時間調整用電源46の影響を受けない通常動作時の誤差電圧Vgによって徐々に立ち上がっていくことになる。そして、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第1の閾値電圧Vt1を超えたときに導通し、モータコイルLにコイル電流ILが流れ始める(図4(c)参照)。   With the above configuration, when the rise time adjustment circuit 50 receives the motor drive commands INA and INB from the processor 200 (see FIG. 4A), the gate / source of the first or second sink-side transistors D1 and D2 The voltage Vgs does not rise rapidly until it reaches the first threshold voltage Vt1 of the first and second sink-side transistors D1 and D2 (see the broken line in FIG. 4B), but from the first threshold voltage Vt1 Until the second threshold voltage Vt2 ′ becomes lower (see the solid line in FIG. 4B). When the gate / source voltage Vgs of the first or second sink-side transistor D1, D2 exceeds the second threshold voltage Vt2 ′, the rise time adjustment by the rise time adjustment circuit 50 is stopped, and the first The gate / source voltage Vgs of the first or second sink-side transistors D1 and D2 gradually rises due to the error voltage Vg during normal operation that is not affected by the rise time adjusting power supply 46. When the gate / source voltage Vgs of the first or second sink-side transistor D1 or D2 exceeds the first threshold voltage Vt1, conduction is established, and the coil current IL starts to flow through the motor coil L (FIG. 4). (See (c)).

この結果、定電流ドライバ100の仕様に応じて、誤差増幅器40に印加させる基準電圧Vrを0V付近まで減少させた場合、それに追従した形で誤差電圧Vgも低下していくことになるが、比較器55において立ち上がり時間調整を行うための基準電圧を、従来の第1の閾値電圧Vt1から第2の閾値電圧Vt2’まで予め低下させているので、基準電圧Vrに比例する形で電流検出抵抗Rdによって検出されるコイル電流ILの方もさらに減少していく。   As a result, when the reference voltage Vr applied to the error amplifier 40 is reduced to near 0 V in accordance with the specifications of the constant current driver 100, the error voltage Vg also decreases in a manner following the reference voltage Vr. Since the reference voltage for adjusting the rise time in the device 55 is lowered in advance from the conventional first threshold voltage Vt1 to the second threshold voltage Vt2 ′, the current detection resistor Rd is proportional to the reference voltage Vr. The coil current IL detected by the above is further reduced.

即ち、本発明に係る立ち上がり時間調整回路50によれば、従来の立ち上がり時間調整回路330と対比して、プロセッサ200からモータ駆動指令INA、INBを受けてからコイル電流ILが流れ始めるまで若干の遅延時間(図4(c)の時間t0から時間t1を参照)を伴うものの、基準電圧Vrが0V付近において基準電圧Vrとコイル電流ILの関係が非線形とはならず、基準電圧Vrを0Vから高くしていく際のコイル電流ILの線形性を確保することができる。換言すると、モータ駆動指令INA、INBを受けてからコイル電流ILが流れ始めるまでの遅延時間の短縮化と、基準電圧Vrとコイル電流ILとの線形性とを、バランス良く実現できる。よって、基準電圧Vrが0V付近において立ち上がり時間調整回路50の誤動作を防止でき、定電流ドライバ100における定電流駆動の際の制御特性を向上することができる。   That is, according to the rise time adjustment circuit 50 according to the present invention, as compared with the conventional rise time adjustment circuit 330, there is a slight delay until the coil current IL starts to flow after receiving the motor drive commands INA and INB from the processor 200. Although time (see time t0 to time t1 in FIG. 4C) is involved, the relationship between the reference voltage Vr and the coil current IL is not nonlinear when the reference voltage Vr is around 0V, and the reference voltage Vr is increased from 0V. As a result, the linearity of the coil current IL can be ensured. In other words, a reduction in the delay time from when the motor drive commands INA and INB are received until the coil current IL starts to flow and the linearity between the reference voltage Vr and the coil current IL can be realized in a balanced manner. Therefore, the malfunction of the rise time adjustment circuit 50 can be prevented when the reference voltage Vr is around 0 V, and the control characteristics during constant current driving in the constant current driver 100 can be improved.

===閾値電圧調整用抵抗の働き===
ところで、第1及び第2のシンク側トランジスタD1、D2をDMOSトランジスタとし、ダイオードM20をNMOSトランジスタとした場合、第1の閾値電圧Vt1と第2の閾値電圧Vt2’のレベルが離れすぎてしまい、立ち上がり時間調整回路50の本来の目的である、モータ駆動指令INA、INBを受けてからコイル電流ILが流れ始めるまでの遅延時間が長くなる恐れがある。そこで、立ち上がり時間調整回路50は、第2の閾値電圧Vt2’を第1の閾値電圧Vt1に近づける調整を行うため、図3に示すように、ダイオードM20のソース電極とシンク側電源GNDとの間に、閾値電圧調整用抵抗R20を配設することが好ましい。この場合、比較器55の非反転入力に印加される第2の閾値電圧Vt2は、定電流源52において生成された定電流ICがダイオードM20を介して閾値電圧調整用抵抗R20に流れることで生じた閾値電圧調整用抵抗R20の電圧降下(=R20×IC)と、第2の閾値電圧Vt2’と、を加算した電圧となり、つぎの式(2)の関係が成立する。
Vt2 = Vt2’+R20×IC < Vt1 ・・・式(2)
=== Function of the threshold voltage adjusting resistor ===
By the way, when the first and second sink-side transistors D1 and D2 are DMOS transistors and the diode M20 is an NMOS transistor, the levels of the first threshold voltage Vt1 and the second threshold voltage Vt2 ′ are too far apart. There is a possibility that the delay time until the coil current IL starts to flow after receiving the motor drive commands INA and INB, which is the original purpose of the rise time adjustment circuit 50, may be increased. Therefore, the rise time adjustment circuit 50 adjusts the second threshold voltage Vt2 ′ to be close to the first threshold voltage Vt1, and therefore, between the source electrode of the diode M20 and the sink-side power supply GND as shown in FIG. Further, it is preferable to provide a threshold voltage adjusting resistor R20. In this case, the second threshold voltage Vt2 applied to the non-inverting input of the comparator 55 is generated when the constant current IC generated in the constant current source 52 flows to the threshold voltage adjusting resistor R20 via the diode M20. A voltage obtained by adding the voltage drop (= R20 × IC) of the threshold voltage adjusting resistor R20 and the second threshold voltage Vt2 ′ is established, and the relationship of the following equation (2) is established.
Vt2 = Vt2 ′ + R20 × IC <Vt1 Formula (2)

以上の閾値電圧調整用抵抗R20を加えた構成により、立ち上がり時間調整回路50は、プロセッサ200からモータ駆動指令INA、INBを受けた場合(図5(a)参照)、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第2の閾値電圧Vt2’を超えて第2の閾値電圧Vt2(=Vt2’+R20×IC)となるまで(図5(b)実線参照)急速に立ち上がる。そして、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第2の閾値電圧Vt2を上回ったとき、立ち上がり時間調整回路50による調整が停止し、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsは、立ち上がり時間調整用電源46の影響を受けない誤差電圧Vgによって徐々に立ち上がっていくことになる。そして、第1又は第2のシンク側トランジスタD1、D2のゲート/ソース間電圧Vgsが、第1の閾値電圧Vt1を超えたときにオンとなり、モータコイルLにコイル電流ILが流れ始める(図5(c)参照)。   With the configuration in which the threshold voltage adjusting resistor R20 is added, the rise time adjusting circuit 50 receives the motor drive commands INA and INB from the processor 200 (see FIG. 5A), and the first or second sink. Until the gate / source voltage Vgs of the side transistors D1 and D2 exceeds the second threshold voltage Vt2 ′ and reaches the second threshold voltage Vt2 (= Vt2 ′ + R20 × IC) (see the solid line in FIG. 5B). Get up quickly. Then, when the gate / source voltage Vgs of the first or second sink-side transistor D1, D2 exceeds the second threshold voltage Vt2, the adjustment by the rise time adjustment circuit 50 stops, and the first or second The gate-source voltage Vgs of the sink-side transistors D1 and D2 gradually rises due to the error voltage Vg that is not affected by the rise time adjusting power supply 46. Then, when the gate / source voltage Vgs of the first or second sink side transistor D1, D2 exceeds the first threshold voltage Vt1, it is turned on, and the coil current IL starts to flow through the motor coil L (FIG. 5). (See (c)).

この結果、第1の閾値電圧Vt1と第2の閾値電圧Vt2’のレベルが離れすぎた場合であっても、モータ駆動指令INA、INBを受けてからコイル電流ILが流れ始めるまでの遅延時間の短縮化と、基準電圧Vrとコイル電流ILとの線形性と、をさらにバランス良く実現することが可能となる。よって、基準電圧Vrが0V付近において立ち上がり時間調整回路50の誤動作を防止でき、定電流ドライバ100における定電流駆動の際の制御特性をさらに向上することができる。   As a result, even when the levels of the first threshold voltage Vt1 and the second threshold voltage Vt2 ′ are too far apart, the delay time from when the motor drive commands INA and INB are received until the coil current IL starts to flow is reduced. Shortening and linearity between the reference voltage Vr and the coil current IL can be realized with a better balance. Therefore, the malfunction of the rise time adjustment circuit 50 can be prevented when the reference voltage Vr is around 0 V, and the control characteristics at the time of constant current driving in the constant current driver 100 can be further improved.

<その他の実施形態>
第1及び第2のシンク側トランジスタD1、D2としてDMOSトランジスタを採用するとともに、ダイオードM20として第1及び第2のシンク側トランジスタD1、D2と同一のDMOSトランジスタを採用してもよい。尚、この場合、ダイオードM20は、第1及び第2のシンク側トランジスタD1、D2の第1の閾値電圧Vt1よりも低い第2の閾値電圧Vt2’を有したダイオードである必要がある。例えば、Bi−CDMOSプロセスの中のイオン注入工程によって閾値調整を行うことで、閾値電圧の異なる二種類のDMOSトランジスタを採用できる。
<Other embodiments>
DMOS transistors may be employed as the first and second sink-side transistors D1 and D2, and the same DMOS transistor as the first and second sink-side transistors D1 and D2 may be employed as the diode M20. In this case, the diode M20 needs to be a diode having a second threshold voltage Vt2 ′ lower than the first threshold voltage Vt1 of the first and second sink-side transistors D1 and D2. For example, two types of DMOS transistors having different threshold voltages can be adopted by performing threshold adjustment by an ion implantation step in a Bi-CDMOS process.

また、Hブリッジ回路10は、第1及び第2のソース側トランジスタU1、U2並びに第1及び第2のシンク側トランジスタD1、D2として、NPN型又はPNP型バイポーラトランジスタを用いて構成してもよい。この場合、立ち上がり時間調整回路50は、第1及び第2のシンク側トランジスタD1、D2のベース電極に供給されるベース電流の立ち上がり時間を調整することになる。また、この場合、前述した第1及び第2のシンク側トランジスタD1、D2がDMOSトランジスタの場合と同様の理由で、ダイオードM20としては第1及び第2のシンク側トランジスタD1、D2と同一のNPN型又はPNP型バイポーラトランジスタを採用してもよい。   Further, the H bridge circuit 10 may be configured using NPN type or PNP type bipolar transistors as the first and second source side transistors U1, U2 and the first and second sink side transistors D1, D2. . In this case, the rise time adjustment circuit 50 adjusts the rise time of the base current supplied to the base electrodes of the first and second sink-side transistors D1 and D2. In this case, the diode M20 has the same NPN as the first and second sink-side transistors D1 and D2 for the same reason as the case where the first and second sink-side transistors D1 and D2 are DMOS transistors. A PNP type bipolar transistor may be adopted.

以上、本発明の実施形態について、その実施形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。   As mentioned above, although embodiment of this invention was described concretely based on the embodiment, it is not limited to this and can be variously changed in the range which does not deviate from the summary.

本発明の一実施形態に係る定電流ドライバの構成を示す図である。It is a figure which shows the structure of the constant current driver which concerns on one Embodiment of this invention. 本発明の一実施形態に係る誤差増幅器の構成を示す図である。It is a figure which shows the structure of the error amplifier which concerns on one Embodiment of this invention. 本発明の一実施形態に係る立ち上がり時間調整回路の構成を示す図である。It is a figure which shows the structure of the rise time adjustment circuit which concerns on one Embodiment of this invention. 本発明の一実施形態に係る立ち上がり時間調整回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the rise time adjustment circuit which concerns on one Embodiment of this invention. 本発明の一実施形態に係る立ち上がり時間調整回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the rise time adjustment circuit which concerns on one Embodiment of this invention. 従来の定電流ドライバの構成を示す図である。It is a figure which shows the structure of the conventional constant current driver. 従来の立ち上がり時間調整回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the conventional rise time adjustment circuit. 従来の立ち上がり時間調整回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the conventional rise time adjustment circuit. 従来の立ち上がり時間調整回路の動作を説明するための図である。It is a figure for demonstrating operation | movement of the conventional rise time adjustment circuit.

符号の説明Explanation of symbols

5a〜5d 回生ダイオード
10 Hブリッジ回路
20a、20b ヒステリシスアンプ
30 駆動制御回路
40、310 誤差増幅器
42 差動増幅回路
44 カレントミラー回路
46 立ち上がり時間調整用電源
50、330 立ち上がり時間調整回路
52、332 定電流源
55 比較器
60、320 スイッチ
100、300 定電流ドライバ
101a、101b INA端子、INB端子
102 基準電圧端子
103a、103b OUTA端子、OUTB端子
104 VCC端子
105 GND端子
200 プロセッサ
5a to 5d Regenerative diode 10 H bridge circuit 20a, 20b Hysteresis amplifier 30 Drive control circuit 40, 310 Error amplifier 42 Differential amplifier circuit 44 Current mirror circuit 46 Rise time adjustment power supply 50, 330 Rise time adjustment circuit 52, 332 Constant current Source 55 Comparator 60, 320 Switch 100, 300 Constant current drivers 101a, 101b INA terminal, INB terminal 102 Reference voltage terminals 103a, 103b OUTA terminal, OUTB terminal 104 VCC terminal 105 GND terminal 200 Processor

Claims (4)

モータコイルとHブリッジ接続された4個の駆動トランジスタを有し、前記駆動トランジスタを導通させて前記モータコイルを通電させる場合に前記モータコイルに流れるコイル電流を一定とさせる定電流駆動を行うモータ駆動回路において、
前記モータコイルに流れるコイル電流に相当する電圧降下と、前記コイル電流の基準とする基準電圧と、がそれぞれ印加され、当該電圧降下と基準電圧との誤差電圧を前記駆動トランジスタの制御電極に向けて出力するとともに、前記誤差電圧の立ち上がり時間を短縮させるための立ち上がり時間調整用電源を備えた誤差増幅器と、
前記駆動トランジスタが導通するか否かの基準となる第1の閾値電圧よりも低レベルであり、前記立ち上がり時間を短縮させる調整を行うか否かの基準となる第2の閾値電圧を生成する閾値電圧生成回路と、
前記誤差電圧と前記第2の閾値電圧との比較により前記モータコイルの通電を開始してから前記誤差電圧が前記第2の閾値電圧を上回るまで前記立ち上がり時間調整用電源をオンさせる制御を行う立ち上がり時間調整回路と、
を有することを特徴とするモータ駆動回路。
A motor drive that has four drive transistors connected to a motor coil in an H-bridge connection, and performs constant current drive that keeps the coil current flowing through the motor coil constant when the drive transistor is turned on to energize the motor coil. In the circuit
A voltage drop corresponding to the coil current flowing through the motor coil and a reference voltage used as a reference for the coil current are applied, and an error voltage between the voltage drop and the reference voltage is directed toward the control electrode of the drive transistor. An error amplifier having a power supply for rise time adjustment for reducing the rise time of the error voltage,
Threshold value for generating a second threshold voltage that is lower than a first threshold voltage that is a criterion for determining whether or not the drive transistor is conductive and that is a criterion for determining whether or not to perform the adjustment for shortening the rise time A voltage generation circuit;
Rise that performs control to turn on the rise time adjustment power source from the start of energization of the motor coil by comparing the error voltage and the second threshold voltage until the error voltage exceeds the second threshold voltage A time adjustment circuit;
A motor drive circuit comprising:
請求項1に記載のモータ駆動回路において、
前記閾値電圧生成回路は、
ソース側電源とシンク側電源との間に直列接続された定電流源とダイオードを有し、
記定電流源において生成された電流が前記ダイオードに順方向に流れることで生じた前記ダイオードの順方向電圧を、前記第2の閾値電圧とすること、
を特徴とするモータ駆動回路。
The motor drive circuit according to claim 1,
The threshold voltage generation circuit includes:
A constant current source and a diode connected in series between the source side power source and the sink side power source,
A forward voltage of the diode generated by a current generated in the constant current source flowing in the forward direction to the diode is set as the second threshold voltage;
A motor drive circuit characterized by the above.
請求項2に記載のモータ駆動回路において、
前記駆動トランジスタは、DMOSトランジスタとし、
前記ダイオードは、ドレイン電極とゲート電極を短絡させたNMOSトランジスタとすること、
を特徴とするモータ駆動回路。
In the motor drive circuit according to claim 2,
The drive transistor is a DMOS transistor,
The diode is an NMOS transistor in which a drain electrode and a gate electrode are short-circuited,
A motor drive circuit characterized by the above.
請求項2又は3に記載のモータ駆動回路において、
前記ダイオードと前記シンク側電源との間に配設される閾値電圧調整用抵抗を有し、
前記定電流源において生成された電流が前記ダイオードを介して前記閾値電圧調整用抵抗に流れることで生じた前記閾値電圧調整用抵抗の電圧降下と、前記ダイオードの順方向電圧とを加算した電圧を、前記第2の閾値電圧とすること、
を特徴とするモータ駆動回路。


In the motor drive circuit according to claim 2 or 3,
A threshold voltage adjusting resistor disposed between the diode and the sink-side power supply;
A voltage obtained by adding a voltage drop of the threshold voltage adjusting resistor generated by the current generated in the constant current source flowing through the diode to the threshold voltage adjusting resistor and the forward voltage of the diode. The second threshold voltage;
A motor drive circuit characterized by the above.


JP2006199890A 2006-07-21 2006-07-21 Motor drive circuit Pending JP2008029137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006199890A JP2008029137A (en) 2006-07-21 2006-07-21 Motor drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006199890A JP2008029137A (en) 2006-07-21 2006-07-21 Motor drive circuit

Publications (1)

Publication Number Publication Date
JP2008029137A true JP2008029137A (en) 2008-02-07

Family

ID=39119217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199890A Pending JP2008029137A (en) 2006-07-21 2006-07-21 Motor drive circuit

Country Status (1)

Country Link
JP (1) JP2008029137A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207246A (en) * 2008-02-27 2009-09-10 Rohm Co Ltd Motor drive device, semiconductor device, and electrical apparatus
CN103560729A (en) * 2013-10-23 2014-02-05 国家电网公司 Device for improving rising characteristic of current in starting process of stepping motor
KR20220055735A (en) 2020-10-27 2022-05-04 삼성전기주식회사 Apparatus for controlling current driving circuit and Apparatus for driving voice coil motor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207246A (en) * 2008-02-27 2009-09-10 Rohm Co Ltd Motor drive device, semiconductor device, and electrical apparatus
CN103560729A (en) * 2013-10-23 2014-02-05 国家电网公司 Device for improving rising characteristic of current in starting process of stepping motor
CN103560729B (en) * 2013-10-23 2015-09-16 国家电网公司 A kind of device improving electric current rising characteristic when stepping motor starts
KR20220055735A (en) 2020-10-27 2022-05-04 삼성전기주식회사 Apparatus for controlling current driving circuit and Apparatus for driving voice coil motor

Similar Documents

Publication Publication Date Title
US8222846B2 (en) Output circuit
JP5862434B2 (en) Power transistor drive circuit
JP5516320B2 (en) Semiconductor integrated circuit for regulator
US7215183B2 (en) Reference voltage generator circuit
US10295577B1 (en) Current sensor with extended voltage range
TW201107920A (en) Voltage regulator
JP2010218543A (en) Voltage regulator
JP2009193190A (en) Power supply circuit, overcurrent protection circuit therefor, and electronic apparatus
US20070120593A1 (en) Apparatus for generating reference voltage in semiconductor memory apparatus
US9559668B2 (en) Drive circuit and semiconductor apparatus
JP5637096B2 (en) Band gap reference voltage circuit and power-on reset circuit using the same
JP2008029137A (en) Motor drive circuit
US11409311B2 (en) Voltage regulator has a characteristic of fast activation
JP4666636B2 (en) Switching element driving circuit device and electronic apparatus using the same
JP2006148971A5 (en)
JP6668202B2 (en) Drive control device and drive control method
JP6601372B2 (en) Gate drive device
US10924103B2 (en) Driver circuitry
US8058832B2 (en) Motor driving circuit and method thereof
US20070097587A1 (en) Inductive load drive device and drive method
KR102449361B1 (en) Linear current driver
JP2018061115A (en) Enable signal generation circuit
JP5169468B2 (en) Reference voltage generation circuit
US9768765B2 (en) Gate control circuit and power supply circuit
JP2008118767A (en) Current limit circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090701

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306