JP2008028417A - Active liquid crystal display panel - Google Patents

Active liquid crystal display panel Download PDF

Info

Publication number
JP2008028417A
JP2008028417A JP2007249060A JP2007249060A JP2008028417A JP 2008028417 A JP2008028417 A JP 2008028417A JP 2007249060 A JP2007249060 A JP 2007249060A JP 2007249060 A JP2007249060 A JP 2007249060A JP 2008028417 A JP2008028417 A JP 2008028417A
Authority
JP
Japan
Prior art keywords
film
pixel electrode
source electrode
liquid crystal
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007249060A
Other languages
Japanese (ja)
Other versions
JP4742320B2 (en
Inventor
Shinichi Shimomaki
伸一 下牧
Eiichi Onaka
栄一 尾中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007249060A priority Critical patent/JP4742320B2/en
Publication of JP2008028417A publication Critical patent/JP2008028417A/en
Application granted granted Critical
Publication of JP4742320B2 publication Critical patent/JP4742320B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the amount of side etching of a Cr film for source electrode formation of a thin film transistor, in an active liquid crystal display panel. <P>SOLUTION: A source electrode 17 made of a Cr film 11S and an Al based metal film 12S is formed on an upper surface of a gate insulating layer 5 in an almost whole upper surface and its vicinity of a lower side portion (as shown Fig 1) of a pixel electrode 9. A plane area of the Cr film 11S then becomes large, so that an area (peripheral length × thickness) of a circumference surface of the Cr film 11S also becomes large. The increase in the area of the circumference surface of Cr film 11S allows the amount of side etching of the Cr film 11S to be reduced. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明はアクティブ型液晶表示パネルに関する。   The present invention relates to an active liquid crystal display panel.

図５は従来のアクティブ型液晶表示パネルの一例の一部（一画素領域分）の平面図を示し、図６はそのＸ−Ｘ線に沿う要部断面図（液晶および対向電極基板は省略）を示したものである。この液晶表示パネルを製造する場合には、まず、図７に示すように、ガラス基板１の上面の所定の箇所にＡｌまたはＡｌ合金からなるゲート電極２、ゲートライン（走査線）３（図５参照）および補助容量電極４（図５参照）を形成し、その上面全体に窒化シリコンからなるゲート絶縁膜５を成膜する。次に、ゲート絶縁膜５の上面のデバイスエリアに真性アモルファスシリコンからなる半導体膜６を形成し、半導体膜６の上面の所定の箇所に窒化シリコンからなるチャネル保護膜７を形成し、チャネル保護膜７の上面両側およびその両側における半導体膜６の上面にＮ型アモルファスシリコンからなるＮ型半導体膜８Ｄ、８Ｓを形成する。次に、ゲート絶縁膜５およびＮ型半導体膜８Ｓの上面の所定の箇所にＩＴＯ（インジウム−錫酸化物）からなる画素電極９を形成する。   FIG. 5 is a plan view of a part (one pixel region) of an example of a conventional active type liquid crystal display panel, and FIG. Is shown. When manufacturing this liquid crystal display panel, first, as shown in FIG. 7, a gate electrode 2 made of Al or an Al alloy and a gate line (scanning line) 3 (see FIG. 5) at predetermined locations on the upper surface of the glass substrate 1. And an auxiliary capacitance electrode 4 (see FIG. 5), and a gate insulating film 5 made of silicon nitride is formed on the entire upper surface thereof. Next, a semiconductor film 6 made of intrinsic amorphous silicon is formed in the device area on the upper surface of the gate insulating film 5, and a channel protective film 7 made of silicon nitride is formed at a predetermined position on the upper surface of the semiconductor film 6. N-type semiconductor films 8D and 8S made of N-type amorphous silicon are formed on both sides of the upper surface of 7 and on the upper surface of the semiconductor film 6 on both sides thereof. Next, a pixel electrode 9 made of ITO (indium-tin oxide) is formed at predetermined locations on the upper surfaces of the gate insulating film 5 and the N-type semiconductor film 8S.

次に、上面全体にＣｒ膜１１、ＡｌまたはＡｌ合金からなるＡｌ系金属膜１２および保護用Ｃｒ膜１３を連続して成膜する。次に、保護用Ｃｒ膜１３の上面の所定の箇所に、ドレイン電極、ドレインライン（信号線）およびソース電極を形成するためのレジスト膜１４を形成する。この場合、保護用Ｃｒ膜１３は、レジスト現像時に現像液の作用によってＩＴＯからなる画素電極９とＡｌ系金属膜１２とが電池反応により腐食しないようにするためのものである。次に、図８に示すように、レジスト膜１４をマスクとしてウェットエッチングを行うことにより、保護用Ｃｒ膜１３およびＡｌ系金属膜１２の不要な部分を除去する。次に、レジスト膜１４を剥離する。次に、Ａｌ系金属膜１２をマスクとしてウェットエッチングを行うことにより、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離する。   Next, a Cr film 11, an Al-based metal film 12 made of Al or an Al alloy, and a protective Cr film 13 are successively formed on the entire upper surface. Next, a resist film 14 for forming a drain electrode, a drain line (signal line), and a source electrode is formed at predetermined positions on the upper surface of the protective Cr film 13. In this case, the protective Cr film 13 is for preventing the pixel electrode 9 made of ITO and the Al-based metal film 12 from being corroded by a battery reaction due to the action of a developing solution during resist development. Next, as shown in FIG. 8, unnecessary portions of the protective Cr film 13 and the Al-based metal film 12 are removed by performing wet etching using the resist film 14 as a mask. Next, the resist film 14 is peeled off. Next, by performing wet etching using the Al-based metal film 12 as a mask, unnecessary portions of the Cr film 11 are removed and the protective Cr film 13 is peeled off.

すると、図５および図６に示すように、Ｎ型半導体膜８Ｄおよびゲート絶縁膜５の上面の所定の箇所にＣｒ膜１１ＤおよびＡｌ系金属膜１２Ｄからなるドレイン電極１５およびドレインライン１６が形成される。また、Ｎ型半導体膜８Ｓおよび画素電極９の上面の所定の箇所にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７が形成される。そして、ゲート電極２、半導体膜６、Ｎ型半導体膜８Ｄ、８Ｓ、ドレイン電極１５、ソース電極１７により、スイッチング素子としての薄膜トランジスタ１８が構成されている。   Then, as shown in FIGS. 5 and 6, the drain electrode 15 and the drain line 16 composed of the Cr film 11D and the Al-based metal film 12D are formed at predetermined positions on the upper surfaces of the N-type semiconductor film 8D and the gate insulating film 5. The Further, a source electrode 17 composed of a Cr film 11S and an Al-based metal film 12S is formed at predetermined locations on the upper surfaces of the N-type semiconductor film 8S and the pixel electrode 9. The gate electrode 2, the semiconductor film 6, the N-type semiconductor films 8D and 8S, the drain electrode 15, and the source electrode 17 constitute a thin film transistor 18 as a switching element.

ところで、上記従来の液晶表示パネルの製造方法では、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離するとき、ＩＴＯからなる画素電極９とソース電極１７形成用のＣｒ膜１１Ｓとが接続されているので、Ｃｒエッチャント中におけるＩＴＯ−Ｃｒ系の電池反応により、図９に示すように、ソース電極１７形成用のＣｒ膜１１Ｓのサイドエッチングが激しく進行してしまう。このような場合には、ソース側におけるコンタクト特性が劣化し、薄膜トランジスタ１８のオン電流が低下してしまうという問題があった。また、最悪の場合には、ソース電極１７形成用のＡｌ系金属膜１２Ｓが剥がれてしまい、歩留低下の一要因となってしまうという問題があった。この発明の課題は、ソース電極形成用のＣｒ膜のサイドエッチング量を低減することである。   By the way, in the above conventional liquid crystal display panel manufacturing method, unnecessary portions of the Cr film 11 are removed, and when the protective Cr film 13 is peeled off, the pixel electrode 9 made of ITO and the Cr film for forming the source electrode 17 are formed. Since 11S is connected, side etching of the Cr film 11S for forming the source electrode 17 proceeds violently as shown in FIG. 9 due to the ITO-Cr battery reaction in the Cr etchant. In such a case, there is a problem that the contact characteristics on the source side deteriorate and the on-current of the thin film transistor 18 decreases. In the worst case, the Al-based metal film 12S for forming the source electrode 17 is peeled off, which causes a decrease in yield. An object of the present invention is to reduce the amount of side etching of a Cr film for forming a source electrode.

請求項１に記載の発明は、ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とにより少なくとも前記薄膜トランジスタのソース電極を形成し、前記画素電極の平面の面積をＳ1とし、前記保護金属膜の周囲面の面積をＳ2としたとき、Ｓ1／Ｓ2の値が１５０００程度以下となるようにしたことを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記Ｓ1／Ｓ2の値が７０００程度以下となるようにしたことを特徴とするものである。
請求項３に記載の発明は、ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記薄膜トランジスタは半導体膜と該半導体膜に接続されたソース電極およびドレイン電極を有し、前記ソース電極は前記画素電極上に形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜を有し且つ前記画素電極上に接続された部分が前記半導体膜に接続された部分よりも幅広く形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１〜３のいずれかに記載の発明において、前記ソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って延出されていることを特徴とするものである。
請求項５に記載の発明は、請求項１または２に記載の発明において、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とにより、前記薄膜トランジスタのソース電極と該ソース電極とは分離されたダミーソース電極とを形成したことを特徴とするものである。
請求項６に記載の発明は、ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とからなる前記薄膜トランジスタのソース電極と、該ソース電極とは分離され、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とからなるダミーソース電極とを備えていることを特徴とするものである。
請求項７に記載の発明は、請求項５または６に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って設けられていることを特徴とするものである。
請求項８に記載の発明は、請求項５または６に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側とは反対側の一辺に沿って設けられていることを特徴とするものである。
請求項９に記載の発明は、請求項８に記載の発明において、前記画素電極の前記薄膜トランジスタ側とは反対側の一辺下に補助容量電極が設けられていることを特徴とするものである。
そして、この発明によれば、画素電極の平面の面積をＳ1とし、保護金属膜の周囲面の面積をＳ2としたとき、Ｓ1／Ｓ2の値が１５０００程度以下または７０００程度以下となるようにすると、ソース電極形成用の保護金属膜のエッレートの早さが抑えられ、ひいてはソース電極形成用の保護金属膜のサイドエッチング量を低減することができる。 In an active liquid crystal display panel including a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, the redox potential is higher than that of Al formed connected to the pixel electrode. At least a source electrode of the thin film transistor is formed by a protective metal film and an Al-based metal film formed on the protective metal film, and the area of the plane of the pixel electrode is S 1 and the area of the peripheral surface of the protective metal film is S 2. In this case, the value of S 1 / S 2 is about 15000 or less.
The invention according to claim 2 is characterized in that, in the invention according to claim 1, the value of S 1 / S 2 is about 7000 or less.
According to a third aspect of the present invention, in the active liquid crystal display panel including a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, the thin film transistor includes a semiconductor film and a source electrode and a drain connected to the semiconductor film. The source electrode has a protective metal film having a higher oxidation-reduction potential than Al formed on the pixel electrode and an Al-based metal film formed thereon, and is connected to the pixel electrode The portion is formed wider than the portion connected to the semiconductor film.
According to a fourth aspect of the invention, in the invention according to any one of the first to third aspects, the source electrode extends along one side of the pixel electrode on the thin film transistor side. It is.
According to a fifth aspect of the present invention, in the first or second aspect of the present invention, a protective metal film having a higher oxidation-reduction potential than Al formed by being connected to the pixel electrode, and an Al-based metal formed thereon The film is characterized in that a source electrode of the thin film transistor and a dummy source electrode separated from the source electrode are formed by the film.
In an active liquid crystal display panel including a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, an oxidation-reduction potential is higher than that of Al formed connected to the pixel electrode. A source electrode of the thin film transistor comprising a protective metal film and an Al-based metal film formed thereon, and a protection having a higher redox potential than Al formed by being separated from the source electrode and connected to the pixel electrode A dummy source electrode comprising a metal film and an Al-based metal film formed thereon is provided.
According to a seventh aspect of the invention, in the invention of the fifth or sixth aspect, the dummy source electrode is provided along one side of the pixel electrode on the thin film transistor side.
The invention according to claim 8 is the invention according to claim 5 or 6, wherein the dummy source electrode is provided along one side opposite to the thin film transistor side of the pixel electrode. Is.
The invention according to claim 9 is the invention according to claim 8, wherein an auxiliary capacitance electrode is provided below one side of the pixel electrode opposite to the thin film transistor.
Then, according to the present invention, the area of the plane of the pixel electrodes and S 1, when the area of the peripheral surface of the protective metal film has a S 2, and S 1 / S value of 2 or less or less or about 7000 about 15000 In this case, the speed of the etching of the protective metal film for forming the source electrode can be suppressed, and the side etching amount of the protective metal film for forming the source electrode can be reduced.

以上説明したように、この発明によれば、画素電極の平面の面積をＳ1とし、保護金属膜の周囲面の面積をＳ2としたとき、Ｓ1／Ｓ2の値が１５０００程度以下または７０００程度以下となるようにすることにより、ソース電極形成用の保護金属膜のサイドエッチング量を低減することができるので、薄膜トランジスタのオン電流が低下しにくいようにすることができ、またソース電極形成用のＡｌ系金属膜が剥がれにくいようにすることができ、歩留を向上させることができる。 As described above, according to the present invention, the area of the plane of the pixel electrodes and S 1, when the area of the peripheral surface of the protective metal film has a S 2, S 1 / value of S 2 is 15000 about or less or By setting the thickness to about 7000 or less, the amount of side etching of the protective metal film for forming the source electrode can be reduced, so that the on-current of the thin film transistor can be made difficult to decrease, and the source electrode is formed. Therefore, it is possible to prevent the Al-based metal film from being peeled off and to improve the yield.

図１はこの発明の一実施形態におけるアクティブ型液晶表示パネルの一部の平面図を示したものである。この図において、図５と同一名称部分には同一の符号を付し、その説明を適宜省略する。この液晶表示パネルにおいて、図５に示す従来の場合と異なる点は、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を、少なくとも、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成した点である。   FIG. 1 is a plan view of a part of an active liquid crystal display panel according to an embodiment of the present invention. In this figure, parts having the same names as those in FIG. In this liquid crystal display panel, the difference from the conventional case shown in FIG. 5 is that the source electrode 17 composed of the Cr film 11S and the Al-based metal film 12S is at least the upper surface of almost the entire lower side of the pixel electrode 9 in FIG. And a point formed on the upper surface of the gate insulating film 5 in the vicinity thereof.

すなわち、ソース電極１７は、図６に示すように、半導体膜６上にＮ型半導体膜８Ｓを介して形成された第１ソース電極部と、図１に示すように、画素電極９上に形成された第２ソース電極部と、画素電極９の図１の下辺部（薄膜トランジスタ１８側の一辺）に沿ってほぼＬ字状に形成された第３ソース電極部とからなっている。この場合、第２ソース電極部の図１の左右方向の幅は第１ソース電極部の同方向の幅よりも広くなっている。   That is, the source electrode 17 is formed on the first source electrode portion formed on the semiconductor film 6 via the N-type semiconductor film 8S as shown in FIG. 6, and on the pixel electrode 9 as shown in FIG. 1 and the third source electrode portion formed in a substantially L shape along the lower side of the pixel electrode 9 in FIG. 1 (one side on the thin film transistor 18 side). In this case, the width of the second source electrode portion in the left-right direction in FIG. 1 is wider than the width of the first source electrode portion in the same direction.

このように、この液晶表示パネルでは、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を、少なくとも、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成しているので、Ｃｒ膜１１Ｓの平面の面積が大きくなり、ひいてはＣｒ膜１１Ｓの周囲面の面積（周囲長×膜厚）も大きくなる。そして、このＣｒ膜１１Ｓの周囲面の面積の増大により、次に説明するように、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる。   As described above, in this liquid crystal display panel, the source electrode 17 composed of the Cr film 11S and the Al-based metal film 12S is provided at least on the upper surface of the entire lower side of the pixel electrode 9 in FIG. Therefore, the area of the plane of the Cr film 11S is increased, and the area of the peripheral surface of the Cr film 11S (peripheral length × film thickness) is also increased. Then, by increasing the area of the peripheral surface of the Cr film 11S, the side etching amount of the Cr film 11S can be reduced as described below.

次に、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる理由について説明する。まず、図８を参照して説明すると、Ｃｒ膜１１の不要な部分を除去するとともに、保護用Ｃｒ膜１３を剥離するとき、ＩＴＯからなる画素電極９とソース電極１７形成用のＣｒ膜１１Ｓとが接続されているので、Ｃｒ膜１１Ｓ側で酸化反応、画素電極９側で還元反応が生じ、Ｃｒ膜１１Ｓ側に負の電位、画素電極９側に正の電位が生じる。そして、この電位により、Ｃｒ膜１１Ｓのエッチレートが非常に早くなる。このＣｒ膜１１Ｓのエッチレートの早さは、Ｃｒ膜１１Ｓ側での酸化反応による単位面積当たりの電荷量に依存する。   Next, the reason why the side etching amount of the Cr film 11S can be reduced will be described. First, referring to FIG. 8, when unnecessary portions of the Cr film 11 are removed and the protective Cr film 13 is peeled off, the pixel electrode 9 made of ITO and the Cr film 11S for forming the source electrode 17 are formed. Are connected, an oxidation reaction occurs on the Cr film 11S side, and a reduction reaction occurs on the pixel electrode 9 side, and a negative potential is generated on the Cr film 11S side and a positive potential is generated on the pixel electrode 9 side. This potential causes the etching rate of the Cr film 11S to be very fast. The fast etching rate of the Cr film 11S depends on the amount of charge per unit area due to the oxidation reaction on the Cr film 11S side.

そこで、Ｃｒ膜１１Ｓのエッチレートの早さを抑えるには、Ｃｒ膜１１Ｓ側の反応面積を大きくして単位面積当たりの電荷量を減らすことが考えられる。そして、画素電極９の平面の面積をＳ1とし、Ｃｒ膜１１Ｓの周囲面の面積をＳ2とし、Ｓ1／Ｓ2の値を変えて、Ｃｒ膜１１Ｓのサイドエッチング量を調べたところ、図２に示す結果が得られた。ここで、一例として、画素電極９の平面の面積Ｓ1を２００μｍ×１００μｍ＝２００００μｍ2とし、Ｃｒ膜１１Ｓの周囲面の面積Ｓ2を周囲長×膜厚＝４０μｍ×０．０２５μｍ（２５０Å）＝１μｍ2とした場合、Ｓ1／Ｓ2の値は２００００となる。そして、図２から明らかなように、Ｃｒ膜１１Ｓのサイドエッチング量（μｍ）はＳ1／Ｓ2の値が小さくなるほど低減している。 In order to suppress the rapid etching rate of the Cr film 11S, it is conceivable to increase the reaction area on the Cr film 11S side to reduce the amount of charge per unit area. Then, when the area of the plane of the pixel electrodes 9 and S 1, the area of the peripheral surface of the Cr film 11S and S 2, by changing the value of S 1 / S 2, was examined side etching of Cr layer 11S, The result shown in FIG. 2 was obtained. Here, as an example, the area S 1 of the plane of the pixel electrode 9 is 200 μm × 100 μm = 20000 μm 2, and the area S 2 of the peripheral surface of the Cr film 11S is peripheral length × film thickness = 40 μm × 0.025 μm (250 mm) = In the case of 1 μm 2 , the value of S 1 / S 2 is 20000. As is apparent from FIG. 2, the side etching amount (μm) of the Cr film 11S decreases as the value of S 1 / S 2 decreases.

一方、薄膜トランジスタ１８のチャネル幅が５μｍでＣｒ膜１１Ｓのサイドエッチング量が１．０μｍであると、オン電流が１０％程度低下し、サイドエッチング量が１．５μｍであると３０％程度以上低下する。したがって、Ｃｒ膜１１Ｓのサイドエッチング量は１．０μｍ程度以下に抑えることが好ましい。そこで、Ｓ1／Ｓ2の値を１５０００程度とすると、Ｃｒ膜１１Ｓのサイドエッチング量を１．０μｍ程度に抑えることができる。また、Ｓ1／Ｓ2の値を７０００程度以下とすると、Ｃｒ膜１１Ｓのサイドエッチング量を０．６μｍ程度以下に抑えることができる。 On the other hand, when the channel width of the thin film transistor 18 is 5 μm and the side etching amount of the Cr film 11S is 1.0 μm, the on-current is reduced by about 10%, and when the side etching amount is 1.5 μm, it is reduced by about 30% or more. . Therefore, the side etching amount of the Cr film 11S is preferably suppressed to about 1.0 μm or less. Therefore, when the value of S 1 / S 2 is about 15000, the side etching amount of the Cr film 11S can be suppressed to about 1.0 μm. When the value of S 1 / S 2 is about 7000 or less, the side etching amount of the Cr film 11S can be suppressed to about 0.6 μm or less.

したがって、上述したように、Ｃｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７を画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成すると、Ｃｒ膜１１Ｓの周囲面の面積が大きくなるので、Ｃｒ膜１１Ｓのサイドエッチング量を低減することができる。この結果、ソース側におけるコンタクト特性が劣化しにくいようにすることができ、ひいては薄膜トランジスタ１８のオン電流が低下しにくいようにすることができる。また、ソース電極１７形成用のＡｌ系金属膜１２Ｓが剥がれにくいようにすることができ、歩留を向上させることができる。   Therefore, as described above, when the source electrode 17 composed of the Cr film 11S and the Al-based metal film 12S is formed on almost the entire upper surface of the lower side of FIG. 1 of the pixel electrode 9 and the upper surface of the gate insulating film 5 in the vicinity thereof, Since the area of the peripheral surface of the Cr film 11S is increased, the side etching amount of the Cr film 11S can be reduced. As a result, the contact characteristics on the source side can be made difficult to deteriorate, and consequently the on-current of the thin film transistor 18 can be made difficult to decrease. Further, the Al-based metal film 12S for forming the source electrode 17 can be made difficult to peel off, and the yield can be improved.

なお、Ｃｒ膜１１Ｓの平面の面積を大きくして周囲面の面積を大きくすればよいので、平面の面積を大きくするためのＣｒ膜１１Ｓの形成位置は特に限定されないが、上記実施形態のように、画素電極９の図１の下辺部のほぼ全体の上面およびその近傍におけるゲート絶縁膜５の上面に形成すると、開口率が低下しないようにすることができる。   Since the area of the peripheral surface may be increased by increasing the area of the plane of the Cr film 11S, the formation position of the Cr film 11S for increasing the area of the plane is not particularly limited, but as in the above embodiment. When the pixel electrode 9 is formed on almost the entire upper surface of the lower side of FIG. 1 and the upper surface of the gate insulating film 5 in the vicinity thereof, the aperture ratio can be prevented from decreasing.

また、上記実施形態では、ソース電極１７を１つの連続したものとして形成した場合について説明したが、これに限らず、ソース電極とダミーソース電極とに分離して形成するようにしてもよい。例えば、図３に示すこの発明の他の実施形態のように、画素電極９の図３における下辺部の左側の上面およびその近傍にＣｒ膜１１ＳおよびＡｌ系金属膜１２ＳからなるほぼＴ字状のソース電極１７Ａを形成し、画素電極９の図３における下辺部の右側の上面にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなる直線状のダミーソース電極１７Ｂを形成するようにしてもよい。   In the above embodiment, the case where the source electrode 17 is formed as one continuous element has been described. However, the present invention is not limited to this, and the source electrode 17 and the dummy source electrode may be separately formed. For example, as in another embodiment of the present invention shown in FIG. 3, the upper surface of the pixel electrode 9 on the left side of the lower side in FIG. 3 and the vicinity thereof are formed in a substantially T-shape comprising a Cr film 11S and an Al-based metal film 12S. A source electrode 17A may be formed, and a linear dummy source electrode 17B made of a Cr film 11S and an Al-based metal film 12S may be formed on the upper surface of the pixel electrode 9 on the right side of the lower side in FIG.

また、図４に示すこの発明のさらに他の実施形態のように、画素電極９の図４における下辺部の左側の上面およびその近傍にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるソース電極１７Ａを形成し、画素電極９の図４における上辺部の所定の箇所の上面にＣｒ膜１１ＳおよびＡｌ系金属膜１２Ｓからなるダミーソース電極１７Ｂを形成するようにしてもよい。この場合、ダミーソース電極１７Ｂは、画素電極９の図４における上辺部下に設けられた補助容量電極４上に設けられている。このため、開口率が低下しないようにすることができる。   Further, as in still another embodiment of the present invention shown in FIG. 4, a source electrode 17A composed of a Cr film 11S and an Al-based metal film 12S is formed on the upper surface on the left side of the lower side of the pixel electrode 9 in FIG. The dummy source electrode 17B formed of the Cr film 11S and the Al-based metal film 12S may be formed on the upper surface of a predetermined portion of the upper side portion in FIG. In this case, the dummy source electrode 17B is provided on the auxiliary capacitance electrode 4 provided below the upper side portion of the pixel electrode 9 in FIG. For this reason, it is possible to prevent the aperture ratio from decreasing.

なお、限定する訳ではないが、Ｃｒ膜とＡｌ系金属膜とにより形成されたソース電極および該ソース電極とは分離されたダミーソース電極は、各画素電極の周辺部を覆って形成される遮光膜下に設けることにより開口部の低減を抑えることができる。また、上記実施形態では、ソース電極およびダミーソース電極をＣｒ膜とＡｌ膜の２層積層構造の場合で説明したが、この発明はＣｒ膜上のＡｌ膜の上にさらにＣｒ膜を形成した３層積層の場合は勿論、４層以上の場合にも適用可能である。また、Ｃｒ膜に限らず、Ｍｏ、Ｗ等のＡｌ膜よりも酸化還元電位が高い金属膜に対してすべて適用することができるものである。   Although not limited, the source electrode formed by the Cr film and the Al-based metal film and the dummy source electrode separated from the source electrode are shielded from light so as to cover the periphery of each pixel electrode. By providing it under the film, the reduction of the opening can be suppressed. In the above embodiment, the source electrode and the dummy source electrode have been described in the case of a two-layer laminated structure of a Cr film and an Al film. However, in the present invention, a Cr film is further formed on the Al film on the Cr film. Of course, the invention can be applied to the case of four or more layers. Further, the present invention is not limited to the Cr film, and can be applied to all metal films having a higher redox potential than Al films such as Mo and W.

この発明の一実施形態におけるアクティブ型液晶表示パネルの一部の平面図。The top view of a part of active type liquid crystal display panel in one Embodiment of this invention. Ｃｒ膜のサイドエッチング量とＣｒ膜の周囲面の面積および画素電極の平面の面積との関係を説明するために示す図。The figure shown in order to demonstrate the relationship between the amount of side etching of Cr film | membrane, the area of the surrounding surface of Cr film | membrane, and the area of the plane of a pixel electrode. この発明の他の実施形態におけるアクティブ型液晶表示パネルの一部の平面図。The top view of a part of active type liquid crystal display panel in other embodiment of this invention. この発明のさらに他の実施形態におけるアクティブ型液晶表示パネルの一部の平面図。The top view of a part of active type liquid crystal display panel in further another embodiment of this invention. 従来のアクティブ型液晶表示パネルの一例の一部の平面図。The top view of a part of example of the conventional active type liquid crystal display panel. 図５のＸ−Ｘ線に沿う要部断面図。FIG. 6 is an essential part cross-sectional view taken along line XX in FIG. 5. 図５および図６に示す液晶表示パネルの製造に際し、所定の工程を示す断面図。Sectional drawing which shows a predetermined process in the case of manufacture of the liquid crystal display panel shown in FIG.5 and FIG.6. 図７に続く工程を示す断面図。Sectional drawing which shows the process of following FIG. 従来の問題点を説明するために示す断面図。Sectional drawing shown in order to demonstrate the conventional problem.

符号の説明Explanation of symbols

９ 画素電極
１１Ｄ、１１Ｓ Ｃｒ膜
１２Ｄ、１２Ｓ Ａｌ系金属膜
１５ ドレイン電極
１７、１７Ａ ソース電極
１７Ｂ ダミーソース電極
１８ 薄膜トランジスタ 9 Pixel electrode 11D, 11S Cr film 12D, 12S Al-based metal film 15 Drain electrode 17, 17A Source electrode 17B Dummy source electrode 18 Thin film transistor

Claims (9)

ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とにより少なくとも前記薄膜トランジスタのソース電極を形成し、前記画素電極の平面の面積をＳ1とし、前記保護金属膜の周囲面の面積をＳ2としたとき、Ｓ1／Ｓ2の値が１５０００程度以下となるようにしたことを特徴とするアクティブ型液晶表示パネル。 In an active liquid crystal display panel comprising a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, a protective metal film having a higher redox potential than Al formed connected to the pixel electrode and a protective metal film formed thereon When at least the source electrode of the thin film transistor is formed with the Al-based metal film, the plane area of the pixel electrode is S 1, and the area of the peripheral surface of the protective metal film is S 2 , S 1 / S 2 The active liquid crystal display panel is characterized in that the value of is about 15000 or less. 請求項１に記載の発明において、前記Ｓ1／Ｓ2の値が７０００程度以下となるようにしたことを特徴とするアクティブ型液晶表示パネル。 2. The active liquid crystal display panel according to claim 1, wherein the value of S 1 / S 2 is about 7000 or less. ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記薄膜トランジスタは半導体膜と該半導体膜に接続されたソース電極およびドレイン電極を有し、前記ソース電極は前記画素電極上に形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜を有し且つ前記画素電極上に接続された部分が前記半導体膜に接続された部分よりも幅広く形成されていることを特徴とするアクティブ型液晶表示パネル。   In an active liquid crystal display panel including a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, the thin film transistor has a semiconductor film and a source electrode and a drain electrode connected to the semiconductor film, and the source electrode is A protective metal film having a higher redox potential than Al formed on the pixel electrode and an Al-based metal film formed thereon, and a portion connected on the pixel electrode is connected to the semiconductor film An active liquid crystal display panel characterized in that it is formed wider than the part. 請求項１〜３のいずれかに記載の発明において、前記ソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って延出されていることを特徴とするアクティブ型液晶表示パネル。   4. The active liquid crystal display panel according to claim 1, wherein the source electrode extends along one side of the pixel electrode on the thin film transistor side. 請求項１または２に記載の発明において、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とにより、前記薄膜トランジスタのソース電極と該ソース電極とは分離されたダミーソース電極とを形成したことを特徴とするアクティブ型液晶表示パネル。   3. The source electrode of the thin film transistor according to claim 1, wherein a protective metal film having a higher oxidation-reduction potential than Al formed connected to the pixel electrode and an Al-based metal film formed thereon are formed. And an active liquid crystal display panel in which a dummy source electrode separated from the source electrode is formed. ＩＴＯからなる画素電極および該画素電極に接続された薄膜トランジスタを備えたアクティブ型液晶表示パネルにおいて、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とからなる前記薄膜トランジスタのソース電極と、該ソース電極とは分離され、前記画素電極に接続されて形成されたＡｌより酸化還元電位が高い保護金属膜とその上に形成されたＡｌ系金属膜とからなるダミーソース電極とを備えていることを特徴とするアクティブ型液晶表示パネル。   In an active liquid crystal display panel comprising a pixel electrode made of ITO and a thin film transistor connected to the pixel electrode, a protective metal film having a higher oxidation-reduction potential than Al formed connected to the pixel electrode and a protective metal film formed thereon A source electrode of the thin film transistor made of an Al-based metal film and a protective metal film having a higher oxidation-reduction potential than Al formed separately from the source electrode and connected to the pixel electrode, and a protective metal film formed thereon An active type liquid crystal display panel comprising a dummy source electrode made of an Al-based metal film. 請求項５または６に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側の一辺に沿って設けられていることを特徴とするアクティブ型液晶表示パネル。   7. The active liquid crystal display panel according to claim 5, wherein the dummy source electrode is provided along one side of the pixel electrode on the thin film transistor side. 請求項５または６に記載の発明において、前記ダミーソース電極は前記画素電極の前記薄膜トランジスタ側とは反対側の一辺に沿って設けられていることを特徴とするアクティブ型液晶表示パネル。   7. The active liquid crystal display panel according to claim 5, wherein the dummy source electrode is provided along one side of the pixel electrode opposite to the thin film transistor. 請求項８に記載の発明において、前記画素電極の前記薄膜トランジスタ側とは反対側の一辺下に補助容量電極が設けられていることを特徴とするアクティブ型液晶表示パネル。   9. The active liquid crystal display panel according to claim 8, wherein an auxiliary capacitance electrode is provided under one side of the pixel electrode opposite to the thin film transistor.
JP2007249060A 1999-11-24 2007-09-26 Active LCD panel Expired - Fee Related JP4742320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249060A JP4742320B2 (en) 1999-11-24 2007-09-26 Active LCD panel

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33223199 1999-11-24
JP1999332231 1999-11-24
JP2007249060A JP4742320B2 (en) 1999-11-24 2007-09-26 Active LCD panel

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000170712A Division JP4102912B2 (en) 1999-11-24 2000-06-07 Active LCD panel

Publications (2)

Publication Number Publication Date
JP2008028417A true JP2008028417A (en) 2008-02-07
JP4742320B2 JP4742320B2 (en) 2011-08-10

Family

ID=39118667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249060A Expired - Fee Related JP4742320B2 (en) 1999-11-24 2007-09-26 Active LCD panel

Country Status (1)

Country Link
JP (1) JP4742320B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2298543A2 (en) 2009-09-17 2011-03-23 FUJIFILM Corporation Master model of lens array and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455926A (en) * 1987-08-27 1989-03-02 Nec Corp Multi-direction multiplex communication system
JPH05323377A (en) * 1992-05-25 1993-12-07 Fujitsu Ltd Production of electronic device having transparent conductive film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455926A (en) * 1987-08-27 1989-03-02 Nec Corp Multi-direction multiplex communication system
JPH05323377A (en) * 1992-05-25 1993-12-07 Fujitsu Ltd Production of electronic device having transparent conductive film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2298543A2 (en) 2009-09-17 2011-03-23 FUJIFILM Corporation Master model of lens array and method of manufacturing the same

Also Published As

Publication number Publication date
JP4742320B2 (en) 2011-08-10

Similar Documents

Publication Publication Date Title
KR0139346B1 (en) Manufacturing method of tft lcd
US6858867B2 (en) Channel-etch thin film transistor
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR19990087971A (en) Liquid crystal display device and fabrication process thereof
KR19980080260A (en) Manufacturing Method and Thin Film Apparatus
JPH06250211A (en) Liquid crystal display substrate and its production
JP4166300B2 (en) Manufacturing method of liquid crystal display device
JP2007114360A (en) Liquid crystal display provided with thin film transistor and its manufacturing method
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
JP3771456B2 (en) Liquid crystal display device and thin film transistor manufacturing method
US20020019082A1 (en) Method for fabricating a thin film transistor display
JP4742320B2 (en) Active LCD panel
JP5488525B2 (en) Thin film transistor and manufacturing method thereof
JP4102912B2 (en) Active LCD panel
JP4609470B2 (en) Method for manufacturing active liquid crystal display panel
JP4892830B2 (en) Thin film transistor manufacturing method
JPH08339974A (en) Thin film transistor and manufacture thereof
JP3801687B2 (en) Thin film transistor and method for manufacturing the same
JPH01282522A (en) Active matrix circuit board and its production and image display device using said board
CN113690181B (en) TFT array substrate and manufacturing method thereof
JPH0918005A (en) Thin film transistor for liquid crystal display device
JPH088255A (en) Wiring structure for semiconductor device and transistor array for display element
KR950003942B1 (en) Method of manufacturing thin film transistor for lcd
JP2904188B2 (en) Method for manufacturing thin film transistor
JPH04357832A (en) Etching method and manufacture of thin film transistor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees