JP2008028191A - トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 - Google Patents
トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 Download PDFInfo
- Publication number
- JP2008028191A JP2008028191A JP2006199818A JP2006199818A JP2008028191A JP 2008028191 A JP2008028191 A JP 2008028191A JP 2006199818 A JP2006199818 A JP 2006199818A JP 2006199818 A JP2006199818 A JP 2006199818A JP 2008028191 A JP2008028191 A JP 2008028191A
- Authority
- JP
- Japan
- Prior art keywords
- model
- value
- threshold voltage
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 80
- 230000005669 field effect Effects 0.000 title claims abstract description 39
- 238000004458 analytical method Methods 0.000 claims abstract description 40
- 238000004364 calculation method Methods 0.000 claims abstract description 37
- 230000010354 integration Effects 0.000 claims description 66
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 239000000969 carrier Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001773 deep-level transient spectroscopy Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【解決手段】電界効果型トランジスタのチャネル形成領域におけるポテンシャル分布の変化に起因する閾値電圧の変化を反映させて動作解析を行うためのトランジスタモデル10を用いたシミュレーション方法であって、
(1)チャネル形成領域におけるポテンシャル分布の変化とチャネル形成領域における局在準位によって捕獲/放出されるキャリアとの関係を反映するように規定された閾値電圧計算用モデル20によって得られる値に基づいて閾値電圧変化量を計算し、
(2)該閾値電圧変化量に基づいて閾値電圧の値を補正し、
(3)該補正された閾値電圧の値に基づいてトランジスタモデル10から成る回路モデルの動作を解析する。
【選択図】 図3
Description
(1)チャネル形成領域におけるポテンシャル分布の変化とチャネル形成領域における局在準位によって捕獲/放出されるキャリアとの関係を反映するように規定された閾値電圧計算用モデルによって得られる値に基づいて閾値電圧変化量を計算し、
(2)該閾値電圧変化量に基づいて閾値電圧の値を補正し、
(3)該補正された閾値電圧の値に基づいてトランジスタモデルから成る回路モデルの動作を解析する、
ことを特徴とする。
該シミュレーション方法によって、
(1)チャネル形成領域におけるポテンシャル分布の変化とチャネル形成領域における局在準位によって捕獲/放出されるキャリアとの関係を反映するように規定された閾値電圧計算用モデルによって得られる値に基づいて閾値電圧変化量を計算し、
(2)該閾値電圧変化量に基づいて閾値電圧の値を補正し、
(3)該補正された閾値電圧の値に基づいてトランジスタモデルから成る回路モデルの動作を解析し、
(4)該回路モデルの動作の解析結果に基づいて、電界効果型トランジスタから成る回路に入力される信号を補正する、
ことを特徴とする。
但し、α、βは定数、COXはトランジスタモデルにおける単位面積あたりのゲート絶縁膜容量の値である。尚、上述した閾値電圧の基準値Vth_refは、実際のトランジスタにおいて直流電圧を印加したときの電流−電圧特性(Vgs−Ids特性)に基づいて決定することができる。基準値Vth_refは、実際のトランジスタにおいて充分にキャリアが局在準位に捕獲された状態における閾値電圧の値に対応する。
ここで、qは電気素量、Wはゲート幅、Lはゲート長、lgはグレインサイズ、enはあるエネルギーレベルEでの電子の放出確率、Ds(E)はエネルギーレベルEでの結晶粒界面での単位体積あたりの局在準位密度である。電子の放出確率enは、SRHの理論により、以下の式(4)のように表される。
ここで、σ、ν、Ncはそれぞれ電子の捕獲断面積、熱速度、伝導帯端の状態密度を示す。kはボルツマン定数、Tは絶対温度、ECは伝導帯端におけるエネルギーレベルである。
式(5)によれば、ゲート電極2と短絡電極との間に流れる過渡電流I(t)は1/tに比例する。電荷量は電流を積分することにより得ることができる。従って、局在準位に捕獲されるキャリアの数はln(t)に比例することがわかる。
先ず、シミュレーションの前準備として、周知の方法により、トランジスタモデル10における各種特性パラメータを設定する。具体的には、FET31を実測することにより得られるVgs−Ids特性、Vds−Ids特性、容量−電圧特性(C−V特性)等を反映するように、トランジスタモデル10における各種パラメータを設定すればよい。上述したように、閾値電圧の基準値Vth_refについても、FET31のVgs−Ids特性に基づいて設定することができる。
次いで、第1の動作電圧の条件下(例えば、図5に示したVdd−Vss=V1(V)に相当する条件)で、インバーターチェーン回路30に対応するネットリストについてシミュレーションにより動作を解析する。具体的には、所定の電圧の値Vgslim、式(1)に示す定数α及びβ、積分回路モデル21を構成する静電容量モデル22における静電容量の値、抵抗モデル23における抵抗の値等の各種パラメータに適当な初期値を与えた状態で、インバーターチェーン回路30に対応するネットリストについて動作を解析する。
その後、シミュレーションにより得られた解析結果(より具体的には、周波数−遅延時間)と、図5の結果を対比し、以下の関係を勘案して各種パラメータを再調整する。
再調整された各種パラメータを用いて、インバーターチェーン回路30に対応するネットリストについて動作を解析する。
シミュレーションにより得られた解析結果と、図5の結果を対比し、両者の差が大きい場合には、[工程−120]〜[工程−130]を繰り返す。両者の差が許容される範囲にあると判断されれば、次の工程[工程−150]に進む。
上述した再調整された各種パラメータを用いて、第2の動作電圧の条件下(例えば、図5に示したVdd−Vss=V2(V)に相当する条件)で、インバーターチェーン回路30に対応するネットリストについてシミュレーションにより動作を解析する。
その後、シミュレーションにより得られた解析結果と、図5の結果を対比する。
第2の動作電圧の条件下において、両者の差が大きい場合には、所定の電圧の値Vgslimの値を調整する。上述したように、図5においては、動作電圧が低くなる程、入力波形の周波数と遅延時間との相関関係が強くなる傾向がある。シミュレーションにおいては、所定の電圧の値Vgslimを変えることにより、入力波形の周波数と遅延時間との相関関係の動作電圧に対する依存性を調整することができる。所定の電圧の値Vgslimを再調整した後、再度[工程−150]〜[工程−160]と同様の工程を繰り返す。両者の差が許容される範囲にあると判断されれば、次の工程[工程−180]に進む。
その後、必要に応じて、第3の動作電圧の条件下(例えば、図5に示したVdd−Vss=V3(V)に相当する条件)で、[工程−150]〜[工程−170]と同様の工程を行う。第4〜第6の動作電圧の条件下(例えば、図5に示した、V4(V)、V5(V)、V6(V)に相当する条件)においても同様である。
Claims (10)
- 電界効果型トランジスタのチャネル形成領域におけるポテンシャル分布の変化に起因する閾値電圧の変化を反映させて動作解析を行うためのトランジスタモデルを用いたシミュレーション方法であって、
(1)チャネル形成領域におけるポテンシャル分布の変化とチャネル形成領域における局在準位によって捕獲/放出されるキャリアとの関係を反映するように規定された閾値電圧計算用モデルによって得られる値に基づいて閾値電圧変化量を計算し、
(2)該閾値電圧変化量に基づいて閾値電圧の値を補正し、
(3)該補正された閾値電圧の値に基づいてトランジスタモデルから成る回路モデルの動作を解析する、
ことを特徴とするシミュレーション方法。 - 閾値電圧計算用モデルは、独立した1つの積分回路モデルあるいは相互に独立した複数の積分回路モデルによって構成されていることを特徴とする請求項1に記載のシミュレーション方法。
- 積分回路モデルは、静電容量モデルと抵抗モデルとが直列接続されて成ることを特徴とする請求項2に記載のシミュレーション方法。
- 積分回路モデルを構成する抵抗モデルにおける抵抗の値を、トランジスタモデルの動作に依存して変化させることを特徴とする請求項3に記載のシミュレーション方法。
- 積分回路モデルのそれぞれには、トランジスタモデルのゲート端子とソース端子との間の電位差の値に基づいた電圧が印加されることを特徴とする請求項3に記載のシミュレーション方法。
- トランジスタモデルのゲート端子とソース端子との間の電位差の値をVgs、所定の電圧の値をVgslim(但し、Vgslim>0)としたとき、
Vgsの絶対値がVgslimの値以下である場合には、各積分回路モデルにはVgsの値の電圧を印加し、
Vgsの絶対値がVgslimの値を超える場合には、各積分回路モデルにはVgslim 2/Vgsの値の電圧を印加することを特徴とする請求項5に記載のシミュレーション方法。 - 閾値電圧変化量を、各積分回路モデルを構成する静電容量モデルにおける電荷の値に基づいて計算することを特徴とする請求項3に記載のシミュレーション方法。
- (A)第n番目の積分回路モデルを構成する静電容量モデルにおける静電容量の値をCn、
(B)ある時刻tにおける、第n番目の積分回路モデルに印加されている電圧の値をVn(t)、第n番目の積分回路モデルを構成する静電容量モデルにおける電荷の値をQn(t)、第n番目の積分回路モデルを構成する抵抗モデルにおける抵抗の値をRn(t)としたとき、時刻tから時間Δtが経過したときの第n番目の積分回路モデルを構成する静電容量モデルにおける電荷の値Qn(t+Δt)を、以下の式(2)に基づいて計算し、更に、閾値電圧変化量ΔVthを、以下の式(1)’に基づき計算することを特徴とする請求項8に記載のシミュレーション方法。
- 電界効果型トランジスタのチャネル形成領域におけるポテンシャル分布の変化に起因する閾値電圧の変化を反映させて動作解析を行うためのトランジスタモデル用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法であって、
該シミュレーション方法によって、
(1)チャネル形成領域におけるポテンシャル分布の変化とチャネル形成領域における局在準位によって捕獲/放出されるキャリアとの関係を反映するように規定された閾値電圧計算用モデルによって得られる値に基づいて閾値電圧変化量を計算し、
(2)該閾値電圧変化量に基づいて閾値電圧の値を補正し、
(3)該補正された閾値電圧の値に基づいてトランジスタモデルから成る回路モデルの動作を解析し、
(4)該回路モデルの動作の解析結果に基づいて、電界効果型トランジスタから成る回路に入力される信号を補正する、
ことを特徴とする電界効果型トランジスタから成る回路の動作制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199818A JP5079278B2 (ja) | 2006-07-21 | 2006-07-21 | トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199818A JP5079278B2 (ja) | 2006-07-21 | 2006-07-21 | トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008028191A true JP2008028191A (ja) | 2008-02-07 |
JP2008028191A5 JP2008028191A5 (ja) | 2009-06-18 |
JP5079278B2 JP5079278B2 (ja) | 2012-11-21 |
Family
ID=39118511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006199818A Active JP5079278B2 (ja) | 2006-07-21 | 2006-07-21 | トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5079278B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112016261A (zh) * | 2020-08-28 | 2020-12-01 | 上海华力微电子有限公司 | Mosfet阈值电压的spice子电路模型建模方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326295A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 回路解析方法 |
JP2005190328A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 記録媒体及び回路シミュレーション方法 |
-
2006
- 2006-07-21 JP JP2006199818A patent/JP5079278B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326295A (ja) * | 1997-05-26 | 1998-12-08 | Mitsubishi Electric Corp | 回路解析方法 |
JP2005190328A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 記録媒体及び回路シミュレーション方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112016261A (zh) * | 2020-08-28 | 2020-12-01 | 上海华力微电子有限公司 | Mosfet阈值电压的spice子电路模型建模方法 |
CN112016261B (zh) * | 2020-08-28 | 2024-04-26 | 上海华力微电子有限公司 | Mosfet阈值电压的spice子电路模型建模方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5079278B2 (ja) | 2012-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Suh et al. | A physical charge-based model for non-fully depleted SOI MOSFET's and its use in assessing floating-body effects in SOI CMOS circuits | |
JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
JP5020562B2 (ja) | シミュレーション装置、シミュレーション方法、及び半導体装置の製造方法 | |
US7560951B2 (en) | Characterization array circuit | |
JP3786657B2 (ja) | シミュレーション方法及びシミュレーション装置 | |
JP2004200461A5 (ja) | ||
Workman et al. | Physical modeling of temperature dependences of SOI CMOS devices and circuits including self-heating | |
JP2003264292A (ja) | シミュレーション方法 | |
US8095343B2 (en) | Method and apparatus for modeling source-drain current of thin film transistor | |
Leblebici et al. | Modeling and simulation of hot-carrier-induced device degradation in MOS circuits | |
Messaris et al. | Hot carrier degradation modeling of short-channel n-FinFETs suitable for circuit simulators | |
US7761823B2 (en) | Method for adjusting a transistor model for increased circuit simulation accuracy | |
JP5079278B2 (ja) | トランジスタモデルを用いたシミュレーション方法、及び、トランジスタモデルを用いたシミュレーション方法に基づく、電界効果型トランジスタから成る回路の動作制御方法 | |
Kamal et al. | An efficient reliability simulation flow for evaluating the hot carrier injection effect in CMOS VLSI circuits | |
US20080027700A1 (en) | Simulation model of BT instability of transistor | |
Lahbib et al. | Hot carrier injection effect on threshold voltage of NMOSFETs | |
Hillebrand et al. | Charge-based stochastic aging analysis of CMOS circuits | |
US20210232746A1 (en) | Simulation method for characteristics of transistor, simulation method for characteristics of electronic circuit including transistor, and nontransitory recording medium that stores simulation program for characteristics of transistor | |
Oodate et al. | Characterization of time dependent carrier trapping in poly-crystalline TFTs and its accurate modeling for circuit simulation | |
US20120169394A1 (en) | Method for buffering clock skew by using a logical effort | |
Bindra et al. | Modeling of kink effect in polysilicon thin film transistor using charge sheet approach | |
Messaris et al. | A software Tool for Aging Analysis of the CMOS Inverter based on Hot Carrier Degradation modeling | |
US8539426B2 (en) | Method and system for extracting compact models for circuit simulation | |
Habal et al. | Evaluating analog circuit performance in light of MOSFET aging at different time scales | |
US7965559B2 (en) | Systems and methods for improved floating-gate transistor programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100804 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100804 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5079278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |