JP2008022610A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008022610A5 JP2008022610A5 JP2006190661A JP2006190661A JP2008022610A5 JP 2008022610 A5 JP2008022610 A5 JP 2008022610A5 JP 2006190661 A JP2006190661 A JP 2006190661A JP 2006190661 A JP2006190661 A JP 2006190661A JP 2008022610 A5 JP2008022610 A5 JP 2008022610A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- clock
- capacitor
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 claims 46
- 238000006243 chemical reaction Methods 0.000 claims 41
- 230000015556 catabolic process Effects 0.000 claims 6
- 238000009825 accumulation Methods 0.000 claims 4
Claims (17)
直列接続された第１〜第Ｎ（Ｎは２以上の整数）のチャージポンプユニットを有するチャージポンプ回路を含み、
前記第１〜第Ｎのチャージポンプユニットの各チャージポンプユニットは、
チャージポンプ用のキャパシタ間の電荷転送を行うための電荷転送回路と、
その一端が前記電荷転送回路に接続されるチャージポンプ用の第１のキャパシタと、
その一端が前記電荷転送回路に接続されるチャージポンプ用の第２のキャパシタと、
第１のクロックが供給される第１のクロック供給ノードと前記第１のキャパシタの他端との間に設けられ、前記第１のクロックの電圧を昇圧することで得られる第１の変換クロックを、前記第１のキャパシタの他端に出力する第１の電圧変換回路と、
第２のクロックが供給される第２のクロック供給ノードと前記第２のキャパシタの他端との間に設けられ、前記第２のクロックの電圧を昇圧することで得られる第２の変換クロックを、前記第２のキャパシタの他端に出力する第２の電圧変換回路とを含むことを特徴とする昇圧回路。 A booster circuit for boosting voltage,
A charge pump circuit having first to Nth (N is an integer of 2 or more) charge pump units connected in series;
Each charge pump unit of the first to Nth charge pump units is:
A charge transfer circuit for transferring charge between capacitors for a charge pump;
A first capacitor for a charge pump, one end of which is connected to the charge transfer circuit;
A second capacitor for a charge pump, one end of which is connected to the charge transfer circuit;
A first conversion clock is provided between a first clock supply node to which a first clock is supplied and the other end of the first capacitor, and is obtained by boosting the voltage of the first clock. A first voltage conversion circuit that outputs to the other end of the first capacitor;
A second conversion clock is provided between a second clock supply node to which a second clock is supplied and the other end of the second capacitor, and is obtained by boosting the voltage of the second clock. And a second voltage conversion circuit that outputs to the other end of the second capacitor.
前記第１の電圧変換回路は、
前記第１のクロックが第１の電圧レベルである場合には、前記第１の電圧レベルの電圧を前記第１のキャパシタの他端に出力し、前記第１のクロックが第２の電圧レベルである場合には、前記第１、第２の電圧レベルの電圧差をＭ（Ｍ＞１）倍に昇圧した電圧を前記第１のキャパシタの他端に出力し、
前記第２の電圧変換回路は、
前記第２のクロックが前記第１の電圧レベルである場合には、前記第１の電圧レベルの電圧を前記第２のキャパシタの他端に出力し、前記第２のクロックが前記第２の電圧レベルである場合には、前記第１、第２の電圧レベルの電圧差をＭ倍に昇圧した電圧を前記第２のキャパシタの他端に出力することを特徴とする昇圧回路。 In claim 1,
The first voltage conversion circuit includes:
When the first clock is at the first voltage level, the voltage at the first voltage level is output to the other end of the first capacitor, and the first clock is at the second voltage level. In some cases, a voltage obtained by boosting the voltage difference between the first and second voltage levels by M (M> 1) times is output to the other end of the first capacitor,
The second voltage conversion circuit includes:
When the second clock is at the first voltage level, the voltage at the first voltage level is output to the other end of the second capacitor, and the second clock is at the second voltage. In the case of the level, the booster circuit outputs a voltage obtained by boosting the voltage difference between the first and second voltage levels M times to the other end of the second capacitor.
前記電荷転送回路は、
チャージポンプユニットの入力ノードと、前記第２のキャパシタの一端が接続される出力ノードとの間に設けられ、そのゲートが前記第１のキャパシタの一端に接続される第１のトランジスタと、
前記入力ノードと前記第１のキャパシタの一端との間に設けられ、そのゲートがチャージポンプユニットの前記出力ノードに接続される第２のトランジスタを含むことを特徴とする昇圧回路。 In claim 1 or 2,
The charge transfer circuit includes:
A first transistor provided between an input node of the charge pump unit and an output node to which one end of the second capacitor is connected; a gate of which is connected to one end of the first capacitor;
A booster circuit comprising a second transistor provided between the input node and one end of the first capacitor, the gate of which is connected to the output node of a charge pump unit.
チャージポンプ用のクロックを生成してチャージポンプ回路に供給するクロック供給回路を含み、
前記クロック供給回路は、
前記第１〜第Ｎのチャージポンプユニットのうちの第Ｋ（１≦Ｋ＜Ｎ）のチャージポンプユニットの前記第２の電圧変換回路に対して前記第２のクロックとして第２のクロックパルスを供給している期間内において、前記第Ｋのチャージポンプユニットの次段の第Ｋ＋１のチャージポンプユニットの前記第１の電圧変換回路に対して、前記第２のクロックパルスよりもパルス幅が短い第１のクロックパルスを前記第１のクロックとして供給することを特徴とする昇圧回路。 In claim 3,
A clock supply circuit that generates a clock for the charge pump and supplies the clock to the charge pump circuit;
The clock supply circuit includes:
A second clock pulse is supplied as the second clock to the second voltage conversion circuit of the Kth (1 ≦ K <N) charge pump unit among the first to Nth charge pump units. In the first period, the first voltage conversion circuit of the (K + 1) th charge pump unit subsequent to the Kth charge pump unit has a first pulse width shorter than that of the second clock pulse. The booster circuit is characterized in that the clock pulse is supplied as the first clock.
前記第１の電圧変換回路は第１の電圧変換用キャパシタを含み、前記第２の電圧変換回路は第２の電圧変換用キャパシタを含み、
前記第１、第２のキャパシタは高耐圧キャパシタにより形成され、
前記第１、第２の電圧変換用キャパシタは、前記高耐圧キャパシタよりも耐圧が低い低耐圧キャパシタにより形成されることを特徴とする昇圧回路。 In any one of Claims 1 thru | or 4,
The first voltage conversion circuit includes a first voltage conversion capacitor; the second voltage conversion circuit includes a second voltage conversion capacitor;
The first and second capacitors are formed by high voltage capacitors,
The booster circuit according to claim 1, wherein the first and second voltage converting capacitors are formed of a low breakdown voltage capacitor having a breakdown voltage lower than that of the high breakdown voltage capacitor.
前記第１の電圧変換回路は、
第１の電荷蓄積ノードと、クロックに基づき電圧レベルが変化する第１の電圧変化ノードとの間に設けられる第１の電圧変換用キャパシタと、
第２の電源と前記第１の電荷蓄積ノードとの間に設けられ、前記第１の電荷蓄積ノードのプリチャージを行う第１のプリチャージ回路と、
前記第１の電荷蓄積ノードと第１の出力ノードとの間に設けられ、第１の電荷転送期間において、前記第１の電荷蓄積ノードに蓄積された電荷を前記第１の出力ノードに転送する第１の電荷転送回路と、
前記第１の出力ノードと第１の電源との間に設けられ、第１のディスチャージ期間において、前記第１の出力ノードのディスチャージを行う第１のディスチャージ回路とを含み、
前記第２の電圧変換回路は、
第２の電荷蓄積ノードと、クロックに基づいて電圧レベルが変化する第２の電圧変化ノードとの間に設けられる第２の電圧変換用キャパシタと、
第２の電源と前記第２の電荷蓄積ノードとの間に設けられ、前記第２の電荷蓄積ノードのプリチャージを行う第２のプリチャージ回路と、
前記第２の電荷蓄積ノードと第２の出力ノードとの間に設けられ、第２の電荷転送期間において、前記第２の電荷蓄積ノードに蓄積された電荷を前記第２の出力ノードに転送する第２の電荷転送回路と、
前記第２の出力ノードと第１の電源との間に設けられ、第２のディスチャージ期間において、前記第２の出力ノードのディスチャージを行う第２のディスチャージ回路とを含むことを特徴とする昇圧回路。 In any one of Claims 1 thru | or 5,
The first voltage conversion circuit includes:
A first voltage conversion capacitor provided between the first charge storage node and a first voltage change node whose voltage level changes based on a clock;
A first precharge circuit provided between a second power supply and the first charge storage node and precharging the first charge storage node;
Provided between the first charge accumulation node and the first output node, and transfers charges accumulated in the first charge accumulation node to the first output node in a first charge transfer period. A first charge transfer circuit;
A first discharge circuit that is provided between the first output node and a first power supply and discharges the first output node in a first discharge period;
The second voltage conversion circuit includes:
A second voltage conversion capacitor provided between the second charge storage node and a second voltage change node whose voltage level changes based on a clock;
A second precharge circuit provided between a second power supply and the second charge storage node and precharging the second charge storage node;
Provided between the second charge storage node and the second output node, and transfers the charge stored in the second charge storage node to the second output node in the second charge transfer period. A second charge transfer circuit;
And a second discharge circuit that is provided between the second output node and the first power source and discharges the second output node in a second discharge period. .
前記第１の電圧変換回路の前記第１の電荷転送回路が、前記第１の電荷蓄積ノードから前記第１の出力ノードへの電荷転送を行っている期間において、前記第２の電圧変換回路の前記第２のディスチャージ回路が、前記第２の出力ノードのディスチャージを行い、
前記第２の電圧変換回路の前記第２の電荷転送回路が、前記第２の電荷蓄積ノードから前記第２の出力ノードへの電荷転送を行っている期間において、前記第１の電圧変換回路の前記第１のディスチャージ回路が、前記第１の出力ノードのディスチャージを行うことを特徴とする昇圧回路。 In claim 6,
In the period in which the first charge transfer circuit of the first voltage conversion circuit performs charge transfer from the first charge accumulation node to the first output node, the second voltage conversion circuit The second discharge circuit discharges the second output node;
In the period in which the second charge transfer circuit of the second voltage conversion circuit performs charge transfer from the second charge accumulation node to the second output node, the first voltage conversion circuit The booster circuit, wherein the first discharge circuit discharges the first output node.
前記第１、第２の電圧変換回路には、前記第１のクロックと、前記第１のクロックに対してノンオーバラップの関係にある前記第２のクロックが供給され、
前記第１のクロックが第２の電圧レベルであり前記第２のクロックが第１の電圧レベルである場合には、前記第１の電荷転送回路が、前記第１の電荷蓄積ノードから前記第１の出力ノードへの電荷転送を行い、前記第２のディスチャージ回路が、前記第２の出力ノードのディスチャージを行い、
前記第１のクロックが第１の電圧レベルであり前記第２のクロックが第２の電圧レベルである場合には、前記第２の電荷転送回路が、前記第２の電荷蓄積ノードから前記第２の出力ノードへの電荷転送を行い、前記第１のディスチャージ回路が、前記第１の出力ノードのディスチャージを行うことを特徴とする昇圧回路。 In claim 7,
The first and second voltage conversion circuits are supplied with the first clock and the second clock in a non-overlapping relationship with the first clock,
When the first clock is at a second voltage level and the second clock is at a first voltage level, the first charge transfer circuit is connected to the first charge storage node from the first charge storage node. The second discharge circuit discharges the second output node, and charges are transferred to the output node.
When the first clock is at a first voltage level and the second clock is at a second voltage level, the second charge transfer circuit is connected to the second charge storage node from the second charge storage node. The booster circuit is characterized in that charge transfer to the output node is performed, and the first discharge circuit discharges the first output node.
前記第１〜第Ｎのチャージポンプユニットは第１の方向に沿って配置され、
前記第１〜第Ｎのチャージポンプユニットの各チャージポンプユニットでは、
前記第１の方向に直交する方向を第２の方向とした場合に、前記第１、第２のキャパシタが前記第１の方向に沿って配置され、前記第１のキャパシタと前記第１の電圧変換回路が前記第２の方向に沿って配置され、前記第２のキャパシタと前記第２の電圧変換回路が前記第２の方向に沿って配置されることを特徴とする昇圧回路。 In any one of Claims 1 thru | or 8.
The first to Nth charge pump units are arranged along a first direction;
In each charge pump unit of the first to Nth charge pump units,
When the direction orthogonal to the first direction is the second direction, the first and second capacitors are disposed along the first direction, and the first capacitor and the first voltage are arranged. A booster circuit, wherein a conversion circuit is arranged along the second direction, and the second capacitor and the second voltage conversion circuit are arranged along the second direction.
前記第１の電圧変換回路は第１の電圧変換用キャパシタを含み、前記第２の電圧変換回路は第２の電圧変換用キャパシタを含み、
前記第１のキャパシタと前記第１の電圧変換用キャパシタとの間に、前記第１の電圧変換回路の前記第１の電圧変換用キャパシタ以外の回路が配置され、
前記第２のキャパシタと前記第２の電圧変換用キャパシタとの間に、前記第２の電圧変換回路の前記第２の電圧変換用キャパシタ以外の回路が配置されることを特徴とする昇圧回路。 In claim 9,
The first voltage conversion circuit includes a first voltage conversion capacitor; the second voltage conversion circuit includes a second voltage conversion capacitor;
A circuit other than the first voltage conversion capacitor of the first voltage conversion circuit is arranged between the first capacitor and the first voltage conversion capacitor,
A booster circuit, wherein a circuit other than the second voltage conversion capacitor of the second voltage conversion circuit is disposed between the second capacitor and the second voltage conversion capacitor.
前記第１、第２のキャパシタは高耐圧キャパシタにより形成され、
前記第１、第２の電圧変換用キャパシタは、前記高耐圧キャパシタよりも耐圧が低い低耐圧キャパシタにより形成されることを特徴とする昇圧回路。 In claim 10,
The first and second capacitors are formed by high voltage capacitors,
The booster circuit according to claim 1, wherein the first and second voltage converting capacitors are formed of a low breakdown voltage capacitor having a breakdown voltage lower than that of the high breakdown voltage capacitor.
チャージポンプ用のクロックを生成して供給するクロック供給回路を含み、
前記第１〜第Ｎのチャージポンプユニットの各チャージポンプユニットでは、
前記第１、第２のキャパシタと前記クロック供給回路との間に、前記第１、第２の電圧変換回路が配置されることを特徴とする昇圧回路。 In claim 10 or 11,
Including a clock supply circuit for generating and supplying a clock for a charge pump;
In each charge pump unit of the first to Nth charge pump units,
A booster circuit, wherein the first and second voltage conversion circuits are arranged between the first and second capacitors and the clock supply circuit.
前記クロック供給回路と前記第１、第２の電圧変換回路との間には、前記クロック供給回路が供給するクロックの信号線を含む信号線が配線される配線領域が設けられることを特徴とする昇圧回路。 In claim 12,
A wiring region is provided between the clock supply circuit and the first and second voltage conversion circuits, in which a signal line including a clock signal line supplied by the clock supply circuit is provided. Boost circuit.
請求項１乃至１３のいずれかに記載の昇圧回路により生成された昇圧電圧に基づいて、不揮発性メモリセルのデータの書き込み、読み出し、消去の少なくとも１つを行うためのアクセスコントローラとを含むことを特徴とする不揮発性メモリ装置。 A memory cell array in which a plurality of nonvolatile memory cells are arranged;
And an access controller for performing at least one of writing, reading, and erasing of data of the nonvolatile memory cell based on the boosted voltage generated by the booster circuit according to any one of claims 1 to 13. A non-volatile memory device.
一端及び他端を有する第１のキャパシタ、 A first capacitor having one end and the other end;
一端及び他端を有する第２のキャパシタと、 A second capacitor having one end and the other end;
前記第１のキャパシタの前記一端から前記第２のキャパシタの前記一端に電荷を転送する電荷転送回路と、 A charge transfer circuit for transferring charge from the one end of the first capacitor to the one end of the second capacitor;
第１のクロックの電圧を昇圧して第１の変換クロックを生成し、前記第１のキャパシタの前記他端に供給する第１の電圧変換回路と、 A first voltage conversion circuit that boosts a voltage of a first clock to generate a first conversion clock and supplies the first conversion clock to the other end of the first capacitor;
第２のクロックの電圧を昇圧して第２の変換クロックを生成し、前記第２のキャパシタの前記他端に供給する第２の電圧変換回路と、 A second voltage conversion circuit that boosts the voltage of the second clock to generate a second conversion clock and supplies the second conversion clock to the other end of the second capacitor;
を含むことを特徴とするチャージポンプ回路。A charge pump circuit comprising:
前記複数個のうちの第１のチャージポンプ回路における第１の電荷転送回路と、 A first charge transfer circuit in a first charge pump circuit of the plurality;
前記複数個のうちの第２のチャージポンプ回路における第２の電荷転送回路と、 A second charge transfer circuit in a second charge pump circuit of the plurality;
を直列に接続したことを特徴とする昇圧回路。A booster circuit characterized in that are connected in series.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006190661A JP2008022610A (en) | 2006-07-11 | 2006-07-11 | Voltage booster circuit and nonvolatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006190661A JP2008022610A (en) | 2006-07-11 | 2006-07-11 | Voltage booster circuit and nonvolatile memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008022610A JP2008022610A (en) | 2008-01-31 |
| JP2008022610A5 true JP2008022610A5 (en) | 2009-08-27 |
Family
ID=39078168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006190661A Withdrawn JP2008022610A (en) | 2006-07-11 | 2006-07-11 | Voltage booster circuit and nonvolatile memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008022610A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5205352B2 (en) * | 2009-09-11 | 2013-06-05 | アオイ電子株式会社 | Booster circuit |
| CN102456154B (en) * | 2010-11-03 | 2014-02-26 | 上海华虹宏力半导体制造有限公司 | Power supply generation circuit of radio-frequency electronic tag |
| JP6231735B2 (en) | 2011-06-01 | 2017-11-15 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP5923648B1 (en) | 2015-07-10 | 2016-05-24 | レノボ・シンガポール・プライベート・リミテッド | Input device and electronic device |
| CN107733223B (en) * | 2017-11-16 | 2024-03-01 | 上扬无线射频科技扬州有限公司 | Charge pump boosting unit circuit |
-
2006
- 2006-07-11 JP JP2006190661A patent/JP2008022610A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8339183B2 (en) | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories | |
| US7772914B2 (en) | Clock control circuit and voltage pumping device using the same | |
| CN109804326B (en) | Fast slope low-power-supply charge pump circuit | |
| US20100127761A1 (en) | Charge pump circuit and semiconductor memory device including the same | |
| US20100118625A1 (en) | Charge pump circuit and semiconductor memory device including the same | |
| JP2001338493A5 (en) | ||
| JP2008022610A5 (en) | ||
| KR100636508B1 (en) | Charge pump circuit and direct current conversion apparatus for using the same | |
| CN101620886A (en) | Word line supercharger for flash memory | |
| JPWO2007013132A1 (en) | Semiconductor device and control method thereof | |
| TWI520490B (en) | High voltage generator and method of generating high voltage | |
| JP2010259155A (en) | Semiconductor device | |
| JP6756590B2 (en) | Booster circuit and non-volatile memory with it | |
| CN104091614A (en) | Charge pump, charge pump system and memory | |
| US6532177B1 (en) | Low voltage charge pump apparatus and method | |
| JP2008022610A (en) | Voltage booster circuit and nonvolatile memory device | |
| CN101594052A (en) | Booster circuit | |
| JP6359479B2 (en) | Charge pump and voltage generation circuit | |
| CN110600063A (en) | Voltage generation circuit, semiconductor storage device, and voltage generation method | |
| JP2006042015A (en) | Quadrature clock driving charge pump circuit | |
| US8331191B2 (en) | Semiconductor integrated circuit device | |
| JP5255609B2 (en) | Voltage control circuit and voltage control method | |
| JP4635504B2 (en) | Booster circuit | |
| KR100885788B1 (en) | Circuit of pump | |
| JP2008011649A (en) | Semiconductor integrated circuit device |