JP2008022032A - 窒化物系半導体装置 - Google Patents

Abstract

【課題】窒化物系半導体基板の上に平坦性と結晶性に優れたエピタキシャル膜が成膜された、窒化物系半導体装置を提供する。
【解決手段】半導体装置である発光装置は、窒素と化合物を形成する３Ｂ族元素であるＧａと窒素とを含む化合物から形成されるＧａＮ基板１と、ＧａＮ基板１の上に形成されたＧａと窒素とを含むエピタキシャル半導体膜であるｎ型バッファ層２とを備えている。そして、１０μｍ×１０μｍの範囲におけるＧａＮ基板１の表面粗さが、平均自乗平方根粗さで、１５ｎｍ以下であり、ｎ型バッファ層２の表面部が、１００μｍ〜１５０μｍのピッチで生成した高さ５０ｎｍ〜１５０ｎｍの凹凸を有しない。
【選択図】図１

Description

本発明は、発光デバイスなど窒化物系半導体装置に関し、より具体的には平坦性に優れ、高歩留りで製造できる高品質の窒化物系半導体装置に関するものである。

発光デバイスなどの製造において、窒化物系単結晶を基板として気相エピタキシャル膜成長を行なうとき、その基板上に付着している汚物（有機物、水分）や欠陥（きず、歪みなど）を除去する目的で熱処理が行なわれる。この熱処理は、上記のエピタキシャル膜成長の前に行なうので、前処理、前熱処理、クリーニング処理、清浄化処理または単に熱処理と呼ばれている。

従来、窒化物系半導体に限らず、上記汚物や欠陥を除去する際、基板の加熱温度は、その後に基板上にエピタキシャル膜を成長させる成膜工程における基板の加熱温度以上にしていた（たとえば特許文献１および２参照）。これは、前処理における基板の加熱温度を高くするほど清浄化が進行するため、清浄化を重視して、クリーニング処理の基板温度を、シリコン系半導体装置の製造方法における基板の成膜温度以上とする方法を引き継いだためである。シリコン系と同様に、窒化物系半導体装置の製造においても、前処理工程における基板の加熱温度を、成膜工程における基板の加熱温度以上とすることにより、基板表面を清浄化することができる。
特開２０００−１７４３４１号公報 特開２０００−３２３７５２号公報

窒化物系半導体は窒素の蒸気圧が高いために、窒化物単結晶基板を高温で熱処理する場合、窒素または窒素と同じ５Ｂ族の原子を含む雰囲気を用いる。このような雰囲気として、成膜工程で導入する雰囲気ガスのなかから、３Ｂ族元素を含む原料ガスを除いた雰囲気を用いるのが一般的である。これは、窒素が脱離しやすいので、３Ｂ族元素が基板表面部で過剰になり、窒化物系半導体基板の表面に凹凸を生じやすいためである。すなわち、上記３Ｂ族元素を含まない雰囲気にして、基板から窒素が抜けるのを抑制して、基板表面に上記３Ｂ族元素の過剰堆積に起因する凹凸が生じにくいようにする。

いずれの雰囲気を用いるにせよ、上述のように、従来の前処理では、クリーニング効果を高めるために成膜時の加熱温度以上の高温に基板を加熱する。しかし、窒化物系半導体の場合、成膜時の加熱温度以上に窒化物系半導体基板を加熱すると、その基板表面からの窒素の脱離、またはアンモニア（ＮＨ_３）の分解が激しく生じ、膨大な選択肢があるガス供給条件を最適化するのに多大な労力を必要とする。極端な例として、成膜時と同じガス供給条件で前処理を行なうと窒化物系半導体基板の平坦性が損なわれ、上記成膜時に形成するエピタキシャル膜が平坦にならず、３次元成長しやすくなる。このため、窒化物系単結晶基板を用いてホモエピタキシャル膜を成長させる場合、上記の基板のクリーニング処理においてガス供給条件を試行錯誤的に探索しなければならないという問題があった。

本発明は、窒化物系半導体基板の上に平坦性と結晶性に優れたエピタキシャル膜が成膜された、窒化物系半導体装置を提供することを目的とする。

本発明の窒化物系半導体装置の製造方法は、窒素と化合物を形成する３Ｂ族元素と窒素とを含む化合物の半導体基板に形成された窒化物系半導体装置の製造方法である。この製造方法は、半導体基板を成膜温度に加熱して、３Ｂ族元素の原料ガスおよび窒素の原料ガスをともに含む成膜ガスを供給し、その半導体基板上に３Ｂ族元素と窒素とを含む化合物の薄膜をエピタキシャル成長させる工程を含む。そして、そのエピタキシャル成長工程より前に、半導体基板を成膜温度未満の前処理温度に加熱して、半導体基板の表面を清浄化する工程とを備える。

この方法によれば、従来の常識と異なり、成膜処理における基板加熱温度より低い温度に基板を加熱して基板表面を清浄化する。もともと窒化物系半導体のエピタキシャル膜成長過程では基板加熱温度は比較的高いので、上記清浄化工程では、クリーニング作用を十分確保できる温度を設定することができる。このため、基板表面において良好な平坦性を確保することができる。この結果、その基板表面に形成されるエピタキシャル膜の平坦性も優れたものになる。

なお、基板加熱温度は、薄膜形成装置に備えられた温度センサーや温度計の位置やそれらの装着状態に依存して異なるので、同じ成膜装置内の温度指標を用いて、成膜時の基板加熱温度よりも清浄化時の加熱温度が低ければよく、温度の絶対的な数値は問題にしない。

上記の半導体基板の清浄化工程では、たとえば、エピタキシャル成長工程における成膜ガスよりも３Ｂ族元素の原料ガスの割合を減らした前処理用ガスを供給することができる。

この方法によれば、上記清浄化工程時の基板温度の低温化により、窒素の蒸気圧が高いことに起因する窒素の優先脱離、または３Ｂ族元素の過剰堆積が生じにくくなり、表面平坦性の劣化を避けることができる。

上記の１例として、前処理用ガスが３Ｂ族元素の原料ガスを含まないようにしてもよい。このような前処理用ガスとして、成膜工程で導入する雰囲気ガスから、３Ｂ族元素を含む原料ガスを除いたガスを用いることができる。この結果、清浄化処理時のガス供給条件を試行錯誤的に探索する必要がなく、効率よく清浄化工程の条件を設定することができる。

３Ｂ族元素は、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などであり、これらの窒化物の半導体をベースとする半導体装置を、従来よりも平坦性に優れた積層構造の半導体装置を歩留りよく製造することが可能になる。

本発明の窒化物系半導体装置は、窒素と化合物を形成する３Ｂ族元素と窒素とを含む化合物から形成される半導体基板と、その半導体基板の上に形成された３Ｂ族元素と窒素とを含むエピタキシャル半導体膜とを備える。そして、半導体基板の表面粗さが、１０μｍ×１０μｍの範囲における平均自乗平方根粗さ（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）で、１５ｎｍ以下であり、エピタキシャル半導体膜の表面部が、１００μｍ〜１５０μｍのピッチで生成した高さ５０ｎｍ〜１５０ｎｍの凹凸を有しない。

上記平均自乗平方根粗さを１５ｎｍ以下とすることにより、この窒化物系半導体基板の表面に形成されるエピタキシャル膜の平坦性を優れたものとすることができる。上記粗さを１５ｎｍを超えるようにすると、エピタキシャル膜を厚み約２μｍ形成したとき、６角丘状のヒロックが生じ、そのエピタキシャル膜だけでなくその上に形成されるエピタキシャル膜も結晶性が劣った膜となり、品質が劣化する。また、基板表面の上記粗さが１５ｎｍを超える場合、エピタキシャル膜を厚み０．５μｍ程度形成したとき、基板表面の凹凸のために連続膜とならない。

なお、上記の粗さは、窒化物半導体基板を前処理した後、その上にエピタキシャル膜を成膜することなく、表面の粗さを原子間力顕微鏡（ＡＦＭ）により測定した結果に基づいている。

また、上記半導体基板の平均自乗平方根粗さを５ｎｍ以下としてもよい。この構成により、より一層平坦性に優れた半導体基板を提供でき、その上に形成されるエピタキシャル膜の平坦性および結晶性を良好にすることができる。

上記のエピタキシャル膜の十点平均粗さ（Ｒｚ）を１５ｎｍ以下としてもよい。
この構成により、このエピタキシャル膜自体の結晶性と平坦性を良好にできるだけでなく、このエピタキシャル膜の上に形成されるエピタキシャル膜の結晶性および平坦性を確保することができる。

上記の粗さは、上記エピタキシャル膜の上にさらに薄膜を積層しない場合のエピタキシャル膜の粗さを基にして、設定している。半導体装置に組み上げた後に、上記のエピタキシャル膜の粗さを検出できる方法であれば、どのような方法を用いて、上記エピタキシャルの粗さを測ることができればどのような方法で測定してもよい。

なお、一般的な参考文献によれば、「十点平均粗さ（Ｒｚ）は、抜取り部分の平均線から縦倍率の方向に測定した、最も高い山頂から５番目までの山頂、および最も低い谷底から５番目までの谷底の、それぞれの標高（平均線からの距離）の絶対値の平均を求め、この値をμｍで表したもの」と記載されている。本説明では、上記標高が微小なものを対象としているので、上記絶対値の平均をｎｍで表している。上記の参考文献として、たとえば、大西清：ＪＩＳにもとづく機械設計製図便覧（第１０版）（理工学社）１７章５７頁をあげることができる。

また、上記のエピタキシャル膜の十点平均粗さ（Ｒｚ）を７．５ｎｍ以下としてもよい。この結果、さらに優れた平坦性と結晶性とを確保して高品質の半導体装置を歩留りよく製造することができる。

半導体基板の平坦性が不良なためにエピタキシャル膜の６角丘状のヒロックが形成される場合、その６角丘状のヒロックは、１００μｍ〜１５０μｍのピッチの、高さ５０ｎｍ〜１５０ｎｍの凹凸として観察される。半導体基板のＲＭＳを上記のように１５ｎｍ以下とすることにより、この６角丘状のヒロックを発生させないようにできる。このため、平坦性に優れ、この上に形成される積層膜の結晶性を向上させることができる。

本発明の窒化物系半導体装置により、平坦性と結晶性に優れたエピタキシャル膜を含む窒化物系半導体装置を得ることができる。

次に図面を用いて本発明の実施の形態について説明する。図１は本発明の実施の形態における半導体装置である発光装置を示す図である。図１において、ＧａＮ基板１の裏面にはｎ型電極を形成するＴｉ／Ａｌ層９が設けられている。ＧａＮ基板１のおもて面には、ドーパントＳｉを含むＧａＮ膜からなるｎ型バッファ層２がエピタキシャル成膜されている。このｎ型バッファ層２の上にＳｉを含むエピタキシャル膜Ａｌ_０．０７ＧａＮ膜からなるｎ型クラッド層３が形成されている。

このｎ型クラッド層３と、ｐ型クラッド層５とによって挟まれて、発光部である活性層４が配置されている。活性層４は、Ｉｎ_０．２ＧａＮ／ＧａＮの多重量子井戸(Ｍｕｌｔｉ−Ｑｕａｎｔｕｍ Ｗｅｌｌ)構造として形成されている。また、活性層４の上のｐ型クラッド層５は、Ｍｇをドーパントとして含むＡｌ_０．０７ＧａＮ膜として形成されている。これらは、いずれも良好な結晶性を確保するため、エピタキシャル膜として形成されている。

ｐ型クラッド層５の上には、Ｍｇを含むＧａＮ膜からなるｐ型コンタクト層６が、さらにその上にＮｉ／Ａｕの金属膜からなるｐ型電極７が設けられている。その上にパッド電極８が形成されている。

ｐ型電極とｎ型電極との間に電位がかけられ、活性層に電流が注入され、伝導帯と価電子帯との間で電子と正孔との再結合が生じることにより発光が生じる。

上記の発光装置では、ＧａＮ基板１の表（おもて）面は、清浄化工程において、成膜工程の際の基板温度よりも低い基板温度に加熱して清浄化処理を行なう。このため、ＧａＮ基板１の表面の凹凸は抑制され、平均自乗平方根粗さ（ＲＭＳ）で１５ｎｍ以下である。さらに、５ｎｍ以下にすることもできる。

上記のように、半導体基板の表面の凹凸を抑制し、その上にエピタキシャル膜を形成することにより、そのエピタキシャル膜の結晶性を優れたものにすることができる。その結果、発光効率の向上や発光する光の幅を狭くできるなど発光特性の品質を高めることができる。

また、ＧａＮ基板上のｎ型バッファ層２の平坦性を高め、発光装置の製造を容易化することにより、歩留りを向上させることができる。ｎ型バッファ層の表面部は、１００μｍ〜１５０μｍのピッチの凹凸を有しておらず、すなわち６角丘状ヒロックを発生させないようにするのがよい。これは、上述のように、半導体基板のＲＭＳを１５ｎｍ以下にすることにより実現できる。また、エピタキシャル膜表面の十点平均粗さＲｚを１５ｎｍ以下とすることができる。さらに、上記Ｒｚを７．５ｎｍ以下とできる。これらの粗さの抑制は、結晶性の向上、平坦性の向上を通じて、半導体装置の品質向上および製造歩留り向上に資することは言うまでもない。

図２は、上記のような半導体装置を製造する方法を説明する図である。まず、クリーニング工程では、基板加熱温度Ｔ１とし、その温度Ｔ１は、次の成膜工程における基板加熱温度Ｔ２より低い。窒素の原料ガスの流量をＮ１とし、Ｇａ原料ガス、たとえばＴＭＧの流量をＧ１とする。Ｇ１はゼロでもよい。他に水素ガスや他の原料ガスを含んでもよい。

成膜工程では、基板加熱温度Ｔ２とし、窒素原料ガスの流量Ｎ２として、Ｇａ原料ガスの流量Ｇ２とする。本発明では、基板加熱温度Ｔ２>Ｔ１であり、Ｇａ原料ガスの流量Ｇ２＞Ｇ１≧０の条件が課される。また、原料ガス（雰囲気）は、クリーニング工程でのＧａ原料ガスの流量を、成膜工程でのそれより小さくするだけで、他の原料ガスの追加や削減などは行なわない。

従来、サファイアなど異種基板を用いたヘテロエピタキシャル膜の形成の場合には、水素雰囲気の前処理により、サファイア基板の表面の汚染を除去することが、その後のヘテロエピタキシャル膜の核形成に有利に作用した。しかし、ＧａＮ基板上にホモエピタキシャル膜を形成する場合には、水素による前処理は基板表面からＮの脱離を促進し、表面を荒らすことになる。その理由をより詳しく説明すると次のとおりである。

基板上にホモエピタキシャル膜を成膜する際、つぎの３つの事象が競合する。すなわち、（ｇ１）Ｇａ、Ｎの脱離、（ｇ２）Ｇａ原料ガスからのＧａの供給、（ｇ３）Ｎ原料ガスからのＮの供給の３つの事象である。ホモエピタキシャル膜の成膜時には、上記の事象の進行速度が適当な関係にあり、ホモエピタキシャル膜が形成されてゆく。このときの原料ガス供給条件を成膜原料ガス供給条件と呼ぶ。

クリーニング処理（前処理）時にも、雰囲気を形成するためにガスを供給するが、これを前処理ガス供給条件と呼ぶ。前処理ガス供給条件は、上記の成膜原料ガス供給条件からＧａ原料ガス（ＩＩＩ族原料ガス）を除いた条件とするのが一般的である。この前処理ガス供給条件下で、ＧａＮ基板の温度を成膜時の基板温度と同じか、それを超える温度とすると、Ｇａの供給がないので、Ｎの脱離で生じたＧａ原子、またはＧａドロップレットに対してＮ原料ガスのＮＨ_３が過剰に存在することになる。このため、Ｇａがステップやスクラッチ部に移動する前に新たなＧａＮが形成されてしまう。この結果、前処理後に、ＧａＮ基板表面に細かな凹凸が生じる。このような凹凸のあるＧａＮ基板にエピタキシャル膜を成膜すると、３次元成長し、たとえば厚み０．５μｍ程度の上記ＧａＮ膜の成膜段階では連続膜が形成されない。

また、ＧａＮ基板は異種基板上にＥＬＯ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ）技術を利用して製造されることが多いので、わずかに互いの結晶方位がずれた部分が合体してできている。このようなＧａＮ基板上にエピタキシャル膜が３次元成長した場合、下地の結晶方位を受け継いだエピタキシャル膜がある段階で合体するため、６角丘状のヒロックが発生しやすくなる。したがって、完成された半導体装置における各エピタキシャル膜の結晶性が劣化し、品質が低下するだけでなく、製造時の歩留りを低下させる。

前処理温度を成膜温度よりも低くすることにより、成膜原料ガスからＧａ原料ガスが除かれた前処理ガスを用いても、ＧａＮ基板表面におけるエピタキシャル膜構成原子の堆積および脱離のアンバランスが解消される。この結果、エピタキシャル膜成長に適した平坦で結晶性のよい基板表面を得ることができる。基板温度の最適化は、前処理ガス供給条件の最適化に比べて、パラメータが１つなので容易である。また、窒化物系半導体の成膜温度は、元来高いので、前処理温度を成膜温度より低くしても、クリーニング効果が損なわれることはない。

上記の前処理ガス供給条件では、ＧａなどＩＩＩ族元素原料ガスを除いて、他の原料ガスの供給におけるガス流量を、成膜時のガス流量と同じにするのがよい。前処理温度は成膜温度よりも低いので、上記の不均衡が生じることがない。このため、上記のように、成膜ガス供給条件からＧａ原料ガスを除くだけで、膨大な数の条件を振って前処理ガス供給条件の最適化を行なう必要がない。

ＧａＮ基板を用い、このＧａＮ基板にクリーニング処理（前処理）を施した後、ホモエピタキシャル膜を成膜した。前処理条件および成膜条件は下記のとおりである。
（前処理条件）：
窒素： ２０ｓｌｍ
水素： １５ｓｌｍ
アンモニア： ５ｓｌｍ
（基板温度）：１０２５℃（本発明例）、１１５０℃（比較例）
（処理時間）：１０分間
（成膜条件）：
窒素： ２０ｓｌｍ
水素： １５ｓｌｍ
アンモニア： ５ｓｌｍ
ＴＭＧ： １９ｓｃｃｍ、
（基板温度）：１１５０℃
ＧａＮ基板として、ＳｉＯ_２をマスクにしてＧａＡｓ基板に厚膜成長させた後、ＧａＡｓ基板を除去することにより作製されたものを用いた（国際公開番号ＷＯ９９／２３６９３号公報参照）。前処理は、原料ガス２を除き、原料ガス１および原料ガス２のみを上記成膜条件と同じ条件で流した。原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）を用いて、前処理を行なった後の平均自乗平方根粗さ（ＲＭＳ）を評価した。

図３は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｙ）を用いて、ＧａＮ基板の表面における１０μｍ×１０μｍの平均自乗平方根粗さを示す図である。図３（ａ）は、前処理なしのＧａＮ基板（素基板：比較例）、図３（ｂ）は、基板温度１０２５℃で前処理を行なったＧａＮ基板（本発明例）、また、図３（ｃ）は従来と同じ、成膜温度と同じ基板温度で前処理を行なったＧａＮ基板（比較例）の結果を示す図である。また、表１に、上記試料について、２μｍ×２μｍ、および１０μｍ×１０μｍの範囲についてのＲＭＳを示す。

図３および表１によれば、成膜温度である１１５０℃と同じ基板温度で前処理した試料は、ＲＭＳが２０ｎｍ以上となり、前処理を行なわない素基板に比べて大幅に表面粗さが大きくなり劣化する。図３（ｃ）のｚ軸の１目盛の大きさは、図３（ａ），図３（ｂ）の１０倍なので、上記のような大きな相違がやや分りにくいものの、相違は歴然としている。

一方、成膜温度よりも低い基板温度で前処理した試料（本発明例）では、２μｍ×２μｍのＲＭＳは０．６ｎｍとなり、素基板の１．３ｎｍよりも格段に優れている。１０μｍ×１０μｍのＲＭＳは１．５ｎｍと、素基板の２．０ｎｍよりも優れ、比較例のＲＭＳ２３．６ｎｍよりも１オーダー小さい値となっている。

上記のように、成膜温度１１５０℃より低い基板温度で前処理を行なうことにより、ＧａＮ基板の平坦性を損なうことなくクリーニングが行なわれる。上記のように、基板温度１０２５℃で前処理したＧａＮ基板にエピタキシャル膜を形成すると、ＲＭＳが０．５ｎｍ以下の原子ステップ状表面を得ることができる。

図４は、微分干渉顕微鏡を用いて、本発明例の試料表面を段階を追って観察した結果を示す図である。図４（ａ）は、上記図３（ｂ）に対応する前処理後のＧａＮ基板を微分干渉顕微鏡で観察した写真であり、図４（ｂ）は、上記成膜条件によりその上にＧａＮ膜を厚み０．５μｍエピタキシャル成長させた時点の写真であり、図４（ｃ）はＧａＮ膜を厚み２μｍエピタキシャル成長させた後の写真である。また、図５は、同様に微分干渉顕微鏡を用いて、図３（ｃ）に対応する比較例の試料表面を段階を追って観察した結果を示す図である。図５（ａ）は、上記図３（ｃ）に対応する前処理後のＧａＮ基板を微分干渉顕微鏡で観察した写真であり、図５（ｂ）は、上記成膜条件によりその上にＧａＮ膜を厚み０．５μｍエピタキシャル成長させた時点の写真であり、図５（ｃ）はＧａＮ膜を厚み２μｍエピタキシャル成長させた後の写真である。

図４と図５とを比較して分るように、微分干渉顕微鏡によっても、前処理後のＧａＮ基板表面の粗さの相違は明確に認められ、本発明例の図４（ａ）に示す表面のほうが、比較例の図５（ａ）に示す表面より、粗さが小さい。

また、前処理後のＧａＮ基板上にＧａＮ膜を０．５μｍ成膜した時点で比較すると、本発明例の図４（ｂ）では連続したＧａＮ膜が形成されているが、比較例の図５（ｂ）では、連続した膜が形成されず、３次元成長したＧａＮ膜となっている。

さらに、前処理後のＧａＮ基板上にＧａＮ膜を２.０μｍ成膜した時点で比較すると、本発明例の図４（ｃ）では平坦なＧａＮ膜が形成されているが、比較例の図５（ｃ）では、上記３次元成長した不連続膜が合体してできた６角丘状ヒロックが発生していることが分る。すなわち、比較例では、平坦性も結晶性も劣るＧａＮ膜が形成される。

図６および図７は、図４（ｃ）および図５（ｃ）に対応する厚み２μｍで成膜したＧａＮ膜の表面の凹凸を、触針式表面形状測定器を用いて測定した結果を示す図である。比較例の図７の凹凸プロファイルには、１００μｍ〜１５０μｍピッチで、高さが５０ｎｍ〜１５０ｎｍの凹凸が認められる。これは、微分干渉顕微鏡写真の図５（ｃ）に認められた６角丘状ヒロックの凹凸に相当する。本発明例の図６には、前処理を１０２５℃で行なった後に成膜処理を行なったために、大きな凹凸は認められない。

（発明の実施の形態および実施例についての付言）
１. 実施の形態および実施例では、ＧａＮ基板とその上に形成されるＧａＮ膜の例についてのみ説明したが、本発明の範囲は、最も広くは、ＧａＮ系半導体素子に限定されない。他の窒化物系半導体装置であってもよい。
２. 本発明の半導体装置中の半導体基板などの凹凸の範囲は、実施の形態における説明も含めて、その上に他の薄膜が形成された場合でもその凹凸は大きな変化を受けないことを前提にして、その上に薄膜が形成される前の凹凸を基にしている。しかし、半導体装置に作製された後、実際の上記表面の凹凸の範囲は、測定方法、とくにエッチングにより上記表面の凹凸を露出させる場合、エッチング方法に大きく依存する。また、上記凹凸の測定装置の精度にも依存する。本発明の半導体装置における各部分の表面の凹凸の範囲の決定にあたっては、最良の測定方法および最良の測定装置によって特定されるべきである。

上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

本発明の窒化物系半導体装置は、平坦性に優れ、高歩留りで製造できることが求められる窒化物系半導体装置に、特に有利に適用され得る。

本発明の実施の形態における窒化物半導体装置である青色ＬＥＤを示す断面図である。 本発明の実施の形態における窒化物半導体装置の製造方法を示す図である。 ＧａＮ基板の表面の１０μｍ×１０μｍにおける表面形状を示す図であり、（ａ）は前処理がない素基板、（ｂ）は１０２５℃で前処理を行なったＧａＮ基板、（ｃ）は１１５０℃で前処理を行なったＧａＮ基板、の表面形状を示す図である。 本発明例の半導体装置の各製造段階における表面の微分干渉顕微鏡による観察を示す図であり、（ａ)は１０２５℃で前処理を行なった後、（ｂ）はその（ａ）の上にＧａＮ膜を厚み０．５μｍ成膜したとき、（ｃ）は（ａ）の上にＧａＮ膜を厚み２μｍ成膜したときの写真である。 比較例の半導体装置の各製造段階における表面の微分干渉顕微鏡による観察を示す図であり、（ａ)は１１５０℃で前処理を行なった後、（ｂ）は（ａ）の上にＧａＮ膜を厚み０．５μｍ成膜したとき、（ｃ）は（ａ）の上にＧａＮ膜を厚み２μｍ成膜したときの写真である。 図４（ｃ）に対応する厚み２μｍで成膜したＧａＮ膜の表面の凹凸を、触針式表面形状測定器を用いて測定した結果を示す図である。 図５（ｃ）に対応する厚み２μｍで成膜したＧａＮ膜の表面の凹凸を、触針式表面形状測定器を用いて測定した結果を示す図である。

符号の説明

１ ＧａＮ基板、２ ｎ型バッファ層（Ｓｉを含むＧａＮ膜）、３ ｎ型クラッド層（Ｓｉを含むＡｌ_０．０７ＧａＮ膜）、４ 活性層（Ｉｎ_０．２ＧａＮ／ＧａＮ ＭＱＷ）、５ ｐ型クラッド層（Ｍｇを含むＡｌ_０．０７ＧａＮ膜）、６ ｐ型コンタクト層（Ｍｇを含むＧａＮ膜）、７ ｐ型電極（Ｎｉ／Ａｕ膜）、８ パッド電極（Ａｕ膜）、９ ｎ型電極（Ｔｉ／Ａｌ膜）。

Claims (4)

1. 窒素と化合物を形成する３Ｂ族元素と窒素とを含む化合物から形成される半導体基板と、
   前記半導体基板の上に形成された前記３Ｂ族元素と窒素とを含むエピタキシャル半導体膜とを備え、
   前記半導体基板の表面粗さが、１０μｍ×１０μｍの範囲における平均自乗平方根粗さ（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）で、１５ｎｍ以下であり、
   前記エピタキシャル半導体膜の表面部が、１００μｍ〜１５０μｍのピッチで生成した高さ５０ｎｍ〜１５０ｎｍの凹凸を有しない、半導体装置。
2. 前記半導体基板の平均自乗平方根粗さが５ｎｍ以下である、請求項１に記載の半導体装置。
3. 前記エピタキシャル膜の十点平均粗さ（Ｒｚ）が１５ｎｍ以下である、請求項１または２に記載の半導体装置。
4. 前記Ｒｚが７．５ｎｍ以下である、請求項３に記載の半導体装置。