JP2008016863A - Vertical hall element - Google Patents

Vertical hall element Download PDF

Info

Publication number
JP2008016863A
JP2008016863A JP2007225810A JP2007225810A JP2008016863A JP 2008016863 A JP2008016863 A JP 2008016863A JP 2007225810 A JP2007225810 A JP 2007225810A JP 2007225810 A JP2007225810 A JP 2007225810A JP 2008016863 A JP2008016863 A JP 2008016863A
Authority
JP
Japan
Prior art keywords
hall element
semiconductor substrate
vertical hall
conductive
magnetic detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225810A
Other languages
Japanese (ja)
Inventor
Satoshi Ohira
聡 大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007225810A priority Critical patent/JP2008016863A/en
Publication of JP2008016863A publication Critical patent/JP2008016863A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07Hall effect devices
    • G01R33/077Vertical Hall-effect devices

Abstract

<P>PROBLEM TO BE SOLVED: To provide a vertical Hall element which allows potential of the Hall element and its vicinity to be kept constant to detect magnetism with higher accuracy. <P>SOLUTION: A conductive film CT made from polycrystalline silicon with conductive impurities added (doped) is formed inside a semiconductor substrate of the Hall element, and the substrate is kept to be ground potential via wiring forming the contact with the conductive film CT. The conductive film CT is, in addition, embedded inside a trench T1 formed on the substrate via an insulating film IL1. This allows a magnetism detection part HP1 to be defined inside the semiconductor substrate. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、ホール素子に関し、特に、半導体基板(ウェハ)の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて半導体基板の表面に水平な磁界成分を検出する縦型ホール素子に関する。   The present invention relates to a Hall element, and in particular, a current including a component perpendicular to the surface of a semiconductor substrate (wafer) is supplied to a magnetic detection unit in the semiconductor substrate, and through a Hall voltage generated for the current. The present invention relates to a vertical Hall element that detects a magnetic field component horizontal to the surface of a semiconductor substrate.

周知のように、ホール素子は、非接触での角度検出が可能であることから、例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられるものであり、一般的なホール素子としては、例えば非特許文献1に記載のようなホール素子、すなわち基板(ウェハ)表面に対して垂直な磁界成分を検出する横型ホール素子がある。以下、図11を参照して、このホール素子(横型ホール素子)について説明する。なお、図11(a)はこのホール素子の平面図、図11(b)は図11(a)のL1−L1線に沿った断面図である。   As is well known, since the Hall element can detect the angle without contact, it is used as an angle detection sensor such as a throttle valve opening sensor of an in-vehicle internal combustion engine as a magnetic sensor. Examples of the Hall element include a Hall element as described in Non-Patent Document 1, that is, a horizontal Hall element that detects a magnetic field component perpendicular to a substrate (wafer) surface. Hereinafter, the Hall element (horizontal Hall element) will be described with reference to FIG. FIG. 11A is a plan view of the Hall element, and FIG. 11B is a cross-sectional view taken along line L1-L1 in FIG.

同図11(a)および(b)に示されるように、このホール素子は、半導体基板(ウェハ)内に、例えばP型のシリコンからなる半導体層(P−sub)21と、この上にエピタキシャル成長にて形成されるN型の半導体領域22とを有して構成されている。このうち、半導体領域22には、当該ホール素子を他の素子と素子分離すべく、上記半導体層21に接続されるようなP型の拡散層24が形成されている。   As shown in FIGS. 11 (a) and 11 (b), this Hall element is formed in a semiconductor substrate (wafer) by, for example, a semiconductor layer (P-sub) 21 made of P-type silicon and epitaxially grown thereon. And an N-type semiconductor region 22 formed by the following steps. Among these, in the semiconductor region 22, a P-type diffusion layer 24 that is connected to the semiconductor layer 21 is formed in order to isolate the Hall element from other elements.

また、この半導体領域22の表面には、同領域の不純物濃度(N型)が選択的に高められるかたちでN+拡散層23a〜23dが形成され、これらN+拡散層23a〜23dとそこに配設される電極(配線)との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極(配線)を介して、それらN+
拡散層23a〜23dと端子SおよびGおよびV1およびV2とがそれぞれ電気的に接続されている。また、上記N+拡散層23a〜23dにおいて、N+拡散層23aおよび23bとN+拡散層23cおよび23dとは、それぞれ対向するかたちで上記拡散層24に囲
繞される半導体領域22の4隅に形成されており、それら対抗する電極に挟まれる領域が、磁気検出部(ホールプレート)HP2となる。さらにこの上には、この磁気検出部HP2を含めた当該ホール素子の略全面を覆う態様で、グランド端子GDに電気的に接続されるグランドプレートGP2が設けられている。なお、このグランドプレートGP2の材料としては、例えばアルミニウムや、導電型不純物の添加された(ドーピングされた)多結晶シリコン等が採用される。
Further, N + diffusion layers 23a to 23d are formed on the surface of the semiconductor region 22 in such a manner that the impurity concentration (N-type) in the same region is selectively increased, and these N + diffusion layers 23a to 23d and the N + diffusion layers 23a to 23d are formed there. An ohmic contact is formed between the arranged electrode (wiring). Then, through each electrode (wiring) forming the ohmic contact, these N +
Diffusion layers 23a-23d and terminals S, G, V1, and V2 are electrically connected to each other. Further, in the N + diffusion layers 23a to 23d, the N + diffusion layers 23a and 23b and the N + diffusion layers 23c and 23d are respectively located at the four corners of the semiconductor region 22 surrounded by the diffusion layer 24 so as to face each other. The region formed and sandwiched between the opposing electrodes is a magnetic detection unit (hole plate) HP2. Furthermore, a ground plate GP2 that is electrically connected to the ground terminal GD is provided in a manner covering the substantially entire surface of the Hall element including the magnetic detection part HP2. As a material of the ground plate GP2, for example, aluminum, polycrystalline silicon doped with a conductive impurity (doped), or the like is employed.

このようなホール素子において、例えば上記端子Sと端子Gとの間に一定の駆動電流を流すと、その電流は、当該半導体基板の表面を流れて、同基板の表面に水平な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に垂直な成分を含む磁界(図11中に矢印Bで示される磁界)が当該ホール素子の磁気検出部HP2に入射されたとすると、ホール効果によって、上記端子V1と端子V2との間にその磁界に対応するホール電圧が発生することとなる。このホール素子では、こうして発生したホール電圧をそれら端子V1およびV2を通じて検出し、周知の計算式である
H=(RHIB/d)cosθ、RH=1/(qn)
を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に垂直な磁界成分を算出することとしている。なお、上記計算式において、VHはホール電圧、RHはホール係数、Iは駆動電流、Bは磁気検出部に入射される磁束密度、dは磁気検出部の幅、θはホール素子と磁界とのなす角度、qは電荷、nはキャリア濃度にそれぞれ相当する。上記計算式からも分かるように、ホール素子と磁界とのなす角度θに応じてホール電圧VHが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで、上述の角度検出センサを実現することができる。
In such a Hall element, for example, when a constant driving current is caused to flow between the terminal S and the terminal G, the current flows on the surface of the semiconductor substrate and mainly has a horizontal component on the surface of the substrate. Including current. Therefore, assuming that a magnetic field (magnetic field indicated by an arrow B in FIG. 11) including a component perpendicular to the surface of the substrate is incident on the magnetic detection unit HP2 of the Hall element in a state where the driving current is passed, Due to the effect, a Hall voltage corresponding to the magnetic field is generated between the terminal V1 and the terminal V2. In this Hall element, the Hall voltage thus generated is detected through the terminals V1 and V2, and V H = (R H IB / d) cos θ, R H = 1 / (qn), which are well-known calculation formulas.
Is used to calculate the magnetic field component to be detected, that is, the magnetic field component perpendicular to the substrate surface of the Hall element. In the above formula, V H is the Hall voltage, R H is the Hall coefficient, I is the drive current, B is the magnetic flux density incident on the magnetic detection unit, d is the width of the magnetic detection unit, θ is the Hall element and the magnetic field , Q is the charge, and n is the carrier concentration. As can be seen from the above calculation formula, the Hall voltage V H changes in accordance with the angle θ formed by the Hall element and the magnetic field. Therefore, by using this, the angle can be detected. Thus, the above-described angle detection sensor can be realized by using the Hall element.

ところで、ホール素子において検出されるホール電圧は、一般に極微量な電圧であり、ホール素子では、その極微量な電圧の変化を精度良く測定することで、所望の磁気(磁界)を検出するようにしている。このため、例えば素子外部からのノイズや、当該ホール素子に供給される駆動電流に基づく帯電、ホール電圧のドリフトなどの影響によって、当該ホール素子を含めたその周辺の電位が不安定になるようなことがあると、ホール電圧の出力値のふらつきが無視できないものとなり、ひいてはホール素子としての磁気検出精度の低下も懸念されるようになる。そこで、上記横型ホール素子では、磁気検出部HP2を含めた当該ホール素子の略全面を覆う上記グランドプレートGP2を設けることで、当該ホール素子を含めたその周辺の電位をグランド電位に固定するようにしている。このため、上述のホール電圧の出力値のふらつきは抑制されることとなり、より安定した出力電圧が得られるようになる。   By the way, the Hall voltage detected in the Hall element is generally a very small voltage, and the Hall element detects a desired magnetism (magnetic field) by accurately measuring a change in the very small voltage. ing. For this reason, the surrounding potential including the Hall element becomes unstable due to, for example, noise from outside the element, charging based on the drive current supplied to the Hall element, drift of the Hall voltage, and the like. If this happens, the fluctuation in the output value of the Hall voltage cannot be ignored, and as a result, there is a concern that the magnetic detection accuracy as the Hall element will be lowered. Therefore, in the horizontal Hall element, by providing the ground plate GP2 that covers substantially the entire surface of the Hall element including the magnetic detection unit HP2, the peripheral potential including the Hall element is fixed to the ground potential. ing. For this reason, the fluctuation of the output value of the Hall voltage is suppressed, and a more stable output voltage can be obtained.

また近年、上記横型ホール素子に加え、基板(ウェハ)表面に対して水平な磁界成分を検出するホール素子、いわゆる縦型ホール素子も研究されている。この縦型ホール素子は、位相差の異なる2つの素子を1チップに集積化できるという特長をもつため、2つの縦型ホール素子を90°の角度をなすように配置することで、0°〜360°の角度範囲でリニアな出力が得られる回転センサも実現可能になる。そして、こうした縦型ホール素子としては、例えば特許文献1に記載されるものがある。以下、図12を参照して、縦型ホール素子の一例について説明する。なお、図12において、図12(a)はこのホール素子の平面図、図12(b)は図12(a)のL1−L1線に沿った断面図である。   In recent years, in addition to the horizontal Hall element, a Hall element that detects a magnetic field component horizontal to the surface of the substrate (wafer), a so-called vertical Hall element has been studied. Since this vertical Hall element has a feature that two elements having different phase differences can be integrated on one chip, by arranging the two vertical Hall elements so as to form an angle of 90 °, A rotation sensor capable of obtaining a linear output in an angle range of 360 ° can also be realized. An example of such a vertical Hall element is disclosed in Patent Document 1. Hereinafter, an example of the vertical Hall element will be described with reference to FIG. In FIG. 12, FIG. 12 (a) is a plan view of the Hall element, and FIG. 12 (b) is a cross-sectional view taken along line L1-L1 of FIG. 12 (a).

同図12(a)および(b)に示されるように、このホール素子は、半導体基板(ウェハ)内に、例えばP型のシリコンからなる半導体層(P−sub)31を有し、この表面にはN型の不純物が導入されて埋込層BL3が形成されるとともに、さらにこの上に、エピタキシャル成長にてN型の半導体領域32が形成されて構成されている。なお、上記埋込層BL3は、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域32よりも高い濃度に設定されている。   As shown in FIGS. 12A and 12B, this Hall element has a semiconductor layer (P-sub) 31 made of, for example, P-type silicon in a semiconductor substrate (wafer), and its surface. An N-type impurity is introduced to form a buried layer BL3, and an N-type semiconductor region 32 is formed thereon by epitaxial growth. The buried layer BL3 functions as a lower electrode, and its impurity concentration is set higher than that of the semiconductor region 32.

また、上記半導体領域32の表面には、同領域の不純物濃度(N型)が選択的に高められるかたちでN+拡散層33a〜33eが形成され、これらN+拡散層33a〜33eとそこに配設される電極(配線)との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極(配線)を介して、それらN+拡散層33a〜33eと端子SおよびG1およびG2およびV1およびV2とがそれぞれ電気的に接続されている。また、これらN+拡散層33a〜33eの周囲には、上記半導体層31に接続されるようなP型の拡散層34が形成され、これが、当該ホール素子を他の素子と素子分離している。またここで、上記N+拡散層33aについてはこれが、上記N+拡散層33bおよび33cとこれらに直交するN+拡散層33dおよび33eとの双方に挟まれるかたちとなり、さらにこのうち、N+拡散層33aおよび33dおよび33eについてはその周囲が、上記埋込層BL3に接続されるようなトレンチT3によって囲繞されるかたちとなる。そして、このホール素子においては、この囲繞された領域(電気的に区画された領域)にあって上記N+拡散層33dおよび33eにて挟まれる領域が、いわゆる磁気検出部(ホールプレート)HP3となる。なお、上記トレンチT3の内壁には導電型不純物が導入されてP型の拡散層DF3が形成されるとともに、同トレンチT3の内部には、例えば導電型不純物の添加されない(ノンドーピングの)多結晶シリコンからなる絶縁膜IL3が埋設されている。 Further, N + diffusion layers 33a to 33e are formed on the surface of the semiconductor region 32 in such a manner that the impurity concentration (N-type) in the region is selectively increased, and these N + diffusion layers 33a to 33e and An ohmic contact is formed between the arranged electrode (wiring). The N + diffusion layers 33a to 33e and the terminals S, G1, G2, V1, and V2 are electrically connected to each other through the electrodes (wirings) that form the ohmic contact. In addition, a P-type diffusion layer 34 connected to the semiconductor layer 31 is formed around the N + diffusion layers 33a to 33e, which isolates the Hall element from other elements. . Also here, as will the N + diffusion layer 33a becomes a shape which is sandwiched with both the N + diffusion layers 33d and 33e perpendicular thereto and the N + diffusion layers 33b and 33c, further these, N + diffusion The layers 33a, 33d, and 33e are surrounded by a trench T3 that is connected to the buried layer BL3. In this Hall element, a region sandwiched between the N + diffusion layers 33d and 33e in the enclosed region (electrically partitioned region) is a so-called magnetic detection unit (hole plate) HP3. Become. Note that a conductive impurity is introduced into the inner wall of the trench T3 to form a P-type diffusion layer DF3, and, for example, a polycrystalline (non-doped) with no conductive impurity added therein is formed in the trench T3. An insulating film IL3 made of silicon is embedded.

このようなホール素子において、例えば上記端子Sと端子G1との間、並びに端子Sと端子G2との間にそれぞれ一定の駆動電流を流すと、その電流は、当該半導体基板の表面に形成されたN+拡散層33aから上記埋込層BL3を通じて、上記N+拡散層33bおよび33cへとそれぞれ流れるようになる。すなわち、当該半導体基板内の磁気検出部HP3に流れる駆動電流は、同基板の表面に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に水平な成分を含む磁界(図12中に矢印Bで示される磁界)が当該ホール素子の磁気検出部HP3に入射されたとすると、ホール効果によって、上記端子V1と端子V2との間にその磁界に対応するホール電圧が発生することとなる。そして、このホール素子においても、こうして発生したホール電圧をそれら端子V1およびV2を通じて検出し、先の図11に例示したホール素子と同様、上記計算式「VH=(RHIB/d)cosθ」を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に水平な磁界成分を算出することとしている。ちなみに、このホール素子では、図12(a)に示す寸法dが上記計算式中の「d」に相当する。
前中一介、外3名,「集積化三次元磁気センサ」,電気学会論文誌 C,平成元年,第109巻,第7号,p483−490 特開平1−251763号公報
In such a Hall element, for example, when a constant driving current is passed between the terminal S and the terminal G1 and between the terminal S and the terminal G2, the current is formed on the surface of the semiconductor substrate. It flows from the N + diffusion layer 33a to the N + diffusion layers 33b and 33c through the buried layer BL3. That is, the drive current flowing through the magnetic detection unit HP3 in the semiconductor substrate is a current mainly including a component perpendicular to the surface of the substrate. Therefore, assuming that a magnetic field including a horizontal component on the surface of the substrate (magnetic field indicated by an arrow B in FIG. 12) is incident on the magnetic detection unit HP3 of the Hall element in a state where this driving current is applied, Due to the effect, a Hall voltage corresponding to the magnetic field is generated between the terminal V1 and the terminal V2. Also in this Hall element, the Hall voltage thus generated is detected through the terminals V1 and V2, and the above formula “V H = (R H IB / d) cos θ, similarly to the Hall element illustrated in FIG. Is used to calculate a magnetic field component to be detected, that is, a magnetic field component horizontal to the surface of the substrate of the Hall element. Incidentally, in this Hall element, the dimension d shown in FIG. 12A corresponds to “d” in the above formula.
Ichisuke Maenaka, 3 others, "Integrated 3D magnetic sensor", IEEJ Transactions C, 1989, Vol. 109, No. 7, p483-490 Japanese Patent Laid-Open No. 1-251763

ところで、上記縦型ホール素子においても、ここで検出されるホール電圧は非常に小さな値であり、前述したように、ホール素子としての磁気検出精度の低下が懸念されるようになっている。そこで、こうした縦型ホール素子に対しても、先の図11に例示した横型ホール素子と同様、グランドプレートを設けることが考えられる。ところが縦型ホール素子では、磁気検出部(ホールプレート)が基板の表面だけでなくその内部にまで形成されるため、同基板の表面を覆うようなグランドプレートを設けた場合であれ、未だ十分な効果が得られるには至っていない。   By the way, also in the vertical Hall element, the Hall voltage detected here is a very small value, and as described above, there is a concern that the magnetic detection accuracy as the Hall element is lowered. Therefore, it is conceivable to provide a ground plate for such a vertical Hall element as well as the horizontal Hall element illustrated in FIG. However, in the vertical Hall element, since the magnetic detection part (Hall plate) is formed not only on the surface of the substrate but also on the inside thereof, even if a ground plate is provided to cover the surface of the substrate, it is still sufficient. The effect has not yet been achieved.

この発明は、こうした実情に鑑みてなされたものであり、当該ホール素子を含めたその周辺の電位を固定して、より高い精度での磁気検出を可能とする縦型ホール素子を提供することを目的とする。   The present invention has been made in view of such circumstances, and provides a vertical Hall element that can fix magnetic potential with high accuracy by fixing the potential around the Hall element. Objective.

こうした目的を達成すべく、請求項1に記載の発明では、半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子として、前記半導体基板を、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、前記導電層を、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材とする。   In order to achieve such an object, according to the first aspect of the present invention, a current containing a component perpendicular to the surface of the semiconductor substrate is supplied to the magnetic detector in the semiconductor substrate and is generated with respect to the current. As a vertical Hall element that detects a magnetic field component horizontal to the surface of the semiconductor substrate through a Hall voltage, the semiconductor substrate has one or more conductive layers therein, and contacts are formed with the conductive layers. The conductive layer is fixed to an arbitrary potential via wiring, and the conductive layer is a conductive film material embedded through an insulating film in a trench formed in the semiconductor substrate.

こうした構造によれば、上記半導体基板内に形成された一乃至複数の導電層を通じて、当該ホール素子を含めたその周辺の電位が固定されるようになる。しかもここでは、当該導電層を半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部(ホールプレート)を含む半導体基板の内部についても、その電位を固定することができるようになる。すなわち、上記構造を採用することで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。また、例えば金属材料や、導電型不純物の添加された半導体材料等からなって、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材とすることによって、前記導電層の形成は容易となる。   According to such a structure, the potential around the Hall element including the Hall element is fixed through one or more conductive layers formed in the semiconductor substrate. In addition, since the conductive layer is provided inside the semiconductor substrate, the potential is fixed not only on the surface of the substrate but also on the inside of the semiconductor substrate including the magnetic detection part (hole plate). Will be able to. That is, by adopting the above-described structure, a stable output voltage can be obtained, and as a result, the magnetic detection accuracy as the Hall element can be maintained high. Further, the conductive film material is made of, for example, a metal material or a semiconductor material to which a conductive impurity is added, and is embedded in an insulating film inside a trench formed in the semiconductor substrate. The conductive layer can be easily formed.

またこの場合、前記導電性膜材についてはこれを、請求項2に記載の発明によるように、導電型不純物の添加された(ドーピングされた)多結晶シリコンからなるものとすることが、前記導電層の形成をより容易にする上でも特に有効である。   In this case, the conductive film material may be made of polycrystalline silicon doped with a conductivity type impurity (doped) as in the invention described in claim 2. This is particularly effective in making the layer formation easier.

請求項3に記載の発明では、半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子として、前記半導体基板を、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、前記導電層を、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるものとし、P型およびN型の拡散層が、前記導電層として少なくとも1組、当該ホール素子の外周に隣り合うかたちで配設される構造とする。   According to a third aspect of the present invention, a current including a component perpendicular to the surface of the semiconductor substrate is supplied to the magnetic detection unit in the semiconductor substrate, and the Hall voltage generated for the current is applied to the semiconductor substrate. As a vertical Hall element that detects a magnetic field component that is horizontal on the surface, the semiconductor substrate has one or a plurality of conductive layers therein, and an arbitrary potential via a wiring that forms a contact with the conductive layer. And the conductive layer is formed of a diffusion layer formed by adding a conductive impurity to the semiconductor substrate, and the P-type and N-type diffusion layers are at least as the conductive layer. One set is a structure arranged adjacent to the outer periphery of the Hall element.

こうした構造によれば、上記半導体基板内に形成された一乃至複数の導電層を通じて、当該ホール素子を含めたその周辺の電位が固定されるようになる。しかもここでは、当該導電層を半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部(ホールプレート)を含む半導体基板の内部についても、その電位を固定することができるようになる。すなわち、上記構造を採用することで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。また、前記導電層を、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなるものとすることで、前記導電層の形成もより容易になる。   According to such a structure, the potential around the Hall element including the Hall element is fixed through one or more conductive layers formed in the semiconductor substrate. In addition, since the conductive layer is provided inside the semiconductor substrate, the potential is fixed not only on the surface of the substrate but also on the inside of the semiconductor substrate including the magnetic detection part (hole plate). Will be able to. That is, by adopting the above-described structure, a stable output voltage can be obtained, and as a result, the magnetic detection accuracy as the Hall element can be maintained high. Moreover, the conductive layer is made easier by forming the conductive layer as a diffusion layer formed by adding a conductive impurity to the semiconductor substrate.

前述したように、ホール素子の電位を不安定にする原因の1つに外部からのノイズがある。そして、こうした外部からのノイズには、正(プラス)の極性をもつものや、負(マイナス)の極性をもつものがある。そこで、上記構造のように、P型およびN型の拡散層を隣り合うかたちでホール素子の外周に配設することとすれば、正・負いずれの極性をもつものであっても、その外部からのノイズは、それら隣り合うP型およびN型の拡散層によって吸収されることとなる。このため、当該ホール素子とともに周辺回路(例えば磁気センサの検出回路)等が作り込まれたIC(集積回路)チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。   As described above, noise from the outside is one of the causes that make the potential of the Hall element unstable. Such external noise includes those having a positive (plus) polarity and those having a negative (minus) polarity. Therefore, if the P-type and N-type diffusion layers are arranged adjacent to each other on the outer periphery of the Hall element as in the above-described structure, even if it has a positive or negative polarity, Are absorbed by the adjacent P-type and N-type diffusion layers. For this reason, an IC (integrated circuit) chip in which a peripheral circuit (for example, a detection circuit of a magnetic sensor) or the like is built with the Hall element is also free from noise from the peripheral circuit in the same chip or noise from outside the chip. The resistance will be further strengthened.

上記1〜3のいずれか一項に記載の縦型ホール素子に関しては、請求項4に記載のように、前記半導体基板が、前記導電層とコンタクトを形成する配線を介して電源電位およびグランド電位のいずれか一方に固定される構造とすることがより有効である。こうした構造を採用することで、当該ホール素子の電位がより容易に且つ好適に固定されるようになる。   With respect to the vertical Hall element according to any one of the above 1-3, as described in claim 4, the semiconductor substrate is connected to a power supply potential and a ground potential via a wiring that forms a contact with the conductive layer. It is more effective to make the structure fixed to either one of the above. By adopting such a structure, the potential of the Hall element can be more easily and suitably fixed.

さらに、上記請求項1〜4のいずれか一項に記載の縦型ホール素子に関しては、請求項5に記載の発明のように、前記導電層を、前記半導体基板内に前記磁気検出部を区画形成する電位障壁部とすることが有効である。   Furthermore, regarding the vertical Hall element according to any one of the first to fourth aspects, as in the invention according to the fifth aspect, the conductive layer is divided and the magnetic detection unit is partitioned in the semiconductor substrate. It is effective to form a potential barrier portion to be formed.

先の図12に例示した縦型ホール素子にもみられるように、縦型ホール素子における磁気検出部(ホールプレート)は、通常、例えばトレンチや拡散層等からなる電位障壁部によって半導体基板内に区画形成される。そこで、上記構造のように、前記導電層をこうした電位障壁部として用いることとすれば、当該ホール素子の磁気検出部やその周辺の電位を固定する(安定させる)こともできるようになり、ひいてはホール素子としての磁気検出精度をより高く維持することができるようになる。ちなみに、先の図12に例示したホール素子においては、トレンチT3やこれに埋設される絶縁膜がこの電位障壁部に相当する。   As can be seen in the vertical Hall element illustrated in FIG. 12, the magnetic detection portion (Hall plate) in the vertical Hall element is usually partitioned in the semiconductor substrate by a potential barrier portion made of, for example, a trench or a diffusion layer. It is formed. Therefore, if the conductive layer is used as such a potential barrier portion as in the above structure, the magnetic detection portion of the Hall element and its surrounding potential can be fixed (stabilized). Magnetic detection accuracy as a Hall element can be maintained higher. Incidentally, in the Hall element illustrated in FIG. 12, the trench T3 and the insulating film buried in the trench T3 correspond to the potential barrier portion.

他方、上記請求項1〜4のいずれか一項に記載の発明に関しては、請求項6に記載の発明のように、前記導電層として、当該ホール素子を他の素子と素子分離する素子分離部を用いることも有効である。   On the other hand, as for the invention according to any one of claims 1 to 4, as in the invention according to claim 6, as the conductive layer, an element isolation portion that isolates the Hall element from other elements. It is also effective to use

半導体基板に縦型ホール素子を形成する場合は、通常、例えばトレンチや拡散層等からなる素子分離部によって、当該ホール素子を周囲の他の素子と素子分離するようにしている。そこで、前記導電層としては、こうした素子分離部を利用することも有効である。ちなみに、先の図12に例示した縦型ホール素子においては、拡散層34がこの素子分離部に相当する。   When forming a vertical Hall element on a semiconductor substrate, the Hall element is usually isolated from other surrounding elements by an element isolation portion made of, for example, a trench or a diffusion layer. Therefore, it is also effective to use such an element isolation portion as the conductive layer. Incidentally, in the vertical Hall element illustrated in FIG. 12, the diffusion layer 34 corresponds to this element isolation portion.

これら請求項1〜6のいずれか一項に記載の発明に関しては、さらに請求項7に記載の発明によるように、前記半導体基板の上に、任意の電位に固定された導体プレートが少なくとも前記磁気検出部を覆うかたちで配設される構造とすることで、当該ホール素子の半導体基板の表面の電位も固定される(安定する)ようになる。しかも、当該半導体基板の上部からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもできるようになる。さらに、縦型ホール素子においては、半導体基板の表面に形成される層間絶縁膜内のナトリウム(Na)などの可動イオンが当該ホール素子の通電や温度変化等に伴って動き、当該ホール素子で検出される極微小なホール電圧の出力値をふらつかせることがある。この点についても、上記構造を採用することとすれば、半導体基板の表面の電位が固定されるため、その表面に形成される層間絶縁膜内の可動イオンの動きは抑制されることとなり、ひいては上記ホール電圧の出力値のふらつきが抑制されるようになる。このように、上記構造によれば、ホール素子としての磁気検出精度がより高く維持されるようになる。   With regard to the invention according to any one of claims 1 to 6, as in the invention according to claim 7, a conductor plate fixed at an arbitrary potential is provided on the semiconductor substrate at least in the magnetic field. By adopting a structure in which the detection portion is covered, the potential of the surface of the semiconductor substrate of the Hall element is also fixed (stabilized). In addition, noise from the upper portion of the semiconductor substrate can be shielded to protect the Hall element from noise. Furthermore, in the vertical Hall element, mobile ions such as sodium (Na) in the interlayer insulating film formed on the surface of the semiconductor substrate move with the energization or temperature change of the Hall element, and are detected by the Hall element. The output value of the very small Hall voltage that is generated may be staggered. Also in this respect, if the above structure is adopted, the potential of the surface of the semiconductor substrate is fixed, so that the movement of mobile ions in the interlayer insulating film formed on the surface is suppressed, and consequently The fluctuation of the output value of the Hall voltage is suppressed. Thus, according to the above structure, the magnetic detection accuracy as the Hall element is maintained higher.

さらにこの場合、例えば上記請求項5に記載の構造と併用することとすれば、当該ホール素子の磁気検出部の周囲は、前記導電層および導体プレートによって略完全に囲繞されることとなる。すなわち、こうした構造とすることで、ホール素子としての磁気検出精度はさらに高く維持されるようになる。   Further, in this case, for example, when used in combination with the structure described in claim 5, the periphery of the magnetic detection portion of the Hall element is substantially completely surrounded by the conductive layer and the conductor plate. That is, with such a structure, the magnetic detection accuracy as the Hall element is maintained at a higher level.

またこの場合も導体プレートの固定される電位は任意であるが、請求項8に記載のように、前記導体プレートが、電源電位およびグランド電位のいずれか一方に固定される構造とすることがより有効である。こうした構造とすることで、当該ホール素子の電位をより容易且つ好適に固定することができるようになる。   In this case as well, the potential of the conductor plate can be fixed arbitrarily. However, as described in claim 8, the conductor plate is preferably fixed to one of a power supply potential and a ground potential. It is valid. With such a structure, the potential of the Hall element can be more easily and suitably fixed.

そして、請求項1〜8のいずれか一項に記載の発明については、請求項9に記載の発明によるように、前記半導体基板が、同基板に導電型不純物が添加されるかたちで形成される半導体領域を有し、前記磁気検出部がこの半導体領域内に形成される構造に適用して特に有効である。   And about invention of any one of Claims 1-8, like the invention of Claim 9, the said semiconductor substrate is formed in the form in which the conductivity type impurity is added to the same substrate. The present invention is particularly effective when applied to a structure having a semiconductor region in which the magnetic detection portion is formed in the semiconductor region.

例えば、先の図12に例示した縦型ホール素子においては、当該半導体領域としてエピタキシャル膜(半導体領域32)を用いるようにしている。このため、その製造工程としてもエピタキシャル成長工程が必要となり、ひいてはホール素子の製造工程の複雑化を招くようになっている。また、こうした製造工程の複雑化を避けるべく、予めエピタキシャル膜の形成されたエピタキシャル基板を用いることとすれば、その基板の高コスト化は避けられないものとなる。この点、上記構造のように、前記磁気検出部の形成される半導体領域として、半導体基板に導電型不純物が添加されるかたちで形成されるものを用いることとすれば、当該ホール素子を通常のCMOS(Complementary Metal Oxide Semiconductor)工程によって作製することができるようになり、例えば当該ホール素子の周辺回路としてCMOS回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。   For example, in the vertical Hall element exemplified in FIG. 12, an epitaxial film (semiconductor region 32) is used as the semiconductor region. For this reason, an epitaxial growth process is required as a manufacturing process thereof, and as a result, the manufacturing process of the Hall element is complicated. Further, if an epitaxial substrate on which an epitaxial film is formed in advance is used in order to avoid such a complicated manufacturing process, the cost of the substrate is unavoidable. In this regard, as in the above structure, if the semiconductor region formed with the conductivity type impurity is added to the semiconductor substrate as the semiconductor region in which the magnetic detection unit is formed, It can be manufactured by a CMOS (Complementary Metal Oxide Semiconductor) process. For example, when a CMOS circuit is employed as the peripheral circuit of the Hall element, the manufacturing process can be shared with the peripheral circuit. .

(第1の実施の形態)
図1に、この発明にかかる縦型ホール素子についてその第1の実施の形態を示す。
この実施の形態にかかる縦型ホール素子も、先の図12に例示した縦型ホール素子と同様、基板(ウェハ)表面に対して水平な磁界成分を検出するものであり、位相差の異なる2つのホール素子を1チップに集積化できるという特長をもつ。ただし、この実施の形態の縦型ホール素子では、図1に示すような構造とすることによって、当該ホール素子を含めたその周辺の電位を固定して、磁気検出精度を高めるようにしている。
(First embodiment)
FIG. 1 shows a first embodiment of a vertical Hall element according to the present invention.
Similarly to the vertical Hall element illustrated in FIG. 12, the vertical Hall element according to this embodiment detects a magnetic field component that is horizontal with respect to the substrate (wafer) surface. One hall element can be integrated on one chip. However, in the vertical Hall element of this embodiment, the structure shown in FIG. 1 is used to fix the potential around the Hall element including the Hall element, thereby improving the magnetic detection accuracy.

以下、同図1を参照して、この実施の形態にかかる縦型ホール素子の構造について詳述する。なお、この図1において、図1(a)はこのホール素子の平面図、図1(b)は図1(a)のL1−L1線に沿った断面図、図1(c)は図1(b)中に一点鎖線で示されている領域Aを拡大して示す断面図である。   The structure of the vertical Hall element according to this embodiment will be described in detail below with reference to FIG. 1A is a plan view of the Hall element, FIG. 1B is a cross-sectional view taken along line L1-L1 in FIG. 1A, and FIG. 1C is FIG. It is sectional drawing which expands and shows the area | region A shown by the dashed-dotted line in (b).

同図1(a)〜(c)に示されるように、このホール素子も、半導体基板(ウェハ)内に、例えばP型のシリコンからなる半導体層(P−sub)11を有し、この表面にはN型の不純物が導入されて埋込層BL1が形成されるとともに、さらにこの上に、エピタキシャル成長にてN型の半導体領域12が形成されて構成されている。なお、上記埋込層BL1は、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域12よりも高い濃度に設定されている。また一般に、シリコン等の半導体材料は、P型からなる半導体よりもN型からなる半導体のほうが大きなキャリア移動度をもっている。そこで、この実施の形態にかかる縦型ホール素子では、上記半導体領域12の材料としてN型の半導体材料(シリコン)を用いることで、ホール素子としての高感度化を図るようにしている。   As shown in FIGS. 1A to 1C, this Hall element also has a semiconductor layer (P-sub) 11 made of, for example, P-type silicon in a semiconductor substrate (wafer). An N-type impurity is introduced to form a buried layer BL1, and an N-type semiconductor region 12 is formed thereon by epitaxial growth. The buried layer BL1 functions as a lower electrode, and its impurity concentration is set higher than that of the semiconductor region 12. In general, a semiconductor material such as silicon has a higher carrier mobility in an N-type semiconductor than in a P-type semiconductor. Therefore, in the vertical Hall element according to this embodiment, an N-type semiconductor material (silicon) is used as the material of the semiconductor region 12, thereby increasing the sensitivity of the Hall element.

また、この半導体領域12の表面には、同領域の不純物濃度(N型)が選択的に高められるかたちでN+拡散層13a〜13eが形成され、これらN+拡散層13a〜13eとそこに配設される電極(配線)との間にオーミックコンタクトが形成されるようになっている。そして、そのオーミックコンタクトを形成する各電極(配線)を介して、それらN+拡散層13a〜13eと端子SおよびG1およびG2およびV1およびV2とがそれぞれ電気的に接続されている。また、これらN+拡散層13a〜13eの周囲には、上記半導体層11に接続されるようなP型の拡散層(素子分離部)14が形成され、これが、当該ホール素子を他の素子と素子分離している。またここで、上記N+拡散層13aについてはこれが、上記N+拡散層13bおよび13cとこれらに直交するN+拡散層13dおよび13eとの双方に挟まれるかたちとなり、さらにこのうち、N+拡散層13aおよび13dおよび13eについてはその周囲が、上記埋込層BL1に達するようなトレンチT1によって囲繞されるかたちとなる。そして、このホール素子においては、この囲繞された領域(電気的に区画された領域)にあって上記N+拡散層13dおよび13eにて挟まれる領域が、いわゆる磁気検出部(ホールプレート)HP1となる。 Further, N + diffusion layers 13a to 13e are formed on the surface of the semiconductor region 12 in such a manner that the impurity concentration (N type) of the same region is selectively increased, and these N + diffusion layers 13a to 13e and An ohmic contact is formed between the arranged electrode (wiring). The N + diffusion layers 13a to 13e and the terminals S, G1, G2, V1, and V2 are electrically connected to each other through the electrodes (wirings) that form the ohmic contact. A P-type diffusion layer (element isolation portion) 14 that is connected to the semiconductor layer 11 is formed around the N + diffusion layers 13a to 13e, and this Hall element is connected to other elements. The element is isolated. Also here, this is for the N + diffusion layer 13a is, the N + will form sandwiched both between the diffusion layer 13b and 13c and the N + diffusion layers 13d and 13e perpendicular thereto, further these, N + diffusion The layers 13a, 13d, and 13e are surrounded by a trench T1 that reaches the buried layer BL1. In this Hall element, a region sandwiched between the N + diffusion layers 13d and 13e in the enclosed region (electrically partitioned region) is a so-called magnetic detection unit (hole plate) HP1. Become.

また、このホール素子において、上記磁気検出部HP1を区画形成しているトレンチT1の内部には、例えば酸化シリコンからなる絶縁膜IL1がトレンチ内壁に形成されるとともに、この絶縁膜IL1を介して、例えば導電型不純物の添加された(ドーピングされた)多結晶シリコンからなる導電性膜材(導電層)CTが埋設されている。そして、この導電性膜材CTは、これとコンタクトを形成する配線を介して、グランド端子GDと電気的に接続されている。なお、このホール素子においては、上記トレンチT1や、その内部に形成される上記絶縁膜IL1および導電性膜材CTが電位障壁部に相当する。   In addition, in this Hall element, an insulating film IL1 made of, for example, silicon oxide is formed on the inner wall of the trench T1 that defines the magnetic detection unit HP1, and the insulating film IL1 is interposed through the insulating film IL1. For example, a conductive film material (conductive layer) CT made of polycrystalline silicon to which a conductive impurity is added (doped) is embedded. The conductive film material CT is electrically connected to the ground terminal GD through a wiring that forms a contact with the conductive film material CT. In the Hall element, the trench T1, the insulating film IL1 and the conductive film material CT formed therein correspond to a potential barrier portion.

この実施の形態にかかる縦型ホール素子においても、例えば上記端子Sと端子G1との間、並びに端子Sと端子G2との間にそれぞれ一定の駆動電流を流すと、その電流は、当該半導体基板の表面に形成されたN+拡散層13aから上記埋込層BL1を通じて、上記N+拡散層13bおよび13cへとそれぞれ流れるようになる。すなわち、当該半導体基板内の磁気検出部HP1に流れる駆動電流は、同基板の表面に垂直な成分を主に含む電流となる。そのため、この駆動電流を流した状態において、同基板の表面に水平な成分を含む磁界(図1中に矢印Bで示される磁界)が当該ホール素子の磁気検出部HP1に入射されたとすると、ホール効果によって、上記端子V1と端子V2との間にその磁界に対応するホール電圧が発生することとなる。そして、このホール素子においても、こうして発生したホール電圧をそれら端子V1およびV2を通じて検出し、先の図12に例示したホール素子と同様、上記計算式「VH=(RHIB/d)cosθ」を用いて、検出対象の磁界成分、すなわち当該ホール素子の基板の表面に水平な磁界成分を算出することとしている。ちなみに、このホール素子では、図1(a)に示す寸法dが上記計算式中の「d」に相当する。 Also in the vertical Hall element according to this embodiment, for example, when a constant driving current is passed between the terminal S and the terminal G1 and between the terminal S and the terminal G2, the current is supplied to the semiconductor substrate. Flows from the N + diffusion layer 13a formed on the surface to the N + diffusion layers 13b and 13c through the buried layer BL1. That is, the drive current flowing through the magnetic detection unit HP1 in the semiconductor substrate is a current mainly including a component perpendicular to the surface of the substrate. Therefore, assuming that a magnetic field (magnetic field indicated by an arrow B in FIG. 1) including a horizontal component on the surface of the substrate is incident on the magnetic detection unit HP1 of the Hall element in a state where the driving current is passed, Due to the effect, a Hall voltage corresponding to the magnetic field is generated between the terminal V1 and the terminal V2. Also in this Hall element, the Hall voltage thus generated is detected through these terminals V1 and V2, and the above formula “V H = (R H IB / d) cos θ, similarly to the Hall element illustrated in FIG. Is used to calculate a magnetic field component to be detected, that is, a magnetic field component horizontal to the surface of the substrate of the Hall element. Incidentally, in this Hall element, the dimension d shown in FIG. 1A corresponds to “d” in the above formula.

このように、この実施の形態にかかる縦型ホール素子においては、当該ホール素子の半導体基板が、同基板内に形成される導電性膜材CTを通じてグランド電位に固定されることとなる。しかも、この導電性膜材CTを半導体基板の内部に設けるようにしているため、同基板の表面のみならず、上記磁気検出部HP1を含む半導体基板の内部についてもこれをグランド電位に固定することができるようになる。すなわち、こうした構造とすることで、安定した出力電圧を得ることができるようになり、ひいてはホール素子としての磁気検出精度を高く維持することができるようになる。   Thus, in the vertical Hall element according to this embodiment, the semiconductor substrate of the Hall element is fixed to the ground potential through the conductive film material CT formed in the same substrate. Moreover, since the conductive film material CT is provided inside the semiconductor substrate, not only the surface of the substrate but also the inside of the semiconductor substrate including the magnetic detection unit HP1 is fixed to the ground potential. Will be able to. That is, with such a structure, a stable output voltage can be obtained, and as a result, the magnetic detection accuracy as the Hall element can be maintained high.

以上説明したように、この実施の形態にかかる縦型ホール素子によれば、以下のような優れた効果が得られるようになる。
(1)当該ホール素子の半導体基板が、その内部に導電性膜材(導電層)CTを有して且つ、該導電性膜材CTとコンタクトを形成する配線を介してグランド電位に固定される構造とした。こうすることで、当該ホール素子を含めたその周辺の電位がグランド電位に固定されて、より高い精度での磁気検出が可能になる。
As described above, according to the vertical Hall element according to this embodiment, the following excellent effects can be obtained.
(1) The semiconductor substrate of the Hall element has a conductive film material (conductive layer) CT therein, and is fixed to the ground potential via a wiring that forms a contact with the conductive film material CT. The structure. By doing so, the potential around the Hall element including the Hall element is fixed to the ground potential, and magnetic detection with higher accuracy becomes possible.

(2)また、同基板がグランド電位に固定されることによって、当該ホール素子の電位はより容易に且つ好適に固定されるようになる。
(3)また、磁気検出精度を高めることによって、ホール素子としての歩留りも向上するようになり、ひいては低コスト化や省エネルギー化が図られるようにもなる。
(2) Also, by fixing the substrate to the ground potential, the potential of the Hall element can be more easily and suitably fixed.
(3) In addition, by increasing the magnetic detection accuracy, the yield as a Hall element can be improved, leading to cost reduction and energy saving.

(4)当該半導体基板の電位を固定するにあたって、同基板に形成されたトレンチT1の内部に絶縁膜IL1を介して埋設されて、導電型不純物の添加された(ドーピングされた)多結晶シリコンからなる導電性膜材CTを用いるようにした。これにより、上記構造の実現も容易になる。   (4) In fixing the potential of the semiconductor substrate, it is buried in the trench T1 formed in the substrate through the insulating film IL1, and is doped with doped impurities (doped). A conductive film material CT is used. This facilitates the realization of the above structure.

(5)また、上記導電性膜材CTが、半導体基板の内部に磁気検出部HP1を区画形成する電位障壁部となる構造とした。これにより、当該ホール素子の磁気検出部HP1やその周辺の電位がグランド電位に固定される(安定する)ようになり、ホール素子としての磁気検出精度についてもこれをより高く維持することができるようになる。   (5) Further, the conductive film material CT has a structure that serves as a potential barrier section that partitions and forms the magnetic detection section HP1 inside the semiconductor substrate. Thereby, the magnetic detection part HP1 of the Hall element and the surrounding potential are fixed (stabilized) to the ground potential, and the magnetic detection accuracy as the Hall element can be maintained higher. become.

(第2の実施の形態)
図2に、この発明にかかる縦型ホール素子についてその第2の実施の形態を示す。
以下、同図2を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図2において、図2(a)はこのホール素子の平面図、図2(b)は図2(a)のL1−L1線に沿った断面図、図2(c)は図2(b)中に一点鎖線で示されている領域Aを拡大して示す断面図である。また、この図2において、先の図1に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。
(Second Embodiment)
FIG. 2 shows a second embodiment of the vertical Hall element according to the present invention.
Hereinafter, the structure of the vertical Hall element according to this embodiment will be described mainly with respect to differences from the vertical Hall element according to the first embodiment described above with reference to FIG. 2A is a plan view of the Hall element, FIG. 2B is a cross-sectional view taken along line L1-L1 in FIG. 2A, and FIG. 2C is FIG. It is sectional drawing which expands and shows the area | region A shown by the dashed-dotted line in (b). In FIG. 2, the same elements as those shown in FIG. 1 are denoted by the same reference numerals, and overlapping descriptions of these elements are omitted.

同図2(a)〜(c)に示されるように、このホール素子も、基本的には、図1に例示した先の第1の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、半導体基板内に形成された上記トレンチT1の内壁に導電型不純物が導入されて、P型の拡散層(導電層)DF11が形成されている。そして、この拡散層DF11も、上記導電性膜材CTと同様に、これとコンタクトを形成する配線を介して、グランド端子GDと電気的に接続されている。なお、このホール素子においては、先のトレンチT1や、その内部に形成される上記絶縁膜IL1および導電性膜材CTに加えて、この拡散層DF11も、半導体基板内に磁気検出部HP1を区画形成する電位障壁部に相当する。   As shown in FIGS. 2 (a) to 2 (c), this Hall element also basically has the same structure as the vertical Hall element of the first embodiment illustrated in FIG. The operation mode is also as described above. However, here, a conductive impurity is introduced into the inner wall of the trench T1 formed in the semiconductor substrate to form a P-type diffusion layer (conductive layer) DF11. The diffusion layer DF11 is also electrically connected to the ground terminal GD through a wiring that forms a contact with the conductive film material CT, similarly to the conductive film material CT. In this Hall element, in addition to the previous trench T1 and the insulating film IL1 and the conductive film material CT formed therein, the diffusion layer DF11 also partitions the magnetic detection part HP1 in the semiconductor substrate. This corresponds to the potential barrier portion to be formed.

ところで、半導体基板にトレンチを形成すると、そのトレンチの内壁にはダメージ層が形成されることとなり、そこでキャリアの再結合が生じ易くなる。この点、上記構造では、トレンチT1の内壁に拡散層DF11が形成されるため、こうしたキャリアの再結合が抑制されるようになる。また、この実施の形態にかかる縦型ホール素子では、上記導電性膜材CTとともに、トレンチT1の内壁に形成した拡散層DF11についてもこれが、グランド電位に固定されているため、当該ホール素子の電位の固定がより強固になる。さらにこの拡散層DF11を、当該半導体基板内に磁気検出部HP1を区画形成する電位障壁部として用いるようにしているため、先の計算式「VH=(RHIB/d)cosθ」の「d」に相当する寸法が実質的に狭められることになり、ひいては当該ホール素子による磁気検出のさらなる高感度化が図られるようになる。 By the way, when a trench is formed in a semiconductor substrate, a damage layer is formed on the inner wall of the trench, and carrier recombination is likely to occur there. In this regard, in the above structure, since the diffusion layer DF11 is formed on the inner wall of the trench T1, recombination of such carriers is suppressed. In the vertical Hall element according to this embodiment, the diffusion layer DF11 formed on the inner wall of the trench T1 is fixed to the ground potential together with the conductive film material CT. The fixation of becomes stronger. Further, since this diffusion layer DF11 is used as a potential barrier part for partitioning and forming the magnetic detection part HP1 in the semiconductor substrate, “V H = (R H IB / d) cos θ” The dimension corresponding to “d” is substantially narrowed, and as a result, the sensitivity of magnetic detection by the Hall element is further increased.

以上説明したように、この第2の実施の形態にかかる縦型ホール素子によれば、先の第1の実施の形態による前記(1)〜(5)の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。   As described above, according to the vertical Hall element according to the second embodiment, effects similar to or equivalent to the effects (1) to (5) according to the first embodiment are achieved. The following effects can also be newly obtained.

(6)トレンチT1の内壁に形成した拡散層DF11についてもこれをグランド電位に固定するようにした。これにより、当該ホール素子の電位の固定がより強固なものとなる。   (6) The diffusion layer DF11 formed on the inner wall of the trench T1 is also fixed to the ground potential. As a result, the fixation of the potential of the Hall element becomes stronger.

(7)また、同拡散層DF11が、当該半導体基板内に磁気検出部HP1を区画形成する電位障壁部になる構造とした。これにより、当該ホール素子による磁気検出のさらなる高感度化が図られるようになる。   (7) Further, the diffusion layer DF11 has a structure that becomes a potential barrier part that partitions and forms the magnetic detection part HP1 in the semiconductor substrate. Thereby, it is possible to further increase the sensitivity of magnetic detection by the Hall element.

(第3の実施の形態)
図3に、この発明にかかる縦型ホール素子についてその第3の実施の形態を示す。
以下、同図3を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図3において、図3(a)はこのホール素子の平面図、図3(b)は図3(a)のL1−L1線に沿った断面図、図3(c)は図3(b)中に一点鎖線で示されている領域Aを拡大して示す断面図である。また、この図3において、先の図1に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。
(Third embodiment)
FIG. 3 shows a third embodiment of the vertical Hall element according to the present invention.
Hereinafter, the structure of the vertical Hall element according to this embodiment will be described mainly with respect to differences from the vertical Hall element according to the first embodiment described above with reference to FIG. 3A is a plan view of the Hall element, FIG. 3B is a sectional view taken along line L1-L1 in FIG. 3A, and FIG. 3C is FIG. It is sectional drawing which expands and shows the area | region A shown by the dashed-dotted line in (b). In FIG. 3, the same elements as those shown in FIG. 1 are denoted by the same reference numerals, and redundant descriptions of these elements are omitted.

同図3(a)〜(c)に示されるように、このホール素子も、基本的には、図1に例示した先の第1の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、トレンチT1および絶縁膜IL1および導電性膜材CTに代えて、埋込層BL1に接続されるようなP型の拡散層(導電層)DF12を電位障壁部として用いるようにしている。具体的には、上記N型の半導体領域12の内部にこのようなP型の拡散層DF12を形成することで、両者の間にpn接合(電位障壁)が形成されるとともに、半導体基板の内部に磁気検出部(ホールプレート)HP1が区画形成されることとなる。そして、この実施の形態の縦型ホール素子では、この拡散層DF12が、これとコンタクトを形成する配線を介して、グランド端子GDと電気的に接続されている。   As shown in FIGS. 3A to 3C, this Hall element also basically has the same structure as the vertical Hall element of the first embodiment illustrated in FIG. The operation mode is also as described above. However, here, instead of the trench T1, the insulating film IL1, and the conductive film material CT, a P-type diffusion layer (conductive layer) DF12 connected to the buried layer BL1 is used as the potential barrier portion. Yes. Specifically, by forming such a P-type diffusion layer DF12 in the N-type semiconductor region 12, a pn junction (potential barrier) is formed between the two, and the inside of the semiconductor substrate Thus, the magnetic detection part (hole plate) HP1 is partitioned. In the vertical Hall element of this embodiment, the diffusion layer DF12 is electrically connected to the ground terminal GD through a wiring that forms a contact with the diffusion layer DF12.

このような構造によっても、先の図1に例示したホール素子と同様に、当該ホール素子を含めたその周辺の電位が固定されるようになり、より高い精度での磁気検出が可能になる。   Even with such a structure, similarly to the Hall element illustrated in FIG. 1, the potential around the Hall element including the Hall element is fixed, and magnetic detection with higher accuracy is possible.

以上説明したように、この第3の実施の形態にかかる縦型ホール素子によっても、先の第1の実施の形態による前記(1)〜(5)の効果と同様もしくはそれに準じた効果を得ることができる。   As described above, the vertical Hall element according to the third embodiment also obtains the same or similar effects as the effects (1) to (5) of the previous first embodiment. be able to.

(第4の実施の形態)
図4に、この発明にかかる縦型ホール素子についてその第4の実施の形態を示す。
以下、同図4を参照して、先の第1の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図4において、図4(a)はこのホール素子の平面図、図4(b)は図4(a)のL1−L1線に沿った断面図である。また、この図4において、先の図1に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。
(Fourth embodiment)
FIG. 4 shows a fourth embodiment of a vertical Hall element according to the present invention.
Hereinafter, the structure of the vertical Hall element according to this embodiment will be described mainly with respect to differences from the vertical Hall element according to the first embodiment described above with reference to FIG. 4A is a plan view of the Hall element, and FIG. 4B is a cross-sectional view taken along line L1-L1 in FIG. 4A. In FIG. 4, the same elements as those shown in FIG. 1 are denoted by the same reference numerals, and redundant descriptions of these elements are omitted.

同図4(a)〜(b)に示されるように、このホール素子も、基本的には、図1に例示した先の第1の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、磁気検出部(ホールプレート)HP1を含めた当該ホール素子の略全面を覆う態様で、グランド端子GDと電気的に接続される導体プレート(グランドプレート)GP1が設けられている。この導体プレートGP1は、半導体基板の表面に形成される層間絶縁膜(図示略)を介して形成される。また、当該ホール素子を周囲の素子と素子分離する上記拡散層(素子分離部)14も、この導体プレートGP1と同様、グランド端子GDに電気的に接続されている。なお、導体プレートGP1の材料としては、例えばアルミニウムや、導電型不純物の添加された(ドーピングされた)多結晶シリコン等が採用される。   As shown in FIGS. 4 (a) to 4 (b), this Hall element also basically has the same structure as the vertical Hall element of the first embodiment illustrated in FIG. The operation mode is also as described above. However, here, a conductor plate (ground plate) GP1 that is electrically connected to the ground terminal GD is provided so as to cover substantially the entire surface of the Hall element including the magnetic detection unit (hole plate) HP1. The conductor plate GP1 is formed via an interlayer insulating film (not shown) formed on the surface of the semiconductor substrate. Further, the diffusion layer (element isolation portion) 14 that isolates the Hall element from the surrounding elements is also electrically connected to the ground terminal GD, like the conductor plate GP1. As a material of the conductor plate GP1, for example, aluminum, polycrystalline silicon doped with a conductive impurity (doped), or the like is employed.

このように、グランド電位に固定された導体プレートGP1を、上記磁気検出部HP1を含めた当該ホール素子の略全面を覆う態様で配設することで、当該ホール素子の半導体基板の表面の電位も固定される(安定する)ようになる。また、当該半導体基板の上部からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもできるようになる。しかも、当該ホール素子の磁気検出部HP1の周囲は、グランド電位に固定された導電性膜材(導電層)CTと導体プレートGP1とによって略完全に囲繞されることとなる。これにより、ホール素子としての磁気検出精度はさらに高く維持されるようになる。またここでは、当該ホール素子を周囲の他の素子と素子分離する上記拡散層14についてもこれをグランド電位に固定することとしたため、これによっても、当該ホール素子の電位の固定はより強固なものとなっている。   Thus, by arranging the conductor plate GP1 fixed to the ground potential so as to cover almost the entire surface of the Hall element including the magnetic detection part HP1, the potential of the surface of the semiconductor substrate of the Hall element is also reduced. It becomes fixed (stable). In addition, noise from the upper part of the semiconductor substrate can be shielded to protect the Hall element from noise. In addition, the periphery of the magnetic detection part HP1 of the Hall element is almost completely surrounded by the conductive film material (conductive layer) CT fixed to the ground potential and the conductor plate GP1. As a result, the magnetic detection accuracy as the Hall element is maintained at a higher level. Here, the diffusion layer 14 that isolates the Hall element from other surrounding elements is also fixed to the ground potential, so that the fixation of the potential of the Hall element is stronger. It has become.

また、縦型ホール素子においては、半導体基板の表面に形成される層間絶縁膜内のナトリウム(Na)などの可動イオンが当該ホール素子の通電や温度変化等に伴って動き、当該ホール素子で検出される極微小なホール電圧の出力値をふらつかせることがある。この点、上記構造によれば、半導体基板の表面の電位が固定されるため、可動イオンなどの電荷の位置も固定されることとなり、ひいては上記ホール電圧の出力値のふらつきやドリフト現象などが抑制されるようにもなる。   In the vertical Hall element, mobile ions such as sodium (Na) in the interlayer insulating film formed on the surface of the semiconductor substrate move as the Hall element is energized or temperature changes, and is detected by the Hall element. The output value of the very small Hall voltage that is generated may be staggered. In this regard, according to the above structure, since the potential of the surface of the semiconductor substrate is fixed, the position of charges such as mobile ions is also fixed, and consequently fluctuations in the output value of the Hall voltage, drift phenomenon, etc. are suppressed. It will be done.

以上説明したように、この第4の実施の形態にかかる縦型ホール素子によれば、先の第1の実施の形態による前記(1)〜(5)の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。   As described above, according to the vertical Hall element according to the fourth embodiment, effects similar to or equivalent to the effects (1) to (5) according to the first embodiment are achieved. The following effects can also be newly obtained.

(8)グランド電位に固定された導体プレートGP1を、上記磁気検出部HP1を含めた当該ホール素子の略全面を覆う態様で配設する構造とした。これにより、当該ホール素子の半導体基板の表面の電位も固定される(安定する)ようになる。しかも、当該半導体基板の上部からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもでき、且つ可動イオンなどの電荷の位置を固定することができるようにもなるため、ホール素子としての磁気検出精度がより高く維持されるようになる。   (8) The conductor plate GP1 fixed to the ground potential is arranged so as to cover substantially the entire surface of the Hall element including the magnetic detection unit HP1. Thereby, the potential of the surface of the semiconductor substrate of the Hall element is also fixed (stable). In addition, noise from the top of the semiconductor substrate can be shielded to protect the Hall element from noise, and the position of charges such as movable ions can be fixed. Magnetic detection accuracy as an element is maintained higher.

(9)当該ホール素子の磁気検出部HP1の周囲が、グランド電位に固定された導電性膜材(導電層)CTおよび導体プレートGP1によって略完全に囲繞される構造とした。これにより、ホール素子としての磁気検出精度がさらに高く維持されるようになる。   (9) A structure in which the periphery of the magnetic detection part HP1 of the Hall element is substantially completely surrounded by the conductive film material (conductive layer) CT and the conductor plate GP1 fixed to the ground potential. As a result, the magnetic detection accuracy as the Hall element is maintained at a higher level.

(10)当該ホール素子を周囲の他の素子と素子分離する上記拡散層14についてもこれをグランド電位に固定する構造とした。これにより、当該ホール素子の電位の固定はより強固なものとなる。   (10) The diffusion layer 14 that separates the Hall element from other surrounding elements is also configured to be fixed to the ground potential. Thereby, the fixation of the potential of the Hall element becomes stronger.

(第5の実施の形態)
図5に、この発明にかかる縦型ホール素子についてその第5の実施の形態を示す。
以下、同図5を参照して、先の第3の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図5において、図5(a)はこのホール素子の平面図、図5(b)は図5(a)のL1−L1線に沿った断面図、図5(c)は図5(b)中に一点鎖線で示されている領域Aを拡大して示す断面図である。また、この図5において、先の図3に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。
(Fifth embodiment)
FIG. 5 shows a fifth embodiment of a vertical Hall element according to the present invention.
Hereinafter, the structure of the vertical Hall element according to this embodiment will be described mainly with respect to differences from the vertical Hall element according to the third embodiment. 5A, FIG. 5A is a plan view of the Hall element, FIG. 5B is a cross-sectional view taken along line L1-L1 in FIG. 5A, and FIG. 5C is FIG. It is sectional drawing which expands and shows the area | region A shown by the dashed-dotted line in (b). In FIG. 5, the same elements as those shown in FIG. 3 are denoted by the same reference numerals, and overlapping descriptions of these elements are omitted.

同図5(a)〜(c)に示されるように、このホール素子も、基本的には、図3に例示した先の第3の実施の形態のホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、上記埋込層BL1が割愛された構造にするとともに、半導体層11の上にエピタキシャル成長にて形成された上記半導体領域12に代えて、当該半導体基板に導電型不純物が添加されるかたちで形成された半導体領域12aを用いるようにしている。そして、こうしたホール素子にあって上記磁気検出部(ホールプレート)HP1は、上記P型の拡散層(導電層)DF12によって当該半導体領域12a内に区画形成されることとなる。なお、この磁気検出部HP1を区画形成する拡散層DF12が、これとコンタクトを形成する配線を介してグランド端子GDと電気的に接続されていることは前述した通りである。   As shown in FIGS. 5A to 5C, this Hall element basically also has a structure substantially similar to the Hall element of the third embodiment illustrated in FIG. The operation mode is also as described above. However, here, the buried layer BL1 is omitted, and a conductive impurity is added to the semiconductor substrate instead of the semiconductor region 12 formed by epitaxial growth on the semiconductor layer 11. A semiconductor region 12a formed in a shape is used. In the Hall element, the magnetic detection part (hole plate) HP1 is partitioned and formed in the semiconductor region 12a by the P-type diffusion layer (conductive layer) DF12. As described above, the diffusion layer DF12 that partitions and forms the magnetic detection unit HP1 is electrically connected to the ground terminal GD through a wiring that forms a contact with the diffusion layer DF12.

この実施の形態にかかる縦型ホール素子は、上記構造を有することで、通常のCMOS(Complementary Metal Oxide Semiconductor)工程での作製が可能となっている。また、例えば当該ホール素子の周辺回路としてCMOS回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。   Since the vertical Hall element according to this embodiment has the above-described structure, it can be manufactured in a normal CMOS (Complementary Metal Oxide Semiconductor) process. For example, when a CMOS circuit is employed as the peripheral circuit of the Hall element, the manufacturing process can be shared with the peripheral circuit.

以上説明したように、この第5の実施の形態にかかる縦型ホール素子によれば、先の第1の実施の形態による前記(1)〜(5)の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。   As described above, according to the vertical Hall element according to the fifth embodiment, effects similar to or equivalent to the effects (1) to (5) according to the first embodiment are achieved. The following effects can also be newly obtained.

(11)当該ホール素子の半導体基板が、同基板に導電型不純物が添加されるかたちで形成される半導体領域12aを有し、磁気検出部(ホールプレート)HP1がこの半導体領域12a内に形成される構造とした。これにより、当該ホール素子を通常のCMOS工程によって作製することができるようになり、例えば当該ホール素子の周辺回路としてCMOS回路を採用する場合には、その周辺回路と製造工程を共有することもできるようになる。   (11) A semiconductor substrate of the Hall element has a semiconductor region 12a formed by adding a conductivity type impurity to the substrate, and a magnetic detection part (hole plate) HP1 is formed in the semiconductor region 12a. The structure is as follows. Thus, the Hall element can be manufactured by a normal CMOS process. For example, when a CMOS circuit is employed as the peripheral circuit of the Hall element, the manufacturing process can be shared with the peripheral circuit. It becomes like this.

(第6の実施の形態)
図6に、この発明にかかる縦型ホール素子についてその第6の実施の形態を示す。
以下、同図6を参照して、先の第5の実施の形態の縦型ホール素子との相違点を主に、この実施の形態にかかる縦型ホール素子の構造について説明する。なお、この図6において、図6(a)はこのホール素子の平面図、図6(b)は図6(a)のL1−L1線に沿った断面図である。また、この図6において、先の図5に示した要素と同一の要素には各々同一の符号を付して示しており、それら各要素についての重複する説明は割愛する。
(Sixth embodiment)
FIG. 6 shows a sixth embodiment of a vertical Hall element according to the present invention.
Hereinafter, the structure of the vertical Hall element according to this embodiment will be described mainly with respect to differences from the vertical Hall element of the fifth embodiment described above with reference to FIG. In FIG. 6, FIG. 6A is a plan view of the Hall element, and FIG. 6B is a cross-sectional view taken along line L1-L1 of FIG. 6A. In FIG. 6, the same elements as those shown in FIG. 5 are denoted by the same reference numerals, and redundant descriptions of these elements are omitted.

同図6(a)および(b)に示されるように、このホール素子も、基本的には、図5に例示した先の第5の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述した通りである。ただし、ここでは、上記素子分離用の拡散層14の外側にさらに拡散層を設けることで、当該ホール素子の外周に、P型の拡散層(導電層)14およびN型の拡散層(導電層)14aおよびP型の拡散層(導電層)14bが隣り合うかたちで配設される構造としている。そして、これら拡散層14および14aおよび14bについては、拡散層14および14bがグランド端子GDと、拡散層14aが電源端子PSとそれぞれ適宜の配線を介して電気的に接続されている。   As shown in FIGS. 6 (a) and 6 (b), this Hall element also basically has the same structure as the vertical Hall element of the fifth embodiment illustrated in FIG. The operation mode is also as described above. However, here, a diffusion layer is further provided outside the element isolation diffusion layer 14 so that a P-type diffusion layer (conductive layer) 14 and an N-type diffusion layer (conductive layer) are formed on the outer periphery of the Hall element. ) 14a and a P-type diffusion layer (conductive layer) 14b are arranged adjacent to each other. For these diffusion layers 14 and 14a and 14b, the diffusion layers 14 and 14b are electrically connected to the ground terminal GD and the diffusion layer 14a is electrically connected to the power supply terminal PS via appropriate wirings.

前述したように、ホール素子の電位を不安定にする原因の1つに外部からのノイズがあるが、こうした外部からのノイズには、正(プラス)の極性をもつものもあれば、負(マイナス)の極性をもつものもある。そこで、上記構造のように、P型およびN型の拡散層を隣り合うかたちでホール素子の外周に配設することとすれば、正・負いずれの極性をもつものであっても、その外部からのノイズは、それら隣り合うP型およびN型の拡散層によって吸収されるようになる。このため、当該ホール素子とともに周辺回路(例えば磁気センサの検出回路)等が作り込まれたIC(集積回路)チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。   As described above, external noise is one of the causes that make the Hall element potential unstable. Some of these external noises have positive (plus) polarity, and negative ( Some have a negative polarity. Therefore, if the P-type and N-type diffusion layers are arranged adjacent to each other on the outer periphery of the Hall element as in the above-described structure, even if it has a positive or negative polarity, Is absorbed by the adjacent P-type and N-type diffusion layers. For this reason, an IC (integrated circuit) chip in which a peripheral circuit (for example, a detection circuit of a magnetic sensor) or the like is built with the Hall element is also free from noise from the peripheral circuit in the same chip or noise from outside the chip. The resistance will be further strengthened.

以上説明したように、この第6の実施の形態にかかる磁気センサによれば、先の第1もしくは第4もしくは第5の実施の形態による前記(1)〜(5)および(10)および(11)の効果と同様もしくはそれに準じた効果を得ることができるとともに、新たに次のような効果を得ることもできる。   As described above, according to the magnetic sensor according to the sixth embodiment, the above-mentioned (1) to (5) and (10) and (10) according to the first, fourth, or fifth embodiment. The effect similar to or equivalent to the effect of 11) can be obtained, and the following effect can be newly obtained.

(12)当該ホール素子の外周に、P型の拡散層14およびN型の拡散層14aおよびP型の拡散層14bが隣り合うかたちで配設される構造とした。これにより、当該ホール素子とともに周辺回路(例えば磁気センサの検出回路)等が作り込まれたIC(集積回路)チップとしても、同一チップ内での周辺回路等からのノイズやチップ外部からのノイズに対する耐性のさらなる強化が図られるようになる。   (12) The P-type diffusion layer 14, the N-type diffusion layer 14a, and the P-type diffusion layer 14b are arranged adjacent to each other on the outer periphery of the Hall element. As a result, even with an IC (integrated circuit) chip in which a peripheral circuit (for example, a detection circuit of a magnetic sensor) and the like are formed together with the Hall element, noise from the peripheral circuit in the same chip or noise from the outside of the chip The resistance will be further strengthened.

(他の実施の形態)
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記第1〜第3および第5の実施の形態において、当該ホール素子を他の素子と素子分離する上記拡散層(素子分離部)14をグランド電位に固定する構造としてもよい。このような構造とすることで、第4の実施の形態の前記(10)の効果と同様もしくはそれに準じた効果を得ることができるようになる。例えば、上記第1の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図7に示されるような構造になる。なお、同図7は先の図1(b)に対応する断面図である。
(Other embodiments)
In addition, each said embodiment can also be implemented with the following aspects.
In the first to third and fifth embodiments, the diffusion layer (element isolation portion) 14 that isolates the Hall element from other elements may be fixed to the ground potential. By adopting such a structure, it is possible to obtain an effect similar to or equivalent to the effect (10) of the fourth embodiment. For example, when this structure is applied to the vertical Hall element of the first embodiment, the structure shown in FIG. 7 is obtained. FIG. 7 is a cross-sectional view corresponding to FIG.

・上記各実施の形態においては、当該ホール素子を他の素子と素子分離する素子分離部として、当該半導体基板に導電型不純物が添加されるかたちで形成された拡散層14を用いるようにしたが、これに代えてトレンチアイソレーションを用いるようにしてもよい。またこの場合、素子分離用のトレンチとしては、例えば上記第1の実施の形態の縦型ホール素子にあって上記磁気検出部HP1を区画形成するトレンチT1のような、トレンチ内部に絶縁膜を介して導電性膜材が埋設されたものも用いることができる。さらにこの場合にも、トレンチ内部に埋設された導電性膜材をグランド電位に固定することで、第4の実施の形態の前記(10)の効果と同様もしくはそれに準じた効果を得ることができるようになる。例えば、上記第1の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図8に示されるような構造になる。なお、同図8は先の図1(b)に対応する断面図であり、図8中のトレンチT1aおよび絶縁膜IL1aおよび導電性膜材CTaは、先の図1中のトレンチT1および絶縁膜IL1および導電性膜材CTにそれぞれ対応するものである。また、上記素子分離用のトレンチとしては、例えば上記第2の実施の形態の縦型ホール素子にあって上記磁気検出部HP1を区画形成するトレンチT1のような、その内壁に導電型不純物が導入されて拡散層が形成されているものを用いてもよい。そして、こうした構造とすれば、第2の実施の形態の前記(6)の効果と同様もしくはそれに準じた効果は得ることができるようになる。   In each of the above embodiments, the diffusion layer 14 formed by adding a conductivity type impurity to the semiconductor substrate is used as an element isolation part that isolates the Hall element from other elements. Instead of this, trench isolation may be used. Further, in this case, as the element isolation trench, for example, in the vertical Hall element of the first embodiment, the trench T1 that partitions and forms the magnetic detection unit HP1 is interposed with an insulating film inside the trench. In addition, a material in which a conductive film material is embedded can be used. Further, in this case as well, by fixing the conductive film material embedded in the trench to the ground potential, an effect similar to or equivalent to the effect (10) of the fourth embodiment can be obtained. It becomes like this. For example, when this structure is applied to the vertical Hall element of the first embodiment, a structure as shown in FIG. 8 is obtained. 8 is a cross-sectional view corresponding to FIG. 1B. The trench T1a, the insulating film IL1a, and the conductive film material CTa in FIG. 8 are the trench T1 and the insulating film in FIG. It corresponds to IL1 and conductive film material CT, respectively. In addition, as the element isolation trench, for example, a conductive impurity is introduced into the inner wall of the vertical Hall element of the second embodiment, such as the trench T1 that partitions and forms the magnetic detection part HP1. Alternatively, a diffusion layer formed may be used. With such a structure, an effect similar to or equivalent to the effect (6) of the second embodiment can be obtained.

・上記第4の実施の形態の縦型ホール素子においては、導体プレートGP1をグランド電位に固定するようにしたが、これに限られることなく、例えば同プレートGP1が電源電位に固定される構造としてもよい。   In the vertical Hall element of the fourth embodiment, the conductor plate GP1 is fixed to the ground potential. However, the present invention is not limited to this. For example, the plate GP1 is fixed to the power supply potential. Also good.

・また、導体プレートGP1は、当該ホール素子の略全面を覆うものである必要はなく、少なくとも磁気検出部(ホールプレート)を覆うものであれば足りる。
・同第4の実施の形態の縦型ホール素子にあって磁気検出部を含めた当該ホール素子の略全面を覆う導体プレートGP1を、上記第2および第3および第5および第6の実施の形態の縦型ホール素子に対して適用した構造であっても、第4の実施の形態の前記(8)の効果や(9)の効果と同様もしくはそれに準じた効果は得ることができるようになる。例えば、上記第5の実施の形態の縦型ホール素子に対してこの構造を適用した場合には、図9に示されるような構造になる。なお、同図9は先の図5(b)に対応する断面図である。
Further, the conductor plate GP1 does not need to cover substantially the entire surface of the Hall element, and it is sufficient if it covers at least the magnetic detection part (Hall plate).
The conductor plate GP1 that covers the substantially entire surface of the Hall element including the magnetic detection portion in the vertical Hall element of the fourth embodiment is formed by the second, third, fifth, and sixth embodiments. Even if the structure is applied to the vertical Hall element of the embodiment, it is possible to obtain an effect similar to or equivalent to the effect (8) and the effect (9) of the fourth embodiment. Become. For example, when this structure is applied to the vertical Hall element of the fifth embodiment, a structure as shown in FIG. 9 is obtained. FIG. 9 is a cross-sectional view corresponding to FIG.

・上記第6の実施の形態においては、拡散層14および14bがグランド端子GDと、拡散層14aが電源端子PSとそれぞれ電気的に接続される構造とした。しかし、これに限られることなく、例えばこれら拡散層14および14aおよび14bがいずれもグランド端子GDと電気的に接続される構造としてもよい。   In the sixth embodiment, the diffusion layers 14 and 14b are electrically connected to the ground terminal GD, and the diffusion layer 14a is electrically connected to the power supply terminal PS. However, the present invention is not limited to this, and for example, the diffusion layers 14 and 14a and 14b may be configured to be electrically connected to the ground terminal GD.

・さらに、同第6の実施の形態においては、当該ホール素子の外周に、P型の拡散層14、N型の拡散層14a、およびP型の拡散層14bといった3つの拡散層が隣り合うかたちで配設される構造とした。しかし、こうした構造に限られることなく、P型およびN型の拡散層が、少なくとも1組、当該ホール素子の外周に隣り合うかたちで配設される構造であれば、第6の実施の形態の前記(12)の効果と同様もしくはそれに準じた効果は得ることができるようになる。例えば、図10に示すように、第6の実施の形態の縦型ホール素子において、上記拡散層14bを割愛した構造にしてもよい。なお、同図10は先の図6(b)に対応する断面図である。またこの場合も、拡散層14および14aが共にグランド端子GDと電気的に接続される構造であってもよい。また逆に、上記拡散層の数を増やして、4つ以上のP型およびN型の拡散層が当該ホール素子の外周に隣り合うかたちで配設される構造としてもよい。   In the sixth embodiment, three diffusion layers such as a P-type diffusion layer 14, an N-type diffusion layer 14a, and a P-type diffusion layer 14b are adjacent to each other on the outer periphery of the Hall element. It was set as the structure arrange | positioned by. However, the present invention is not limited to this structure, and any structure of the sixth embodiment can be used as long as at least one pair of P-type and N-type diffusion layers is disposed adjacent to the outer periphery of the Hall element. An effect similar to or equivalent to the effect of (12) can be obtained. For example, as shown in FIG. 10, in the vertical Hall element according to the sixth embodiment, the diffusion layer 14b may be omitted. FIG. 10 is a cross-sectional view corresponding to FIG. 6B. Also in this case, the diffusion layers 14 and 14a may both be electrically connected to the ground terminal GD. Conversely, the number of the diffusion layers may be increased and four or more P-type and N-type diffusion layers may be arranged adjacent to the outer periphery of the Hall element.

・上記第1および第2および第4の実施の形態においては、トレンチT1内部に絶縁膜IL1を介して埋設される導電性膜材(導電層)CTの材料として、導電型不純物の添加された(ドーピングされた)多結晶シリコンを用いるようにした。しかし、導電性膜材CTの材料はこれに限られることなく、例えば銅やアルミニウム等の金属材料や、多結晶シリコン以外の半導体材料に導電型不純物が添加されたものも適宜採用可能である。   In the first, second, and fourth embodiments, a conductive impurity is added as a material for the conductive film material (conductive layer) CT embedded in the trench T1 via the insulating film IL1. Polycrystalline silicon (doped) was used. However, the material of the conductive film material CT is not limited to this. For example, a metal material such as copper or aluminum, or a material obtained by adding a conductive impurity to a semiconductor material other than polycrystalline silicon can be used as appropriate.

・上記各実施の形態にかかる縦型ホール素子において、半導体基板を構成する各要素の導電型を入れ替えた構造、すなわちP型とN型とを入れ替えた構造についても、この発明は同様に適用することができる。また、当該半導体基板としては、例えばSOI(Silicon On Insulator)基板や、P型−N型−P型もしくはN型−P型−N型といった多重拡散層基板等も適宜採用することができる。   In the vertical Hall element according to each of the above embodiments, the present invention is similarly applied to a structure in which the conductivity type of each element constituting the semiconductor substrate is switched, that is, a structure in which the P type and the N type are switched. be able to. In addition, as the semiconductor substrate, for example, an SOI (Silicon On Insulator) substrate, a multiple diffusion layer substrate such as P-type-N-type-P type or N-type-P-type-N type can be appropriately employed.

・上記各実施の形態においては、半導体基板の材料にシリコンを用いるようにしたが、製造工程や構造上の条件等に応じてその他の材料を適宜採用するようにしてもよい。例えば、GaAs、InSb、InAs等の化合物半導体材料やGe(ゲルマニウム)等の半導体材料も用いることができる。特に、GaAs、InAsは温度特性の優れた材料であり、当該ホール素子の高感度化を図る上で有効である。   In each of the above embodiments, silicon is used as the material for the semiconductor substrate, but other materials may be appropriately employed depending on the manufacturing process, structural conditions, and the like. For example, a compound semiconductor material such as GaAs, InSb, InAs, or a semiconductor material such as Ge (germanium) can be used. In particular, GaAs and InAs are materials having excellent temperature characteristics, and are effective in increasing the sensitivity of the Hall element.

・上記各実施の形態においては、当該ホール素子の半導体基板をグランド電位もしくは電源電位に固定するようにしたが、これに限られることなく、同基板の固定される電位は任意である。   In each of the above embodiments, the semiconductor substrate of the Hall element is fixed to the ground potential or the power supply potential. However, the present invention is not limited to this, and the potential fixed to the substrate is arbitrary.

・上記各実施の形態においては、当該ホール素子の一部を構成する部材(電位障壁部や素子分離部)を利用して、同ホール素子の半導体基板の電位を固定するようにした。しかし、こうした構造に限られることなく、例えばホール素子の構成部材とは別に、すなわち半導体基板の電位を固定するために当該半導体基板の内部に一乃至複数の導電層を積極的に設けて、これを任意の電位に固定するようにしてもよい。   In each of the above embodiments, the potential of the semiconductor substrate of the Hall element is fixed by using a member (potential barrier part or element isolation part) that constitutes a part of the Hall element. However, the present invention is not limited to such a structure. For example, one or a plurality of conductive layers are positively provided separately from the constituent elements of the Hall element, that is, in order to fix the potential of the semiconductor substrate. May be fixed at an arbitrary potential.

この発明にかかる縦型ホール素子の第1の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図、(c)は(b)中の領域Aを拡大して示す断面図。Regarding the first embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is taken along line L1-L1 in (a). Sectional drawing, (c) is sectional drawing which expands and shows the area | region A in (b). この発明にかかる縦型ホール素子の第2の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図、(c)は(b)中の領域Aを拡大して示す断面図。Regarding the second embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is along the line L1-L1 in (a). Sectional drawing, (c) is sectional drawing which expands and shows the area | region A in (b). この発明にかかる縦型ホール素子の第3の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図、(c)は(b)中の領域Aを拡大して示す断面図。Regarding the third embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is along the line L1-L1 in (a). Sectional drawing, (c) is sectional drawing which expands and shows the area | region A in (b). この発明にかかる縦型ホール素子の第3の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図。Regarding the third embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is along the line L1-L1 in (a). Sectional drawing. この発明にかかる縦型ホール素子の第5の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図、(c)は(b)中の領域Aを拡大して示す断面図。Regarding the fifth embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is taken along line L1-L1 in (a). Sectional drawing, (c) is sectional drawing which expands and shows the area | region A in (b). この発明にかかる縦型ホール素子の第6の実施の形態について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図。Regarding the sixth embodiment of the vertical Hall element according to the present invention, (a) is a plan view schematically showing the planar structure of the Hall element, and (b) is taken along line L1-L1 in (a). Sectional drawing. 上記第1の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。Sectional drawing which shows typically the cross-section of the Hall element about the modification of the vertical Hall element concerning the said 1st Embodiment. 上記第1の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。Sectional drawing which shows typically the cross-section of the Hall element about the modification of the vertical Hall element concerning the said 1st Embodiment. 上記第5の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。Sectional drawing which shows typically the cross-section of the Hall element about the modification of the vertical Hall element concerning the said 5th Embodiment. 上記第6の実施の形態にかかる縦型ホール素子の変形例について、そのホール素子の断面構造を模式的に示す断面図。Sectional drawing which shows typically the cross-section of the Hall element about the modification of the vertical Hall element concerning the said 6th Embodiment. 従来のホール素子(横型ホール素子)の一例について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図。(A) is a top view which shows typically the planar structure of the Hall element about an example of the conventional Hall element (horizontal type Hall element), (b) is sectional drawing along the L1-L1 line of (a). 従来のホール素子(縦型ホール素子)の一例について、(a)はそのホール素子の平面構造を模式的に示す平面図、(b)は(a)のL1−L1線に沿った断面図。(A) is a top view which shows typically the planar structure of the Hall element about an example of the conventional Hall element (vertical Hall element), (b) is sectional drawing along the L1-L1 line of (a).

符号の説明Explanation of symbols

11…半導体層、BL1…埋込層、12、12a…半導体領域、13a〜13e…N+拡散層、14、14a、14b…拡散層、BL1…埋込層、CT、CTa…導電性膜材、DF11、DF12…拡散層、GP1…導体プレート、HP1…磁気検出部(ホールプレート)、IL1、IL1a…絶縁膜、T1、T1a…トレンチ。 DESCRIPTION OF SYMBOLS 11 ... Semiconductor layer, BL1 ... Embedded layer, 12, 12a ... Semiconductor region, 13a-13e ... N + diffusion layer, 14, 14a, 14b ... Diffusion layer, BL1 ... Embedded layer, CT, CTa ... Conductive film material DF11, DF12 ... diffusion layer, GP1 ... conductor plate, HP1 ... magnetic detection part (hole plate), IL1, IL1a ... insulating film, T1, T1a ... trench.

Claims (9)

半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子において、
前記半導体基板が、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、
前記導電層は、前記半導体基板に形成されたトレンチの内部に絶縁膜を介して埋設される導電性膜材である
ことを特徴とする縦型ホール素子。
A current including a component perpendicular to the surface of the semiconductor substrate is supplied to a magnetic detection unit in the semiconductor substrate, and a magnetic field component horizontal to the surface of the semiconductor substrate is detected through a Hall voltage generated for the current. In vertical Hall element,
The semiconductor substrate has one or a plurality of conductive layers therein and is fixed to an arbitrary potential via a wiring that forms a contact with the conductive layer;
The vertical Hall element, wherein the conductive layer is a conductive film material embedded through an insulating film in a trench formed in the semiconductor substrate.
前記導電性膜材は、導電型不純物の添加された多結晶シリコンからなる
請求項1に記載の縦型ホール素子。
The vertical Hall element according to claim 1, wherein the conductive film material is made of polycrystalline silicon to which a conductive impurity is added.
半導体基板の表面に垂直な成分を含む電流が、同半導体基板内の磁気検出部に供給されるとともに、その電流に対して発生するホール電圧を通じて前記半導体基板の表面に水平な磁界成分を検出する縦型ホール素子において、
前記半導体基板が、その内部に一乃至複数の導電層を有して且つ、当該導電層とコンタクトを形成する配線を介して任意の電位に固定されるようにし、
前記導電層は、前記半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなり、
P型およびN型の拡散層が、前記導電層として少なくとも1組、当該ホール素子の外周に隣り合うかたちで配設されてなる
ことを特徴とする縦型ホール素子。
A current including a component perpendicular to the surface of the semiconductor substrate is supplied to a magnetic detection unit in the semiconductor substrate, and a magnetic field component horizontal to the surface of the semiconductor substrate is detected through a Hall voltage generated for the current. In vertical Hall element,
The semiconductor substrate has one or a plurality of conductive layers therein and is fixed to an arbitrary potential via a wiring that forms a contact with the conductive layer;
The conductive layer comprises a diffusion layer formed in the form of a conductive impurity added to the semiconductor substrate,
A vertical Hall element characterized in that at least one pair of P-type and N-type diffusion layers as the conductive layer is arranged adjacent to the outer periphery of the Hall element.
前記半導体基板は、前記導電層とコンタクトを形成する配線を介して電源電位およびグランド電位のいずれか一方に固定される
請求項1〜3のいずれか一項に記載の縦型ホール素子。
The vertical Hall element according to claim 1, wherein the semiconductor substrate is fixed to one of a power supply potential and a ground potential via a wiring that forms a contact with the conductive layer.
前記導電層は、前記半導体基板内に前記磁気検出部を区画形成する電位障壁部である
請求項1〜4のいずれか一項に記載の縦型ホール素子。
The vertical Hall element according to any one of claims 1 to 4, wherein the conductive layer is a potential barrier section that partitions and forms the magnetic detection section in the semiconductor substrate.
前記導電層は、当該ホール素子を他の素子と素子分離する素子分離部である
請求項1〜4のいずれか一項に記載の縦型ホール素子。
The vertical Hall element according to any one of claims 1 to 4, wherein the conductive layer is an element isolation portion that isolates the Hall element from other elements.
前記半導体基板の上には、任意の電位に固定された導体プレートが少なくとも前記磁気検出部を覆うかたちで配設されてなる
請求項1〜6のいずれか一項に記載の縦型ホール素子。
The vertical Hall element according to any one of claims 1 to 6, wherein a conductor plate fixed at an arbitrary potential is disposed on the semiconductor substrate so as to cover at least the magnetic detection unit.
前記導体プレートは、電源電位およびグランド電位のいずれか一方に固定されてなる
請求項7に記載の縦型ホール素子。
The vertical Hall element according to claim 7, wherein the conductor plate is fixed to one of a power supply potential and a ground potential.
前記半導体基板は、同基板に導電型不純物が添加されるかたちで形成される半導体領域を有してなり、前記磁気検出部はこの半導体領域内に形成されてなる
請求項1〜8のいずれか一項に記載の縦型ホール素子。
The semiconductor substrate has a semiconductor region formed by adding a conductivity type impurity to the substrate, and the magnetic detection unit is formed in the semiconductor region. The vertical Hall element according to one item.
JP2007225810A 2007-08-31 2007-08-31 Vertical hall element Pending JP2008016863A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007225810A JP2008016863A (en) 2007-08-31 2007-08-31 Vertical hall element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225810A JP2008016863A (en) 2007-08-31 2007-08-31 Vertical hall element

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004204585A Division JP2006032396A (en) 2004-07-12 2004-07-12 Vertical hall element

Publications (1)

Publication Number Publication Date
JP2008016863A true JP2008016863A (en) 2008-01-24

Family

ID=39073521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225810A Pending JP2008016863A (en) 2007-08-31 2007-08-31 Vertical hall element

Country Status (1)

Country Link
JP (1) JP2008016863A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148577A1 (en) * 2010-05-24 2011-12-01 パナソニック株式会社 Hole element circuit
WO2012029972A1 (en) 2010-08-30 2012-03-08 Yazaki Corporation Film insert molded product

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159552U (en) * 1979-05-01 1980-11-15
JPS59188141A (en) * 1984-03-26 1984-10-25 Hitachi Ltd Semiconductor integrated circuit
JPS61290753A (en) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> Complementary type mis semiconductor integrated circuit device
JPS63122146A (en) * 1986-11-11 1988-05-26 Mitsubishi Electric Corp Semiconductor device
JPH0491453A (en) * 1990-08-01 1992-03-24 Mitsubishi Electric Corp Semiconductor device
JP2002124681A (en) * 2000-10-18 2002-04-26 Mitsubishi Electric Corp Semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159552U (en) * 1979-05-01 1980-11-15
JPS59188141A (en) * 1984-03-26 1984-10-25 Hitachi Ltd Semiconductor integrated circuit
JPS61290753A (en) * 1985-06-19 1986-12-20 Nippon Telegr & Teleph Corp <Ntt> Complementary type mis semiconductor integrated circuit device
JPS63122146A (en) * 1986-11-11 1988-05-26 Mitsubishi Electric Corp Semiconductor device
JPH0491453A (en) * 1990-08-01 1992-03-24 Mitsubishi Electric Corp Semiconductor device
JP2002124681A (en) * 2000-10-18 2002-04-26 Mitsubishi Electric Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148577A1 (en) * 2010-05-24 2011-12-01 パナソニック株式会社 Hole element circuit
WO2012029972A1 (en) 2010-08-30 2012-03-08 Yazaki Corporation Film insert molded product

Similar Documents

Publication Publication Date Title
US7511484B2 (en) Magnetic sensor and method for detecting magnetic field
JP6731846B2 (en) Integrated sensor device for charge detection
EP2746799B1 (en) Semiconductor magnetic field sensors
US20060097715A1 (en) Vertical Hall device and method for adjusting offset voltage of vertical Hall device
JP2005333103A (en) Vertical hall device and manufacturing method of the same
US7772661B2 (en) Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same
US9484525B2 (en) Hall effect device
JP2002124681A5 (en)
JP4798102B2 (en) Vertical Hall element
JP2007027515A (en) Vertical hall element, and method of adjusting magnetism-sensing-sensibility thereof
JP4696455B2 (en) Hall element, magnetic sensor, and magnetic detection method
US11437569B2 (en) Hall sensor structure
KR20180121369A (en) Semiconductor device
JP2016111333A (en) Vertical hole device
JP2008016863A (en) Vertical hall element
JP5359072B2 (en) Semiconductor device
JP2006128400A (en) Vertical hall element
JP2006032396A (en) Vertical hall element
CN105261697A (en) Vertical hall device
US11486944B2 (en) Isolated hall sensor structure
JP4353055B2 (en) Vertical Hall element
US10615333B2 (en) Semiconductor device
JP2006179594A (en) Hall element
JP2006147710A (en) Vertical hall element
JP2006128399A (en) Vertical hall element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313