JP2006147710A - Vertical hall element - Google Patents
Vertical hall element Download PDFInfo
- Publication number
- JP2006147710A JP2006147710A JP2004333355A JP2004333355A JP2006147710A JP 2006147710 A JP2006147710 A JP 2006147710A JP 2004333355 A JP2004333355 A JP 2004333355A JP 2004333355 A JP2004333355 A JP 2004333355A JP 2006147710 A JP2006147710 A JP 2006147710A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- vertical hall
- magnetic detection
- substrate
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/077—Vertical Hall-effect devices
Abstract
Description
この発明は、ホール素子に関し、詳しくは基板表面(チップ面)に平行な磁界成分が同基板内の磁気検出部に印加されたとき、その磁界成分に応じたホール電圧信号を基板内に発生させる縦型ホール素子に関する。 The present invention relates to a Hall element, and more specifically, when a magnetic field component parallel to the substrate surface (chip surface) is applied to a magnetic detector in the substrate, a Hall voltage signal corresponding to the magnetic field component is generated in the substrate. The present invention relates to a vertical Hall element.
周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールIC等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度センサ等の角度検出センサに用いられる。まず、図11を参照して、ホール素子の磁気検出原理について説明する。 As is well known, since the Hall element can detect the angle without contact, it is mounted on a so-called Hall IC or the like and used as an angle detection sensor such as a throttle valve opening sensor of an in-vehicle internal combustion engine as a magnetic sensor, for example. It is done. First, the magnetic detection principle of the Hall element will be described with reference to FIG.
物質中を流れる電流に対して垂直な磁界(磁気)が加わると、それら電流および磁界の双方に垂直な方向に電界(電圧)が生じる。この現象をホール効果と呼び、ここで発生する電圧をホール電圧と呼ぶ。 When a magnetic field (magnetism) perpendicular to the current flowing in the material is applied, an electric field (voltage) is generated in a direction perpendicular to both the current and the magnetic field. This phenomenon is called the Hall effect, and the voltage generated here is called the Hall voltage.
例えば、図11に示すようなホール素子(導体)100を考えた場合、同素子の磁気検出部(ホールプレート)の幅をW、長さをL、厚さをd、同素子と磁界とのなす角度をθ、磁束密度をB、供給(駆動)電流(端子TI−TI’間に供給する電流)をIとすると、ホール電圧(端子TVH−TVH’間に生じる電圧)VHは、
VH=(RHIB/d)cosθ、RH=1/(qn)
のように表せる。ここで、RHはホール係数であり、またqは電荷、nはキャリア濃度である。
For example, when considering a Hall element (conductor) 100 as shown in FIG. 11, the width of the magnetic detection part (Hall plate) of the element is W, the length is L, the thickness is d, and the element and magnetic field If the angle formed is θ, the magnetic flux density is B, and the supply (drive) current (current supplied between the terminals TI and TI ′) is I, the Hall voltage (voltage generated between the terminals TV H and TV H ′) V H is ,
V H = (R H IB / d) cos θ, R H = 1 / (qn)
It can be expressed as Here, R H is the Hall coefficient, q is the charge, and n is the carrier concentration.
上記関係式からも分かるように、ホール素子と磁界とのなす角度θに応じてホール電圧VHが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで上述の角度検出センサを実現することができる。 As can be seen from the above relational expression, the Hall voltage V H changes according to the angle θ formed by the Hall element and the magnetic field. Therefore, by using this, the angle can be detected. Thus, the above-described angle detection sensor can be realized by using the Hall element.
そして、一般的なホール素子としては、例えば非特許文献1に記載のようなホール素子、いわゆる横型ホール素子が知られている。この横型ホール素子は、基板表面(チップ面)に対して垂直な磁界成分を検出するものである。
As a general Hall element, for example, a Hall element as described in
以下、図12を参照して、このホール素子(横型ホール素子)についてさらに説明する。なお、図12(a)はこのホール素子の平面図、図12(b)は図12(a)のL1−L1線に沿った断面図である。 Hereinafter, this Hall element (horizontal Hall element) will be further described with reference to FIG. 12A is a plan view of the Hall element, and FIG. 12B is a cross-sectional view taken along line L1-L1 in FIG.
同図12(a)および(b)に示されるように、このホール素子は、例えばP型のシリコンからなる半導体層(P-sub)21と、この表面にN型の導電型不純物が導入されるかたちで形成された拡散層(ウェル)からなる半導体領域22を有して構成されている。なお、この半導体領域22は、N型の半導体基板(N-sub)や、エピタキシャル膜として形成することもできる。また一般に、シリコン等の半導体材料は、P型からなる半導体よりもN型からなる半導体のほうが大きなキャリア移動度をもっているため、この半導体領域22の材料としては、N型の半導体材料(例えばシリコン)が用いられることが多い。しかし、製造工程や構造上の条件等に応じてP型の半導体材料(P-層)が採用されることもある。また、この半導体領域22の不純物濃度が低く(薄く)なるほど、同領域におけるキャリア移動度は大きくなるため、ホール素子としての感度を上げる、すなわち出力電圧として大きな電圧を得るためには、同半導体領域22の不純物濃度を低く(薄く)することがより望ましい。一般に、同半導体領域22(N-層)は、「1.0×1014〜1.0×1017/cm3」の濃度に設定される。
As shown in FIGS. 12A and 12B, this Hall element has a semiconductor layer (P − sub) 21 made of, for example, P-type silicon, and an N-type conductivity impurity introduced into the surface thereof. The
そして、この半導体領域22の表面には、同表面の不純物濃度(N型)が選択的に高められるかたちでコンタクト領域23a〜23dが形成され、これらコンタクト領域23a〜23dとそこに配設される電極(配線)との間に良好なオーミックコンタクトが形成されるようになっている。さらに詳しくは、コンタクト領域23aおよび23bとコンタクト領域23cおよび23dとは、互いに直交するかたちで上記半導体層21に囲まれた領域(活性領域)22aの四隅に配置されている。これらコンタクト領域23a〜23dは、そこに配設される各電極(配線)を介して、それぞれ端子SおよびG、並びに端子V1およびV2と電気的に接続される。
Then,
ここで、例えば端子Sから端子Gへ一定の駆動電流を流すと、その電流は、上記コンタクト領域23aからコンタクト領域23bへと流れる。すなわちこの場合、基板表面の近傍に、同面(チップ面)に平行な成分を主に含む電流が流れることとなる。このとき、その電流に対し基板表面(チップ面)に垂直な成分を含む磁界(例えば図12中に矢印Bで示される磁界)が印加されると、前述したホール効果により、端子V1と端子V2との間にその磁界に応じたホール電圧が発生する。したがって、それら端子V1およびV2を通じてその発生したホール電圧信号を検出することで、図11に示した先の関係式「VH=(RHIB/d)cosθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面(チップ面)に垂直な磁界成分が求められることとなる。なお、このホール素子においては、端子V1およびV2に駆動電流を流して端子SおよびGにてホール電圧信号を検出することもできる。そのため、こうした電極の入れ替えを利用して、例えば電極の入れ替えを周期的に行って、同素子に発生するオフセット電圧(不平衡電圧)を相殺するような駆動方式なども実用されている。
Here, for example, when a constant drive current is passed from the terminal S to the terminal G, the current flows from the
また、こうした横型ホール素子としては他にも、例えば図13に示すような横型ホール素子がある。すなわち、この横型ホール素子では、上記半導体層21に囲繞される領域(活性領域)22aが十字状に形成され、各先端部分に上記コンタクト領域23a〜23dが配設されている。このホール素子においても、その動作態様は、先の図12に示した横型ホール素子と同様である。
As another example of such a horizontal Hall element, there is a horizontal Hall element as shown in FIG. That is, in this horizontal Hall element, a region (active region) 22a surrounded by the
また近年、上記横型ホール素子に加え、例えば特許文献1に記載されているように、基板表面(チップ面)に平行な磁界成分を検出するホール素子、いわゆる縦型ホール素子も提案されている。この縦型ホール素子は、異なる位相(角度)を検出する2つの素子を1チップに集積化できるという特長をもつため、2つの縦型ホール素子を「90°」の角度をなすように配置することで、「0°〜360°」の角度範囲でリニアな出力(電圧信号)が得られる回転センサ等も実現可能になる。以下、図14を参照して、縦型ホール素子の一例について説明する。なお、図14において、図14(a)はこのホール素子の平面図、図14(b)は図14(a)のL1−L1線に沿った断面図、図14(c)は図14(a)のL2−L2線に沿った断面図である。
In recent years, in addition to the horizontal Hall element, as described in
同図14(a)〜(c)に示されるように、このホール素子は、大きくは、例えばP型のシリコンからなる半導体層(P-sub)31と、この表面にN型の導電型不純物が導入されるかたちで形成された埋込層BLと、さらにこの上に例えばエピタキシャル成長にて形成されたN型のシリコンからなる半導体領域32とを有して構成されている。なお、上記埋込層BLは、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域32よりも高い濃度に設定される。
As shown in FIGS. 14A to 14C, the Hall element is roughly composed of a semiconductor layer (P − sub) 31 made of, for example, P-type silicon, and an N-type conductive impurity on the surface thereof. And a
そして、上記半導体領域32には、当該ホール素子を他の素子と素子分離すべく、半導体層31に接続されるような例えばP型の拡散層(P型拡散分離壁)34が形成されている。そして、半導体領域32の表面にあってこの拡散層34にて囲まれる領域(活性領域)には、同表面の不純物濃度(N型)が選択的に高められるかたちでコンタクト領域(N+層)33a〜33eが形成され、これらコンタクト領域33a〜33eとそこに配設される電極(配線)との間に良好なオーミックコンタクトが形成されるようになっている。これらコンタクト領域33a〜33eは、そこに配設される各電極(配線)を介して、それぞれ端子SおよびG1およびG2およびV1およびV2と電気的に接続される。
In the
また、基板表面から内部へ延設される拡散層34にて囲まれる領域(活性領域)は、図14(a)に示されるように、各拡散層によるpn接合分離を通じて、P型の拡散層(P型拡散分離壁)34aおよび34bを互いに隔てた領域32a〜32cに分割されている。ここで、拡散層34aおよび34bは、上記埋込層BLに接続される態様で形成されており、上記領域32a〜32cにおいては、図14(c)に示されるように、基板内部においても電気的に区画された領域が形成されている。
In addition, as shown in FIG. 14A, the region (active region) surrounded by the
また、これら領域に関し、領域(素子領域)32aには上記コンタクト領域33aおよび33dおよび33eが、領域32bには上記コンタクト領域33bが、領域32cには上記コンタクト領域33cがそれぞれ形成されている。さらに詳しくは、これらコンタクト領域に関し、コンタクト領域33aは、コンタクト領域33bおよび33cとこれら領域に直交するコンタクト領域33dおよび33eとの双方に挟まれるかたちで配置されている。すなわち、同コンタクト領域33aが、上記拡散層34aおよび34bを隔ててコンタクト領域33bおよび33cにそれぞれ対向するような配置となっている。このホール素子においては、上記領域32aの基板内部に電気的に区画される領域にあって上記コンタクト領域33dおよび33eにて挟まれる領域が、いわゆる磁気検出部(ホールプレート)HPとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧信号が発生することになる。
Regarding these regions, the
ここで例えば、上記端子Sから端子G1へ、また端子Sから端子G2へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域33aから上記磁気検出部HPを通じて、埋込層BL、そしてコンタクト領域33bおよび33cへとそれぞれ流れる。すなわちこの場合、上記磁気検出部HPには、基板表面(チップ面)に垂直な成分を主に含む電流が流れることになる。このため、その駆動電流を流した状態において、基板表面(チップ面)に平行な成分を含む磁界(例えば図14中に矢印Bで示される磁界)が当該ホール素子の磁気検出部HPに印加されたとすると、前述したホール効果によって、上記端子V1と端子V2との間にその磁界に応じたホール電圧が発生する。したがって、それら端子V1およびV2を通じてその発生したホール電圧信号を検出することで、図11に示した先の関係式「VH=(RHIB/d)cosθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面(チップ面)に平行な磁界成分が求められることとなる。ちなみに、このホール素子では、図14中に示す寸法dが磁気検出部(ホールプレート)の厚さ(上記関係式中の「d」)に相当する。また、このホール素子において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界(磁気)の検出を行うこともできる。
Here, for example, when a constant drive current is passed from the terminal S to the terminal G1 and from the terminal S to the terminal G2, the current is buried from the
また、こうした縦型ホール素子としては他にも、例えば非特許文献2に記載された縦型ホール素子がある。
ところで、図12〜図14に例示したような横型あるいは縦型のホール素子にあっては、素子表面に形成される層間絶縁膜内などにナトリウム(Na)等の可動イオンが存在する。このため、当該ホール素子への通電や温度変化等に伴ってこの可動イオンが動くことによって、電圧出力端(例えば図14に示すコンタクト領域33dおよび33e)付近の電位が不安定になり、同素子から出力される極微小なホール電圧信号をふらつかせることがある。これは経時変動またはドリフトと呼ばれ、同電圧に基づく磁界の検出に誤差を生じさせ、特に当該ホール素子を角度検出センサとして用いた場合にはそのセンサ特性の劣化は避けられず、深刻である。
By the way, in the horizontal or vertical Hall element as illustrated in FIGS. 12 to 14, movable ions such as sodium (Na) exist in an interlayer insulating film formed on the element surface. For this reason, when the movable ions move with energization or temperature change to the Hall element, the potential in the vicinity of the voltage output terminal (for example, the
そこで従来、例えば図15に示すように、所定の電位(例えばグランド電位)に固定されたアルミニウム等からなる導体プレートGPを素子表面を覆うように設けたホール素子なども提案されている。なお、ここではその一例として、先の図12に例示した横型ホール素子に対して導体プレートGPを適用した場合について説明する。また、図16には、経時変動(出力電圧の経時変化)の一例をグラフとして示す。 Therefore, conventionally, for example, as shown in FIG. 15, a Hall element or the like in which a conductor plate GP made of aluminum or the like fixed at a predetermined potential (for example, a ground potential) is provided so as to cover the element surface has been proposed. Here, as an example, a case where the conductor plate GP is applied to the horizontal Hall element illustrated in FIG. 12 will be described. FIG. 16 is a graph showing an example of temporal variation (change in output voltage with time).
このように、導体プレートGPを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれることとなる。そのため、層間絶縁膜(図示略)内の可動イオンPIの動きは抑制され、この可動イオンPIに起因する上述の出力電圧のふらつき等が小さくなり、磁気検出素子としての検出精度を高く維持することができるようになる。また従来、このほかにも、素子表面をP型の拡散層で覆い、N型の半導体領域22との間に形成されるpn接合を通じて素子表面が層間絶縁膜と接触しないようにしたホール素子などが提案されている。
Thus, by providing the conductor plate GP so as to cover the element surface, the potential of the element surface is fixed, and the periphery thereof is also placed in a stable potential environment. Therefore, the movement of the movable ions PI in the interlayer insulating film (not shown) is suppressed, the above-described fluctuation of the output voltage caused by the movable ions PI is reduced, and the detection accuracy as the magnetic detection element is kept high. Will be able to. Conventionally, in addition to this, a Hall element in which the element surface is covered with a P-type diffusion layer and the element surface is not in contact with the interlayer insulating film through a pn junction formed between the N-
ところが、縦型ホール素子にあっては、例えば図17に示すように、半導体領域32と拡散層34、34a、34bとの間に空乏層VR(図中に二点鎖線で示す領域)が形成される。なおここでは、先の図14に例示した縦型ホール素子において端子Sから端子G1およびG2へそれぞれ駆動電流を流したときの空乏層の形成態様を示している。すなわち、端子Sの配設される電源側の領域32aでは、グランド側の領域32bや領域32cよりも電位が高くなり、その分だけ空乏層VRの広がりが大きくなっている。
However, in the vertical Hall element, for example, as shown in FIG. 17, a depletion layer VR (a region indicated by a two-dot chain line in the drawing) is formed between the
縦型ホール素子では、空乏層VRの形成された部分の電位が不安定になり、その付近で、前述した可動イオンの動きが活発になることが発明者らによって確認されている。すなわち、この空乏層VRの形成に起因して前述の経時変動がさらに大きくなることが懸念されるようになる。また、ホール素子の感度が、素子の寸法、特に磁気検出部(ホールプレート)の寸法に依存することは前述したとおりであり、空乏層VRの形成に伴う素子形状の変化により、磁気検出に際しての感度がばらつくことになる。具体的には、この空乏層VRの幅(広がり度合)は、素子周囲の温度環境や素子製造に際しての工程条件等に依存し、これらの条件に応じて素子感度が不安定になる。 In the vertical Hall element, the inventors have confirmed that the potential of the portion where the depletion layer VR is formed becomes unstable, and the movement of the mobile ions described above becomes active in the vicinity thereof. That is, there is a concern that the above-described variation with time is further increased due to the formation of the depletion layer VR. In addition, as described above, the sensitivity of the Hall element depends on the dimensions of the element, in particular, the dimension of the magnetic detection part (Hall plate). Sensitivity will vary. Specifically, the width (degree of spread) of the depletion layer VR depends on the temperature environment around the element, the process conditions in manufacturing the element, etc., and the element sensitivity becomes unstable according to these conditions.
このように、素子表面に導体プレートを設けることで経時変動が幾らか抑制されるものの、縦型ホール素子にあっては、それによっても十分な効果が得られるとはいえず、また磁気検出に際しての感度ばらつきについても改善の余地が残されたものとなっている。 As described above, the provision of the conductive plate on the element surface suppresses some variation over time. However, in the case of the vertical Hall element, it cannot be said that a sufficient effect can be obtained. There is still room for improvement in sensitivity variations.
この発明は、こうした実情に鑑みてなされたものであり、周囲の温度や製造条件等の変動に起因する素子感度のばらつきを抑制しつつ、磁気検出素子としての検出精度を高く維持することのできる縦型ホール素子を提供することを目的とする。 The present invention has been made in view of such circumstances, and can maintain high detection accuracy as a magnetic detection element while suppressing variations in element sensitivity due to variations in ambient temperature, manufacturing conditions, and the like. An object is to provide a vertical Hall element.
こうした目的を達成すべく、請求項1に記載の発明では、半導体基板の表面に垂直な成分を含む電流が同基板内に所定領域として設けられた磁気検出部に供給された状態で、同基板の表面に平行な磁界成分が前記磁気検出部に印加されるとき、その磁界成分に応じたホール電圧信号を前記基板内に発生させる縦型ホール素子として、前記半導体基板が、pn接合を通じて基板内部を電気的に区画する分離壁を備えるとき、該分離壁のpn接合側に近接する部分については少なくとも基板表面の近傍にてその不純物濃度が選択的に高められた構造とする。 In order to achieve such an object, according to the first aspect of the present invention, in the state in which a current containing a component perpendicular to the surface of the semiconductor substrate is supplied to a magnetic detection unit provided as a predetermined region in the substrate, When a magnetic field component parallel to the surface of the substrate is applied to the magnetic detection unit, the semiconductor substrate serves as a vertical Hall element that generates a Hall voltage signal corresponding to the magnetic field component in the substrate through a pn junction. Is provided with a structure in which the impurity concentration is selectively increased at least in the vicinity of the substrate surface at a portion adjacent to the pn junction side of the separation wall.
発明者らは、空乏層の幅(広がり度合)が不純物濃度に依存することに着目し、上記分離壁のpn接合側に近接する部分の不純物濃度を、少なくとも基板表面の近傍にて選択的に高めるようにした。これにより、少なくとも基板表面の近傍においては上記分離壁による空乏層の広がりが抑制され、これに伴い、基板表面における可動イオンの動きも抑制されることになる。このため、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、上記構造においては、選択的に不純物濃度を高めるようにしているため、基板内部の、例えば磁気検出部(ホールプレート)等におけるキャリア移動度は高く維持され、ひいては磁気検出に際しての感度が高く維持されるようにもなる。また、空乏層の広がりが抑制されることで、空乏層の形成に伴う素子形状の変化も自ずと抑制され、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。 The inventors pay attention to the fact that the width (degree of spread) of the depletion layer depends on the impurity concentration, and selectively select the impurity concentration of the portion adjacent to the pn junction side of the separation wall at least near the substrate surface. I tried to increase it. Thereby, at least in the vicinity of the substrate surface, the spread of the depletion layer by the separation wall is suppressed, and accordingly, the movement of mobile ions on the substrate surface is also suppressed. For this reason, the above-described variation with time is reduced, and as a result, the detection accuracy as the magnetic detection element can be maintained high. Moreover, in the above structure, since the impurity concentration is selectively increased, the carrier mobility inside the substrate, for example, in the magnetic detection part (hole plate) is maintained high, and as a result, the sensitivity in magnetic detection is high. It will be maintained. In addition, by suppressing the spread of the depletion layer, changes in the element shape accompanying the formation of the depletion layer are naturally suppressed, and this is also suitable for variations in element sensitivity due to fluctuations in ambient temperature, manufacturing conditions, etc. described above. Will be suppressed.
またこの構造は、請求項2に記載の発明によるように、前記分離壁として前記磁気検出部を前記半導体基板内に区画するものを備える構造に採用して特に有効である。前述した素子形状の変化に起因する素子感度のばらつきは、磁気検出部(ホールプレート)の形状に変化が生じたときに特に大きくなる。このため、上記請求項1に記載の構造は、こうした基板内に磁気検出部を区画する分離壁に適用して有効である。
In addition, this structure is particularly effective when employed in a structure provided with a partition wall for partitioning the magnetic detection portion in the semiconductor substrate, as in the invention described in claim 2. The variation in element sensitivity due to the above-described change in element shape is particularly large when a change occurs in the shape of the magnetic detection unit (Hall plate). For this reason, the structure described in
特に、請求項3に記載の発明によるように、少なくとも前記半導体基板の表面近傍にて前記磁気検出部の周囲を囲繞する分離壁に適用してその効果は大きい。
また、これら請求項2または3に記載の構造においては、請求項4に記載の発明によるように、前記半導体基板の分離壁のpn接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法を、前記基板表面に垂直な成分を含む電流を前記磁気検出部に流通させ得る程度に短く設定した構造とすることがより有効である。
In particular, according to the third aspect of the present invention, the effect is great when applied to a separation wall that surrounds the periphery of the magnetic detection unit at least near the surface of the semiconductor substrate.
In the structure according to the second or third aspect, as in the fourth aspect of the invention, the impurity concentration in the portion adjacent to the pn junction side of the separation wall of the semiconductor substrate is selectively increased. It is more effective to have a structure in which the dimension in the depth direction of the high concentration region is set short enough to allow a current including a component perpendicular to the substrate surface to flow through the magnetic detection unit.
磁気検出部(ホールプレート)を区画する分離壁について上記請求項1に記載の構造を適用すると、これに近接する部分の不純物濃度が高くなるため、そこに電流が多く流れるようになり、磁気検出に必要な電流量を磁気検出部に流せなくなることが懸念される。この点、上記構造のように、高濃度領域の深さ方向の寸法を規定することとすれば、磁気検出部に十分な電流量を確保することができるようになる。
When the structure according to
また一方、上記請求項1に記載の構造は、請求項5に記載の発明によるように、当該ホール素子を他の素子と分離する素子分離用の分離壁に対して適用することも有効である。こうした構造によれば、前述の効果が得られるとともに、外乱因子(例えば素子周辺の回路によるノイズ)の影響に対して強い耐性を有する構造となる。
On the other hand, the structure according to
さらにこのとき、請求項6に記載の発明によるように、前記素子分離用の分離壁の外側に近接する部分の不純物濃度を選択的に高めた構造とすることで、外乱因子の影響に対する耐性をさらに高めることができる。 Furthermore, at this time, as in the invention according to claim 6, by adopting a structure in which the impurity concentration in the portion adjacent to the outside of the isolation wall for element isolation is selectively increased, resistance to the influence of disturbance factors can be obtained. It can be further increased.
また、請求項7に記載の発明では、請求項1〜6のいずれか一項に記載の構造に関し、前記半導体基板の表面側上方に導体プレートを、少なくとも前記磁気検出部を覆うかたちで配設した構造とする。 According to a seventh aspect of the present invention, in the structure according to any one of the first to sixth aspects, a conductor plate is disposed above the surface of the semiconductor substrate so as to cover at least the magnetic detection portion. The structure is as follows.
こうした導体プレートを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれるようになる。そして、前述したように、層間絶縁膜内の可動イオンの動きは抑制され、この可動イオンに起因する経時変動等が小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもできるようになる。 By providing such a conductor plate so as to cover the element surface, the electric potential of the element surface is fixed, and the periphery thereof is also placed in a stable electric potential environment. As described above, the movement of the movable ions in the interlayer insulating film is suppressed, and the variation with time due to the movable ions is reduced, so that the detection accuracy as the magnetic detection element can be maintained high. Become. Furthermore, noise from above the substrate can be shielded to protect the Hall element from noise.
そしてこの場合、前記導体プレートとしては、請求項8に記載の発明によるように、多結晶シリコンおよびアルミニウムのいずれかからなるものを採用することが有効である。これらのいずれかを材料として採用すれば、外乱に対するシールド板等として適正に機能する前記導体プレートを容易に形成することができるようになる。 In this case, as the conductor plate, it is effective to employ one made of either polycrystalline silicon or aluminum as in the invention described in claim 8. If any of these is employed as a material, the conductor plate that functions properly as a shield plate against disturbance can be easily formed.
また、請求項1〜8のいずれか一項に記載の縦型ホール素子に関し、前記半導体基板の表面に、前記磁気検出部に電流を供給するための電流供給対、および前記ホール電圧信号を出力する電圧出力対の各端部が、前記半導体基板の表面における不純物濃度の選択的に高められた部分として設けられた構造であるときは、請求項9に記載の発明によるように、前記半導体基板の分離壁のpn接合側に近接する部分における不純物濃度の選択的に高められた高濃度領域の深さ方向の寸法が、前記電流供給対および前記電圧出力対の各端部の深さ方向の寸法と同程度に設定された構造とすることが有効である。
The vertical Hall element according to
こうした構造によれば、上記分離壁に近接する部分の高濃度領域を、前記電流供給対および前記電圧出力対の各端部の製造工程を利用して容易に形成することが、すなわち両者の製造工程の共通化を図ることが可能になり、ひいては上記構造の実現がより容易になる。 According to such a structure, it is possible to easily form a high concentration region in a portion adjacent to the separation wall by using the manufacturing process of each end of the current supply pair and the voltage output pair. It becomes possible to make the process common, and as a result, it becomes easier to realize the above structure.
また、請求項1〜9のいずれか一項に記載の縦型ホール素子に関しては、請求項10に記載の発明によるように、前記半導体基板の表面に垂直な成分を含む電流が少なくとも前記磁気検出部において同基板表面に対し斜めの方向へ流れるよう導かれるような構造とすることが有効である。
In the vertical Hall element according to any one of
例えば、前記半導体基板の表面に垂直な成分のみからなる電流を前記磁気検出部に流そうとすると、同磁気検出部の下方に埋込層(例えば図14の埋込層BL)などを設ける必要が生じ、これに伴い、素子内部の電位分布に変化が生じたり、素子構造が複雑化したりすることが懸念される。この点、上記構造によれば、埋込層の配設等に伴う素子内部における電位分布の変化や素子構造の複雑化等を招くことなく、基板表面に垂直な成分を含む電流が磁気検出部に流れるようになり、基板表面に平行な磁界成分に対応したホール電圧を発生させるという縦型ホール素子としての本来の機能を維持することができるようになる。 For example, if a current consisting only of a component perpendicular to the surface of the semiconductor substrate is to flow through the magnetic detection unit, a buried layer (for example, the buried layer BL in FIG. 14) must be provided below the magnetic detection unit. As a result, there is a concern that the potential distribution inside the element may change or the element structure may become complicated. In this regard, according to the above structure, a current including a component perpendicular to the substrate surface can be detected by the magnetic detection unit without causing a change in potential distribution inside the element due to the arrangement of the buried layer or the like, or complicating the element structure. Thus, the original function as a vertical Hall element that generates a Hall voltage corresponding to a magnetic field component parallel to the substrate surface can be maintained.
(第1の実施の形態)
以下、この発明に係る縦型ホール素子についてその第1の実施の形態を示す。
まず、図1を参照して、この実施の形態に係る縦型ホール素子の概略構造について説明する。なお、この図1において、図1(a)はこのホール素子の平面構造を模式的に示す平面図、図1(b)は図1(a)のL1−L1線に沿った断面図、図1(c)は図1(a)のL2−L2線に沿った断面図である。
(First embodiment)
A vertical Hall element according to a first embodiment of the present invention will be described below.
First, the schematic structure of the vertical Hall element according to this embodiment will be described with reference to FIG. In FIG. 1, FIG. 1 (a) is a plan view schematically showing the planar structure of the Hall element, and FIG. 1 (b) is a cross-sectional view taken along line L1-L1 in FIG. 1 (a). 1 (c) is a cross-sectional view taken along line L2-L2 of FIG. 1 (a).
同図1(a)〜(c)に示されるように、このホール素子は、大きくは、例えばP型のシリコンからなる半導体層(P-sub)11と、この表面に例えばN型の導電型不純物が導入されて拡散層(ウェル)として形成されたN型の半導体領域(Nウェル)12とを有して構成されている。なお、前述したように、シリコン等の半導体材料はP型からなる半導体よりもN型からなる半導体のほうが大きなキャリア移動度をもっているため、この半導体領域12の材料としては、N型の半導体材料(例えばシリコン)を用いることが望ましい。しかし、製造工程や構造上の条件等に応じてP型の半導体材料(P-層)を採用することもできる。また、この半導体領域12の不純物濃度が低く(薄く)なるほど、同領域におけるキャリア移動度は大きくなるため、ホール素子としての感度を上げる、すなわち出力電圧として大きな電圧を得るためには、同半導体領域12の不純物濃度を低く(薄く)することがより望ましい。
As shown in FIGS. 1A to 1C, the Hall element is roughly composed of a semiconductor layer (P - sub) 11 made of, for example, P-type silicon, and an N-type conductivity type on the surface thereof. And an N-type semiconductor region (N well) 12 formed as a diffusion layer (well) by introducing impurities. As described above, a semiconductor material such as silicon has a higher carrier mobility in an N-type semiconductor than in a P-type semiconductor. Therefore, the
このホール素子においても、上記半導体層11に、当該ホール素子を他の素子と素子分離すべく、例えばP型からなる拡散層(P型拡散分離壁)14が形成されている。そして、上記半導体領域12の表面にあってこの拡散層14にて囲まれる領域(活性領域)には、同表面の不純物濃度(N型)が選択的に高められるかたちでコンタクト領域(N+層)13a〜13eが形成されている。これにより、これら各コンタクト領域とそこに配設される電極(配線)との間には、良好なオーミックコンタクトが形成されることになる。これらコンタクト領域13a〜13eは、そこに配設される各電極(配線)を介して、それぞれ端子SおよびG1およびG2およびV1およびV2と電気的に接続される。このうち、上記コンタクト領域13bおよび13cは、それぞれコンタクト領域13aと対をなして電流供給対を形成するものであり、また上記コンタクト領域13dおよび13eは、電圧出力対の各端部に相当するものである。
Also in this Hall element, for example, a P-type diffusion layer (P-type diffusion separation wall) 14 is formed in the
また、基板表面から内部へ延設される拡散層14にて囲まれる領域(活性領域)は、図1(a)に示されるように、各拡散層によるpn接合分離を通じて、P型の拡散層(P型拡散分離壁)14aおよび14bを互いに隔てた領域12a〜12cに分割されている。そして、図1(c)に示されるように、これら領域12a〜12cにおいては、基板内部においても電気的に区画された領域が形成されている。また、これら領域12a〜12cを電気的に区画する拡散層14および14aおよび14bの内周側(pn接合側)に近接する部分は、それぞれ基板表面の近傍にて不純物濃度が選択的に高められ、そこに高濃度領域(N+層)15a〜15cが形成されている。なお、高濃度領域15aの深さ方向の寸法は、基板表面に垂直な成分を含む電流を磁気検出部HPに流通させ得る程度に短く、例えば磁気検出部HPを区画する拡散層14aおよび14bの深さ寸法の「1/2」以下に設定される。またここでは、高濃度領域15a〜15cの深さ方向の寸法を上記コンタクト領域13a〜13eの深さ方向の寸法と同程度に、例えば「1μm」程度に設定するようにしている。
Further, as shown in FIG. 1A, the region (active region) surrounded by the
これら領域において、領域(素子領域)12aには上記コンタクト領域13aおよび13dおよび13eが、領域12bには上記コンタクト領域13bが、領域12cには上記コンタクト領域13cがそれぞれ形成されている。さらに詳しくは、これらコンタクト領域に関し、コンタクト領域13aは、コンタクト領域13bおよび13cとこれら領域に直交するコンタクト領域13dおよび13eとの双方に挟まれるかたちで配置されている。すなわち、同コンタクト領域13aが、上記拡散層14aおよび14bを隔ててコンタクト領域13bおよび13cにそれぞれ対向するような配置となっている。このホール素子においては、上記領域12aの基板内部に電気的に区画される領域にあって上記コンタクト領域13dおよび13eにて挟まれる領域が、いわゆる磁気検出部(ホールプレート)HPとなる。すなわち、このホール素子では、ここに印加される磁界に応じたホール電圧信号が発生することになる。
In these regions, the
ここで例えば、上記端子Sから端子G1へ、また端子Sから端子G2へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域13aから磁気検出部HP、そして拡散層14aおよび14bの下方を通じて、コンタクト領域13bおよび13cへとそれぞれ流れる。すなわちこの場合、上記磁気検出部HPには、基板表面(チップ面)に垂直な成分を含む電流が流れることになる。ただし、この縦型ホール素子においては、埋込層(図14の埋込層BL参照)を割愛した構造とすることで、その駆動電流が少なくとも磁気検出部HPにおいて基板表面に対し斜めの方向へ流れるよう導かれることになる。このため、図14に示した従来の縦型ホール素子とは異なり、この縦型ホール素子においては、磁気検出部HPにおける駆動電流が、基板表面に略垂直でなく、基板表面に対し斜めの方向に流れることとなる。
Here, for example, when a constant driving current is passed from the terminal S to the terminal G1 and from the terminal S to the terminal G2, the current flows from the
また、高濃度領域15aの深さ方向の寸法が、基板表面に垂直な成分を含む電流を磁気検出部HPに流通させ得る程度に短く設定されていることで、磁気検出部HPに近接する高濃度領域15aに電流が多く流れて磁気検出に必要な電流量を磁気検出部HPに流せなくなるような事態は回避される。すなわち、磁気検出部HPには十分な電流量が確保される。
Further, the dimension in the depth direction of the
そしてこの駆動電流を流した状態において、基板表面(チップ面)に平行な成分を含む磁界(例えば図1中に矢印Bで示される磁界)が当該ホール素子の磁気検出部HPに印加されたとすると、前述したホール効果によって、上記端子V1と端子V2との間にその磁界に応じたホール電圧が発生する。したがって、それら端子V1およびV2を通じてその発生したホール電圧信号を検出することで、図11に示した先の関係式「VH=(RHIB/d)cosθ」に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面(チップ面)に平行な磁界成分が求められることとなる。ちなみに、このホール素子では、図1中に示す寸法dが磁気検出部(ホールプレート)の厚さ(上記関係式中の「d」)に相当する。また、このホール素子において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界(磁気)の検出を行うこともできる。 If a magnetic field including a component parallel to the substrate surface (chip surface) (for example, a magnetic field indicated by an arrow B in FIG. 1) is applied to the magnetic detection unit HP of the Hall element in a state where this driving current is applied. Due to the Hall effect described above, a Hall voltage corresponding to the magnetic field is generated between the terminal V1 and the terminal V2. Therefore, by detecting the generated Hall voltage signal through the terminals V1 and V2, the magnetic field component to be detected based on the previous relational expression “V H = (R H IB / d) cos θ” shown in FIG. That is, a magnetic field component parallel to the surface (chip surface) of the substrate used for the Hall element is required. Incidentally, in this Hall element, the dimension d shown in FIG. 1 corresponds to the thickness (“d” in the above relational expression) of the magnetic detection part (Hall plate). In addition, the direction in which the drive current flows in the Hall element is arbitrary, and the magnetic field (magnetism) can be detected with the direction of the drive current being reversed.
この実施の形態に係る縦型ホール素子においては、pn接合を通じて基板内部を電気的に区画する拡散層(P型拡散分離壁)14および14aおよび14bのpn接合側に近接する部分の不純物濃度を、基板表面の近傍にて選択的に高めるようにした。これにより、基板表面の近傍においては上記拡散層14および14aおよび14bによる空乏層の広がりが抑制され、これに伴い、基板表面における可動イオンの動きも抑制されることになる。このため、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、半導体領域12においては不純物濃度が低く(薄く)維持されるため、磁気検出部HP等におけるキャリア移動度として大きな移動度が得られ、ひいては磁気検出に際しての感度が高く維持されるようにもなる。また、空乏層の広がりが抑制されることで、空乏層の形成に伴う素子形状の変化も自ずと抑制され、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。
In the vertical Hall element according to this embodiment, the impurity concentration in the portion adjacent to the pn junction side of diffusion layers (P-type diffusion separation walls) 14 and 14a and 14b that electrically partitions the inside of the substrate through the pn junction is set. The height was selectively increased in the vicinity of the substrate surface. Thereby, in the vicinity of the substrate surface, the spread of the depletion layer due to the diffusion layers 14 and 14a and 14b is suppressed, and accordingly, the movement of mobile ions on the substrate surface is also suppressed. For this reason, the above-described variation with time is reduced, and as a result, the detection accuracy as the magnetic detection element can be maintained high. Moreover, since the impurity concentration is kept low (thin) in the
以上説明したように、この実施の形態に係る縦型ホール素子によれば、以下に記載するような多くの優れた効果が得られるようになる。
(1)pn接合を通じて基板内部を電気的に区画する拡散層(P型拡散分離壁)14および14aおよび14bのpn接合側に近接する部分の不純物濃度を基板表面の近傍にて選択的に高めて、そこに高濃度領域(N+層)15a〜15cを形成した。これにより、前述した経時変動は小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。しかも、磁気検出部HP等におけるキャリア移動度が高く維持され、ひいては磁気検出に際しての感度が高く維持されるようにもなる。さらには、前述した周囲の温度や製造条件等の変動に起因する素子感度のばらつきについてもこれが好適に抑制されることとなる。
As described above, according to the vertical Hall element according to this embodiment, many excellent effects as described below can be obtained.
(1) The impurity concentration in the portion adjacent to the pn junction side of the diffusion layers (P-type diffusion separation walls) 14 and 14a and 14b that electrically partitions the inside of the substrate through the pn junction is selectively increased near the substrate surface. Then, high concentration regions (N + layers) 15a to 15c were formed there. As a result, the above-described variation with time is reduced, and as a result, the detection accuracy as the magnetic detection element can be maintained high. In addition, the carrier mobility in the magnetic detection unit HP or the like is maintained high, and as a result, the sensitivity in magnetic detection is also maintained high. Furthermore, the above-described variations in device sensitivity due to fluctuations in ambient temperature, manufacturing conditions, and the like are preferably suppressed.
(2)また、磁気検出素子としての検出精度が高く維持されることにより、従来は難しかったような微細な磁気変動を検出することが可能になり、新たな分野への適用を図ることができるようになる。また、従来分野へ適用した場合にも、歩留り向上や低コスト化、ひいては省エネルギー化が図られるようになる。 (2) Further, by maintaining high detection accuracy as a magnetic detection element, it becomes possible to detect minute magnetic fluctuations that have been difficult in the past, and can be applied to new fields. It becomes like this. In addition, when applied to the conventional field, it is possible to improve the yield, reduce the cost, and consequently save energy.
(3)磁気検出部HPの周囲を囲繞する拡散層(分離壁)14および14aおよび14bに対し、pn接合側に高濃度領域(N+層)15a〜15cを設けるようにした。前述した素子形状の変化に起因する素子感度のばらつきは、磁気検出部(ホールプレート)の形状に変化が生じたときに特に大きくなる。この点、上記構造では、高濃度領域15a〜15cが磁気検出部HPの周囲を囲繞する拡散層(分離壁)に設けられているため、磁気検出部HPの形状変化が好適に抑制され、ひいては上述の素子感度のばらつきもより好適に抑制されるようになる。
(3) The high concentration regions (N + layers) 15a to 15c are provided on the pn junction side with respect to the diffusion layers (separation walls) 14 and 14a and 14b surrounding the magnetic detection unit HP. The variation in element sensitivity due to the above-described change in element shape is particularly large when a change occurs in the shape of the magnetic detection unit (Hall plate). In this regard, in the above structure, since the
(4)また、高濃度領域15aの深さ方向の寸法を、基板表面に垂直な成分を含む電流を磁気検出部HPに流通させ得る程度に短く設定した。これにより、磁気検出部HPに近接する高濃度領域15aに電流が多く流れて磁気検出に必要な電流量を磁気検出部HPに流せなくなるようなこともなくなり、磁気検出部HPに十分な電流量を確保することができるようになる。
(4) The dimension in the depth direction of the
(5)当該ホール素子を他の素子と分離する素子分離用の拡散層(分離壁)14に対し、pn接合側に高濃度領域(N+層)15a〜15cを設けるようにした。これにより、外乱因子(例えば素子周辺の回路によるノイズ)の影響に対しても強い耐性を有する構造となる。 (5) High-concentration regions (N + layers) 15a to 15c are provided on the pn junction side with respect to the element isolation diffusion layer (separation wall) 14 that isolates the Hall element from other elements. As a result, the structure has a strong resistance against the influence of disturbance factors (for example, noise caused by circuits around the element).
(6)高濃度領域15a〜15cの深さ方向の寸法を、コンタクト領域13a〜13eの深さ方向の寸法と同程度に設定するようにした。こうした構造によれば、上記高濃度領域15a〜15cを、コンタクト領域13a〜13eの製造工程を利用して容易に形成することが、すなわち両者の製造工程の共通化を図ることが可能になり、ひいては上記構造の実現がより容易になる。
(6) The dimension in the depth direction of the
(7)基板表面(チップ面)に垂直な成分を含む電流が少なくとも磁気検出部HPにおいて同基板表面に対し斜めの方向へ流れるよう導かれるような構造とした。これにより、埋込層の配設等に伴う素子内部における電位分布の変化や素子構造の複雑化等を招くことなく、基板表面に垂直な成分を含む電流が磁気検出部HPに流れるようになり、基板表面に平行な磁界成分に対応したホール電圧を発生させるという縦型ホール素子としての本来の機能を維持することができるようになる。 (7) The structure is such that a current including a component perpendicular to the substrate surface (chip surface) is guided to flow in an oblique direction with respect to the substrate surface at least in the magnetic detection unit HP. As a result, a current containing a component perpendicular to the substrate surface flows to the magnetic detection unit HP without causing a change in potential distribution inside the element due to the arrangement of the buried layer or the like, or complicating the element structure. Thus, the original function as a vertical Hall element that generates a Hall voltage corresponding to a magnetic field component parallel to the substrate surface can be maintained.
(第2の実施の形態)
図2に、この発明に係る縦型ホール素子の第2の実施の形態を示す。
以下、図2(a)〜(c)を参照して、先の第1の実施の形態との相違点を中心に、この実施の形態に係る縦型ホール素子の構造について説明する。なお、図2(a)の平面図は先の図1(a)の平面図に対応するものであり、図2(b)は図2(a)のL1−L1線に沿った断面図、図2(c)は図2(a)のL2−L2線に沿った断面図である。これら各図においては、図1に示した要素と同一の要素に各々同一の符号を付して示し、それら要素についての重複する説明は割愛する。
(Second Embodiment)
FIG. 2 shows a second embodiment of the vertical Hall element according to the present invention.
Hereinafter, with reference to FIGS. 2A to 2C, the structure of the vertical Hall element according to this embodiment will be described focusing on the differences from the first embodiment. 2A corresponds to the plan view of FIG. 1A, and FIG. 2B is a cross-sectional view taken along line L1-L1 in FIG. FIG. 2C is a cross-sectional view taken along line L2-L2 of FIG. In each of these drawings, the same elements as those shown in FIG. 1 are denoted by the same reference numerals, and redundant description of these elements is omitted.
同図2に示されるように、この縦型ホール素子も、基本的には、図1に例示した先の第1の実施の形態の縦型ホール素子と略同様の構造を有しており、その動作態様も前述したとおりである。ただし、この実施の形態においては、所定の電位(例えばグランド電位)に固定された例えばアルミニウムもしくは多結晶シリコンからなる導体プレートGPを、素子表面を覆うかたちで設けた構造としている。また、拡散層14および14aおよび14bも、適宜の配線を介して所定の電位(例えばグランド電位)に固定するようにしている。なお、導体プレートGPの材料としては任意の導体材料が採用可能であり、例えばアルミニウム以外の金属等も採用することができる。 As shown in FIG. 2, this vertical Hall element also basically has the same structure as the vertical Hall element of the first embodiment illustrated in FIG. The operation mode is also as described above. However, in this embodiment, a structure in which a conductor plate GP made of, for example, aluminum or polycrystalline silicon fixed at a predetermined potential (for example, ground potential) is provided so as to cover the element surface. The diffusion layers 14 and 14a and 14b are also fixed to a predetermined potential (for example, ground potential) through appropriate wiring. In addition, as a material of the conductor plate GP, any conductor material can be adopted, and for example, a metal other than aluminum can also be adopted.
こうした導体プレートGPを素子表面を覆うように設けることで、素子表面の電位が固定され、その周囲も安定した電位環境におかれるようになる。そのため、基板表面に形成される層間絶縁膜(図示略)内の可動イオンの動きは抑制され、この可動イオンに起因する経時変動等が小さくなり、ひいては磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもできるようになる。 By providing such a conductor plate GP so as to cover the element surface, the electric potential of the element surface is fixed, and the periphery thereof is also placed in a stable electric potential environment. For this reason, the movement of movable ions in an interlayer insulating film (not shown) formed on the substrate surface is suppressed, and the variation with time due to the movable ions is reduced, and as a result, the detection accuracy as a magnetic detection element is maintained high. Will be able to. Furthermore, noise from above the substrate can be shielded to protect the Hall element from noise.
以上説明したように、この実施の形態に係る縦型ホール素子によれば、先の第1の実施の形態による前記(1)〜(7)の効果と同様の効果もしくはそれに準じた効果に加え、さらに次のような効果が得られるようになる。 As described above, according to the vertical Hall element according to this embodiment, in addition to the same effects as the effects (1) to (7) of the previous first embodiment or the effects equivalent thereto. Further, the following effects can be obtained.
(8)基板表面側の上方に導体プレートGPを、磁気検出部HPを含めた素子表面を覆うかたちで配設するようにした。これにより、磁気検出素子としての検出精度を高く維持することができるようになる。またさらに、基板上方からのノイズを遮蔽(シールド)して当該ホール素子をノイズから保護することもできるようになる。 (8) The conductor plate GP is arranged above the substrate surface side so as to cover the element surface including the magnetic detection part HP. This makes it possible to maintain high detection accuracy as a magnetic detection element. Furthermore, noise from above the substrate can be shielded to protect the Hall element from noise.
(9)導体プレートGPの材料として、アルミニウムもしくは多結晶シリコンを採用することとした。これにより、外乱に対するシールド板等として適正に機能する導体プレートGPを容易に形成することができるようになる。 (9) Aluminum or polycrystalline silicon is adopted as the material of the conductor plate GP. This makes it possible to easily form a conductor plate GP that functions properly as a shield plate against disturbance.
(他の実施の形態)
なお、上記各実施の形態は、以下の態様をもって実施することもできる。
・上記各実施の形態においては、高濃度領域15a〜15cの深さ方向の寸法を、コンタクト領域13a〜13eの深さ方向の寸法と同程度に設定するようにした。しかし、これは必須の構成ではなく、高濃度領域15a〜15cの深さ方向の寸法は任意である。また、磁気検出部HPに近接する高濃度領域15aの寸法さえ、基板表面に垂直な成分を含む電流を磁気検出部HPに流通させ得る程度に短く設定されていれば、第1の実施の形態による上記(4)の効果と同様もしくはそれに準じた効果は得ることができる。
(Other embodiments)
In addition, each said embodiment can also be implemented with the following aspects.
In the above embodiments, the depth direction dimensions of the
・例えば図3に示すように、第1の実施の形態に係る縦型ホール素子について、素子分離用の拡散層(分離壁)14の外側に近接する部分に高濃度領域(N+層)16を設けた構造とすることもできる。こうした構造によれば、外乱因子(例えば素子周辺の回路によるノイズ)の影響に対する耐性をさらに高めることができるようになる。 For example, as shown in FIG. 3, in the vertical Hall element according to the first embodiment, a high-concentration region (N + layer) 16 is provided in a portion close to the outside of the diffusion layer (separation wall) 14 for element isolation. It can also be set as the structure which provided. According to such a structure, it becomes possible to further enhance the tolerance against the influence of disturbance factors (for example, noise caused by circuits around the element).
・上記各実施の形態においては、1対の電圧出力対からなる縦型ホール素子を想定したが、これに限られることなく、2対以上の電圧出力対を備える縦型ホール素子に対してもこの発明は同様に適用することができる。例えば図4に示すように、第1の実施の形態に係る縦型ホール素子において、電流供給端に相当するコンタクト領域13bおよび13cに対し、電圧出力端に相当するコンタクト領域17bおよび18b、並びにコンタクト領域17cおよび18cを各々設けた構造としてもよい。なお、こうした構造では、それら各コンタクト領域に設けられた端子V3bおよびV4b、並びに端子V3cおよびV4cの出力電圧(Vout)の特性が、先の図1に示した縦型ホール素子の端子V1およびV2の出力特性とは逆の特性(極性が逆)になる。
In each of the above embodiments, a vertical Hall element composed of a pair of voltage output is assumed. However, the present invention is not limited to this, and the vertical Hall element including two or more voltage output pairs is also applicable. The present invention can be similarly applied. For example, as shown in FIG. 4, in the vertical Hall element according to the first embodiment, the
・また、電流供給対の数も2対に限られることなく任意である。例えば1対の電流供給対からなる縦型ホール素子に対してもこの発明は同様に適用することができる。例えば図5に示すように、第1の実施の形態に係る縦型ホール素子について、領域12c、すなわち端子G2側のコンタクト領域13c等を割愛した構造としても、この発明は同様に適用することができる。しかもこうした構造にすれば、先の図1に示した縦型ホール素子と比較して約「1/3」の面積が縮小されることになり、大幅な小型化が図られるようになる。なお、こうしたホール素子の動作態様も、基本的には、図1に例示した先の縦型ホール素子と同様である。
Further, the number of current supply pairs is not limited to two and is arbitrary. For example, the present invention can be similarly applied to a vertical Hall element including a pair of current supply pairs. For example, as shown in FIG. 5, the present invention can be applied to the vertical Hall element according to the first embodiment even when the
・上記各実施の形態では、磁気検出部HPの周囲を囲繞する拡散層(分離壁)14および14aおよび14bに対し、pn接合側に高濃度領域(N+層)15a〜15cを設けるようにした。しかし、磁気検出部HPを基板内に区画する拡散層(分離壁)14aおよび14b、並びに素子分離用の拡散層(分離壁)14に対し、pn接合側に高濃度領域(N+層)15a〜15cが設けられた構造であれば、すなわち例えば図6に示すような構造であっても、第1の実施の形態による上記(3)および(5)の効果に準じた効果は得ることができる。さらに、例えば図7に示すように、磁気検出部HPを基板内に区画する拡散層(分離壁)14aおよび14bのみに高濃度領域(N+層)15a〜15cを設けた構造であれ、第1の実施の形態による上記(3)の効果に準じた効果は得ることができる。そして、こうした構造を採用して、駆動電流の経路で電位勾配が急峻なところ、すなわち空乏層の広がりが大きいところのみに上記高濃度領域(N+層)を設けるようにすれば、簡素な構造を維持しつつ、効率的に前述した効果が得られるようになる。 In the above embodiments, the high concentration regions (N + layers) 15a to 15c are provided on the pn junction side with respect to the diffusion layers (separation walls) 14 and 14a and 14b surrounding the magnetic detection unit HP. did. However, with respect to the diffusion layers (separation walls) 14a and 14b and the element isolation diffusion layer (separation wall) 14 that partition the magnetic detection unit HP in the substrate, a high concentration region (N + layer) 15a is formed on the pn junction side. If the structure is provided with ˜15c, that is, for example, the structure shown in FIG. 6, the effects according to the effects (3) and (5) according to the first embodiment can be obtained. it can. Further, for example, as shown in FIG. 7, even if the high concentration regions (N + layers) 15 a to 15 c are provided only in the diffusion layers (separation walls) 14 a and 14 b that partition the magnetic detection unit HP in the substrate, The effect according to the effect (3) of the first embodiment can be obtained. If such a structure is adopted and the high concentration region (N + layer) is provided only where the potential gradient is steep in the path of the drive current, that is, where the depletion layer has a large spread, the structure is simple. While maintaining the above, the above-mentioned effects can be obtained efficiently.
・上記各実施の形態では、領域12a〜12cの全てに対して高濃度領域(N+層)15a〜15cを設けるようにしたが、これに限られることなく、例えば図8に示すように、領域12aのみに高濃度領域(N+層)15aを設けた構造としてもよい。またこの場合も、例えば図9に示すように、素子分離用の拡散層(分離壁)14の外側に近接する部分に高濃度領域(N+層)16を設けることで、外乱因子の影響に対する耐性を高めることができる。
In each of the above embodiments, the high concentration regions (N + layers) 15a to 15c are provided for all the
・さらに、磁気検出部HPを基板内に区画する分離壁や素子分離用の分離壁は、拡散層(拡散分離壁)である必要はなく、例えば図10に示すような縦型ホール素子では拡散分離壁を要しない。同図10に示されるように、この縦型ホール素子では、電流供給端に相当するコンタクト領域13a〜13c、並びに電圧出力端に相当するコンタクト領域13dおよび13eが一列に配列されている。こうした縦型ホール素子においても、pn接合を通じて基板内部を電気的に区画する半導体層11(分離壁)のpn接合側に近接する部分に高濃度領域(N+層)19を設けることで同様の効果を得ることができる。なお、この縦型ホール素子の動作原理は、上記非特許文献2に記載された縦型ホール素子と同様である。
Furthermore, the separation wall that divides the magnetic detection unit HP in the substrate and the separation wall for element separation need not be a diffusion layer (diffusion separation wall). For example, in the case of a vertical Hall element as shown in FIG. No separation wall is required. As shown in FIG. 10, in this vertical Hall element,
・上記各実施の形態においては、電圧出力端および電流供給端を、いずれも基板表面における導電型不純物の濃度が選択的に高められたコンタクト領域(N+層)として設けるようにした。しかし、これは必須の構成ではなく、例えばこうしたコンタクト領域を設けずに半導体領域12の上に直に配線(電極)を設けるようにしてもよい。
In each of the above embodiments, the voltage output terminal and the current supply terminal are both provided as contact regions (N + layers) in which the concentration of the conductive impurities on the substrate surface is selectively increased. However, this is not an essential configuration. For example, a wiring (electrode) may be provided directly on the
・また、上記実施の形態においては、縦型ホール素子の駆動方法の一例として定電流駆動について説明したが、この縦型ホール素子の駆動方法は任意であり、例えば定電圧駆動によって駆動することもできる。 In the above embodiment, constant current driving has been described as an example of a vertical Hall element driving method. However, the vertical Hall element driving method is arbitrary, and may be driven by constant voltage driving, for example. it can.
・上記各実施の形態において、半導体基板を構成する各要素の導電型を入れ替えた構造、すなわちP型とN型とを入れ替えた構造についても、この発明は同様に適用することができる。すなわち、高濃度領域をP+層として設けた場合も同様の効果が得られる。 In each of the above embodiments, the present invention can be similarly applied to a structure in which the conductivity type of each element constituting the semiconductor substrate is switched, that is, a structure in which the P type and the N type are switched. That is, the same effect can be obtained when the high concentration region is provided as the P + layer.
・上記各実施の形態においては、基板の材料としてシリコンを用いるようにしたが、製造工程や構造上の条件等に応じてその他の材料を適宜採用するようにしてもよい。例えば、GaAs、InSb、InAs、SiC等の化合物半導体材料やGe(ゲルマニウム)等の他の半導体材料も用いることができる。特に、GaAs、InAsは温度特性に優れた材料であり、当該ホール素子の高感度化を図る上で有効である。 In each of the above embodiments, silicon is used as the material for the substrate, but other materials may be appropriately employed depending on the manufacturing process, structural conditions, and the like. For example, compound semiconductor materials such as GaAs, InSb, InAs, and SiC, and other semiconductor materials such as Ge (germanium) can also be used. In particular, GaAs and InAs are materials having excellent temperature characteristics, and are effective in increasing the sensitivity of the Hall element.
・上記各実施の形態においては、半導体領域12を拡散層として形成するようにしたが、これに限られることはなく、例えば図14に例示した従来の縦型ホール素子のように、半導体領域12をエピタキシャル膜として形成した構造についても、この発明は同様に適用することができる。また一般に、こうしたエピタキシャル基板を採用する場合には、埋込層BL(図14)が用いられることが多い。また他に、SOI(Silicon On Insulator)基板等も適宜採用することができる。
In each of the above embodiments, the
・結局のところ、pn接合を通じて基板内部を電気的に区画する分離壁のpn接合側に近接する部分の不純物濃度を、少なくとも基板表面の近傍にて選択的に高めた構造であれば、第1の実施の形態による上記(1)および(2)の効果と同様の効果もしくはそれに準じた効果は得ることができる。 After all, if the structure is such that the impurity concentration in the portion adjacent to the pn junction side of the separation wall that electrically partitions the inside of the substrate through the pn junction is selectively increased at least near the substrate surface, the first The effect similar to the effect of said (1) and (2) by embodiment of this, or the effect according to it can be acquired.
11…半導体層、12…半導体領域、12a〜12c…領域、13a〜13e、17b、17c、18b、18c…コンタクト領域(N+層)、14、14a、14b…拡散層、15a〜15c、16、19…高濃度領域(N+層)、BL…埋込層、GP…導体プレート、HP…磁気検出部。
DESCRIPTION OF
Claims (10)
前記半導体基板は、pn接合を通じて基板内部を電気的に区画する分離壁を備え、該分離壁のpn接合側に近接する部分は少なくとも基板表面の近傍にてその不純物濃度が選択的に高められてなる
ことを特徴とする縦型ホール素子。 In a state where a current including a component perpendicular to the surface of the semiconductor substrate is supplied to a magnetic detection unit provided as a predetermined region in the substrate, a magnetic field component parallel to the surface of the substrate is applied to the magnetic detection unit. A vertical Hall element that generates a Hall voltage signal corresponding to the magnetic field component in the substrate,
The semiconductor substrate includes a separation wall that electrically partitions the inside of the substrate through a pn junction, and a portion of the separation wall adjacent to the pn junction side has an impurity concentration selectively increased at least in the vicinity of the substrate surface. A vertical Hall element characterized by
請求項1に記載の縦型ホール素子。 The vertical Hall element according to claim 1, wherein the separation wall partitions the magnetic detection unit in the semiconductor substrate.
請求項1に記載の縦型ホール素子。 The vertical Hall element according to claim 1, wherein the separation wall surrounds the periphery of the magnetic detection unit at least near the surface of the semiconductor substrate.
請求項2または3に記載の縦型ホール素子。 The magnetic detection unit generates a current in which a dimension in a depth direction of a high concentration region in which a concentration of impurities is selectively increased in a portion adjacent to the pn junction side of the separation wall of the semiconductor substrate includes a component perpendicular to the substrate surface. The vertical Hall element according to claim 2, wherein the vertical Hall element is set to be short enough to circulate in a vertical direction.
請求項1に記載の縦型ホール素子。 The vertical Hall element according to claim 1, wherein the isolation wall is an isolation wall for element isolation that isolates the Hall element from other elements.
請求項5に記載の縦型ホール素子。 The vertical Hall element according to claim 5, wherein the impurity concentration in a portion adjacent to the outside of the isolation wall for element isolation is selectively increased.
請求項1〜6のいずれか一項に記載の縦型ホール素子。 The vertical Hall element according to any one of claims 1 to 6, wherein a conductor plate is disposed above the surface of the semiconductor substrate so as to cover at least the magnetic detection unit.
請求項7に記載の縦型ホール素子。 The vertical Hall element according to claim 7, wherein the conductor plate is made of either polycrystalline silicon or aluminum.
請求項1〜8のいずれか一項に記載の縦型ホール素子。 On the surface of the semiconductor substrate, each end of a current supply pair for supplying current to the magnetic detection unit and a voltage output pair for outputting the Hall voltage signal is used to select an impurity concentration on the surface of the semiconductor substrate. The dimension in the depth direction of the high concentration region in which the impurity concentration is selectively increased in the portion adjacent to the pn junction side of the separation wall of the semiconductor substrate is provided as the height of the current supply pair. The vertical Hall element according to any one of claims 1 to 8, wherein the vertical Hall element is set to be approximately the same as a dimension in a depth direction of each end portion of the voltage output pair.
請求項1〜9のいずれか一項に記載の縦型ホール素子。 The vertical Hall element according to any one of claims 1 to 9, wherein a current including a component perpendicular to the surface of the semiconductor substrate is guided so as to flow in an oblique direction with respect to the surface of the substrate at least in the magnetic detection unit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333355A JP2006147710A (en) | 2004-11-17 | 2004-11-17 | Vertical hall element |
DE102005051306A DE102005051306A1 (en) | 2004-10-28 | 2005-10-26 | Vertical Hall device and method for adjusting the offset voltage of a vertical Hall device |
US11/260,681 US20060097715A1 (en) | 2004-10-28 | 2005-10-28 | Vertical Hall device and method for adjusting offset voltage of vertical Hall device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333355A JP2006147710A (en) | 2004-11-17 | 2004-11-17 | Vertical hall element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006147710A true JP2006147710A (en) | 2006-06-08 |
Family
ID=36627063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333355A Pending JP2006147710A (en) | 2004-10-28 | 2004-11-17 | Vertical hall element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006147710A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531757A (en) * | 2009-06-30 | 2012-12-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Hall sensor element and method for measuring magnetic field |
-
2004
- 2004-11-17 JP JP2004333355A patent/JP2006147710A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012531757A (en) * | 2009-06-30 | 2012-12-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Hall sensor element and method for measuring magnetic field |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674578B2 (en) | Magnetic sensor and magnetic detection method | |
JP2005333103A (en) | Vertical hall device and manufacturing method of the same | |
JP6731846B2 (en) | Integrated sensor device for charge detection | |
US8981442B2 (en) | Semiconductor magnetic field sensors | |
US20060097715A1 (en) | Vertical Hall device and method for adjusting offset voltage of vertical Hall device | |
US20070241365A1 (en) | Semiconductor integrated circuit device | |
US9484525B2 (en) | Hall effect device | |
JP4784186B2 (en) | Vertical Hall element and its magnetic detection sensitivity adjustment method | |
JP4798102B2 (en) | Vertical Hall element | |
US10263176B2 (en) | Semiconductor device having vertical hall element | |
US20180315919A1 (en) | Semiconductor device | |
JP2006140496A (en) | Integrated circuit insulating semiconductor structure having various operating voltage | |
JP2006128400A (en) | Vertical hall element | |
US10236440B2 (en) | Semiconductor device | |
JP2006147710A (en) | Vertical hall element | |
JP2008016863A (en) | Vertical hall element | |
US10985311B2 (en) | Semiconductor element, magnetoresistance effect element, magnetic sensor and spin transistor | |
US10615333B2 (en) | Semiconductor device | |
JP4353057B2 (en) | Vertical Hall element and manufacturing method thereof | |
JP2006179594A (en) | Hall element | |
JP4353055B2 (en) | Vertical Hall element | |
JP2006032396A (en) | Vertical hall element | |
JP2006128399A (en) | Vertical hall element | |
US11973146B2 (en) | Semiconductor integrated circuit | |
US10263177B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |