JP2008004648A - 研磨装置及び研磨方法 - Google Patents
研磨装置及び研磨方法 Download PDFInfo
- Publication number
- JP2008004648A JP2008004648A JP2006170794A JP2006170794A JP2008004648A JP 2008004648 A JP2008004648 A JP 2008004648A JP 2006170794 A JP2006170794 A JP 2006170794A JP 2006170794 A JP2006170794 A JP 2006170794A JP 2008004648 A JP2008004648 A JP 2008004648A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polishing
- processed
- resistivity
- eddy current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】基板の抵抗率の影響を受けずに渦電流方式の終点検出が可能な研磨装置及び研磨方法を提供する。
【解決手段】被処理基板Wを保持する基板ホルダー3と、研磨パッド2が取り付けられる研磨定盤1と、基板ホルダー3と研磨定盤1の少なくとも一方に設けられた回転機構と、研磨定盤1に取り付けられた研磨パッド2上に研磨液10を供給する研磨液供給部5とを備え、基板ホルダー3に保持された被処理基板Wの表面の導電膜を研磨する研磨装置において、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を低下させる抵抗率調整機構100と、被処理基板Wに渦電流を発生させる渦電流プローブ5を含み、抵抗率調整機構100によって基板部の抵抗率が低下された被処理基板Wの導電膜の厚みに依存する導電率を検出する検出器8などの検出手段とを具備する。これにより、渦電流プローブ5によって被処理基板Wに発生させる渦電流への基板抵抗率の影響を最小化することが可能になり、基板抵抗率の相違による終点検出時間の差を低減することができる。
【選択図】図1
【解決手段】被処理基板Wを保持する基板ホルダー3と、研磨パッド2が取り付けられる研磨定盤1と、基板ホルダー3と研磨定盤1の少なくとも一方に設けられた回転機構と、研磨定盤1に取り付けられた研磨パッド2上に研磨液10を供給する研磨液供給部5とを備え、基板ホルダー3に保持された被処理基板Wの表面の導電膜を研磨する研磨装置において、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を低下させる抵抗率調整機構100と、被処理基板Wに渦電流を発生させる渦電流プローブ5を含み、抵抗率調整機構100によって基板部の抵抗率が低下された被処理基板Wの導電膜の厚みに依存する導電率を検出する検出器8などの検出手段とを具備する。これにより、渦電流プローブ5によって被処理基板Wに発生させる渦電流への基板抵抗率の影響を最小化することが可能になり、基板抵抗率の相違による終点検出時間の差を低減することができる。
【選択図】図1
Description
本発明は、半導体集積回路の多層配線工程や素子分離工程で使用する研磨装置及び研磨方法に関するものである。
図10に従来の研磨装置の概略構成を示す。回転機構を有する研磨定盤1と、研磨定盤1に取り付けられた研磨パッド2と、回転機構を有する基板ホルダー3と、研磨液供給部4とで構成されており、導電膜が表面に形成された被処理基板Wを研磨する際の終点を検出するための渦電流プローブ5を具備している。渦電流プローブ5は、コイル6と高周波電源7と構成されており、少なくともコイル6は研磨定盤1内(基板ホルダー3内でもよい)に配置されている。渦電流プローブ5は渦電流検出器8に接続され、渦電流検出器8は、研磨定盤1の回転を制御する回転制御装置9に接続されている。
上記研磨装置によって被処理基板Wを研磨する際には、研磨パッド2が取り付けられた研磨定盤1の上に、被処理基板Wを保持した基板ホルダー3を荷重をかけて下ろす。このときに、研磨パッド2の上に研磨液供給部4より研磨液10を滴下させつつ、研磨定盤1と基板ホルダー3を回転させることにより、被処理基板Wの表面を研磨パッド2および研磨液10で研磨する。この間に、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して被処理基板Wの導電膜に渦電流を発生させ、その変化を渦電流検出器8で監視し、適当時に研磨を終了する。
研磨の終点検出の原理を説明する。導電膜の導電率は膜厚に対応しているので、導電率(渦電流)をモニタリングすることによって膜厚をモニタリングすることができる。導電率と膜厚との関係を予め調べておけば、研磨が進行して残膜厚が所望の値に到達したことを導電率の値から知ることができ、導電率を研磨の停止、即ち終点検出に利用できるのである。
この渦電流を用いる終点検出は通常、導電膜を所望の膜厚だけ残して研磨停止するために利用される。研磨開始初期は表面段差が大きいので、まず大きい研磨レートで平坦性に優れる条件で研磨を行ない、渦電流方式で終点検出して所望の膜厚を残すのである。その後に小さい研磨レートで配線のディッシングを拡大させないように余分な領域の導電膜を全て除去する。このときには下地のバリアメタルが露出するので、光反射率の変化を利用する終点検出方法が採用されることが多い。
特許第3290347号公報
しかしながら、上記した従来の渦電流方式の終点検出法では、被処理基板Wの内の基板の抵抗率が渦電流に与える影響が考慮されていない。つまり低抵抗の基板は高抵抗の基板に比べて基板自体に流れる渦電流が無視できず、渦電流プローブが検出する導電率の変化にも影響が現れる。
図11にシリコン基板の不純物濃度(即ちキャリア濃度)と抵抗率との関係を示す。日常の研磨レート管理等には安価なCZ成長のシリコン基板が用いられる。かかるシリコン基板の抵抗率は例えばp型で0.1〜100Ωcmであり、この抵抗率を図11の関係に基づいてキャリア濃度に換算すると約3×1015〜約5×1018cm−3である。
一方、製品向けには、シリコンのエピタキシャル基板、すなわち低抵抗のシリコン基板上に高抵抗のシリコン薄膜をエピタキシャル成長させた基板が用いられる。深さ方向に理想的な不純物濃度分布が得られるだけでなく、CMOSのラッチアップ抑制にも効果があるからである。かかるエピタキシャル基板では、高抵抗のエピタキシャル層は数μmであるため実効的な抵抗率は低抵抗基板で決定され、通常、p+型で0.01−0.02Ωcmである。この抵抗率を図11の関係に基づいてキャリア濃度に換算すると約2×1019〜約1×1020cm−3である。つまりエピタキシャル基板はCZ成長のシリコン基板に比べて抵抗率が1〜4桁、キャリア濃度が1〜5桁異なる。
導電膜は基板の抵抗率に関係なく同一の膜質で同じ膜厚で堆積できるのであるが、同一の膜質で同じ膜厚であっても、流れる渦電流の大きさは基板の抵抗率の影響で異なることになり、渦電流プローブが検出する全体(基板+導電膜)の導電率も異なってしまう。言い換えると、検出された導電率が同じであっても、基板の抵抗率に依っては導電膜の膜厚が異なることがある。
具体的には、導電膜が所望の膜厚に減じられた時点で研磨を停止する場合、所望の膜厚に対応する所定の導電率が検出された時に終点とするのであるが、この所定の導電率が検出されるまでの研磨時間が基板の抵抗率が高いほど短くなる。つまり、導電膜の研磨開始時の膜厚および研磨速度が一定であっても、基板の抵抗率が高いほど、研磨時間が短くなり、導電膜の残膜厚が厚くなる。
この現象について詳述する。表面に導電膜が形成された基板を研磨対象とする場合、渦電流が流れる経路を等価電気回路で表現すると、図12に示すように、基板の抵抗Rsubと導電膜の抵抗Rconとが並列接続された系とみなすことができる。したがって全体の抵抗Rは次式で表される。
1/R=1/Rsub+1/Rcon ・・・(1)
基板の抵抗Rsubと導電膜の抵抗Rconは、基板と導電膜の抵抗率をそれぞれρsubとρconとし、渦電流が通過する断面積をそれぞれSsubとSconとし、渦電流が通過する経路長をそれぞれLsubとLconとしたとき、オームの法則によって、それぞれ次式で表される。
基板の抵抗Rsubと導電膜の抵抗Rconは、基板と導電膜の抵抗率をそれぞれρsubとρconとし、渦電流が通過する断面積をそれぞれSsubとSconとし、渦電流が通過する経路長をそれぞれLsubとLconとしたとき、オームの法則によって、それぞれ次式で表される。
Rsub=ρsub×(Lsub/Ssub) ・・(2)
Rcon=ρcon×(Lcon/Scon) ・・(3)
基板の断面積Ssubは、渦電流が基板の電気回路加工面、即ち円面に平行に流れるため、基板の厚さasubと基板の直径bsubとの積で表されると仮定できる。
Rcon=ρcon×(Lcon/Scon) ・・(3)
基板の断面積Ssubは、渦電流が基板の電気回路加工面、即ち円面に平行に流れるため、基板の厚さasubと基板の直径bsubとの積で表されると仮定できる。
Ssub=asub×bsub ・・・(4)
同様に、導電膜の断面積Sconは、導電膜の厚さaconと基板の直径bsubとの積で表されると仮定できる。
同様に、導電膜の断面積Sconは、導電膜の厚さaconと基板の直径bsubとの積で表されると仮定できる。
Scon=acon×bsub ・・・(5)
基板と導電膜の線路長Lsub,Lconはともに基板の直径bsubで表せる。
Lsub=bsub、Lcon=bsub ・・・(6)
基板と導電膜の断面積Ssub,Sconおよび経路長Lsub,Lconは図13で表される。基板サイズは直径200mm(8インチウエハ)としている。式(4)(5)(6)をそれぞれ式(2)(3)に代入して整理すると、次式が得られる。
基板と導電膜の線路長Lsub,Lconはともに基板の直径bsubで表せる。
Lsub=bsub、Lcon=bsub ・・・(6)
基板と導電膜の断面積Ssub,Sconおよび経路長Lsub,Lconは図13で表される。基板サイズは直径200mm(8インチウエハ)としている。式(4)(5)(6)をそれぞれ式(2)(3)に代入して整理すると、次式が得られる。
Rsub=ρsub×(Lsub/Ssub)
=ρsub×{bsub/(asub×bsub)}
=ρsub/asub ・・・・・・・・(7)
Rcon=ρcon×(Lcon/Scon)
=ρcon×{bsub/(acon×bsub)}
=ρcon/acon ・・・・・・・・(8)
得られた式(7)(8)にたとえば次の値を代入して具体的に数値計算を行なうことで、基板の抵抗Rsub,導電膜の抵抗Rconが求められる。
=ρsub×{bsub/(asub×bsub)}
=ρsub/asub ・・・・・・・・(7)
Rcon=ρcon×(Lcon/Scon)
=ρcon×{bsub/(acon×bsub)}
=ρcon/acon ・・・・・・・・(8)
得られた式(7)(8)にたとえば次の値を代入して具体的に数値計算を行なうことで、基板の抵抗Rsub,導電膜の抵抗Rconが求められる。
ρsub=0.02、または、100[Ωcm]
ρcon=2[μΩcm]
asub=700[μm]
acon=600[nm]
ここで、ρsub=0.02と100[Ωcm]はそれぞれシリコン基板、すなわちエピタキシャル基板とフラットネス基板の抵抗率を表している。ρcon=2[μΩcm]は銅の導電膜の抵抗率を表している。得られた抵抗Rsub,Rconの各値を式(1)に代入すると全体の抵抗Rが求められる。
ρcon=2[μΩcm]
asub=700[μm]
acon=600[nm]
ここで、ρsub=0.02と100[Ωcm]はそれぞれシリコン基板、すなわちエピタキシャル基板とフラットネス基板の抵抗率を表している。ρcon=2[μΩcm]は銅の導電膜の抵抗率を表している。得られた抵抗Rsub,Rconの各値を式(1)に代入すると全体の抵抗Rが求められる。
図14に、抵抗率ρsub=0.02[Ωcm]のエピタキシャル基板(低抵抗基板という)と、抵抗率ρsub=100[Ωcm]のフラットネス基板(高抵抗基板という)とをそれぞれ研磨したときのコンダクタンス(1/R)の経時変化を示す。銅の導電膜(図中に単に銅膜あるいはCuと記す)の研磨レートは基板の種類に関係なく600nm/min(一定)とした。導電膜は研磨によって次第に除去され、それに伴って抵抗が増大するので、研磨時間が経過するにしたがってコンダクタンスは減少する。
いずれの基板でも、研磨時間60秒で導電膜が消滅し、以降の研磨時間では基板の抵抗率の逆数に相応する一定のコンダクタンス値になっている。しかし両基板において、導電膜の研磨中及び消滅後の挙動に差がある。図14から明らかなように、導電膜がある膜厚になる研磨時間、つまりあるコンダクタンスに到達する研磨時間は、高抵抗基板の方が低抵抗基板よりも短くなっている。研磨レートは基板の抵抗率に関係なく一定としているので、研磨時間の短い高抵抗基板上の銅膜の方が低抵抗基板上の銅膜よりも厚く残留することになる。
導電膜を膜厚200nmにて残す場合を検討する。初期膜厚600nmの導電膜を一定の研磨レート600nm/minで研磨すると、図15に残膜厚の経時変化を示すように、研磨時間40秒で残膜厚200nmに到達する。研磨時間40秒での高抵抗基板あるいは低抵抗基板に対する全体のコンダクタンスは、図14から、それぞれ10.00、13.50である(任意単位)。
製品に使用される基板は上述したように低抵抗基板(エピタキシャル基板)なので、その上の導電膜を研磨することを標準に考えると、研磨時間40秒で残膜厚は200nmになり、全体のコンダクタンスは13.50になる。渦電流プローブは、コンダクタンス13.50を検知した時点で研磨を停止させるというレシピを標準とすることになる。
このレシピで高抵抗基板上の導電膜を研磨する場合、渦電流プローブがコンダクタンス13.50を検知した時点で研磨を停止させるので、図14より、約33秒で研磨が停止することになる。この研磨時間では導電膜の残膜厚は、図15より、約270nmになり、目標の200nmよりも厚く残留する。
このように発生する残膜厚の差は、次ステップで余分な領域の導電膜を全て除去する際の研磨の負荷を増大させる。また導電膜が予想以上に厚く残る場合は除去しきれず、配線間ショート等の不良に結びつく恐れがある。さらに基板種ごとに渦電流値と残膜厚値との関係を調べなくてはならず、研磨のレシピも別々に作成しなければならない。
本発明は上記従来の問題を解決するもので、基板自体の抵抗率の影響を受けずに渦電流方式の終点検出が可能な研磨装置及び研磨方法を提供する。
上記目的を達成するために、本発明の研磨装置は、被処理基板を保持する基板ホルダーと、研磨パッドが取り付けられる研磨定盤と、前記基板ホルダーと研磨定盤をそれぞれ回転させる回転機構と、前記研磨定盤に取り付けられた研磨パッド上に研磨液を供給する研磨液供給部とを備え、前記基板ホルダーに保持された被処理基板の表面の導電膜を研磨する研磨装置において、前記基板ホルダーに保持された被処理基板の基板部の抵抗率を低下させる抵抗率調整機構と、被処理基板に渦電流を発生させる渦電流プローブを含み、前記抵抗率調整機構によって基板部の抵抗率が低下された被処理基板の導電膜の厚みに依存する導電率を検出する検出手段とを具備したことを特徴とする。
これにより、渦電流プローブによって被処理基板に発生させる渦電流への基板部の抵抗率の影響を最小化することが可能になり、基板部の本来の抵抗率の差に基づく終点検出時間の差を低減することができる。したがって、導電膜が予想以上に厚く残ることはなくなり、次ステップで余分な領域の導電膜を全て除去するための研磨の負荷を増大させることや、導電膜を除去しきれないことに起因する配線間ショート等の不良を回避できる。基板種ごとに研磨のレシピを変える必要もなくなる。
渦電流プローブが研磨定盤内または基板ホルダーに配置されていることを特徴とする。
検出手段が導電膜の所望の残膜厚に対応する所定の導電率を検出した時に研磨を停止させる手段を備えているのが都合よい。
検出手段が導電膜の所望の残膜厚に対応する所定の導電率を検出した時に研磨を停止させる手段を備えているのが都合よい。
抵抗率調整機構が、被処理基板に電磁波を照射する電磁波源と被処理基板を加熱する加熱手段との内の少なくとも一方を有していることを特徴とする。
電磁波源は、紫外から赤外までの波長範囲のレーザー光源または白色光源であってよい。加熱手段は、ヒーター、電子線源、またはエックス線源であってよい。電磁波源からの電磁波を被処理基板の裏面に向けて発散させる凹レンズが配置されていてよい。
電磁波源は、紫外から赤外までの波長範囲のレーザー光源または白色光源であってよい。加熱手段は、ヒーター、電子線源、またはエックス線源であってよい。電磁波源からの電磁波を被処理基板の裏面に向けて発散させる凹レンズが配置されていてよい。
研磨定盤と基板ホルダーの少なくとも一方を回転させながら、前記研磨定盤に取り付けられた研磨パッド上に研磨液を滴下し、前記基板ホルダーに保持された被処理基板の表面を押し付けて研磨する際に、前記被処理基板の基板部の抵抗率を所定の値に低下させつつ、被処理基板に渦電流を発生させて、基板表面の導電膜の所望の残膜厚に対応する所定の導電率を研磨終点として検出することを特徴とする。
本発明の研磨装置は、被処理基板の基板部の抵抗率を低下させる抵抗率調整機構を具備したことにより、渦電流プローブによって導電膜に発生させる渦電流への基板抵抗率の影響を最小化することが可能になり、基板毎の専用レシピを準備することなく、同一条件で、導電膜を所望の残膜厚に対応する予め決めた導電率値を研磨終点として研磨することが可能になった。初めての基板に対しても新たな条件出しが不要である。
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施形態1)
図1は本発明の実施形態1の研磨装置の概略構成を示す。回転軸1aなどの回転機構を有した研磨定盤1と、研磨定盤1に取り付けられた研磨パッド2と、回転軸3aなどの回転機構を有した基板ホルダー3と、研磨液供給部4とで構成されており、導電膜が表面に形成され基板ホルダー3に保持された被処理基板Wを研磨する際の終点を検出するための渦電流プローブ5を具備している。渦電流プローブ5は、コイル6と高周波電源7と構成されており、少なくともコイル6は研磨定盤1内に配置されている。渦電流プローブ5は渦電流検出器8に接続され、渦電流検出器8は、研磨定盤1の回転を制御する回転制御装置9に接続されている。図示を省略するが、基板ホルダー3の回転やXYZ方向の移動を制御する制御装置もある。基板ホルダー3は、搬送中は真空吸着で被処理基板Wを保持するが、研磨中はリテーナリングと呼ばれる外周リングで被処理基板Wを保持してその飛び出しを防ぐようになっている。
(実施形態1)
図1は本発明の実施形態1の研磨装置の概略構成を示す。回転軸1aなどの回転機構を有した研磨定盤1と、研磨定盤1に取り付けられた研磨パッド2と、回転軸3aなどの回転機構を有した基板ホルダー3と、研磨液供給部4とで構成されており、導電膜が表面に形成され基板ホルダー3に保持された被処理基板Wを研磨する際の終点を検出するための渦電流プローブ5を具備している。渦電流プローブ5は、コイル6と高周波電源7と構成されており、少なくともコイル6は研磨定盤1内に配置されている。渦電流プローブ5は渦電流検出器8に接続され、渦電流検出器8は、研磨定盤1の回転を制御する回転制御装置9に接続されている。図示を省略するが、基板ホルダー3の回転やXYZ方向の移動を制御する制御装置もある。基板ホルダー3は、搬送中は真空吸着で被処理基板Wを保持するが、研磨中はリテーナリングと呼ばれる外周リングで被処理基板Wを保持してその飛び出しを防ぐようになっている。
この研磨装置が従来のものと相違するのは、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を低下させる抵抗率調整機構100として、基板ホルダー3に、基板裏面に接触する透明なフィルム110を介して基板裏面にレーザー光を照射するレーザー光源111を有している点である。
上記研磨装置によって被処理基板Wを研磨する際には、研磨パッド2が取り付けられた研磨定盤1の上に、被処理基板Wを保持した基板ホルダー3を荷重をかけて下ろす。研磨荷重はフィルム110を介して被処理基板Wに印加されることになる。このときに、研磨パッド2の上に研磨液供給部4より研磨液10を滴下させつつ、研磨定盤1と基板ホルダー3とを回転させることにより、被処理基板Wの表面を研磨パッド2および研磨液10で研磨する。
この間に、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して基板表面の導電膜中に渦電流を発生させる。またこの間に、レーザー光源111からのレーザー光をフィルム110を通して基板裏面に照射する。照射されたレーザー光は被処理基板Wの基板部に吸収されてキャリアを発生させるので、基板部の導電率は増加する(即ち基板部の抵抗率は低下する)。高抵抗基板である場合には実効的に抵抗を下げることができるので、製品に使用される低抵抗基板との抵抗差を低減することができる。結果として、導電膜に流れる渦電流への基板部からの影響が小さくなる。
このため、基板部が低抵抗基板であるか高抵抗基板であるかに関わらず、同一研磨レシピで導電膜の終点検出を行なうことが可能である。渦電流プローブ5のコイル6を介して渦電流検出器8が所定のコンダクタンス値を検知したら、回転制御装置9に信号を送って、研磨定盤1の回転を停止し、研磨を終了させる。
この光照射を用いる渦電流方式の終点検出の原理について説明する。基板材料はシリコンであり、低抵抗のエピタキシャルシリコン基板(p+型、抵抗率0.02Ωcm、キャリア濃度約2×1019cm−3)、および、高抵抗のシリコンフラットネス基板(p型、抵抗率100Ωcm、キャリア濃度約3×1015cm−3)であるものとする。レーザー光源111には波長632.8nmのHe−Neレーザーを用いるものとする。
He−Neレーザーのフォトンエネルギーは次式で表される。
EPhoton=(h×c)/(λ×q)・・・(9)
ここで、h=6.63×10−34[Jsec](プランク定数)、c=3.00×108[m/sec](光速度)、λ=632.8[nm](光の波長)、q=1.602×10−19[C](電子電荷)とし、(9)式に代入して計算すると、EPhoton=1.959[eV]になる。
EPhoton=(h×c)/(λ×q)・・・(9)
ここで、h=6.63×10−34[Jsec](プランク定数)、c=3.00×108[m/sec](光速度)、λ=632.8[nm](光の波長)、q=1.602×10−19[C](電子電荷)とし、(9)式に代入して計算すると、EPhoton=1.959[eV]になる。
p型基板に光照射した場合の過剰少数キャリア濃度は次式で表される。
R={(1−n)2+κ2}/{((1+n)2+κ2)}・・・(11)
ここで、nは屈折率、κは消衰係数である。上記のλ=632.8nmについての各値が入手困難であるため、文献上で最も近い波長λ=645.8nmに対する屈折率n=3.858、消衰係数κ=0.017で代用するものとする。これにより、R=0.346が得られる。
ここで、nは屈折率、κは消衰係数である。上記のλ=632.8nmについての各値が入手困難であるため、文献上で最も近い波長λ=645.8nmに対する屈折率n=3.858、消衰係数κ=0.017で代用するものとする。これにより、R=0.346が得られる。
α[cm−1]は光の吸収係数であって次式で表される。
α=(4×π×κ)/λ ・・・(12)
ここで、πは円周率である。λ=632.8nmの場合について計算すると、α=3376[cm−1]である。
α=(4×π×κ)/λ ・・・(12)
ここで、πは円周率である。λ=632.8nmの場合について計算すると、α=3376[cm−1]である。
Φ[cm−2・s−1]は単位時間当たりに単位面積に入射するPhoton数であって次式で表される。
Φ=P/(q×EPhoton×A) ・・・(13)
ここで、Pはレーザー出力[W]、Aはレーザーの照射面積[μm2]である。
Φ=P/(q×EPhoton×A) ・・・(13)
ここで、Pはレーザー出力[W]、Aはレーザーの照射面積[μm2]である。
Ln[μm]は電子の拡散距離、Dn[cm2・s]は電子の拡散係数であって、次式で関係付けられている。
Ln=√(Dn×τn) ・・・(14)
Dn=(kB×T×μn)/q ・・・(15)
ここで、τn[s]は電子の寿命、μn[cm2/(V・s)]は電子の移動度である。kB=1.38×1023[J/K](ボルツマン定数)であり、T(K)は絶対温度であってtをセルシウス温度(℃)として次式で表される。
Ln=√(Dn×τn) ・・・(14)
Dn=(kB×T×μn)/q ・・・(15)
ここで、τn[s]は電子の寿命、μn[cm2/(V・s)]は電子の移動度である。kB=1.38×1023[J/K](ボルツマン定数)であり、T(K)は絶対温度であってtをセルシウス温度(℃)として次式で表される。
T=273.15+t ・・・(16)
T=300[K]、μn=1350[cm2/(V・s)]、τn=10[μs]として、(14)(15)式に代入してLn、Dnを計算すると、Ln=0.0594[cm]、Dn=35.28[cm2・s]になる。
T=300[K]、μn=1350[cm2/(V・s)]、τn=10[μs]として、(14)(15)式に代入してLn、Dnを計算すると、Ln=0.0594[cm]、Dn=35.28[cm2・s]になる。
srは規格化された表面再結合速度次式であって次式で与えられる。
sr=S×Ln/Dn ・・・(17)
ここで、S[cm/s]は表面再結合速度である。
sr=S×Ln/Dn ・・・(17)
ここで、S[cm/s]は表面再結合速度である。
以上のようにして導出された各値と、P=100[W]、A=0.0314[cm2]、S=10[cm/s]とを(10)式に代入して、過剰少数キャリア濃度Δn(x)の基板表面からの距離に対する変化を計算すると、図2に示す分布となる。発生した過剰少数キャリアは、1〜2×1019[cm−3]になる。これを先の図11からp型シリコン基板の抵抗率に換算すると、約0.05[Ωcm]になる。
この結果は、光照射する前のp型シリコン基板の抵抗率が100[Ωcm]であれば、光照射することで抵抗率を5桁下げられることを意味する。光照射によって低下したシリコン基板の抵抗率を用いて前述したのと同様にしてコンダクタンスの研磨時間依存性を計算すると、導電膜(銅)の残膜厚200nmを目標とする研磨時間は約36秒になる。この研磨時間での残膜厚は約240nmとなり、光照射しない場合の270nmよりも約30nm目標値に近付く。光照射によって、シリコン基板の抵抗率による影響を小さくできることになる。
つまり、本実施形態1の研磨装置及び研磨方法は、任意の低抵抗基板を標準に選び、その標準基板の表面に形成された導電膜の導電率と膜厚との関係を求めておき、被処理基板を研磨する際に、標準基板の抵抗率に近づくように被処理基板に光照射し、前記標準基板について求めた導電膜の導電率と膜厚との関係を用いて研磨終点を検出するものである。低抵抗基板を標準としたのは、製品に使用されるエピタキシャル基板で最も使用枚数が多いためである。他の基板を使用する場合には、その上に堆積する導電膜(低抵抗率膜であればよく、銅に限らない)の導電率と膜厚とを考慮して光照射のパワーを決める必要がある。このようにすることにより、渦電流へのシリコン基板の抵抗率の影響を最小化し、導電膜(銅)について所望の残膜厚値で研磨を停止させることができる。
本実施形態1では、光照射の光源にHe−Neレーザーを使用して、適切なレーザー出力、照射面積を設定したが、より大きな効果を生むためには、より短波長、高レーザー出力である方が好ましい。He−Neレーザーではなく他の電磁波光源を用いてもよい。使用可能な他の光源には、YAGレーザ、Arレーザ、AlGaAs半導体レーザ、GaN半導体レーザ、KrFエキシマレーザ、ArFエキシマレーザ、F2レーザ、窒素レーザ、CO2レーザ、ハロゲンランプ、キセノンランプ、水銀灯などがある。
また本実施形態1では、シリコン基板に直接に光照射したが、シリコン基板全面に光照射するために、例えば図3に示すように、凹レンズ115を介して光照射してもよい。
また渦電流プローブ6の位置は、上記した研磨定盤1内に限られず、図4に示すように基板ホルダー4内に配置してもよい。
(実施形態2)
図5は本発明の実施形態2の研磨装置の概略構成を示す。この研磨装置が上記の実施形態1のものと相違するのは、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱するヒーター112が設けられている点である。ここではヒーター112は同心円状に配置されている。温度センサ116および温度制御装置117も備えている。
また渦電流プローブ6の位置は、上記した研磨定盤1内に限られず、図4に示すように基板ホルダー4内に配置してもよい。
(実施形態2)
図5は本発明の実施形態2の研磨装置の概略構成を示す。この研磨装置が上記の実施形態1のものと相違するのは、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱するヒーター112が設けられている点である。ここではヒーター112は同心円状に配置されている。温度センサ116および温度制御装置117も備えている。
上記構成により、実施形態1と同様にして、被処理基板Wの表面を研磨する状態において、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して基板表面の導電膜中に渦電流を発生させながら、ヒーター112からの熱をフィルム110を通して基板裏面に伝達させると、伝達された熱は、基板部の温度を上昇させ、キャリアを発生させるので、基板部の導電率は増加する(即ち基板部の抵抗率は低下する)。結果として、導電膜に流れる渦電流への基板部からの影響が小さくなる。
このため、基板部が低抵抗基板であるか高抵抗基板であるかに関わらず、同一研磨レシピで導電膜の終点検出を行なうことが可能となる。渦電流プローブ5のコイル6を介して渦電流検出器8が所定のコンダクタンス値を検知したら、回転制御装置9に信号を送って、研磨定盤1の回転を停止し、研磨を終了させる。
この基板加熱を用いる渦電流方式の終点検出の原理について説明する。基板材料はシリコンであり、低抵抗のエピタキシャルシリコン基板(p+型、抵抗率0.02Ωcm、キャリア濃度約2×1019cm−3)、および、高抵抗のシリコンフラットネス基板(p型、抵抗率100Ωcm、キャリア濃度約3×1015cm−3)であるものとする。ヒーター112にはタングステン電熱線を用いるものとする。
図6にシリコン基板のキャリア濃度の温度依存性を示す。低温領域では、半導体のキャリア濃度はドナーやアクセプタである不純物から放出されるキャリアで律速されるため、この領域は「不純物支配領域」と呼ばれる。この領域から温度を上昇させると、キャリア濃度が温度に対して一定になる領域がある。このキャリア濃度一定の領域は、不純物原子からキャリアが出払ってしまっている状態、すなわちドナーやアクセプタが全てキャリアを放出した状態にあるため、「出払い領域」と呼ばれる。さらに温度を上昇させると、温度の増加にともなってキャリア濃度が急激に増加する領域に入る。加熱による熱エネルギーが格子内のシリコン原子の振動を増加させて、電子を放出させ、電子が抜けた後に正孔ができるというように、電子−正孔対が急激に増加していくもので、この領域は「真性領域」と呼ばれる。
高抵抗シリコン基板(フラットネス基板)を加熱することによって、キャリア濃度を増加させ、抵抗率を低抵抗基板(エピタキシャル基板)のそれと同水準に下げるためには、図6より、加熱温度を300℃以上に設定すればよい。
つまり、高抵抗シリコン基板の加熱温度を300℃以上にすることによって、そのキャリア濃度が、低抵抗基板の抵抗率1019cm−3台と同レベルになる。両基板の抵抗率が同レベルであれば、実施形態1で説明したように、渦電流による終点検出時間も同レベルになる。
つまり、高抵抗シリコン基板の加熱温度を300℃以上にすることによって、そのキャリア濃度が、低抵抗基板の抵抗率1019cm−3台と同レベルになる。両基板の抵抗率が同レベルであれば、実施形態1で説明したように、渦電流による終点検出時間も同レベルになる。
つまり本実施形態2の研磨装置及び研磨方法は、任意の低抵抗基板を標準に選び、その標準基板の表面に形成された導電膜の導電率と膜厚との関係を求めておき、被処理基板を研磨する際に、標準基板の抵抗率に近づくように被処理基板を加熱し、前記標準基板について求めた導電膜の導電率と膜厚との関係を用いて研磨終点を検出する。渦電流へのシリコン基板の抵抗率の影響を最小化し、導電膜(銅)について所望の残膜厚値で研磨を停止させることができる。
本実施形態2では、被処理基板Wの加熱をフィルム110という介在物を通じて行なうとしたが、これに加えて、例えば加熱した研磨液や研磨パッド2で直接に被処理基板Wを加熱してもよい。なおフィルム110は、シリコンよりなる被処理基板WをSUS等で製造される基板ホルダー3に直接に接触させると破損が生じるので、これを避けるために被処理基板Wと基板ホルダー3との間に軟質のものを介在させているのである。研磨液は研磨液供給装置内で、また研磨パッド2は研磨定盤内のヒーターで、加熱することができる。
(実施形態3)
図7は本発明の実施形態3の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱する電子線源114を設けている。
(実施形態3)
図7は本発明の実施形態3の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱する電子線源114を設けている。
上記構成により、実施形態2と同様にして、被処理基板Wの表面を研磨する状態において、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して基板表面の導電膜中に渦電流を発生させながら、電子線源114からの電子線をフィルム110を通して基板裏面に照射することで基板部の温度を上昇させ、キャリアを発生させ、基板部の導電率を増加させる(即ち基板部の抵抗率は低下する)ことができる。
このため、この研磨装置でも、基板部が低抵抗基板であるか高抵抗基板であるかに関わらず、同一研磨レシピで導電膜の終点検出を行なうことが可能となる。渦電流プローブ5のコイル6を介して渦電流検出器8が所定のコンダクタンス値を検知したら、回転制御装置9に信号を送って、研磨定盤1の回転を停止し、研磨を終了させる。
このように、本実施形態3の研磨装置及び研磨方法によれば、渦電流へのシリコン基板の抵抗率の影響を最小化し、導電膜(銅)について所望の残膜厚値で研磨を停止させることができる。
本実施形態3では、電子線をフィルム110を通して基板裏面側に照射するとしたが、フィルム110に電子線通過用の穴を開けておいて(図示省略)、電子線を直接に照射することで基板部の加熱を行なってもよい。
(実施形態4)
図8は本発明の実施形態4の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱するエックス線源115とを設けている。
(実施形態4)
図8は本発明の実施形態4の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面側から加熱するエックス線源115とを設けている。
上記構成により、実施形態2と同様にして、被処理基板Wの表面を研磨する状態において、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して基板表面の導電膜中に渦電流を発生させながら、エックス線源からのエックス線をフィルム110を通して基板裏面に照射することで基板部の温度を上昇させ、キャリアを発生させ、基板部の導電率を増加させる(即ち基板部の抵抗率は低下する)ことができる。
このため、この研磨装置でも、基板部が低抵抗基板であるか高抵抗基板であるかに関わらず、同一研磨レシピで導電膜の終点検出を行なうことが可能である。渦電流プローブ5のコイル6を介して渦電流検出器8が所定のコンダクタンス値を検知したら、回転制御装置9に信号を送って、研磨定盤1の回転を停止し、研磨を終了させる。
このように、本実施形態4の研磨装置及び研磨方法によれば、渦電流へのシリコン基板の抵抗率の影響を最小化し、導電膜(銅)について所望の残膜厚値で研磨を停止させることができる。
本実施形態4では、エックス線をフィルム110を通して基板裏面側に照射するとしたが、フィルム110にエックス線通過用の穴を開けておいて(図示省略)、エックス線を直接に照射することで基板部の加熱を行なってもよい。
(実施形態5)
図9は本発明の実施形態5の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面にレーザー光を照射するレーザー光源111と、基板裏面側から加熱するヒーター112とを設けている。ここではレーザー光源111は軸心位置に配置され、その周りにヒーター112が同心円状に配置されている。
(実施形態5)
図9は本発明の実施形態5の研磨装置の概略構成を示す。この研磨装置では、基板ホルダー3に保持された被処理基板Wの基板部の抵抗率を下げる抵抗率調整機構100として、基板ホルダー3に、基板裏面にレーザー光を照射するレーザー光源111と、基板裏面側から加熱するヒーター112とを設けている。ここではレーザー光源111は軸心位置に配置され、その周りにヒーター112が同心円状に配置されている。
上記構成により、実施形態1あるいは実施形態2と同様にして、被処理基板Wの表面を研磨する状態において、渦電流プローブ5のコイル6に高周波電源7より高周波電界を印加して基板表面の導電膜中に渦電流を発生させながら、レーザー光源からのレーザ光を基板裏面に照射することで、またヒーターからの熱で基板温度を上昇させることでキャリアを発生させ、基板部の導電率を増加させる(即ち基板部の抵抗率を低下させる)ことができる。
したがって基板が低抵抗であるか高抵抗であるかに関わらず、同一研磨レシピで導電膜の終点検出を行なうことが可能となる。渦電流プローブ6のコイルを介して検知器108が所定のコンダクタンス値を検知したら、回転制御装置109に信号を送って、研磨定盤101の回転を停止し、研磨を終了させる。
光照射を用いる終点検出については実施形態1に、またヒーター加熱を用いる終点検出については実施形態2に既述してある。本実施形態5では、光照射および加熱という両キャリア発生手段を並存させることによって、高抵抗のシリコン基板のキャリア濃度を低抵抗エピタキシャル基板と同レベルのキャリア濃度まで引き上げることをより効率的に行うものである。
たとえば、レーザー光照射によってキャリア濃度を1×1019cm−3まで高める。さらに加熱によって基板温度300℃以上にすることでキャリア濃度を1×1019cm−3まで高める。両キャリア濃度の和は2×1019cm−3となり、低抵抗基板(エピタキシャル基板)のキャリア濃度2×1019cm−3とほぼ同じになる。光照射だけ、またはヒーター加熱だけでは不十分であったキャリア発生濃度を、両手段を併用することによって、さらに高める効果がある。
以上のように、本実施形態5の研磨装置及び研磨方法によれば、渦電流へのシリコン基板の抵抗率の影響を最小化し、導電膜(銅)について所望の残膜厚値で研磨を停止させることができる。
本実施形態5では、光照射にレーザー光源111を用いており、このレーザー光源111にはたとえば実施形態1に記載したようにHe−Neレーザーを使用することができるが、他の電磁波光源を使用してもよい。基板裏面に直接に光照射するのでなく、基板全面に光照射するために例えば凹レンズを介在させてもよい。基板加熱のためにヒーター112を用いたが、これに代えて電子線源やエックス線源を使用してもよい。また基板部の加熱をフィルム110等の介在物を通じて行なうとしたが、例えば加熱した研磨液や研磨パッド2で直接に基板部を加熱してもよい。
銅の配線技術は、最先端の微細で高集積の半導体集積回路に必要不可欠である。本発明の研磨装置及び研磨方法によって、ばらつきの小さいCu配線、それを有する半導体集積回路の形成が可能になり、高速で多機能なシステムLSIが可能になり、デジタル家電や携帯電話等に有用である。
1 研磨定盤
2 研磨パッド
3 基板ホルダー
4 研磨液供給部
5 渦電流プローブ
6 コイル
7 高周波電源
8 渦電流検出器
9 回転制御装置
10 研磨液
100 抵抗率調整機構
110 フィルム
111 レーザー光源
112 ヒーター
113 電子線源
114 エックス線源
W 被処理基板
2 研磨パッド
3 基板ホルダー
4 研磨液供給部
5 渦電流プローブ
6 コイル
7 高周波電源
8 渦電流検出器
9 回転制御装置
10 研磨液
100 抵抗率調整機構
110 フィルム
111 レーザー光源
112 ヒーター
113 電子線源
114 エックス線源
W 被処理基板
Claims (8)
- 被処理基板を保持する基板ホルダーと、研磨パッドが取り付けられる研磨定盤と、前記基板ホルダーと研磨定盤をそれぞれ回転させる回転機構と、前記研磨定盤に取り付けられた研磨パッド上に研磨液を供給する研磨液供給部とを備え、前記基板ホルダーに保持された被処理基板の表面の導電膜を研磨する研磨装置において、
前記基板ホルダーに保持された被処理基板の基板部の抵抗率を低下させる抵抗率調整機構と、被処理基板に渦電流を発生させる渦電流プローブを含み、前記抵抗率調整機構によって基板部の抵抗率が低下された被処理基板の導電膜の厚みに依存する導電率を検出する検出手段とを具備した研磨装置。 - 渦電流プローブが研磨定盤内または基板ホルダーに配置されている請求項1記載の研磨装置。
- 検出手段が導電膜の所望の残膜厚に対応する所定の導電率を検出した時に研磨を停止させる手段をさらに備えた請求項1または請求項2のいずれかに記載の研磨装置。
- 抵抗率調整機構が、被処理基板に電磁波を照射する電磁波源と被処理基板を加熱する加熱手段との内の少なくとも一方を有している請求項1記載の研磨装置。
- 電磁波源が、紫外から赤外までの波長範囲のレーザー光源または白色光源である請求項4記載の研磨装置。
- 加熱手段が、ヒーター、電子線源、またはエックス線源である請求項4記載の研磨装置。
- 電磁波源からの電磁波を被処理基板の裏面に向けて発散させる凹レンズが配置されている請求項4または請求項5のいずれかに記載の研磨装置。
- 研磨定盤と基板ホルダーの少なくとも一方を回転させながら、前記研磨定盤に取り付けられた研磨パッド上に研磨液を滴下し、前記基板ホルダーに保持された被処理基板の表面を押し付けて研磨する際に、
前記被処理基板の基板部の抵抗率を所定の値に低下させつつ、被処理基板に渦電流を発生させ、基板表面の導電膜の所望の残膜厚に対応する所定の導電率を研磨終点として検出する研磨方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006170794A JP2008004648A (ja) | 2006-06-21 | 2006-06-21 | 研磨装置及び研磨方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006170794A JP2008004648A (ja) | 2006-06-21 | 2006-06-21 | 研磨装置及び研磨方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008004648A true JP2008004648A (ja) | 2008-01-10 |
Family
ID=39008814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006170794A Pending JP2008004648A (ja) | 2006-06-21 | 2006-06-21 | 研磨装置及び研磨方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008004648A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012522649A (ja) * | 2009-04-01 | 2012-09-27 | ピーター ヴォルターズ ゲーエムベーハー | 両面研削機における極薄被加工物の材料除去機械加工方法 |
JP2020505759A (ja) * | 2017-01-13 | 2020-02-20 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | インシトゥ監視からの測定値の、抵抗率に基づく調整 |
CN115533737A (zh) * | 2022-11-30 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 一种化学机械研磨方法及系统 |
-
2006
- 2006-06-21 JP JP2006170794A patent/JP2008004648A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012522649A (ja) * | 2009-04-01 | 2012-09-27 | ピーター ヴォルターズ ゲーエムベーハー | 両面研削機における極薄被加工物の材料除去機械加工方法 |
JP2020505759A (ja) * | 2017-01-13 | 2020-02-20 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | インシトゥ監視からの測定値の、抵抗率に基づく調整 |
JP7227909B2 (ja) | 2017-01-13 | 2023-02-22 | アプライド マテリアルズ インコーポレイテッド | インシトゥ監視からの測定値の、抵抗率に基づく調整 |
CN115533737A (zh) * | 2022-11-30 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 一种化学机械研磨方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745762B2 (en) | Optimizing the thermal budget during a pulsed heating process | |
TWI381430B (zh) | Light irradiation method | |
JP5964802B2 (ja) | 半導体ウェハのレーザーアニールの二重ループ制御 | |
EP0106722A1 (fr) | Machine de traitement thermique pour semiconducteur | |
TW200842332A (en) | Substrate temperature measurement by infrared transmission | |
TW200806830A (en) | Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it | |
Fiory | Recent developments in rapid thermal processing | |
JP6163442B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
US20120012983A1 (en) | Silicon wafer and method of manufacturing same | |
JP2011040544A (ja) | 熱処理装置及び半導体装置の製造方法 | |
JP2011107144A (ja) | 接合ウェハ検査方法 | |
JP2014045186A (ja) | 不融解性薄膜ウェハのレーザアニール方法 | |
JP2008004648A (ja) | 研磨装置及び研磨方法 | |
US11425791B2 (en) | Mounting table, and method of manufacturing the mounting table | |
JP2018064049A (ja) | 検査用ウエーハ及び検査用ウエーハの使用方法 | |
US6511921B1 (en) | Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate | |
Bertoldo et al. | New method for the production of thin and stable, segmented n+ contacts in HPGe detectors | |
TWI535901B (zh) | 矽晶圓及其製造方法 | |
US8089274B2 (en) | Method for evaluating SOI wafer | |
Ito et al. | Low-resistance ultrashallow extension formed by optimized flash lamp annealing | |
WO2000042644A9 (en) | System and method for surface passivation | |
JPS6294925A (ja) | 熱処理装置 | |
TWI518301B (zh) | 量測裝置與應用其之量測方法 | |
Hamm et al. | Thermal budget reduction for spike anneals in conventional RTP | |
JP3788606B2 (ja) | 表面光起電力測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |