JP2008004068A - Noise analysis program, recording medium recording this program, noise analysis device and noise analysis method - Google Patents

Noise analysis program, recording medium recording this program, noise analysis device and noise analysis method Download PDF

Info

Publication number
JP2008004068A
JP2008004068A JP2007078839A JP2007078839A JP2008004068A JP 2008004068 A JP2008004068 A JP 2008004068A JP 2007078839 A JP2007078839 A JP 2007078839A JP 2007078839 A JP2007078839 A JP 2007078839A JP 2008004068 A JP2008004068 A JP 2008004068A
Authority
JP
Japan
Prior art keywords
noise
circuit
analysis
source circuit
receiving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007078839A
Other languages
Japanese (ja)
Other versions
JP4924136B2 (en
Inventor
Koichi Nakayama
耕一 中山
Kenji Wada
研二 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007078839A priority Critical patent/JP4924136B2/en
Publication of JP2008004068A publication Critical patent/JP2008004068A/en
Application granted granted Critical
Publication of JP4924136B2 publication Critical patent/JP4924136B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To estimate effect on the circuit characteristics of a noise-receiving circuit, in design of a semiconductor integrated circuit including a noise source circuit and the noise-receiving circuit, by estimating noise transmitted between power sources of both circuits. <P>SOLUTION: Analysis of amount of noise to be generated in the noise source circuit and analysis of circuit characteristics of the noise-receiving circuit are performed. The circuit characteristics of the noise-receiving circuit are evaluated in consideration for the effect of the amount of noise of the noise source circuit by use of a model in which ground lines of the noise source circuit and the noise-receiving circuit are mutually connected by a metal wire. When a desired reference is not satisfied at a result, the amount of noise transmitted through a substrate is analyzed by use of a model obtained by combining an integrated circuit model in which the ground lines of the noise source circuit and the noise-receiving circuit are separated with a substrate model. The circuit characteristics of the noise-receiving circuit are evaluated in consideration for the effect of the amount of noise. When the desired reference is not satisfied as a result, the specification of the noise source circuit or information for the noise-receiving circuit or substrate is reviewed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、半導体集積回路を設計する際に、ノイズ源となる回路からノイズの影響を受ける回路に伝播するノイズを見積もるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法に関する。   The present invention relates to a noise analysis program for estimating noise propagating from a noise source circuit to a circuit affected by noise when designing a semiconductor integrated circuit, a recording medium storing the program, a noise analysis apparatus, and a noise analysis method. About.

半導体集積回路では、ノイズを発生するデジタル回路等の回路（以下、ノイズ源回路とする）と、そのノイズの影響を受けるアナログ回路等の回路（以下、被ノイズ回路とする）が混載されることがある。そのような半導体集積回路において、ノイズ源回路と被ノイズ回路が異なる固有の電源により駆動される場合、その設計時に、半導体基板を経由して電源間を伝播するノイズを見積もることが重要である。従来、半導体基板を伝播する電源ノイズを見積もる方法として、次のような方法が公知である。   In a semiconductor integrated circuit, a circuit such as a digital circuit that generates noise (hereinafter referred to as a noise source circuit) and a circuit such as an analog circuit that is affected by the noise (hereinafter referred to as a noise-receiving circuit) are mixedly mounted. There is. In such a semiconductor integrated circuit, when the noise source circuit and the noise-receiving circuit are driven by different inherent power supplies, it is important to estimate the noise propagating between the power supplies via the semiconductor substrate at the time of designing. Conventionally, the following methods are known as methods for estimating power supply noise propagating through a semiconductor substrate.

半導体基板中の微小な三次元領域を接続点としてノードを持つ単位立体として取り扱い、前記単位立体は、抵抗要素、誘導要素、容量要素のうち少なくとも一つの要素を用いてモデル化され、前記半導体基板を前記単位立体の集合体として取り扱い、半導体集積回路を構成する回路素子を、前記モデル化された半導体基板とともに回路シミュレータを用いて動作特性解析を行う、半導体集積回路の基板雑音解析方法において、サブストレートコンタクト近傍における電流集中により発生する局所的な電圧降下を、抵抗素子でモデル化することにより、前記単位立体よりも寸法の小さなサブストレートコンタクト構造をモデル化する、ことを特徴とする（例えば、特許文献１参照。）。また、電源電流、グラウンド電流、回路素子から基板に注入される電流、電源、グラウンド、回路素子と基板との間の接合容量、電源、グラウンド、回路素子と基板との間の界面抵抗、電源抵抗、グラウンド抵抗、電源電圧変動、グラウンド電圧変動のいずれかを、基板の解析構造とは独立して集約する工程を有することを特徴とする（例えば、特許文献２参照。）。   A small solid three-dimensional region in a semiconductor substrate is treated as a unit solid having a node as a connection point, and the unit solid is modeled by using at least one of a resistance element, an inductive element, and a capacitive element, and the semiconductor substrate In a substrate noise analysis method for a semiconductor integrated circuit, wherein the circuit element constituting the semiconductor integrated circuit is analyzed with the circuit simulator together with the modeled semiconductor substrate using a circuit simulator. A substrate contact structure having a smaller dimension than the unit solid is modeled by modeling a local voltage drop caused by current concentration in the vicinity of the straight contact with a resistive element (for example, (See Patent Document 1). Also, power supply current, ground current, current injected from the circuit element to the substrate, power supply, ground, junction capacitance between the circuit element and the substrate, power supply, ground, interface resistance between the circuit element and the substrate, power supply resistance , Ground resistance, power supply voltage fluctuation, and ground voltage fluctuation are collected independently of the analysis structure of the substrate (see, for example, Patent Document 2).

特開２００２−１５８２８４号公報JP 2002-158284 A 特開２００５−４２４５号公報Japanese Patent Laying-Open No. 2005-4245

しかしながら、半導体基板を経由して伝播するノイズを見積もるには、半導体集積回路内の電源配線と半導体基板を接続する基板コンタクト情報や、基板内抵抗分布およびウェル構造などの半導体基板情報が必要である。従って、これらの情報をレイアウト情報から取得する必要がある。そのため、詳細なレイアウト情報がおよそ確定する前の設計初期において、このノイズを見積もることは、極めて困難であるという問題点がある。   However, in order to estimate the noise propagating through the semiconductor substrate, information on the substrate contact between the power supply wiring in the semiconductor integrated circuit and the semiconductor substrate, and information on the semiconductor substrate such as the resistance distribution in the substrate and the well structure are required. . Therefore, it is necessary to acquire such information from the layout information. For this reason, there is a problem that it is extremely difficult to estimate this noise in the initial design stage before detailed layout information is roughly determined.

また、上記特許文献１または２に開示された方法では、半導体基板を伝播するノイズ量を見積もる前に、詳細な回路動作モデルと大規模な半導体基板の回路モデルを作成する必要がある。そのため、半導体集積回路の実際の設計プロセスにおいて、半導体集積回路内の全ての回路に対して、半導体基板を経由して伝播する電源ノイズを解析することは、極めて困難である。つまり、上記特許文献１または２に開示された方法は、実際の設計現場でノイズを解析するのには適していないという問題点がある。   In the method disclosed in Patent Document 1 or 2, it is necessary to create a detailed circuit operation model and a circuit model of a large-scale semiconductor substrate before estimating the amount of noise propagating through the semiconductor substrate. Therefore, in the actual design process of the semiconductor integrated circuit, it is extremely difficult to analyze the power supply noise propagating through the semiconductor substrate for all the circuits in the semiconductor integrated circuit. That is, the method disclosed in Patent Document 1 or 2 has a problem that it is not suitable for analyzing noise at an actual design site.

この発明は、上述した従来技術による問題点を解消するため、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを容易に見積もることができるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法を提供することを目的とする。また、この発明は、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを見積もることによって、ノイズの伝播によって被ノイズ回路の回路特性が受ける影響を容易に見積もることができるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法を提供することを目的とする。   In order to eliminate the above-mentioned problems caused by the conventional technology, the present invention is a semiconductor integrated circuit in which a noise source circuit and a noise-receiving circuit are mixedly mounted. Noise that can easily estimate noise propagating between power sources of the respective circuits An object is to provide an analysis program, a recording medium on which the program is recorded, a noise analysis device, and a noise analysis method. Further, according to the present invention, in a semiconductor integrated circuit in which a noise source circuit and a noise-receiving circuit are mixedly mounted, by estimating the noise propagating between the power supplies of the respective circuits, the influence of the noise propagation on the circuit characteristics of the noise-receiving circuit is affected. An object of the present invention is to provide a noise analysis program, a recording medium on which the program is recorded, a noise analysis device, and a noise analysis method.

上述した課題を解決し、目的を達成するため、本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法は、以下の特徴を有する。ノイズを発生するノイズ源回路と、そのノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつノイズ源回路と被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、ノイズ源回路から被ノイズ回路へ伝播するノイズを解析する。   In order to solve the above-described problems and achieve the object, a noise analysis program, a recording medium recording the program, a noise analysis device, and a noise analysis method according to the present invention have the following characteristics. When designing a semiconductor integrated circuit in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources. Analyzes the noise propagating from the noise source circuit to the noise target circuit.

その際、まず、ノイズ源回路の仕様に基づいて、ノイズ源回路の発生ノイズ量を解析する。また、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の被ノイズ回路の回路特性を解析する。そして、ノイズ源回路の電源線およびグラウンド線に被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、またはノイズ源回路のグラウンド線に被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、そのメタル配線を介してノイズ源回路から被ノイズ回路にノイズが伝播する第１のモデルを想定する。   At that time, first, the amount of noise generated by the noise source circuit is analyzed based on the specifications of the noise source circuit. Further, based on the specifications of the noise-receiving circuit, the circuit characteristics of the noise-receiving circuit when the assumed noise is superimposed are analyzed. Then, connect the power source line and ground line of the noise source circuit to the power source line and ground line of the noise source circuit with low resistance metal wiring, respectively, or connect the ground line of the noise source circuit to the ground line of the noise source circuit and low resistance. A first model in which noise is propagated from the noise source circuit to the noise-receiving circuit through the metal wiring is assumed.

この第１のモデルを用い、先のノイズ源回路に対する解析により得られた発生ノイズ量の影響を考慮して、先の被ノイズ回路に対する解析により得られた回路特性に対する評価を行う。その評価により得られた被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる被ノイズ回路の回路特性の基準を満たすか否かを判定する。その結果、基準を満たす場合には、第１のモデルと同様に、ノイズ源回路と被ノイズ回路の電源線同士およびグラウンド線同士、またはグラウンド線同士のみを低抵抗のメタル配線により接続することとして、ノイズの解析を終了する。   Using this first model, the circuit characteristics obtained by the analysis for the previous noise-receiving circuit are evaluated in consideration of the influence of the generated noise amount obtained by the analysis for the previous noise source circuit. It is determined whether or not the circuit characteristics of the noise target circuit obtained by the evaluation satisfy the criteria of the circuit characteristics of the noise target circuit required for the semiconductor integrated circuit to be designed. As a result, when the standard is satisfied, as in the first model, the power source lines and the ground lines of the noise source circuit and the noise-receiving circuit are connected to each other, or only the ground lines are connected by a low resistance metal wiring. The noise analysis ends.

一方、基準を満たさない場合には、ノイズ源回路の電源線およびグラウンド線を被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介してノイズ源回路から被ノイズ回路にノイズが伝播する第２のモデルを想定する。この第２のモデルでは、半導体基板部分のモデルとして、ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、ノイズ源回路の電源線に一方の電極が接続された第１の容量と、その第１の容量に一端が接続された第２の抵抗と、被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、被ノイズ回路の電源線に一方の電極が接続された第２の容量と、その第２の容量に一端が接続された第４の抵抗と、被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備える基板モデルを用いるとよい。   On the other hand, if the standard is not satisfied, the power source line and ground line of the noise source circuit are separated from the power source line and ground line of the noise target circuit, and noise propagates from the noise source circuit to the noise target circuit via the semiconductor substrate. Assume a second model. In the second model, as a model of the semiconductor substrate portion, a first resistor having one end connected to the ground line of the noise source circuit and a first capacitor having one electrode connected to the power line of the noise source circuit. A second resistor having one end connected to the first capacitor, a third resistor having one end connected to the ground line of the noise-receiving circuit, and one electrode connected to the power line of the noise-receiving circuit. A second capacitor having one end connected to the second capacitor, a fifth resistor having one end connected to a guard ring surrounding the noise-receiving circuit, and a well formed in the semiconductor substrate. It is preferable to use a substrate model including a ground line of a circuit arranged inside and a capacitor connected between the resistors.

この第２のモデルを用いて、ノイズ源回路から基板を介して被ノイズ回路に伝播するノイズ量を解析する。その解析により得られた伝播ノイズ量の影響を考慮して、被ノイズ回路の回路特性に対する評価を行う。再び、その評価により得られた被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる被ノイズ回路の回路特性の基準を満たすか否かを判定する。その結果、基準を満たす場合には、第２のモデルと同様に、ノイズ源回路と被ノイズ回路の電源線同士およびグラウンド線同士を分離することとして、ノイズの解析を終了する。基準を満たさない場合には、ノイズ源回路の仕様や被ノイズ回路の見直しを行う。   Using this second model, the amount of noise propagating from the noise source circuit to the noise-receiving circuit via the substrate is analyzed. Considering the influence of the amount of propagation noise obtained by the analysis, the circuit characteristics of the noise-receiving circuit are evaluated. Again, it is determined whether or not the circuit characteristics of the noise-receiving circuit obtained by the evaluation satisfy the criteria of the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. As a result, if the standard is satisfied, the noise analysis is terminated by separating the power source lines and the ground lines of the noise source circuit and the noise-receiving circuit as in the second model. If the standard is not satisfied, review the specifications of the noise source circuit and the noise-receiving circuit.

この発明によれば、第１のモデルを用いた評価では、ノイズ源回路で発生した電源ノイズが低抵抗のメタル配線を介して被ノイズ回路に殆ど減衰せずに伝播するので、高抵抗の半導体基板に含まれる寄生抵抗や容量は、ノイズの伝播に殆ど影響しないと仮定することができる。従って、半導体基板の回路モデルを作成する必要がない。従って、極めて容易かつ短時間でノイズ解析を終了させることができる。   According to the present invention, in the evaluation using the first model, the power supply noise generated in the noise source circuit propagates through the low-resistance metal wiring to the noise-receiving circuit almost without being attenuated. It can be assumed that parasitic resistance and capacitance included in the substrate have little influence on noise propagation. Therefore, there is no need to create a circuit model of the semiconductor substrate. Therefore, noise analysis can be completed extremely easily and in a short time.

また、第２のモデルを用いた評価では、基板モデルを、ノイズ源回路および被ノイズ回路のそれぞれに対して半導体基板の抵抗および容量成分のメッシュ構造を簡略化した集中定数としてのＲＣ回路としてモデル化することができる。従って、従来の詳細な回路動作モデルと大規模な半導体基板の回路モデルを作成してノイズ解析を行う方法に比べて、容易かつ短時間でノイズ解析を終了させることができる。   In the evaluation using the second model, the substrate model is modeled as an RC circuit as a lumped constant obtained by simplifying the mesh structure of the resistance and capacitance components of the semiconductor substrate for each of the noise source circuit and the noise-receiving circuit. Can be Therefore, the noise analysis can be completed easily and in a short time compared to the conventional method of creating a detailed circuit operation model and a circuit model of a large-scale semiconductor substrate and performing the noise analysis.

本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法によれば、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを容易に見積もることができるという効果を奏する。また、本発明によれば、ノイズ源回路および被ノイズ回路が混載される半導体集積回路において、それぞれの回路の電源間を伝播するノイズを見積もることによって、ノイズの伝播によって被ノイズ回路の回路特性が受ける影響を容易に見積もることができるという効果を奏する。   According to the noise analysis program, the recording medium on which the program is recorded, the noise analysis device, and the noise analysis method according to the present invention, in the semiconductor integrated circuit in which the noise source circuit and the noise-receiving circuit are mixed, between the power sources of the respective circuits There is an effect that the propagating noise can be easily estimated. In addition, according to the present invention, in a semiconductor integrated circuit in which a noise source circuit and a noise-receiving circuit are mixedly mounted, by estimating the noise propagating between the power supplies of the respective circuits, the circuit characteristics of the noise-receiving circuit are improved by the propagation of noise. The effect of being able to estimate the influence received easily is produced.

以下に添付図面を参照して、この発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法の好適な実施の形態を詳細に説明する。   Exemplary embodiments of a noise analysis program, a recording medium on which the program is recorded, a noise analysis apparatus, and a noise analysis method according to the present invention will be explained below in detail with reference to the accompanying drawings.

（ノイズ解析装置のハードウェア構成）
まず、この発明の実施の形態にかかるノイズ解析装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかるノイズ解析装置のハードウェア構成を示すブロック図である。 (Hardware configuration of noise analyzer)
First, the hardware configuration of the noise analysis apparatus according to the embodiment of the present invention will be described. FIG. 1 is a block diagram showing a hardware configuration of a noise analysis apparatus according to an embodiment of the present invention.

図１において、ノイズ解析装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部は、バス１００によってそれぞれ接続されている。   In FIG. 1, the noise analysis apparatus is an example of a CPU 101, ROM 102, RAM 103, HDD (hard disk drive) 104, HD (hard disk) 105, FDD (flexible disk drive) 106, and a removable recording medium. FD (flexible disk) 107, display 108, I / F (interface) 109, keyboard 110, mouse 111, scanner 112, and printer 113. Each component is connected by a bus 100.

ここで、ＣＰＵ１０１は、ノイズ解析装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。   Here, the CPU 101 controls the entire noise analysis apparatus. The ROM 102 stores a program such as a boot program. The RAM 103 is used as a work area for the CPU 101. The HDD 104 controls reading / writing of data with respect to the HD 105 according to the control of the CPU 101. The HD 105 stores data written under the control of the HDD 104.

ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータをノイズ解析装置に読み取らせたりする。   The FDD 106 controls reading / writing of data with respect to the FD 107 according to the control of the CPU 101. The FD 107 stores data written under the control of the FDD 106 or causes the noise analysis device to read data stored in the FD 107.

また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、例えば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。   In addition to the FD 107, the removable recording medium may be a CD-ROM (CD-R, CD-RW), MO, DVD (Digital Versatile Disk), memory card, or the like. The display 108 displays data such as a document, an image, and function information as well as a cursor, an icon, or a tool box. As this display 108, for example, a CRT, a TFT liquid crystal display, a plasma display, or the like can be adopted.

Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、例えばモデムやＬＡＮアダプタなどを採用することができる。   The I / F 109 is connected to a network 114 such as the Internet through a communication line, and is connected to other devices via the network 114. The I / F 109 controls an internal interface with the network 114 and controls data input / output from an external device. For example, a modem or a LAN adapter can be employed as the I / F 109.

キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力を行う。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などを行う。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。   The keyboard 110 includes keys for inputting characters, numbers, various instructions, and the like, and inputs data. Moreover, a touch panel type input pad or a numeric keypad may be used. The mouse 111 performs cursor movement, range selection, window movement, size change, and the like. A trackball or a joystick may be used as long as they have the same function as a pointing device.

スキャナ１１２は、画像を光学的に読み取り、ノイズ解析装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、例えば、レーザプリンタやインクジェットプリンタを採用することができる。   The scanner 112 optically reads an image and takes in the image data into the noise analysis device. The scanner 112 may have an OCR function. The printer 113 prints image data and document data. As the printer 113, for example, a laser printer or an ink jet printer can be employed.

（ノイズ解析装置の機能的構成）
次に、この発明の実施の形態にかかるノイズ解析装置の機能的構成について説明する。ノイズ解析装置２００は、ノイズを発生するロジック回路等のノイズ源回路と、そのノイズ源回路で発生したノイズの影響を受けるアナログマクロ回路等の被ノイズ回路が混載された半導体集積回路を設計する際に用いられる。特に、ノイズ解析装置２００は、ノイズ源回路と被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、ノイズ源回路から被ノイズ回路へ伝播するノイズを解析する際に用いられる。 (Functional configuration of noise analyzer)
Next, a functional configuration of the noise analysis apparatus according to the embodiment of the present invention will be described. The noise analysis apparatus 200 is used to design a semiconductor integrated circuit in which a noise source circuit such as a logic circuit that generates noise and a noise-receiving circuit such as an analog macro circuit that is affected by the noise generated in the noise source circuit are mixed. Used for. In particular, the noise analysis device 200 is used to analyze noise propagating from the noise source circuit to the noise target circuit when designing a semiconductor integrated circuit in which the noise source circuit and the noise target circuit are driven by different power sources.

図２は、この発明の実施の形態にかかるノイズ解析装置の機能的構成を示すブロック図である。図２に示すように、ノイズ解析装置２００は、ノイズ源回路解析部２０１、被ノイズ回路解析部２０２、第１のノイズ伝播量評価部２０３、第１の判定部２０４、基板モデル作成部２０６、ノイズ解析部２０５、第２のノイズ伝播量評価部２０７および第２の判定部２０８を備えている。   FIG. 2 is a block diagram showing a functional configuration of the noise analysis apparatus according to the embodiment of the present invention. As shown in FIG. 2, the noise analysis apparatus 200 includes a noise source circuit analysis unit 201, a noise-received circuit analysis unit 202, a first noise propagation amount evaluation unit 203, a first determination unit 204, a board model creation unit 206, A noise analysis unit 205, a second noise propagation amount evaluation unit 207, and a second determination unit 208 are provided.

ノイズ源回路解析部２０１は、ノイズ源回路の仕様データ２１１に基づいて、ノイズ源回路が発するノイズ量を解析し、発生ノイズ量データ２１２を作成する。発生ノイズ量データ２１２には、同時スイッチング入出力により発生するノイズ（ＳＳＮ）のデータやコアノイズのデータが含まれている。   The noise source circuit analysis unit 201 analyzes the amount of noise generated by the noise source circuit based on the specification data 211 of the noise source circuit, and creates generated noise amount data 212. The generated noise amount data 212 includes noise (SSN) data and core noise data generated by simultaneous switching input / output.

被ノイズ回路解析部２０２は、被ノイズ回路の仕様データ２１３に基づいて、想定されるノイズが被ノイズ回路の電源線またはグラウンド線に重畳された場合の被ノイズ回路の回路特性（ノイズ特性）を解析し、回路特性データ２１４と消費電流量データ２１５を作成する。回路特性データ２１４には、被ノイズ回路の電源（ＡＶＤ）とグラウンド（ＡＶＳ）の電位差、ＡＣノイズおよび信号乗り換えに関するデータが含まれている。信号乗り換えに関するデータには、信号乗り換え時の誤動作基準に関するデータが含まれる。これは、本実施の形態にかかるノイズ解析において、信号乗り換えが回路の誤動作チェック項目の一つであるからである。また、被ノイズ回路解析部２０２は、被ノイズ回路の仕様データ２１３に基づいて、想定されるノイズについて、被ノイズ回路の回路特性（ノイズ特性）の全ての項目の回路特性データを作成することが困難である場合には、信号乗り換えに関する回路特性データ２１４のみを作成する。これによって、回路の電源間を伝播するノイズを容易に見積もることができる。   Based on the specification data 213 of the noise target circuit, the noise target circuit analysis unit 202 calculates circuit characteristics (noise characteristics) of the noise target circuit when the assumed noise is superimposed on the power supply line or ground line of the noise target circuit. Analysis is performed to create circuit characteristic data 214 and current consumption data 215. The circuit characteristic data 214 includes data relating to the potential difference between the power supply (AVD) and ground (AVS) of the noise-receiving circuit, AC noise, and signal transfer. The data related to signal transfer includes data related to malfunction criteria at the time of signal transfer. This is because signal transfer is one of the malfunction check items of the circuit in the noise analysis according to the present embodiment. In addition, the noisy circuit analysis unit 202 can create circuit characteristic data of all items of the circuit characteristics (noise characteristics) of the noisy circuit for the assumed noise based on the specification data 213 of the noisy circuit. If it is difficult, only circuit characteristic data 214 relating to signal transfer is created. As a result, it is possible to easily estimate noise propagating between circuit power supplies.

ノイズ源回路解析部２０１による解析、および被ノイズ回路解析部２０２による解析は、図３に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３と、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３が分離されており、かつノイズ源回路３０１および被ノイズ回路３１１が載っている半導体基板のないモデルで行われる。このモデルでは、ノイズ源回路３０１で発生したノイズは、配線等や半導体基板を介して被ノイズ回路３１１に伝播しない。なお、図３において、符号３２１は、パッケージである。   The analysis by the noise source circuit analysis unit 201 and the analysis by the noisy circuit analysis unit 202 include a power supply (VDD) line 302 and a ground (VSS) line 303 of the noise source circuit 301, as schematically shown in FIG. The power source (AVD) line 312 and the ground (AVS) line 313 of the noise-receiving circuit 311 are separated from each other, and a model without a semiconductor substrate on which the noise source circuit 301 and the noise-receiving circuit 311 are mounted is used. In this model, the noise generated in the noise source circuit 301 does not propagate to the noise-receiving circuit 311 via the wiring or the semiconductor substrate. In FIG. 3, reference numeral 321 denotes a package.

第１のノイズ伝播量評価部２０３は、被ノイズ回路解析部２０２により得られた回路特性を、ノイズ源回路解析部２０１により得られた発生ノイズ量の影響を考慮して評価する。その際、図４に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３と、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３を、それぞれ低抵抗のメタル配線３３１，３３２により接続したモデルを想定する。   The first noise propagation amount evaluation unit 203 evaluates the circuit characteristics obtained by the noisy circuit analysis unit 202 in consideration of the influence of the generated noise amount obtained by the noise source circuit analysis unit 201. At this time, as schematically shown in FIG. 4, the power source (VDD) line 302 and the ground (VSS) line 303 of the noise source circuit 301 and the power source (AVD) line 312 and the ground (AVS) line of the noise-receiving circuit 311. Assume a model in which 313 are connected by low-resistance metal wirings 331 and 332, respectively.

あるいは、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３と被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３をメタル配線３３２により接続したモデル（電源（ＶＤＤ）線３０２と電源（ＡＶＤ）線３１２は接続されていない）を想定する。いずれのモデルでも、ノイズ源回路３０１から被ノイズ回路３１１へ伝播するノイズのうち、その殆どが、図４に太い矢印３４１で示すように、メタル配線３３１，３３２を介して減衰せずに被ノイズ回路３１１に伝播すると仮定できる。   Alternatively, a model in which the ground (VSS) line 303 of the noise source circuit 301 and the ground (AVS) line 313 of the noise-receiving circuit 311 are connected by the metal wiring 332 (the power supply (VDD) line 302 and the power supply (AVD) line 312 are connected). Not). In any model, most of the noise propagating from the noise source circuit 301 to the noise-receiving circuit 311 is not attenuated via the metal wirings 331 and 332 as indicated by the thick arrows 341 in FIG. It can be assumed to propagate to the circuit 311.

一方、シリコン基板等の半導体基板３５１を介して伝播するノイズは、図４の細い矢印３４２のように、わずかである。従って、第１のノイズ伝播量評価部２０３で行う評価では、高抵抗の半導体基板３５１に含まれる寄生抵抗や容量の影響を殆ど無視できるので、半導体基板３５１の回路モデルが不要である。なお、図４において、符号３６１は、乗り換え信号である。   On the other hand, the amount of noise that propagates through the semiconductor substrate 351 such as a silicon substrate is small, as indicated by the thin arrow 342 in FIG. Therefore, in the evaluation performed by the first noise propagation amount evaluation unit 203, the influence of the parasitic resistance and capacitance included in the high-resistance semiconductor substrate 351 can be almost ignored, so that a circuit model of the semiconductor substrate 351 is unnecessary. In FIG. 4, reference numeral 361 denotes a transfer signal.

第１の判定部２０４は、設計対象である半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準データ２１６を参照する。そして、第１の判定部２０４は、第１のノイズ伝播量評価部２０３により評価された被ノイズ回路３１１の回路特性が、基準データ２１６の基準を満たすか否かを判定する。   The first determination unit 204 refers to the reference data 216 of the circuit characteristics of the noise-receiving circuit 311 required for the semiconductor integrated circuit to be designed. Then, the first determination unit 204 determines whether or not the circuit characteristics of the noise-receiving circuit 311 evaluated by the first noise propagation amount evaluation unit 203 satisfy the criterion of the reference data 216.

ノイズ解析部２０５は、半導体基板３５１を介してノイズが伝播する場合を想定してノイズ量を解析し、伝播ノイズ量データ２１８を作成する。その際、図５に模式的に示すように、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３を被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３から分離し、半導体基板３５１を介してノイズ源回路３０１から被ノイズ回路３１１にノイズが伝播するモデルを想定する。   The noise analysis unit 205 analyzes the amount of noise assuming that noise propagates through the semiconductor substrate 351, and creates propagation noise amount data 218. At this time, as schematically shown in FIG. 5, the power supply (VDD) line 302 and the ground (VSS) line 303 of the noise source circuit 301 are replaced with the power supply (AVD) line 312 and the ground (AVS) line 313 of the noise-receiving circuit 311. A model in which noise propagates from the noise source circuit 301 to the noise-receiving circuit 311 through the semiconductor substrate 351 is assumed.

このモデルでは、被ノイズ回路３１１の電源（ＡＶＤ）線３１２およびグラウンド（ＡＶＳ）線３１３は、ノイズ源回路３０１から配線等を経由することによる直接的な影響を受けなくなる。しかし、ノイズ源回路３０１の基準電位と被ノイズ回路３１１の基準電位が異なることに起因する乗り換え信号３６１の劣化や、ノイズ源回路３０１と被ノイズ回路３１１とで、電源とグラウンド間の相対電位差が変化することに起因するスペックの劣化を検討する必要がある。このため、半導体集積回路内で唯一の電源ノイズの伝播パスである半導体基板３５１の回路モデルが必要となる。   In this model, the power supply (AVD) line 312 and the ground (AVS) line 313 of the noise-receiving circuit 311 are not directly affected by passing from the noise source circuit 301 via wiring or the like. However, the deterioration of the transfer signal 361 due to the difference between the reference potential of the noise source circuit 301 and the reference potential of the noise target circuit 311, and the relative potential difference between the power source and the ground between the noise source circuit 301 and the noise target circuit 311 is different. It is necessary to examine the deterioration of the spec due to the change. For this reason, a circuit model of the semiconductor substrate 351 that is the only power noise propagation path in the semiconductor integrated circuit is required.

基板モデル作成部２０６は、基板情報データ２１７に基づいて、ノイズ解析部２０５により用いられる半導体基板３５１の回路モデルを作成する。基板情報データ２１７には、パッケージ３２１のＬＣＲのデータ（電源ＩＯ数のデータを含むこともある）、マクロ面積のデータ、デカップリング容量のデータ、基板の種類（エピタキシャル基板であるか、Ａｒ等でアニールされた高抵抗基板であるか）のデータ、ウェル構造（２ウェル構造であるか、３ウェル構造であるか）のデータ、ガードリングの有無のデータおよび電源ＩＯ数のデータが含まれている。基板モデル作成部２０６により作成される半導体基板３５１の回路モデルについては、後述する。   The board model creation unit 206 creates a circuit model of the semiconductor substrate 351 used by the noise analysis unit 205 based on the board information data 217. The substrate information data 217 includes LCR data of the package 321 (may include data on the number of power IOs), macro area data, decoupling capacitance data, substrate type (epitaxial substrate, Ar, etc.) Data on whether it is an annealed high-resistance substrate), data on a well structure (whether it is a 2-well structure or a 3-well structure), data on the presence or absence of guard rings, and data on the number of power IOs . A circuit model of the semiconductor substrate 351 created by the substrate model creation unit 206 will be described later.

第２のノイズ伝播量評価部２０７は、被ノイズ回路解析部２０２により得られた回路特性を、ノイズ解析部２０５により得られた伝播ノイズ量の影響を考慮して評価する。第２の判定部２０８は、設計対象である半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準データ２１６を参照する。そして、第２の判定部２０８は、第２のノイズ伝播量評価部２０７により評価された被ノイズ回路３１１の回路特性が、基準データ２１６の基準を満たすか否かを判定する。   The second noise propagation amount evaluation unit 207 evaluates the circuit characteristics obtained by the noise-received circuit analysis unit 202 in consideration of the influence of the propagation noise amount obtained by the noise analysis unit 205. The second determination unit 208 refers to the reference data 216 of the circuit characteristics of the noise-receiving circuit 311 required for the semiconductor integrated circuit to be designed. Then, the second determination unit 208 determines whether or not the circuit characteristics of the noise-receiving circuit 311 evaluated by the second noise propagation amount evaluation unit 207 satisfy the criterion of the reference data 216.

なお、上述したノイズ源回路解析部２０１、被ノイズ回路解析部２０２、第１のノイズ伝播量評価部２０３、第１の判定部２０４、ノイズ解析部２０５、基板モデル作成部２０６、第２のノイズ伝播量評価部２０７および第２の判定部２０８は、具体的には、例えば、図１に示すＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５などの記録媒体に記録されたプログラムを、ＣＰＵ１０１が実行することによって、またはＩ／Ｆ１０９によって、その機能を実現する。また、ノイズ源回路の仕様データ２１１、発生ノイズ量データ２１２、被ノイズ回路の仕様データ２１３、回路特性データ２１４、消費電流量データ２１５、被ノイズ回路３１１の回路特性の基準データ２１６、基板情報データ２１７および伝播ノイズ量データ２１８は、例えば、図１に示すＨＤ１０５やＦＤ１０７等の記録媒体や、Ｉ／Ｆ１０９を介してネットワーク１１４に接続された他の装置に格納される。   Note that the noise source circuit analysis unit 201, the noise-received circuit analysis unit 202, the first noise propagation amount evaluation unit 203, the first determination unit 204, the noise analysis unit 205, the board model creation unit 206, and the second noise described above. Specifically, the propagation amount evaluation unit 207 and the second determination unit 208 are executed when the CPU 101 executes a program recorded on a recording medium such as the ROM 102, the RAM 103, and the HD 105 shown in FIG. The function is realized by / F109. Also, noise source circuit specification data 211, generated noise amount data 212, noise target circuit specification data 213, circuit characteristic data 214, current consumption data 215, circuit characteristic reference data 216 of the noise target circuit 311, board information data 217 and propagation noise amount data 218 are stored in, for example, a recording medium such as HD 105 or FD 107 shown in FIG. 1 or another device connected to the network 114 via the I / F 109.

（半導体基板の回路モデルの構成）
本実施の形態では、異なる電源種に対する回路間について回路特性の検討を行っているので、各回路内では電源配線はメタル配線による低抵抗の電源配線を想定できる。従って、電源ノイズは、おおよそ均一に分布していると考えられる。この結果、ノイズ源回路３０１および被ノイズ回路３１１のそれぞれに対して、半導体基板３５１の抵抗や容量成分のメッシュ構造を簡略化した集中定数としてのＲＣ回路としてモデル化できる。ただし、基板コンタクトについても半導体基板３５１の高抵抗値が殆ど変わらない範囲で使用されていることを想定している。 (Configuration of circuit model of semiconductor substrate)
In this embodiment, since circuit characteristics are examined between circuits for different power supply types, a low-resistance power supply wiring using a metal wiring can be assumed in each circuit. Therefore, it is considered that the power supply noise is distributed approximately uniformly. As a result, each of the noise source circuit 301 and the noise-receiving circuit 311 can be modeled as an RC circuit as a lumped constant in which the mesh structure of the resistance and capacitance components of the semiconductor substrate 351 is simplified. However, it is assumed that the substrate contact is also used within a range where the high resistance value of the semiconductor substrate 351 hardly changes.

図６は、半導体基板モデルの構成の一例を示す模式図である。ここでは、例えば図６に示すように、半導体基板３５１として、シリコン等の基板層３５２の上にエピタキシャル層３５３を成長させたエピタキシャル基板を想定している。また、ガードリング３７１を有し、被ノイズ回路３１１がウェル３７２に形成されているモデルを想定している。   FIG. 6 is a schematic diagram illustrating an example of a configuration of a semiconductor substrate model. Here, for example, as shown in FIG. 6, an epitaxial substrate in which an epitaxial layer 353 is grown on a substrate layer 352 such as silicon is assumed as the semiconductor substrate 351. Further, it is assumed that the model has a guard ring 371 and the noise-receiving circuit 311 is formed in the well 372.

このモデルでは、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３およびガードリング３７１の配線３７３には、それぞれエピタキシャル層３５３をモデル化した抵抗３８１，３８２の一端が接続され、それら抵抗３８１，３８２の他端には、それぞれ基板層３５２をモデル化した抵抗３８４，３８５の一端が接続されている。それら抵抗３８４，３８５の他端同士は、基板層３５２をモデル化した抵抗３８６により接続されている。   In this model, the ground (VSS) line 303 of the noise source circuit 301 and the wiring 373 of the guard ring 371 are connected to one end of resistors 381 and 382 that model the epitaxial layer 353, respectively. One end of resistors 384 and 385 each modeling the substrate layer 352 is connected to the end. The other ends of the resistors 384 and 385 are connected by a resistor 386 that models the substrate layer 352.

また、被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３には、ウェル３７２をモデル化した抵抗３８７の一端が接続され、その抵抗３８７の他端には、ウェル３７２とエピタキシャル層３５３の接合をモデル化した容量３８８が接続されている。さらに、その容量３８８には、エピタキシャル層３５３をモデル化した抵抗３８９の一端が接続され、その抵抗３８９の他端には、基板層３５２をモデル化した抵抗３９０の一端が接続されている。その抵抗３９０の他端と、ガードリング３７１の配線３７３に接続された抵抗３８５の他端は、基板層３５２をモデル化した抵抗３９１により接続されている。   One end of a resistor 387 that models the well 372 is connected to the ground (AVS) line 313 of the noise-receiving circuit 311, and the junction between the well 372 and the epitaxial layer 353 is modeled at the other end of the resistor 387. The capacity 388 is connected. Furthermore, one end of a resistor 389 that models the epitaxial layer 353 is connected to the capacitor 388, and one end of a resistor 390 that models the substrate layer 352 is connected to the other end of the resistor 389. The other end of the resistor 390 and the other end of the resistor 385 connected to the wiring 373 of the guard ring 371 are connected by a resistor 391 that models the substrate layer 352.

半導体基板モデルは、内部に能動回路を含まないので、半導体基板モデルを圧縮しても伝播ノイズ量を比較的精度よく見積もることができる。図７は、図６に示す半導体基板モデルを圧縮したモデルの構成を示す模式図である。図７において、符号４０１は半導体基板の等価回路モデルであり、符号４０２はダイ（チップ）モデルであり、符号４０３はパッケージのモデルである。図７に示すモデルでは、図６に示すモデルのＲＣ素子が垂直方向および水平方向に圧縮されている。   Since the semiconductor substrate model does not include an active circuit therein, the amount of propagation noise can be estimated with relatively high accuracy even if the semiconductor substrate model is compressed. FIG. 7 is a schematic diagram illustrating a configuration of a model obtained by compressing the semiconductor substrate model illustrated in FIG. In FIG. 7, reference numeral 401 denotes an equivalent circuit model of a semiconductor substrate, reference numeral 402 denotes a die (chip) model, and reference numeral 403 denotes a package model. In the model shown in FIG. 7, the RC element of the model shown in FIG. 6 is compressed in the vertical direction and the horizontal direction.

半導体基板の等価回路モデル４０１では、ノイズ源回路３０１のグラウンド（ＶＳＳ）線３０３に第１の抵抗４１１が接続されており、ノイズ源回路３０１の電源（ＶＤＤ）線３０２に第１の容量４１２を介して第２の抵抗４１３が接続されている。また、被ノイズ回路３１１のグラウンド（ＡＶＳ）線３１３にウェルによる容量４１４を介して第３の抵抗４１５が接続されている。被ノイズ回路３１１の電源（ＡＶＤ）線３１２に第２の容量４１６を介して第４の抵抗４１７が接続されている。ガードリング３７１の配線３７３に第５の抵抗４１８が接続されている。第１、第２、第３、第４および第５の抵抗４１１，４１３，４１５，４１７，４１８は共通接続されている。   In the equivalent circuit model 401 of the semiconductor substrate, the first resistor 411 is connected to the ground (VSS) line 303 of the noise source circuit 301, and the first capacitor 412 is connected to the power supply (VDD) line 302 of the noise source circuit 301. A second resistor 413 is connected via the terminal. A third resistor 415 is connected to a ground (AVS) line 313 of the noise-receiving circuit 311 via a capacitor 414 formed by a well. A fourth resistor 417 is connected to the power supply (AVD) line 312 of the noise-receiving circuit 311 via the second capacitor 416. A fifth resistor 418 is connected to the wiring 373 of the guard ring 371. The first, second, third, fourth, and fifth resistors 411, 413, 415, 417, and 418 are commonly connected.

ダイモデル４０２では、ノイズ源回路３０１は容量４２１によりモデル化され、被ノイズ回路３１１は容量４２２によりモデル化される。パッケージのモデル４０３は、抵抗４３１，４３２，４３３，４３４および容量４３５，４３６，４３７，４３８により構成される。   In the die model 402, the noise source circuit 301 is modeled by a capacitor 421, and the noise-receiving circuit 311 is modeled by a capacitor 422. The package model 403 includes resistors 431, 432, 433, and 434 and capacitors 435, 436, 437, and 438.

（ノイズ解析処理手順）
次に、この発明の実施の形態にかかるノイズ解析装置２００の解析処理手順について説明する。図８は、この発明の実施の形態にかかるノイズ解析処理手順を示すフローチャートである。図８に示すように、ノイズ解析処理が開始されると、まず、ノイズ解析装置２００は、設計中の半導体集積回路で使用されている電源種別ごとに回路を分類する。そして、電源ノイズで代表的なＳＳＯ（同時スイッチング出力）ノイズを発生するＩＯ回路のようにノイズ源となるロジック回路などのノイズ源回路３０１と、電源ノイズの影響を見積もる対象となるアナログ回路などの被ノイズ回路３１１を区別する。 (Noise analysis processing procedure)
Next, an analysis processing procedure of the noise analysis apparatus 200 according to the embodiment of the present invention will be described. FIG. 8 is a flowchart showing a noise analysis processing procedure according to the embodiment of the present invention. As shown in FIG. 8, when the noise analysis process is started, first, the noise analysis apparatus 200 classifies the circuit for each power supply type used in the semiconductor integrated circuit under design. Then, a noise source circuit 301 such as a logic circuit serving as a noise source, such as an IO circuit that generates SSO (simultaneous switching output) noise as a representative power supply noise, and an analog circuit or the like for which the influence of the power supply noise is estimated The noisy circuit 311 is distinguished.

続いて、ノイズ源回路解析部２０１は、図３に示すモデルを想定し、ノイズ源回路の仕様データ２１１に基づいて、ノイズ源回路３０１が動作することにより、ノイズ源回路３０１の電源（ＶＤＤ）線３０２およびグラウンド（ＶＳＳ）線３０３等の電源配線上で発生する電源ノイズのノイズ量およびノイズ周波数などを解析し、発生ノイズ量データ２１２を作成する（ステップＳ１）。また、被ノイズ回路解析部２０２は、図３に示すモデルを想定し、被ノイズ回路の仕様データ２１３に基づいて、被ノイズ回路３１１の評価モデルに想定される電源ノイズを重畳することによって、電源ノイズを考慮した回路特性を解析し、回路特性データ２１４を作成する（ステップＳ２）。   Subsequently, assuming that the model shown in FIG. 3 is assumed, the noise source circuit analysis unit 201 operates the noise source circuit 301 based on the specification data 211 of the noise source circuit, whereby the power source (VDD) of the noise source circuit 301 is obtained. The noise amount and noise frequency of the power supply noise generated on the power supply wiring such as the line 302 and the ground (VSS) line 303 are analyzed to generate the generated noise amount data 212 (step S1). Further, the noisy circuit analysis unit 202 assumes the model shown in FIG. 3 and superimposes the power source noise assumed in the evaluation model of the noisy circuit 311 based on the specification data 213 of the noisy circuit, thereby Circuit characteristics considering noise are analyzed, and circuit characteristic data 214 is created (step S2).

ステップＳ２では、想定する電源ノイズとして、ノイズ量、ノイズ周波数および基準クロックに対するノイズ位相などを考慮する。また、ステップＳ２では、電源ノイズを考慮しない理想電源による被ノイズ回路３１１の消費電力を解析し、消費電流量データ２１５を作成する。そして、被ノイズ回路３１１の消費電流量と、想定しているノイズ源回路３０１の発生ノイズ量を比較して、被ノイズ回路３１１が、ノイズ源回路３０１よりも電源ノイズを多く発生しないことを確認する。つまり、被ノイズ回路３１１がノイズ源とならないことを確認する。   In step S2, an amount of noise, a noise frequency, a noise phase with respect to a reference clock, and the like are considered as assumed power supply noise. In step S2, the power consumption of the noise-receiving circuit 311 by an ideal power source that does not consider power source noise is analyzed, and current consumption amount data 215 is created. Then, comparing the amount of current consumed by the noise-receiving circuit 311 with the amount of noise generated by the assumed noise source circuit 301, it is confirmed that the noise-receiving circuit 311 does not generate more power noise than the noise source circuit 301. To do. That is, it is confirmed that the noise-receiving circuit 311 does not become a noise source.

次いで、第１のノイズ伝播量評価部２０３は、図４に示すモデルを想定し、ステップＳ２で作成された被ノイズ回路３１１の回路特性を、ノイズ源回路解析部２０１により得られた発生ノイズ量の影響を考慮して評価する（ステップＳ３）。そして、第１の判定部２０４は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ３で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する（ステップＳ４）。   Next, the first noise propagation amount evaluation unit 203 assumes the model shown in FIG. 4, and the generated noise amount obtained by the noise source circuit analysis unit 201 based on the circuit characteristics of the noise-receiving circuit 311 created in step S <b> 2. The evaluation is performed in consideration of the influence of (step S3). Then, the first determination unit 204 refers to the reference data 216 of the circuit characteristics of the noisy circuit 311 and the evaluation result obtained in step S3 is the circuit of the noisy circuit 311 required for the semiconductor integrated circuit under design. It is determined whether or not the characteristic criterion is satisfied (step S4).

その際、ステップＳ２と同様に、電源ノイズを考慮しない理想電源による被ノイズ回路３１１の消費電力の解析結果に基づいて、被ノイズ回路３１１が、ノイズ源回路３０１よりも電源ノイズを多く発生しないことを確認し、被ノイズ回路３１１がノイズ源とならないことを確認する。ステップＳ４で基準を満たす場合（ステップＳ４：Ｙｅｓ）には、半導体集積回路の設計者に対して、図４に示すモデルと同様のレイアウト（電源接続レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の回路特性をレポートし（ステップＳ５）、ノイズ解析処理を終了する。   At that time, as in step S2, the noise-receiving circuit 311 does not generate more power noise than the noise source circuit 301 based on the analysis result of the power consumption of the noise-receiving circuit 311 by the ideal power supply that does not consider power supply noise. Confirm that the noisy circuit 311 does not become a noise source. When the criterion is satisfied in step S4 (step S4: Yes), the semiconductor integrated circuit designer is notified of the noise-receiving circuit 311 in consideration of power supply noise in the same layout (power supply connection layout) as the model shown in FIG. The circuit characteristics are reported (step S5), and the noise analysis process is terminated.

このとき出力されるレポートには、例えば、ノイズの影響を考慮したＰＬＬ回路やＡＤコンバータなどの回路特性が含まれる。例えば、ＰＬＬ回路については、誤動作のチェック、マクロ単体の動作時のジッタおよび信号乗り換え時のジッタなどが報告される。ＡＤコンバータについては、誤動作のチェック、ＳＮ比および信号と（雑音＋歪み）の比などが報告される。   The report output at this time includes, for example, circuit characteristics such as a PLL circuit and an AD converter in consideration of the influence of noise. For example, for a PLL circuit, a malfunction check, jitter during macro operation, jitter during signal transfer, and the like are reported. For AD converters, malfunction check, signal-to-noise ratio, signal to (noise + distortion) ratio, etc. are reported.

一方、ステップＳ４で基準を満たさない場合（ステップＳ４：Ｎｏ）には、基板モデル作成部２０６は、基板情報データ２１７に基づいて、図７に示すモデルを作成する。そして、ノイズ解析部２０５は、図７に示すモデルを想定し、ノイズ源回路３０１から半導体基板３５１を介して被ノイズ回路３１１に伝播するノイズのノイズ量を解析し、伝播ノイズ量データ２１８を作成する（ステップＳ６）。   On the other hand, if the criterion is not satisfied in step S4 (step S4: No), the board model creation unit 206 creates the model shown in FIG. 7 based on the board information data 217. Then, assuming the model shown in FIG. 7, the noise analysis unit 205 analyzes the noise amount of noise propagating from the noise source circuit 301 to the noise-receiving circuit 311 via the semiconductor substrate 351, and creates propagation noise amount data 218. (Step S6).

次いで、第２のノイズ伝播量評価部２０７は、ステップＳ２で作成された被ノイズ回路３１１の回路特性を、ノイズ解析部２０５により得られた伝播ノイズ量の影響を考慮して評価する（ステップＳ７）。そして、第２の判定部２０８は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ７で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する（ステップＳ８）。   Next, the second noise propagation amount evaluation unit 207 evaluates the circuit characteristics of the noise-receiving circuit 311 created in step S2 in consideration of the influence of the propagation noise amount obtained by the noise analysis unit 205 (step S7). ). Then, the second determination unit 208 refers to the reference data 216 of the circuit characteristics of the noise-receiving circuit 311 and the evaluation result obtained in step S7 is the circuit of the noise-receiving circuit 311 required for the semiconductor integrated circuit under design. It is determined whether or not the characteristic criterion is satisfied (step S8).

ステップＳ８で基準を満たす場合（ステップＳ８：Ｙｅｓ）には、半導体集積回路の設計者に対して、図５に示すモデルと同様のレイアウト（電源切断レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の回路特性をレポートし（ステップＳ９）、ノイズ解析処理を終了する。このとき出力されるレポートは、上述した電源接続レイアウトにおいて出力されるレポートと同様のものである。   If the criterion is satisfied in step S8 (step S8: Yes), the noise-receiving circuit 311 that takes into account the power noise in the layout similar to the model shown in FIG. The circuit characteristics are reported (step S9), and the noise analysis process is terminated. The report output at this time is the same as the report output in the above-described power supply connection layout.

一方、ステップＳ８で基準を満たさない場合（ステップＳ８：Ｎｏ）には、ノイズ源回路３０１の仕様の見直しや、アナログマクロの改版などによる被ノイズ回路３１１の見直しや、使用する半導体基板の情報の見直しなどを行い、再度、上述した一連のノイズ解析処理を行う。なお、ステップＳ４で基準を満たさない場合（ステップＳ４：Ｎｏ）に、すぐにステップＳ６へ進む前に、ステップＳ８でＮｏである場合と同様に、ノイズ源回路３０１の仕様の見直しや、被ノイズ回路３１１の見直しや、半導体基板情報の見直しなどを行って、再度、ステップＳ１〜ステップＳ４の一連の処理を行うようにしてもよい。   On the other hand, when the standard is not satisfied in step S8 (step S8: No), the noise source circuit 301 is reviewed, the noise-received circuit 311 is revised by analog macro revision, or the information of the semiconductor substrate to be used is updated. The above-described series of noise analysis processing is performed again. Note that if the criteria are not satisfied in step S4 (step S4: No), before proceeding to step S6 immediately, the specification of the noise source circuit 301 is reviewed and noise is applied as in the case of No in step S8. A series of processing from step S1 to step S4 may be performed again by reviewing the circuit 311 or reviewing the semiconductor substrate information.

上述したノイズ解析処理手順のフローチャートにしたがってステップＳ９までの処理を行うことによって、ノイズ源回路３０１の電源ノイズの評価だけでなく、被ノイズ回路３１１の電源ノイズについて、半導体基板３５１を経由する伝播ノイズの評価を行うことができる。その結果、図９に示すように、被ノイズ回路３１１の電源電位（ＡＶＤ）とグラウンド電位（ＡＶＳ）が電源ノイズによって変化する場合に、その変化後の電源電位（ＡＶＤ）とグラウンド電位（ＡＶＳ）の電位差が、被ノイズ回路３１１が動作するのに十分であるか否かを評価することができる。   By performing the processing up to step S9 according to the flowchart of the noise analysis processing procedure described above, not only the power source noise of the noise source circuit 301 is evaluated, but also the power source noise of the noise-receiving circuit 311 is propagated through the semiconductor substrate 351. Can be evaluated. As a result, as shown in FIG. 9, when the power supply potential (AVD) and ground potential (AVS) of the noise-receiving circuit 311 change due to power supply noise, the changed power supply potential (AVD) and ground potential (AVS) It is possible to evaluate whether or not the potential difference is sufficient for the noise-receiving circuit 311 to operate.

また、図１０に示すように、ノイズ源回路３０１から被ノイズ回路３１１への乗り換え信号があり、電源ノイズによってノイズ源回路３０１と被ノイズ回路３１１とで基準電位、すなわちグラウンド電位が異なる場合に、例えば、ノイズ源回路３０１ではＬｏｗ信号であった信号が、被ノイズ回路３１１ではＨｉｇｈ信号になってしまうことが原因で起こる誤動作を確認することができる。さらに、図１１に示すモデルのように、直接信号を送受信するノイズ源回路３０１と被ノイズ回路３１１の間の電源ノイズ（矢印３４２で示す）を考慮するだけでなく、その他の電源ノイズを発生させやすい回路５０１から半導体基板３５１を経由して被ノイズ回路３１１に伝播する電源ノイズ（矢印３４３で示す）を重畳して考慮することができる。この場合には、図１２に示すように、被ノイズ回路３１１に伝播する電源ノイズ１と電源ノイズ２を考慮して、被ノイズ回路３１１の回路特性を評価したり、乗り換え信号３６１の動作を確認することができる。   In addition, as shown in FIG. 10, when there is a transfer signal from the noise source circuit 301 to the noise-receiving circuit 311 and the reference potential, that is, the ground potential differs between the noise source circuit 301 and the noise-receiving circuit 311 due to power supply noise, For example, it is possible to confirm a malfunction that occurs because a signal that is a Low signal in the noise source circuit 301 becomes a High signal in the noise-receiving circuit 311. Furthermore, as in the model shown in FIG. 11, not only power supply noise (indicated by an arrow 342) between the noise source circuit 301 and the noise-receiving circuit 311 that directly transmit and receive signals is taken into account, but other power supply noise is generated. Power supply noise (indicated by an arrow 343) propagating from the easy circuit 501 to the noise-receiving circuit 311 via the semiconductor substrate 351 can be considered in a superimposed manner. In this case, as shown in FIG. 12, the power supply noise 1 and power supply noise 2 propagated to the noise-receiving circuit 311 are considered, and the circuit characteristics of the noise-receiving circuit 311 are evaluated and the operation of the transfer signal 361 is confirmed. can do.

（被ノイズ回路の回路特性（ノイズ特性）が十分に得られていない場合の半導体基板の回路モデルの構成）
図１３は、被ノイズ回路の回路特性が十分に得られていない場合の半導体基板モデルの構成の一例を示す模式図である。図１３に示すように、この半導体基板モデルは、図６に示す半導体基板モデルに、電源乗り換え信号を送受信する回路としてインバータ回路６０１，６０２と、ノイズ源回路３０１にＩＯセル６０３を追加したものである。 (Circuit model configuration of semiconductor substrate when the circuit characteristics (noise characteristics) of the noise-receiving circuit is not sufficient)
FIG. 13 is a schematic diagram showing an example of the configuration of the semiconductor substrate model when the circuit characteristics of the noise-receiving circuit are not sufficiently obtained. As shown in FIG. 13, this semiconductor substrate model is obtained by adding inverter circuits 601 and 602 as circuits for transmitting and receiving a power supply transfer signal to the semiconductor substrate model shown in FIG. 6 and an IO cell 603 to the noise source circuit 301. is there.

この場合、パッケージのモデル４０３において、ＩＯセル６０３の電源（ＶＤＥ）線６０４に抵抗６０５と容量６０６が追加される。その他の構成は、図６に示す構成と同じであるので、重複する説明を省略する。このモデルは、信号乗り換え信号の誤動作を確認することを目的とするモデルである。なお、インバータ回路６０１，６０２の代わりに、バッファ回路を用いてもよい。   In this case, a resistor 605 and a capacitor 606 are added to the power supply (VDE) line 604 of the IO cell 603 in the package model 403. The other configuration is the same as the configuration shown in FIG. This model is a model for the purpose of confirming a malfunction of the signal transfer signal. Note that a buffer circuit may be used instead of the inverter circuits 601 and 602.

（被ノイズ回路の回路特性（ノイズ特性）が十分に解析されていない場合のノイズ解析処理手順）
図１４は、被ノイズ回路の回路特性が十分に解析されていない場合のノイズ解析処理手順を示すフローチャートである。なお、図８に示すノイズ解析処理手順と重複する説明については、省略する。図１４に示すように、ノイズ解析処理が開始されると、まず、ステップＳ１１〜ステップＳ１４を順次、行う。ステップＳ１１〜ステップＳ１４は、図８のステップＳ１〜ステップＳ４と同じである。ステップＳ１４でＹｅｓの場合には、ステップＳ１５を行って、ノイズ解析処理を終了する。ステップＳ１５は、図８のステップＳ５と同じである。 (Noise analysis processing procedure when the circuit characteristics (noise characteristics) of the circuit under noise are not sufficiently analyzed)
FIG. 14 is a flowchart illustrating a noise analysis processing procedure when the circuit characteristics of the noise-receiving circuit are not sufficiently analyzed. Note that description overlapping with the noise analysis processing procedure shown in FIG. 8 is omitted. As shown in FIG. 14, when the noise analysis process is started, first, steps S11 to S14 are sequentially performed. Steps S11 to S14 are the same as steps S1 to S4 in FIG. If Yes in step S14, step S15 is performed and the noise analysis process is terminated. Step S15 is the same as step S5 in FIG.

ステップＳ１４でＮｏの場合には、基板モデル作成部２０６は、基板情報データ２１７に基づいて、図７に示すモデルを作成する。そして、ノイズ解析部２０５は、図１３に示すモデルを想定し、インバータ回路６０１，６０２付きのＬＳＩモデルと基板モデルの組み合わせで、ノイズ源回路３０１から半導体基板３５１を介して被ノイズ回路３１１に伝播するノイズのノイズ量を解析し、伝播ノイズ量データ２１８を作成する（ステップＳ１６）。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号（乗り換え信号）、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号（乗り換え信号）を解析する。   In the case of No in step S <b> 14, the board model creation unit 206 creates the model shown in FIG. 7 based on the board information data 217. The noise analysis unit 205 assumes the model shown in FIG. 13 and propagates from the noise source circuit 301 to the noise-receiving circuit 311 via the semiconductor substrate 351 by a combination of the LSI model with the inverter circuits 601 and 602 and the substrate model. The amount of noise to be analyzed is analyzed to generate propagation noise amount data 218 (step S16). At this time, the propagation signal (transfer signal) from the inverter circuit 601 of the noise source circuit 301 to the inverter circuit 602 of the noise-receiving circuit 311 and the propagation signal (transfer signal) from the inverter circuit 602 of the noise-receiving circuit 311 to the noise source circuit 301 ( (Transfer signal) is analyzed.

次いで、ステップＳ１７を行う。ステップＳ１７は、図８のステップＳ７と同じである。そして、第２の判定部２０８は、被ノイズ回路３１１の回路特性の基準データ２１６を参照し、ステップＳ７で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の回路特性の基準を満たすか否かを判断する。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号が誤認識されずに伝播するか否かをチェックする（ステップＳ１８）。   Next, step S17 is performed. Step S17 is the same as step S7 in FIG. Then, the second determination unit 208 refers to the reference data 216 of the circuit characteristics of the noise-receiving circuit 311 and the evaluation result obtained in step S7 is the circuit of the noise-receiving circuit 311 required for the semiconductor integrated circuit under design. Judgment is made as to whether the characteristic criteria are met. At this time, the propagation signal from the inverter circuit 601 of the noise source circuit 301 to the inverter circuit 602 of the noise-receiving circuit 311 and the propagation signal from the inverter circuit 602 of the noise-receiving circuit 311 to the noise source circuit 301 are not erroneously recognized. It is checked whether or not to propagate to (step S18).

ステップＳ１８でＹｅｓの場合には、ステップＳ１９を行い、ノイズ解析処理を終了する。ステップＳ１９は、図８のステップＳ９と同じである。ステップＳ１８でＮｏの場合には、図８のステップＳ８がＮｏである場合の処理として説明したように、各種の見直しを行い、再度、図１４に示す一連のノイズ解析処理を行う。なお、ステップＳ１４でＮｏの場合に、すぐにステップＳ１６へ進む前に、ステップＳ１８でＮｏである場合と同様に、各種の見直しを行って、再度、ステップＳ１１〜ステップＳ１４の一連の処理を行うようにしてもよい。   If Yes in step S18, step S19 is performed, and the noise analysis process is terminated. Step S19 is the same as step S9 in FIG. In the case of No in step S18, various reviews are performed and the series of noise analysis processes shown in FIG. 14 are performed again as described in the case where step S8 in FIG. 8 is No. In the case of No in step S14, before proceeding to step S16 immediately, as in the case of No in step S18, various reviews are performed, and the series of processing of steps S11 to S14 is performed again. You may do it.

このように、図１４に示すノイズ解析処理手順のフローチャートにしたがってステップＳ１９までの処理を行うことによって、図８に示すノイズ解析処理を行った場合と同様に、ノイズの評価を行うことができる。また、図９〜図１２を参照しながら説明したように、種々の評価や動作の確認を行うことができる。また、被ノイズ回路特性（ノイズ特性）データが十分でない場合でも、誤動作する可能性の高い乗り換え信号の動作を確認することができる。   As described above, by performing the processing up to step S19 according to the flowchart of the noise analysis processing procedure shown in FIG. 14, the noise can be evaluated in the same manner as when the noise analysis processing shown in FIG. 8 is performed. Further, as described with reference to FIGS. 9 to 12, various evaluations and operations can be confirmed. Further, even when the noise-receiving circuit characteristic (noise characteristic) data is not sufficient, it is possible to confirm the operation of the transfer signal that is likely to malfunction.

（被ノイズ回路の回路特性（ノイズ特性）が十分に解析されていない場合で、かつ定量的な解析がなくても電源ノイズ伝播量低減のために初期より電源分離していることを前提としている場合のノイズ解析処理手順）
図１５は、被ノイズ回路の回路特性が十分に解析されていない、電源分離した場合のノイズ解析処理手順を示すフローチャートである。なお、図８または図１４に示すノイズ解析処理手順と重複する説明については、省略する。図１５に示すように、ノイズ解析処理が開始されると、まず、ステップＳ２１を行う。ステップＳ２１は、図１４のステップＳ１６と同じである。 (It is assumed that the power supply is separated from the initial stage in order to reduce the amount of power supply noise propagation, even when the circuit characteristics (noise characteristics) of the noise-receiving circuit have not been sufficiently analyzed and without quantitative analysis. Noise analysis processing procedure)
FIG. 15 is a flowchart showing a noise analysis processing procedure when the power supply is separated, in which the circuit characteristics of the noise-receiving circuit are not sufficiently analyzed. Note that description overlapping with the noise analysis processing procedure shown in FIG. 8 or FIG. 14 is omitted. As shown in FIG. 15, when the noise analysis process is started, step S21 is first performed. Step S21 is the same as step S16 of FIG.

次いで、ステップＳ２１の解析結果に対して、ノイズの伝播量および乗り換え信号の動作を評価する（ステップＳ２２）。そして、第２の判定部２０８は、ステップＳ２２で得られた評価結果が、設計中の半導体集積回路に求められる被ノイズ回路３１１の伝播信号の動作の基準を満たすか否かを判断する。また、このとき、ノイズ源回路３０１のインバータ回路６０１から被ノイズ回路３１１のインバータ回路６０２への伝播信号、および被ノイズ回路３１１のインバータ回路６０２からノイズ源回路３０１への伝播信号が誤認識されずに伝播するか否かをチェックする（ステップＳ２３）。   Next, the noise propagation amount and the operation of the transfer signal are evaluated with respect to the analysis result of step S21 (step S22). Then, the second determination unit 208 determines whether or not the evaluation result obtained in step S22 satisfies the criteria for the operation of the propagation signal of the noise-receiving circuit 311 required for the semiconductor integrated circuit under design. At this time, the propagation signal from the inverter circuit 601 of the noise source circuit 301 to the inverter circuit 602 of the noise-receiving circuit 311 and the propagation signal from the inverter circuit 602 of the noise-receiving circuit 311 to the noise source circuit 301 are not erroneously recognized. It is checked whether or not to propagate to (step S23).

ステップＳ２３でＹｅｓの場合には、半導体集積回路の設計者に対して、図５に示すモデルと同様のレイアウト（電源切断レイアウト）において電源ノイズを考慮した被ノイズ回路３１１の伝播信号の誤動作のチェック結果をレポートし（ステップＳ２４）、ノイズ解析処理を終了する。ステップＳ２３でＮｏの場合には、図８のステップＳ８がＮｏである場合の処理として説明したように、各種の見直しを行い、再度、図１５に示す一連のノイズ解析処理を行う。   In the case of Yes in step S23, the designer of the semiconductor integrated circuit is checked for malfunction of the propagation signal of the noise-receiving circuit 311 in consideration of power supply noise in the same layout (power-off layout) as the model shown in FIG. The result is reported (step S24), and the noise analysis process is terminated. In the case of No in step S23, as described as the process in the case of No in step S8 in FIG. 8, various reviews are performed, and the series of noise analysis processes shown in FIG. 15 are performed again.

このように、図１５に示すノイズ解析処理手順のフローチャートにしたがってステップＳ２４までの処理を行うことによって、ノイズ源回路３０１の電源ノイズの評価を行うことができる。また、被ノイズ回路特性（ノイズ特性）データが十分でない場合でも、誤動作する可能性の高い伝播信号が動作するか否かを確認することができる。   In this way, the power source noise of the noise source circuit 301 can be evaluated by performing the processing up to step S24 according to the flowchart of the noise analysis processing procedure shown in FIG. In addition, even when the noise-receiving circuit characteristic (noise characteristic) data is not sufficient, it can be confirmed whether or not a propagation signal having a high possibility of malfunctioning operates.

（電源乗り換え電位差見積もり判定基準（クライテリア）に関する捕捉説明）
図１６および図１７は、電源乗り換え電位差見積もり判定基準（クライテリア）について説明する図である。図１６は、アナログマクロ７０１におけるＨｉｇｈ信号をロジック回路７０２においてＬｏｗ信号に誤認識する場合を示しており、図１７は、アナログマクロ７０１におけるＬｏｗ信号をロジック回路７０２においてＨｉｇｈ信号に誤認識する場合を示している。ここで、クライテリアとは、電源ノイズが発生した場合でも、ロジック回路がプロセス条件に関係なく論理信号を認識できるノイズ量のことである。なお、［ＶＳＳ−ＡＶＳ相対電位差］は、アナログマクロ７０１におけるグラウンド電位ＡＶＳを基準とした、ロジック回路７０２のグラウンド電位ＶＳＳとアナログマクロ７０１のグラウンド電位ＡＶＳの間の相対電位差である。 (Capture explanation on power transfer potential difference judgment criteria (criteria))
FIG. 16 and FIG. 17 are diagrams for explaining a power supply transfer potential difference estimation criterion (criteria). FIG. 16 shows a case where the High signal in the analog macro 701 is erroneously recognized as a Low signal in the logic circuit 702, and FIG. 17 shows a case where the Low signal in the analog macro 701 is erroneously recognized as a High signal in the logic circuit 702. Show. Here, the criterion is an amount of noise that allows a logic circuit to recognize a logic signal regardless of process conditions even when power supply noise occurs. [VSS-AVS relative potential difference] is a relative potential difference between the ground potential VSS of the logic circuit 702 and the ground potential AVS of the analog macro 701 with reference to the ground potential AVS in the analog macro 701.

ロジック回路７０２において、グラウンド電位ＶＳＳに対する入力電圧をＶｉｎとすると、図１６に示すように、ＶｉｎがＨレベルの認識範囲に到達しない場合に、Ｈｉｇｈ信号がＬｏｗ信号に誤認識される。従って、ロジック回路７０２においてＨｉｇｈ信号がＬｏｗ信号に誤認識されないためのクライテリアは、次の（１）式で表される。
Ｖｉｎ＝［ＶＤＤ−（ＶＳＳ−ＡＶＳ電位差［＋側］）］＞Ｈｉｇｈ信号クライテリア値 ・・・（１） In the logic circuit 702, assuming that the input voltage with respect to the ground potential VSS is Vin, as shown in FIG. 16, when the Vin does not reach the H level recognition range, the High signal is erroneously recognized as the Low signal. Therefore, the criteria for preventing the High signal from being erroneously recognized as the Low signal in the logic circuit 702 is expressed by the following equation (1).
Vin = [VDD− (VSS−AVS potential difference [+ side])]> High signal criteria value (1)

また、図１７に示すように、Ｖｉｎがロジック回路７０２のＬレベルの認識範囲を超えてしまう場合に、Ｌｏｗ信号がＨｉｇｈ信号に誤認識される。従って、ロジック回路７０２においてＬｏｗ信号がＨｉｇｈ信号に誤認識されないためのクライテリアは、次の（２）式で表される。
Ｖｉｎ＝［ＶＳＳ−（ＶＳＳ−ＡＶＳ電位差［−側］）］＜Ｌｏｗ信号クライテリア値 ・・・（２） In addition, as shown in FIG. 17, when Vin exceeds the L level recognition range of the logic circuit 702, the Low signal is erroneously recognized as the High signal. Therefore, the criterion for preventing the Low signal from being erroneously recognized as the High signal in the logic circuit 702 is expressed by the following equation (2).
Vin = [VSS− (VSS−AVS potential difference [− side])] <Low signal criteria value (2)

以上説明したように、実施の形態によれば、設計初期に半導体集積回路のアナログ回路およびデジタル回路の配置を検討する段階で、ノイズ源回路３０１から被ノイズ回路３１１へ伝播するノイズ量を定量的に見積もることができる。従って、設計後期になってから電源ノイズの影響により回路特性が劣化することが判明し、それが原因で再設計を行わざるを得ない状況になることを防ぐことができるので、設計期間の長期化によって設計コストが増大するという従来の問題を解決することができる。特に、ノイズ源回路３０１と被ノイズ回路３１１の少なくともグラウンド線同士を接続したモデルで評価を行い、ノイズの影響を考慮した被ノイズ回路３１１の回路特性が基準値を満たす場合には、半導体基板モデルを作成しなくてもよいので、ノイズ解析処理に要する時間をより一層、短くすることができる。   As described above, according to the embodiment, the amount of noise propagated from the noise source circuit 301 to the noisy circuit 311 is quantitatively determined at the stage of considering the arrangement of the analog circuit and the digital circuit of the semiconductor integrated circuit at the initial stage of design. Can be estimated. Therefore, it was found that the circuit characteristics deteriorated due to the influence of power supply noise from the latter half of the design, and it was possible to prevent the situation from being forced to be redesigned. It is possible to solve the conventional problem that the design cost increases due to the implementation. In particular, when the evaluation is performed using a model in which at least the ground lines of the noise source circuit 301 and the noise-receiving circuit 311 are connected, and the circuit characteristics of the noise-receiving circuit 311 considering the influence of noise satisfy the reference value, the semiconductor substrate model Therefore, the time required for the noise analysis process can be further shortened.

なお、本実施の形態で説明したノイズ解析方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。   Note that the noise analysis method described in the present embodiment can be realized by executing a program prepared in advance on a computer such as a personal computer or a workstation. This program is recorded on a computer-readable recording medium such as a hard disk, a flexible disk, a CD-ROM, an MO, and a DVD, and is executed by being read from the recording medium by the computer. The program may be a transmission medium that can be distributed via a network such as the Internet.

（付記１）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析プログラムであって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、をコンピュータに実行させることを特徴とするノイズ解析プログラム。 (Appendix 1) A semiconductor in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources A noise analysis program for analyzing noise propagating from the noise source circuit to the noise-receiving circuit when designing an integrated circuit, and analyzing the amount of noise generated by the noise source circuit based on the specifications of the noise source circuit A noise source circuit analyzing step, a noise-received circuit analyzing step for analyzing circuit characteristics of the noise-receiving circuit when an assumed noise is superimposed based on a specification of the noise-receiving circuit, and a power source of the noise source circuit The power line and the ground line of the noise-receiving circuit are connected to the line and the ground line by a low resistance metal wiring, respectively, or the noise Assuming a model in which noise is propagated from the noise source circuit to the noise-receiving circuit through the metal wiring by connecting the ground line of the noise-receiving circuit to the circuit ground line by a low-resistance metal wiring, A first noise propagation amount evaluation step that takes into account the influence of the generated noise amount obtained by the noise source circuit analysis step on the circuit characteristics obtained by the noise-received circuit analysis step, and the first noise propagation amount A first determination step of determining whether or not the circuit characteristics of the noisy circuit evaluated in the evaluation step satisfy the criteria of the circuit characteristics of the noisy circuit required for the semiconductor integrated circuit to be designed; A noise analysis program that is executed by a computer.

（付記２）前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。 (Supplementary Note 2) As a result of the determination in the first determination step, the circuit characteristics of the noise-receiving circuit evaluated in the first noise propagation amount evaluation step are obtained by the semiconductor integrated circuit required for the design target semiconductor integrated circuit. When the circuit characteristics criteria of the noise circuit are not satisfied, the power source line and the ground line of the noise source circuit are separated from the power source line and the ground line of the noise target circuit, and the noise target circuit is separated from the noise source circuit via a semiconductor substrate. Assuming a model in which noise propagates through the circuit, a noise analysis step for analyzing the amount of noise propagating from the noise source circuit to the noisy circuit using the model, and circuit characteristics obtained by the noisy circuit analysis step On the other hand, a second noise propagation amount evaluation step considering the influence of the propagation noise amount obtained by the noise analysis step, and the second noise propagation amount evaluation A second determination step for determining whether or not the circuit characteristics of the noisy circuit evaluated in accordance with the criteria satisfy the criteria of the circuit characteristics of the noisy circuit required for the semiconductor integrated circuit to be designed; The noise analysis program according to appendix 1, which is executed by a computer.

（付記３）前記第２の判定工程での判定の結果、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路および前記被ノイズ回路の一方または両方を見直させることを特徴とする付記２に記載のノイズ解析プログラム。 (Supplementary Note 3) As a result of the determination in the second determination step, the circuit characteristics of the noise-receiving circuit evaluated in the second noise propagation amount evaluation step are obtained by the semiconductor integrated circuit required for the design target semiconductor integrated circuit. The noise analysis program according to appendix 2, wherein one or both of the noise source circuit and the noise-receiving circuit is reviewed when a criterion for circuit characteristics of the noise circuit is not satisfied.

（付記４）半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルの半導体基板部分のモデルとして、前記ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、前記ノイズ源回路の電源線に一方の電極が接続された第１の容量と、前記第１の容量に一端が接続された第２の抵抗と、前記被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、前記被ノイズ回路の電源線に一方の電極が接続された第２の容量と、前記第２の容量に一端が接続された第４の抵抗と、前記被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備える基板モデルを用いることを特徴とする付記２に記載のノイズ解析プログラム。 (Supplementary Note 4) As a model of a semiconductor substrate portion of a model in which noise propagates from the noise source circuit to the noise-receiving circuit via a semiconductor substrate, a first resistor having one end connected to the ground line of the noise source circuit A first capacitor having one electrode connected to the power supply line of the noise source circuit; a second resistor having one end connected to the first capacitor; and one end connected to the ground line of the noise-receiving circuit A third resistor, a second capacitor having one electrode connected to the power line of the noise-receiving circuit, a fourth resistor having one end connected to the second capacitor, and the noise-receiving circuit A substrate model comprising: a fifth resistor having one end connected to a guard ring surrounding the substrate; a circuit ground line disposed in a well formed in the semiconductor substrate; and a capacitor connected between the resistors. Appendices characterized by use Noise analysis program according to the 2.

（付記５）前記被ノイズ回路の回路特性が十分でなく、前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさないおそれがある場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播し、かつ前記被ノイズ回路および前記ノイズ源回路に電源乗り換え信号を送受信する回路を付加したモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。 (Supplementary Note 5) The circuit characteristics of the noise-receiving circuit evaluated by the first noise propagation amount evaluation step as a result of the determination in the first determination step are not sufficient. When there is a possibility that the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed may not be satisfied, the power source line and the ground line of the noise source circuit are separated from the power source line and the ground line of the noise-receiving circuit. A model in which noise is propagated from the noise source circuit to the noise-receiving circuit through a semiconductor substrate, and a circuit for transmitting and receiving a power supply transfer signal to the noise-receiving circuit and the noise source circuit is assumed, and the model A noise analysis step for analyzing the amount of noise propagating from the noise source circuit to the noisy circuit using the noise source circuit, and the noisy circuit analysis step. A second noise propagation amount evaluation step that considers the influence of the propagation noise amount obtained by the noise analysis step on the circuit characteristics obtained, and the noise-receiving circuit evaluated by the second noise propagation amount evaluation step And a second determination step for determining whether or not the circuit characteristics satisfy the criteria of the circuit characteristics of the noisy circuit required for the semiconductor integrated circuit to be designed. The noise analysis program according to attachment 1.

（付記６）前記ノイズ源回路から前記被ノイズ回路に伝播するノイズの伝播量を削減し、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の向上を意図する場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらにコンピュータに実行させることを特徴とする付記１に記載のノイズ解析プログラム。 (Supplementary Note 6) In the case where the propagation amount of noise propagating from the noise source circuit to the noise-receiving circuit is reduced and the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed are intended to be improved, the noise Assume a model in which a power source line and a ground line of a source circuit are separated from a power source line and a ground line of the noise-receiving circuit, and noise propagates from the noise source circuit to the noise-receiving circuit via a semiconductor substrate. A noise analysis step for analyzing the amount of noise propagating from the noise source circuit to the noisy circuit, and the propagation noise obtained by the noise analysis step for the circuit characteristics obtained by the noisy circuit analysis step. A second noise propagation amount evaluation step that considers the influence of the amount, and a circuit of the noisy circuit evaluated by the second noise propagation amount evaluation step And a second determination step for determining whether or not the characteristics satisfy a criterion of circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. Noise analysis program described in 1.

（付記７）付記１〜６のいずれか一つに記載のノイズ解析プログラムを記録したコンピュータに読み取り可能な記録媒体。 (Supplementary note 7) A computer-readable recording medium in which the noise analysis program according to any one of supplementary notes 1 to 6 is recorded.

（付記８）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するノイズ解析装置であって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析手段と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析手段と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ源回路解析手段により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価手段と、前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定手段と、を備えることを特徴とするノイズ解析装置。 (Supplementary Note 8) A semiconductor in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources A noise analysis device that analyzes noise propagating from the noise source circuit to the noise-receiving circuit at the time of designing an integrated circuit, and that analyzes noise generated by the noise source circuit based on specifications of the noise source circuit A noise source circuit analysis means, a noise target circuit analysis means for analyzing circuit characteristics of the noise target circuit when an assumed noise is superimposed based on a specification of the noise target circuit, a power source line of the noise source circuit, and Connect the power supply line and ground line of the noise-receiving circuit to the ground line with low resistance metal wiring, respectively, or connect the noise source circuit to the ground line. Assuming a model in which noise is propagated from the noise source circuit to the noisy circuit via the metal wiring by connecting the ground line of the noisy circuit to the ground line by a low-resistance metal interconnection, First noise propagation amount evaluation means that takes into account the influence of the generated noise amount obtained by the noise source circuit analysis means on the circuit characteristics obtained by the circuit analysis means, and the first noise propagation amount evaluation means First determining means for determining whether or not the circuit characteristic of the noisy circuit evaluated by the step satisfies a criterion of the circuit characteristic of the noisy circuit required for the semiconductor integrated circuit to be designed. A noise analysis device.

（付記９）前記第１の判定手段での判定の結果、前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析手段と、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ解析手段により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価手段と、前記第２のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定手段と、をさらに備えることを特徴とする付記８に記載のノイズ解析装置。 (Supplementary Note 9) As a result of the determination by the first determination unit, the circuit characteristics of the noise-receiving circuit evaluated by the first noise propagation amount evaluation unit are obtained by the semiconductor integrated circuit required for the design target semiconductor integrated circuit. When the circuit characteristics criteria of the noise circuit are not satisfied, the power source line and the ground line of the noise source circuit are separated from the power source line and the ground line of the noise target circuit, and the noise target circuit is separated from the noise source circuit via a semiconductor substrate. Assuming a model in which noise propagates in the circuit, using the model, noise analysis means for analyzing the amount of noise propagated from the noise source circuit to the noisy circuit, and circuit characteristics obtained by the noisy circuit analysis means On the other hand, the second noise propagation amount evaluation means considering the influence of the propagation noise amount obtained by the noise analysis means, and the second noise propagation amount evaluation Second determination means for determining whether or not the circuit characteristics of the noisy circuit evaluated by the stage satisfy the criteria of the circuit characteristics of the noisy circuit required for the semiconductor integrated circuit to be designed; The noise analysis apparatus according to appendix 8, which is provided.

（付記１０）半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルの半導体基板部分のモデルとして、前記ノイズ源回路のグラウンド線に一端が接続された第１の抵抗と、前記ノイズ源回路の電源線に一方の電極が接続された第１の容量と、前記第１の容量に一端が接続された第２の抵抗と、前記被ノイズ回路のグラウンド線に一端が接続された第３の抵抗と、前記被ノイズ回路の電源線に一方の電極が接続された第２の容量と、前記第２の容量に一端が接続された第４の抵抗と、前記被ノイズ回路を囲むガードリングに一端が接続された第５の抵抗と、半導体基板に形成されたウェル内に配置される回路のグラウンド線と前記各抵抗の間に接続された容量と、を備えた基板モデルを作成する基板モデル作成手段をさらに備えることを特徴とする付記９に記載のノイズ解析装置。 (Supplementary Note 10) As a model of a semiconductor substrate portion of a model in which noise propagates from the noise source circuit to the noise-receiving circuit via a semiconductor substrate, a first resistor having one end connected to a ground line of the noise source circuit A first capacitor having one electrode connected to the power supply line of the noise source circuit; a second resistor having one end connected to the first capacitor; and one end connected to the ground line of the noise-receiving circuit A third resistor, a second capacitor having one electrode connected to the power line of the noise-receiving circuit, a fourth resistor having one end connected to the second capacitor, and the noise-receiving circuit A substrate model comprising: a fifth resistor having one end connected to a guard ring that surrounds the substrate; and a capacitor connected between each resistor and a circuit ground line disposed in a well formed in the semiconductor substrate Board model creation to create Noise analysis apparatus according to note 9, further comprising a stage.

（付記１１）ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析方法であって、ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、前記ノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、を含むことを特徴とするノイズ解析方法。 (Appendix 11) A semiconductor in which a noise source circuit that generates noise and a noise-receiving circuit that is affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources A noise analysis method for analyzing noise propagating from the noise source circuit to the noise-receiving circuit at the time of designing an integrated circuit, wherein the generated noise amount of the noise source circuit is analyzed based on the specifications of the noise source circuit A noise source circuit analyzing step, a noise-received circuit analyzing step for analyzing circuit characteristics of the noise-receiving circuit when an assumed noise is superimposed based on a specification of the noise-receiving circuit, and a power source of the noise source circuit The power source line and ground line of the noise-receiving circuit are connected to the line and ground line by low-resistance metal wiring, respectively, or the noise source circuit Assuming a model in which noise is propagated from the noise source circuit to the noisy circuit via the metal wiring by connecting the noisy circuit ground line to the noisy ground line by a low resistance metal interconnection. A first noise propagation amount evaluation step that considers the influence of the generated noise amount obtained by the noise source circuit analysis step on the circuit characteristics obtained by the noise circuit analysis step, and an evaluation by the noise propagation amount evaluation step. And a first determination step of determining whether or not the circuit characteristics of the noise-received circuit satisfy the criteria of the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. Noise analysis method.

（付記１２）前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、をさらに含むことを特徴とする付記１１に記載のノイズ解析方法。 (Supplementary Note 12) As a result of the determination in the first determination step, the circuit characteristics of the noise-receiving circuit evaluated in the first noise propagation amount evaluation step are obtained by the semiconductor integrated circuit required for the design target semiconductor integrated circuit. When the circuit characteristics criteria of the noise circuit are not satisfied, the power source line and the ground line of the noise source circuit are separated from the power source line and the ground line of the noise target circuit, and the noise target circuit is separated from the noise source circuit via a semiconductor substrate. Assuming a model in which noise propagates through the circuit, a noise analysis step for analyzing the amount of noise propagating from the noise source circuit to the noisy circuit using the model, and circuit characteristics obtained by the noisy circuit analysis step On the other hand, a second noise propagation amount evaluation step considering the influence of the propagation noise amount obtained by the noise analysis step, and the second noise propagation amount evaluation A second determination step of determining whether or not the circuit characteristic of the noisy circuit evaluated in the process satisfies a criterion of the circuit characteristic of the noisy circuit required for the semiconductor integrated circuit to be designed; The noise analysis method according to appendix 11, wherein the noise analysis method is included.

（付記１３）前記第２の判定工程での判定の結果、前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、前記ノイズ源回路および前記被ノイズ回路の一方または両方を見直すことを特徴とする付記１２に記載のノイズ解析方法。 (Supplementary Note 13) As a result of the determination in the second determination step, the circuit characteristics of the noise-receiving circuit evaluated in the second noise propagation amount evaluation step are obtained by the semiconductor integrated circuit required for the design target semiconductor integrated circuit. 13. The noise analysis method according to appendix 12, wherein one or both of the noise source circuit and the noise-receiving circuit is reviewed when a criterion for circuit characteristics of the noise circuit is not satisfied.

以上のように、本発明にかかるノイズ解析プログラム、該プログラムを記録した記録媒体、ノイズ解析装置およびノイズ解析方法は、ノイズ源回路と被ノイズ回路を有する半導体集積回路を設計する際のノイズ解析に有用であり、特に、アナログ回路とデジタル回路を混載する半導体集積回路のノイズ解析に適している。   As described above, the noise analysis program, the recording medium on which the program is recorded, the noise analysis device, and the noise analysis method according to the present invention are used for noise analysis when designing a semiconductor integrated circuit having a noise source circuit and a noise-receiving circuit. This is useful, and particularly suitable for noise analysis of a semiconductor integrated circuit in which an analog circuit and a digital circuit are mixedly mounted.

この発明の実施の形態にかかるノイズ解析装置のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of the noise analysis apparatus concerning embodiment of this invention. この発明の実施の形態にかかるノイズ解析装置の機能的構成を示すブロック図である。It is a block diagram which shows the functional structure of the noise analyzer concerning embodiment of this invention. ノイズ源回路と被ノイズ回路が独立したモデルの構成を示す模式図である。It is a schematic diagram which shows the structure of the model in which the noise source circuit and the noise-receiving circuit were independent. メタル配線を介してノイズが伝播するモデルの構成を示す模式図である。It is a schematic diagram which shows the structure of the model which noise propagates | transmits via a metal wiring. 半導体基板を介してノイズが伝播するモデルの構成を示す模式図である。It is a schematic diagram which shows the structure of the model in which noise propagates through a semiconductor substrate. 半導体基板モデルの構成の一例を示す模式図である。It is a schematic diagram which shows an example of a structure of a semiconductor substrate model. 図６に示す半導体基板モデルを圧縮したモデルの構成を示す模式図である。It is a schematic diagram which shows the structure of the model which compressed the semiconductor substrate model shown in FIG. この発明の実施の形態にかかるノイズ解析処理手順を示すフローチャートである。It is a flowchart which shows the noise analysis processing procedure concerning embodiment of this invention. ノイズの影響を見積もったときの電源電圧の変化を示す模式図である。It is a schematic diagram which shows the change of the power supply voltage when the influence of noise is estimated. ノイズの影響を見積もったときの乗り換え信号の電位差の変化を示す模式図である。It is a schematic diagram which shows the change of the electric potential difference of the transfer signal when the influence of noise is estimated. 複数のノイズ源回路を有するモデルの構成を示す模式図である。It is a schematic diagram which shows the structure of the model which has several noise source circuits. 図１１に示すモデルでノイズの影響を見積もったときの電源電圧と乗り換え信号の電位差の変化を示す模式図である。It is a schematic diagram which shows the change of the electric potential difference of a power supply voltage and a transfer signal when the influence of noise is estimated with the model shown in FIG. 半導体基板モデルの他の構成を示す模式図である。It is a schematic diagram which shows the other structure of a semiconductor substrate model. ノイズ解析処理手順の他の例を示すフローチャートである。It is a flowchart which shows the other example of a noise analysis processing procedure. ノイズ解析処理手順のさらに他の例を示すフローチャートである。It is a flowchart which shows the other example of a noise analysis processing procedure. Ｈｉｇｈ信号をＬｏｗ信号に誤認識する例を示す模式図である。It is a schematic diagram which shows the example which misrecognizes a High signal to a Low signal. Ｌｏｗ信号をＨｉｇｈ信号に誤認識する例を示す模式図である。It is a schematic diagram which shows the example which misrecognizes a Low signal to a High signal.

符号の説明Explanation of symbols

２０１ ノイズ源回路解析部
２０２ 被ノイズ回路解析部
２０３ 第１のノイズ伝播量評価部
２０４ 第１の判定部
２０５ ノイズ解析部
２０６ 基板モデル作成部
２０７ 第２のノイズ伝播量評価部
２０８ 第２の判定部
２１１ ノイズ源回路の仕様データ
２１２ 発生ノイズ量データ
２１３ 被ノイズ回路の仕様データ
２１４ 回路特性データ
２１６ 被ノイズ回路の回路特性の基準データ
２１８ 伝播ノイズ量データ
３０１，５０１ ノイズ源回路
３０２ 電源（ＶＤＤ）線
３０３ グラウンド（ＶＳＳ）線
３１１ 被ノイズ回路
３１２ 電源（ＡＶＤ）線
３１３ グラウンド（ＡＶＳ）線
３３１，３３２ メタル配線
３５１ 半導体基板
３７１ ガードリング
４０１ 半導体基板の等価回路モデル
４１１ 第１の抵抗
４１２ 第１の容量
４１３ 第２の抵抗
４１４ ウェルによる容量
４１５ 第３の抵抗
４１６ 第２の容量
４１７ 第４の抵抗
４１８ 第５の抵抗
６０１，６０２ インバータ回路 201 Noise source circuit analysis unit 202 Noise-receiving circuit analysis unit 203 First noise propagation amount evaluation unit 204 First determination unit 205 Noise analysis unit 206 Board model creation unit 207 Second noise propagation amount evaluation unit 208 Second determination Section 211 Specification data of noise source circuit 212 Generated noise amount data 213 Specification data of noise receiving circuit 214 Circuit characteristic data 216 Reference data of circuit characteristics of noise receiving circuit 218 Propagation noise amount data 301, 501 Noise source circuit 302 Power supply (VDD) Line 303 Ground (VSS) line 311 Noised circuit 312 Power supply (AVD) line 313 Ground (AVS) line 331, 332 Metal wiring 351 Semiconductor substrate 371 Guard ring 401 Equivalent circuit model of semiconductor substrate 411 First resistor 412 First Capacity 413 second Volume 415 by anti-414 wells third resistor 416 second capacitor 417 fourth resistor 418 fifth resistor 601, 602 the inverter circuit

Claims (5)

ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析プログラムであって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、
前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、
をコンピュータに実行させることを特徴とするノイズ解析プログラム。 Design of a semiconductor integrated circuit in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources A noise analysis program for analyzing noise propagating from the noise source circuit to the noise-receiving circuit,
Based on the specifications of the noise source circuit, a noise source circuit analysis step for analyzing the amount of noise generated by the noise source circuit;
Based on the specifications of the noise-receiving circuit, a noise-receiving circuit analyzing step for analyzing the circuit characteristics of the noise-receiving circuit when an assumed noise is superimposed,
The power source line and ground line of the noise target circuit are connected to the power source line and ground line of the noise source circuit by low resistance metal wiring, respectively, or the ground line of the noise target circuit is connected to the ground line of the noise source circuit. Assuming a model in which noise is propagated from the noise source circuit to the noisy circuit through the metal line by connecting with a low resistance metal line, the circuit characteristics obtained by the noisy circuit analysis step are assumed. A first noise propagation amount evaluation step that takes into account the influence of the generated noise amount obtained by the noise source circuit analysis step;
A first judgment is made as to whether or not the circuit characteristics of the noise-receiving circuit evaluated in the first noise propagation amount evaluation step satisfy the criteria of the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. 1 determination step;
A noise analysis program for causing a computer to execute. 前記第１の判定工程での判定の結果、前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たさない場合、
前記ノイズ源回路の電源線およびグラウンド線を前記被ノイズ回路の電源線およびグラウンド線から分離し、半導体基板を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、該モデルを用いて前記ノイズ源回路から前記被ノイズ回路に伝播するノイズ量を解析するノイズ解析工程と、
前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ解析工程により得られた伝播ノイズ量の影響を考慮する第２のノイズ伝播量評価工程と、
前記第２のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第２の判定工程と、
をさらにコンピュータに実行させることを特徴とする請求項１に記載のノイズ解析プログラム。 As a result of the determination in the first determination step, the circuit of the noisy circuit whose circuit characteristics of the noisy circuit evaluated in the first noise propagation amount evaluation step are required for the semiconductor integrated circuit to be designed If the characteristic criteria are not met,
Assuming a model in which the power source line and the ground line of the noise source circuit are separated from the power source line and the ground line of the noise target circuit, and noise propagates from the noise source circuit to the noise target circuit via a semiconductor substrate, A noise analysis step of analyzing the amount of noise propagating from the noise source circuit to the noisy circuit using a model;
A second noise propagation amount evaluation step that considers the influence of the propagation noise amount obtained by the noise analysis step on the circuit characteristics obtained by the noise-received circuit analysis step;
A first determination is made as to whether or not the circuit characteristics of the noise-receiving circuit evaluated in the second noise propagation amount evaluation step satisfy the circuit characteristic criteria of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. 2 determination steps;
The noise analysis program according to claim 1, further comprising: 請求項１または２に記載のノイズ解析プログラムを記録したコンピュータに読み取り可能な記録媒体。   A computer-readable recording medium on which the noise analysis program according to claim 1 is recorded. ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するノイズ解析装置であって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析手段と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析手段と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析手段により得られた回路特性に対して、前記ノイズ源回路解析手段により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価手段と、
前記第１のノイズ伝播量評価手段により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定手段と、
を備えることを特徴とするノイズ解析装置。 Design of a semiconductor integrated circuit in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources A noise analysis device for analyzing noise propagating from the noise source circuit to the noisy circuit,
Based on the specifications of the noise source circuit, noise source circuit analysis means for analyzing the amount of noise generated by the noise source circuit;
Based on the specifications of the noise-receiving circuit, noise-receiving circuit analyzing means for analyzing the circuit characteristics of the noise-receiving circuit when the assumed noise is superimposed,
The power source line and ground line of the noise target circuit are connected to the power source line and ground line of the noise source circuit by low resistance metal wiring, respectively, or the ground line of the noise target circuit is connected to the ground line of the noise source circuit. Assuming a model in which noise is propagated from the noise source circuit to the noisy circuit through the metal line by connecting with a low resistance metal line, the circuit characteristics obtained by the noisy circuit analysis means are First noise propagation amount evaluation means that considers the influence of the generated noise amount obtained by the noise source circuit analysis means,
A first judgment is made as to whether or not the circuit characteristics of the noise-receiving circuit evaluated by the first noise propagation amount evaluating means satisfy the criteria of the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. 1 determination means;
A noise analyzing apparatus comprising: ノイズを発生するノイズ源回路と、該ノイズ源回路で発生したノイズの影響を受ける被ノイズ回路が混載され、かつ前記ノイズ源回路と前記被ノイズ回路が異なる電源により駆動される半導体集積回路の設計時に、前記ノイズ源回路から前記被ノイズ回路へ伝播するノイズを解析するためのノイズ解析方法であって、
ノイズ源回路の仕様に基づいて、前記ノイズ源回路の発生ノイズ量を解析するノイズ源回路解析工程と、
被ノイズ回路の仕様に基づいて、想定されるノイズが重畳された場合の前記被ノイズ回路の回路特性を解析する被ノイズ回路解析工程と、
前記ノイズ源回路の電源線およびグラウンド線に前記被ノイズ回路の電源線およびグラウンド線をそれぞれ低抵抗のメタル配線により接続するか、または前記ノイズ源回路のグラウンド線に前記被ノイズ回路のグラウンド線を低抵抗のメタル配線により接続することによって、該メタル配線を介して前記ノイズ源回路から前記被ノイズ回路にノイズが伝播するモデルを想定し、前記被ノイズ回路解析工程により得られた回路特性に対して、前記ノイズ源回路解析工程により得られた発生ノイズ量の影響を考慮する第１のノイズ伝播量評価工程と、
前記第１のノイズ伝播量評価工程により評価された前記被ノイズ回路の回路特性が、設計対象である半導体集積回路に求められる前記被ノイズ回路の回路特性の基準を満たすか否かを判定する第１の判定工程と、
を含むことを特徴とするノイズ解析方法。 Design of a semiconductor integrated circuit in which a noise source circuit that generates noise and a noise-receiving circuit affected by the noise generated in the noise source circuit are mixedly mounted, and the noise source circuit and the noise-receiving circuit are driven by different power sources Sometimes a noise analysis method for analyzing noise propagating from the noise source circuit to the noisy circuit,
Based on the specifications of the noise source circuit, a noise source circuit analysis step for analyzing the amount of noise generated by the noise source circuit;
Based on the specifications of the noise-receiving circuit, a noise-receiving circuit analyzing step for analyzing the circuit characteristics of the noise-receiving circuit when an assumed noise is superimposed,
The power source line and ground line of the noise target circuit are connected to the power source line and ground line of the noise source circuit by low resistance metal wiring, respectively, or the ground line of the noise target circuit is connected to the ground line of the noise source circuit. Assuming a model in which noise is propagated from the noise source circuit to the noisy circuit through the metal line by connecting with a low resistance metal line, the circuit characteristics obtained by the noisy circuit analysis step are assumed. A first noise propagation amount evaluation step that takes into account the influence of the generated noise amount obtained by the noise source circuit analysis step;
A first judgment is made as to whether or not the circuit characteristics of the noise-receiving circuit evaluated in the first noise propagation amount evaluation step satisfy the criteria of the circuit characteristics of the noise-receiving circuit required for the semiconductor integrated circuit to be designed. 1 determination step;
The noise analysis method characterized by including.
JP2007078839A 2006-05-23 2007-03-26 Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method Expired - Fee Related JP4924136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078839A JP4924136B2 (en) 2006-05-23 2007-03-26 Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006143237 2006-05-23
JP2006143237 2006-05-23
JP2007078839A JP4924136B2 (en) 2006-05-23 2007-03-26 Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method

Publications (2)

Publication Number Publication Date
JP2008004068A true JP2008004068A (en) 2008-01-10
JP4924136B2 JP4924136B2 (en) 2012-04-25

Family

ID=39008363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078839A Expired - Fee Related JP4924136B2 (en) 2006-05-23 2007-03-26 Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method

Country Status (1)

Country Link
JP (1) JP4924136B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301366A (en) * 2008-06-13 2009-12-24 Fujitsu Ltd Noise analyzing device
JP2012181581A (en) * 2011-02-28 2012-09-20 Fujitsu Ltd Noise estimating method and noise estimating device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503668A (en) * 2005-07-28 2009-01-29 カップリング ウェーブ ソリューションズ シーダブリュエス Method and apparatus for supporting integrated circuit design

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009503668A (en) * 2005-07-28 2009-01-29 カップリング ウェーブ ソリューションズ シーダブリュエス Method and apparatus for supporting integrated circuit design

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009301366A (en) * 2008-06-13 2009-12-24 Fujitsu Ltd Noise analyzing device
JP2012181581A (en) * 2011-02-28 2012-09-20 Fujitsu Ltd Noise estimating method and noise estimating device

Also Published As

Publication number Publication date
JP4924136B2 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
US7120551B2 (en) Method for estimating EMI in a semiconductor device
US7895551B2 (en) Generation of standard cell library components with increased signal routing resources
JP4501728B2 (en) Crosstalk error control device, crosstalk error control method, and crosstalk error control program
JP2008070924A (en) Semiconductor integrated circuit design method, semiconductor integrated circuit design program and semiconductor integrated circuit design apparatus
JP2006100718A (en) Operation analyzing method for semiconductor integrated circuit device, analyzing apparatus used therefor, and optimization designing method using the apparatus
US7900179B2 (en) Method for prioritizing nodes for rerouting and device therefor
JP2006004056A (en) Layout design device, method, program, and recording medium
JP4924136B2 (en) Noise analysis program, recording medium recording the program, noise analysis apparatus, and noise analysis method
JP2007264993A (en) Verification support apparatus, verification support method, verification support program and recording medium
JP5167740B2 (en) Design support program, design support apparatus, and design support method
JP2004054522A (en) Method for evaluating simultaneous switching noise of semiconductor device
Gomez et al. Test of interconnection opens considering coupling signals
JP4985323B2 (en) Layout support program, recording medium storing the program, layout support apparatus, and layout support method
JP2008009787A (en) Hierarchical design layout device, hierarchical design layout method, hierarchical design layout program, and recording medium recording the program
JP4676911B2 (en) Crosstalk analysis program, recording medium, crosstalk analysis method, and crosstalk analysis apparatus
JP6252494B2 (en) Design support apparatus, design support method, and program
JP2008083815A (en) Semiconductor design support device
Valorge et al. Mixed-signal IC design guide to enhance substrate noise immunity in bulk silicon technology
Birrer et al. Silencer!: A tool for substrate noise coupling analysis
US7194718B2 (en) Layout design apparatus, layout design method, and computer product
JP2006344165A (en) Layout design device, layout design method, layout design program and recording medium
JP2010140279A (en) Method for designing electronic system
Chen On the impact of on-chip inductance on signal nets under the influence of power grid noise
JP5434355B2 (en) Design support program, design support apparatus, and design support method
US8640069B2 (en) Noise analysis model and noise analysis method including disposing resistors and setting points in a semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees