JP2007538453A - Umts移動受信器におけるトランスポート・チャネルの復号管理 - Google Patents

Umts移動受信器におけるトランスポート・チャネルの復号管理 Download PDF

Info

Publication number
JP2007538453A
JP2007538453A JP2007517559A JP2007517559A JP2007538453A JP 2007538453 A JP2007538453 A JP 2007538453A JP 2007517559 A JP2007517559 A JP 2007517559A JP 2007517559 A JP2007517559 A JP 2007517559A JP 2007538453 A JP2007538453 A JP 2007538453A
Authority
JP
Japan
Prior art keywords
data
processing
register
receiver
task register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007517559A
Other languages
English (en)
Other versions
JP4923312B2 (ja
Inventor
エマニュエル、アルディッシュビリ
オリビエ、ジ.エス.ミエロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007538453A publication Critical patent/JP2007538453A/ja
Application granted granted Critical
Publication of JP4923312B2 publication Critical patent/JP4923312B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0067Rate matching
    • H04L1/0068Rate matching by puncturing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/08Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

データリンク・ハンドラを備える受信器が開示される。データリンク・ハンドラは、逆インタリーバ、レート整合器、および1つ以上の復号器を含み、前記逆インタリーバはバッファを介して前記レート整合器にデータを適用するように構成され、前記レート整合器は前記1つ以上の復号器にデータを適用するように構成される。データリンク・ハンドラは、前記逆インタリーバ、前記レート整合器、および前記1つ以上の復号器がそれぞれ、シャドウ・レジスタ、タスク・レジスタ、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段を含むことを特徴とする。データリンクでの処理の方法も開示される。その方法は、データ・ブロックを逆インタリーバする処理ステップと、逆インタリーバされたデータ・ブロックをレート整合する処理ステップと、レート整合されたデータ・ブロックを復号する処理ステップとを含み、その設定はCPUによって予め為されている。前記処理ステップはそれぞれ、データを読み取るステップと、データがいつ読み取られるかを指示するステップと、トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップと、前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のパラメータ値に従って前記データを処理するステップと、処理済みデータがいつ読み取られるべきかを指示するステップとを含む。一効果は、受信器のスケジューリングおよび制御に責任のある装置における待ち時間に関して制約が解除されることである。

Description

本発明は、デジタル通信システムにデータリンク・ハンドラ(data link handler)を備える受信器に関する。本発明はまた、データリンク・ハンドリングの方法とデジタル通信システムにおけるデータリンク・ハンドラとに関する。
図1は、無線周波信号101をベースバンド信号103に変換するための手段102、ベースバンド信号103を復調するための復調器104、ならびに復調された信号105を逆インタリーブ(deinterleaving)、レート整合(rate matching)、および復号(decoding)するための手段106を含む、従来型のUMTS(Universal Mobile Telecommunications System)受信器100を示している。復調された信号105を逆インタリーブ、レート整合、および復号するための手段106は、当業者には周知のOSIモデル(Open System Interconnection model、開放型システム間相互接続モデル)で用いられる用語であるデータリンク層で機能し、したがって、データリンク・ハンドラ106と呼ばれる。データリンク・ハンドラ106の出力107は、より上位層での処理のために、UMTS受信器100の他の部分(図示せず)に適用される。
図2は、逆インタリーバ(deinterleaver)202、レート整合器(rate matcher)204、および1つ以上の復号器(decoders)206を含む、従来型のデータリンク・ハンドラ200である。1つ以上の復号器206は、直列でまたは並列で、あるいはその両者をどのように組合せて構成されてもよい。逆インタリーバ202とレート整合器204との間の信号パス203には通常、逆インタリーバ出力バッファ(図示せず)が与えられる。インタリービング、レート、および符号についての情報は、UMTSでのFDD(Frequency Division Duplexing、周波数分割二重)の多重化およびチャネル符号化を仕様化している3GPP TS 25.212で仕様化されており、当業者はこの仕様を十分認識している。
各フレームごとに、データリンク・ハンドラは復調器からデータのブロックを受け取る。データリンク・ハンドラにおける、フレームに対応するデータ・ブロックの処理は、データが復調器の出力バッファに準備されたときに開始されることになっており、そこで次のフレームに対応するデータが復調器の出力バッファに準備される前に準備されていないといけない。したがって、一方では、データリンク・ハンドラにおける処理はデータ・ドリブン(data driven)である。他方では、その設定は受信器の中央処理装置(CPU、図示せず)によって制御される。
米国特許出願公開第2003/0037749−A1号明細書は、受信器の負荷が軽減するように、通信ネットワークに接続されたユーザ装置において受信データを処理する方法およびユーザ装置を開示している。その処理は、無線フレームの受信、無線フレームのトランスポート・ブロック・サイズ(transport block sizes)の識別、および無線フレームが当該ユーザ装置を対象とするトランスポート・ブロックを含むかどうかの判定を含む。当該ユーザ装置を対象としないトランスポート・チャネルに関連するブロックは処理されない。
従来技術の問題は、データ処理ユニットをスケジュールする装置における、特にその装置がシステム内の時間的制約をもつ他のタスクにも使用される場合の、待ち時間および処理能力に関しての要件である。
本発明の一目的は、改善されたデータリンク層での処理を有する解決策を提供することである。
上記の目的は、本発明の第1の態様によれば、デジタル通信システムの受信器により達成され、そのシステムは逆インタリーバ、レート整合器、および少なくとも1つの復号器を含むデータリンク・ハンドラを含む。逆インタリーバは、複数のトランスポート・チャネルを含む逆インタリーバされたデータをバッファを介してレート整合器に適用するように構成され、レート整合器は、レート整合されたデータを少なくとも1つの復号器に搬送するように構成される。受信器は、逆インタリーバ、レート整合器、および1つ以上の復号器がそれぞれ、シャドウ・レジスタ(shadow register)、タスク・レジスタ(task register)、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段(handshaking means)を含むことを特徴とする。シャドウ・レジスタは、データリンク層での処理におけるトランスポート・チャネルの特性を表すパラメータ値を保持するように構成され、タスク・レジスタは、処理されるべきトランスポート・チャネルのリストを保持するように構成される。
一効果は、受信器のスケジューリングおよび制御に責任のある装置における待ち時間に関して制約が解除されることである。一般的には、この装置はデータリンク・ハンドラに結合されたCPUまたはDSPであり、このCPUまたはDSPは通常、他のサブ・システムも管理する。したがって、一利点は、ここに提案されたアーキテクチャにより、データリンク・ハンドラに関連する部分について柔軟なスケジューリングが可能になることである。
一利点は、受信器のCPUまたはDSPがデータリンク・ハンドラにおけるデータ・フローの処理から解放されるので、処理能力における要件が軽減されることである。このことは、一定した柔軟性を伴い、CPU要件および待ち時間ソリューションが低いことを意味する。タスク・レジスタの一利点は、データリンク・ハンドラがより容易にデータ・ドリブンであり得る、すなわち、データリンク・ハンドラには処理されるべきトランスポート・チャネルが予めわかっているので、CPUまたはDSPがシャドウ・レジスタをプログラムしてしまえば、対応するデータが存在するとすぐに処理が開始できることである。シャドウ・レジスタの一利点は、パラメータ値がデータリンク・ハンドラに予めプログラムされ得ることである。実際、このことにより、データリンク層での処理に必要なパラメータ値がバッチ式でプログラムされるので、受信器のCPUまたはDSPの関与が軽減しても、処理が可能になる。
タスク・レジスタは、前記リストを先入れ先出し方式に従ってシフトするように構成されてよく、この場合、前記タスク・レジスタの出力値は処理されるべきトランスポート・チャネルを示す。
このことの利点は、処理されるべきトラフィック・チャネルの識別子という形態でのタスクが先入れ先出しレジスタの入力にロードされ、処理されるべきトラフィック・チャネルのその識別子が出力上に存在するという効率的な実装形態が可能になることである。
ハンドシェイク手段は、次の処理ユニットへの、データ・ブロックが読み取られる準備ができているという情報と、直前の処理ユニットに、データ・ブロックは読み取られて次のデータ・ブロックのためにスペースが開いていることを示す情報とを含む指示を通知するように構成されてよい。
このことの利点は、データリンク・ハンドラの処理部位間での自律的フロー制御の手段を提供することである。
逆インタリーバ、レート整合器、および少なくとも1つの復号器はそれぞれ、処理ユニットをさらに含むことができ、この場合、処理ユニットは、タスク・レジスタのシフト、シャドウ・レジスタからの選択、およびハンドシェイク手段での通知を制御するように構成される。
処理ユニットは、タスク・レジスタのシフト、シャドウ・レジスタからの選択、およびハンドシェイク手段での通知(signalling)を制御する制御信号を生成するように構成されたステートマシン(state machine)を含むことができる。
上記の目的は、本発明の第2の態様によれば、デジタル通信システムにおいてデータリンク・ハンドラでトランスポート・チャネル・データを処理する方法であって、複数のトランスポート・チャネルを含むデータを逆インタリーバする処理ステップと、逆インタリーバされたデータをレート整合する処理ステップと、レート整合されたデータを復号する処理ステップとを含む方法によって得られる。前記処理ステップはそれぞれ、データを読み取るステップと、データが読み取られるという情報を含む指示を供給するステップと、トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップであって、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを含むステップと、前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のトランスポート・チャネルの特性を表すパラメータ値に従ってデータを処理するステップと、処理済みデータが読み取られる準備ができているという情報を含む指示を供給するステップとを含む。
シフトするステップは先入れ先出しシフトであってよい。
この方法はさらに、パラメータ値をもつシャドウ・レジスタをプログラミングするステップを含む。
各処理ステップは、前記読み取るステップ、指示を供給するステップ、シフトするステップ、および処理するステップをステートマシンによって制御するステップを含むことができる。
本発明の第2の態様の利点は、第1の態様の利点と同様である。
本発明の上記その他の目的、特徴、利点は、以下に述べる本発明の好ましい実施形態についての例示的で限定されることのない詳細な説明を添付の図面を参照しながら読めばよりよく理解されよう。
本発明による基本的手法は、既存のブロック処理に諸機能を加えて余分な待ち時間を伴わないデータ・ブロック処理を可能にすることであるとともに、特に受信器のデジタル信号プロセッサ(DSP)および/または中央処理装置(CPU)におけるデータ・ブロック処理性能を改善し、その処理能力要件を軽減する。以下で述べる諸実施形態は、UMTS受信器に関して説明される。しかし、基本原理は、CDMA2000、GSM、EDGE、NADC、GPRS、IS−95、cdmaOne、PDC、PHS、および短リンク無線システム(short-link radio systems)など他のデジタル通信システムに適合された受信器に使用されてよい。
図3は、本発明の一実施形態による、データリンク・ハンドラでデータ・ブロック・フローを制御することが可能な処理手段300を示している。この処理手段は、逆インタリーバ、レート整合器、または復号器であってよい。データ・フロー制御は、タスク・レジスタ302、シャドウ・レジスタ304、および処理ユニット306によって実施される。タスク・レジスタ302は、処理されるべきトランスポート・チャネル(TrCH)の番号が受信器のCPUによってロードされる先入れ先出し(FIFO)シフト・レジスタを含む。タスク・レジスタをシフトすると、それに従ってTrCHの番号が1つ供給され、この番号が処理されるべきTrCHを示す。シャドウ・レジスタ304には、TrCHの処理のためのパラメータ値がロードされる。タスク・レジスタ302の出力が処理されるべきTrCHを与え、それに関連するパラメータ値がシャドウ・レジスタ304から集められる。処理ユニット306のステートマシン308は、タスク・レジスタ302のシフトおよびシャドウ・レジスタ304からのパラメータ値の収集を制御する。ステートマシン308はまた、指示信号310、312を生成する。指示信号310は、直前の処理手段に、その直前の処理手段からデータが読み取られることを指示する。指示信号312は、次の処理手段に、出力にデータが読み取られる準備ができていることを指示する。同様に、ステートマシンは、直前および次の処理手段から対応する指示信号314および316を受け取る。このフロー制御はハンドシェイクと呼ばれ、したがって、その機構はハンドシェイク手段と呼ばれる。パラメータ値の選択は、タスク・レジスタ302によって制御されるシャドウ・レジスタ304の並列出力に接続された選択器318として示してある。この選択は、他の複数の方法で実施されてよく、選択器318は構造的なものでなく、機能的なものとして解釈されたい。選択されたパラメータ値は、処理ユニット306の処理ユニット・レジスタ320に格納される。図面が煩雑にならないように、データ・フローそれ自体とデータ処理手段は省略されている。上記で説明した特徴を別にすれば、データ処理およびデータ・フローそれ自体は、従来型のデータリンク・ハンドラと同様である。
図4は、本発明の一実施形態による、データリンク層でデータ・ブロックを処理する方法を示す流れ図である。その方法は、シャドウ・レジスタをプログラミングするステップ400および複数の処理ステップ402を含む。シャドウ・レジスタをプログラミングするステップは、処理手段のシャドウ・レジスタにパラメータ値をロードするステップを含む。その値は、受信器の制御装置、例えばDSPまたはCPUによってロードされる。パラメータ値は、実際のTrCHに従ってデータを処理する処理手段の処理ユニットによって使用されることになる。
複数の処理ステップ402は、データ・ブロックを逆インタリーブするステップ404、データ・ブロックをレート整合するステップ406、およびデータ・ブロックを復号するステップ408を含む。
図5は、本発明の一実施形態による、処理ステップでのデータ・ブロック処理を示す流れ図である。データ・ブロック処理は、データ・ブロックを読み取るステップ500、データ・ブロック読取りを指示するステップ502、タスク・レジスタをシフトするステップ504、データ・ブロックを処理するステップ506、およびデータが読み取られる準備ができたことを指示するステップ508とを含む。これらのステップは、図4の複数の処理ステップ402それぞれで実施される。
データ・ブロックを読み取るステップ500で、直前の処理ステップの結果であるデータ・ブロックを読み取る。この読取りが終了すると、データ・ブロックの読取りを指示するステップ502で、データ・ブロックの読取りを知らせる指示が与えられる。タスク・レジスタは、タスク・レジスタをシフトするステップ504でシフトされ、処理されるべき次のTrCHを出力する。このステップはまた、シャドウ・レジスタからのパラメータ値の指摘と収集を含む。ステップ502および504は逆順で実施されてよいことに、すなわちハンドシェイクはしばらくの間待機しており、タスク・レジスタへの書込みによって処理が開始されることに留意されたい。次いで、パラメータ値がデータ・ブロック処理ステップ506で使用され、ここでTrCHに関連するデータが処理される。その処理は、逆インタリーブ、レート整合、または復号を含む。TrCHに関連するデータが処理されると、データが読み取られる準備ができていることを指示するステップ508で、次の処理ステップでさらに処理されるために、処理済みデータ・ブロックが出力で読み取られる準備ができていることを示す信号が生成される。
従来型のUMTS受信器を示す図である。 UMTS受信器の従来型のデータリンク・ハンドラを示す図である。 本発明の一実施形態による、データリンク・ハンドラでデータ・フローを制御する手段を含む処理手段を示す図である。 本発明の一実施形態による、データリンク層でデータ・ブロックを処理する方法を示す流れ図である。 本発明の一実施形態による、一処理ステップでのデータ・ブロック処理を示す流れ図である。

Claims (9)

  1. 逆インタリーバ、レート整合器、および少なくとも1つの復号器を含むデータリンク・ハンドラを含むデジタル通信システムの受信器であって、前記逆インタリーバが、複数のトランスポート・チャネルを含む逆インタリーバされたデータをバッファを介して前記レート整合器に適用するように構成され、前記レート整合器が、レート整合されたデータを前記少なくとも1つの復号器に搬送するように構成され、前記逆インタリーバ、前記レート整合器、および前記1つ以上の復号器がそれぞれ、シャドウ・レジスタ、タスク・レジスタ、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段を含み、前記シャドウ・レジスタがデータリンク層での処理におけるトランスポート・チャネルの特性を表すパラメータ値を保持するように構成され、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを保持するように構成されることを特徴とする受信器。
  2. 前記タスク・レジスタが前記リストを先入れ先出し原則に従ってシフトするように構成され、前記タスク・レジスタの出力が処理されるべきトランスポート・チャネルを示す、請求項1に記載の受信器。
  3. 前記ハンドシェイク手段が、データ・ブロックが読み取られる準備ができているという情報と、データ・ブロックが読み取られるという情報を含む指示を通知するように構成されている、請求項1または2に記載の受信器。
  4. 前記逆インタリーバ、前記レート整合器、および前記少なくとも1つの復号器がそれぞれさらに、処理ユニットを含み、前記処理ユニットが、前記タスク・レジスタのシフト、前記シャドウ・レジスタからの選択、および前記ハンドシェイク手段での通知を制御するように構成されている、請求項1から3のいずれか一項に記載の受信器。
  5. 前記処理ユニットが、前記タスク・レジスタのシフト、前記シャドウ・レジスタからの選択、および前記ハンドシェイク手段での通知を制御する制御信号を生成するように構成されたステートマシンを含む、請求項4に記載の受信器。
  6. デジタル通信システムにおけるデータリンク・ハンドラでトランスポート・チャネル・データを処理する方法であって、
    複数のトランスポート・チャネルを含むデータを逆インタリーブする処理ステップと、
    逆インタリーブされたデータをレート整合する処理ステップと、
    レート整合されたデータを復号する処理ステップとを含み、前記処理ステップのそれぞれが、
    データを読み取るステップと、
    データが読み取られるという情報を含む指示を供給するステップと、
    トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップであって、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを含むステップと、
    前記データを前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のトランスポート・チャネルの特性を表すパラメータ値に従って処理するステップと、
    処理済みデータが読み取られる準備ができているという情報を含む指示を供給するステップとを含む方法。
  7. 前記シフトするステップが先入れ先出しシフトである、請求項6に記載の方法。
  8. 前記パラメータ値をもつ前記シャドウ・レジスタをプログラミングするステップをさらに含む、請求項6または7のいずれか一項に記載の方法。
  9. 各処理ステップが、前記読み取るステップ、指示を供給するステップ、シフトするステップ、および処理するステップをステートマシンによって制御するステップを含む、請求項6から8のいずれか一項に記載の方法。
JP2007517559A 2004-05-18 2005-05-17 Umts移動受信器におけるトランスポート・チャネルの復号管理 Expired - Fee Related JP4923312B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04300291.4 2004-05-18
EP04300291 2004-05-18
PCT/IB2005/051594 WO2005112324A1 (en) 2004-05-18 2005-05-17 Transport channel decoding management in a umts mobile receiver

Publications (2)

Publication Number Publication Date
JP2007538453A true JP2007538453A (ja) 2007-12-27
JP4923312B2 JP4923312B2 (ja) 2012-04-25

Family

ID=34967070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007517559A Expired - Fee Related JP4923312B2 (ja) 2004-05-18 2005-05-17 Umts移動受信器におけるトランスポート・チャネルの復号管理

Country Status (5)

Country Link
EP (1) EP1751901B1 (ja)
JP (1) JP4923312B2 (ja)
KR (1) KR101123724B1 (ja)
CN (1) CN1954531B (ja)
WO (1) WO2005112324A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8284873B2 (en) * 2009-04-07 2012-10-09 Mediatek Inc. Wireless communication receiver having de-interlever and related signal processing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231266A (ja) * 1988-07-21 1990-02-01 Mitsubishi Electric Corp データ転送装置及びそれを使用したパイプライン処理装置
US20040014447A1 (en) * 2002-04-15 2004-01-22 Interdigital Technology Corporation Software parameterizable control blocks for use in physical layer processing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9814960D0 (en) * 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
AU2001287730A1 (en) 2000-09-21 2002-04-02 Telefonaktiebolaget Lm Ericsson (Publ) Methods and a user equipment for identifying transport blocks that are not directed to the user equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231266A (ja) * 1988-07-21 1990-02-01 Mitsubishi Electric Corp データ転送装置及びそれを使用したパイプライン処理装置
US20040014447A1 (en) * 2002-04-15 2004-01-22 Interdigital Technology Corporation Software parameterizable control blocks for use in physical layer processing

Also Published As

Publication number Publication date
KR20070012556A (ko) 2007-01-25
EP1751901A1 (en) 2007-02-14
KR101123724B1 (ko) 2012-03-15
EP1751901B1 (en) 2014-03-05
JP4923312B2 (ja) 2012-04-25
WO2005112324A1 (en) 2005-11-24
CN1954531B (zh) 2010-12-22
CN1954531A (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
JP5384187B2 (ja) 待ち行列ベースのデータ検出および復号のシステムおよび方法
US7603613B2 (en) Viterbi decoder architecture for use in software-defined radio systems
US20110280133A1 (en) Scalable scheduler architecture for channel decoding
EP1628430B1 (en) Mobile station using repeat transmission
JP2008104182A (ja) 物理レイヤ処理において使用するためのソフトウェアパラメータ化可能な制御ブロック
JP3438778B2 (ja) W−cdma伝送速度推定方法および装置
EP2281358B1 (en) Efficient parallel sub-packet decoding using multiple decoders, controller and task instructions
US6765887B1 (en) Method and apparatus for processing a received transmission based on processing delays requirement
JP2006033156A (ja) 通信装置
JP4923312B2 (ja) Umts移動受信器におけるトランスポート・チャネルの復号管理
JP5181733B2 (ja) 無人移動体のデータ伝送装置および方法
EP1111798A1 (en) Digital signal processor
EP2223455B1 (en) Apparatus and methods using a linear memory model for encoder output buffers
GB2327578A (en) Convolutional interleaver for preventing the transmission of unwanted data
KR20100110821A (ko) 무선 액세스 기술
US7333419B2 (en) Method to improve performance and reduce complexity of turbo decoder
JP2002185430A (ja) 受信装置及び方法
JP3754409B2 (ja) ソフトウェア無線機及び信号処理方法
JP4260594B2 (ja) 通信装置
JP4539493B2 (ja) 複数の無線方式に対応する無線通信装置及び方法並びにその制御プログラム
JP4715008B2 (ja) 信号処理装置
CN1627312A (zh) 信息处理设备和蜂窝电话
KR100683341B1 (ko) 이동통신 시스템의 수신장치
JP2006074106A (ja) Ofdm復調装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110422

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110722

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110729

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110819

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees