JP2007534254A - 無線通信システムにおける再構成可能なパルス検出器 - Google Patents

Abstract

例えば、超広帯域システムでパルスを受信する際に使用される受信機アーキテクチャにおいて、受信信号と、予期される受信パルスに相当するパルスとが混合器に与えられる。混合器の出力は、積分器又はフィルタの何れとしても構成され得るブロックに与えられる。パルスが受信されないとき、このブロックはフィルタとして構成されて如何なる新たなパルスシーケンスにも素早く追尾することを可能にする一方で、システムがパルスシーケンスを追尾しているときには、前記ブロックは積分器として構成されて信号対雑音比の向上が実現される。

Description

本発明は無線通信に関し、具体的には無線通信システムで使用される受信機に関する。より具体的には本発明は、例えば超広帯域（Ultra Wideband；ＵＷＢ）無線通信システムで使用される、パルス検出用の装置及び方法に関する。通信システムは、送信機から受信機にデータが送信される信号システムの形態をとってもよいし、結合された送／受信機がそれ自体による送信信号の反射を検出するレーダー又は測位システムの形態をとってもよい。

超広帯域という用語は多くの無線通信システムを指して用いられている。超広帯域（ＵＷＢ）通信システムの一形態においては、送信機が一連のパルスを送信し、その一連のパルスが無線周波数で伝送される。そして、受信機の機能はこれらのパルスを検出して送信信号からデータを抽出することである。

入力信号に含まれるパルスを検出するためのＵＷＢ受信機が特許文献１に開示されている。受信信号は増幅された後に混合器の１つの入力に与えられる。クロック信号がパルス整形器に与えられ、パルス整形器は例えば方形波である一連のローカル・パルスを生成する。これらのパルスは混合器の別の入力に与えられ、受信信号に掛け合わされる。

そして、積分器が所定期間にわたって混合器の出力を積分し、積分された出力がアナログ・デジタル変換器によって発信源のビットレートに一致する速度で標本化される。そして、アナログ・デジタル変換器の出力は、受信信号をさらに処理するデジタル制御器に提供される。

しかしながら、このアーキテクチャには、システムが新たなパルスシーケンスを追尾するのにかなりの時間を要するという欠点がある。

代わりに実現され得るアーキテクチャでは、混合器の出力は積分器ではなく低域通過フィルタに供給される。低域通過フィルタは積分器よりも入力信号の追跡に優れるため、これは特許文献１に示されるアーキテクチャと比較して、システムが新たなパルスシーケンスをより速く追尾できるようになるという利点を有する。しかしながら、このアーキテクチャは、積分器の場合より利得が小さいため、受信機の実現可能な信号対雑音比がかなり低下するという欠点がある。
国際公開第０１／９３４４４号パンフレット

本発明は、無線通信システムにおける再構成可能なパルス検出器を提供することを目的とする。

本発明の一態様に従って提供される受信機アーキテクチャでは、積分器又はフィルタの何れとしても構成され得るブロックに混合器の出力が与えられる。

本発明の他の態様に従って提供される、上記のような受信機の操作方法では、パルスが受信されないとき、前記ブロックはフィルタとして構成されて如何なる新たなパルスシーケンスにも素早く追尾することが可能にされる一方で、システムがパルスシーケンスを追尾しているときには、前記ブロックは積分器として構成されて信号対雑音比の向上が実現される。

図１は、無線送信機6及び無線受信機10を含む無線通信システム2の概略ブロック図である。具体的には、このシステムは信号がパルスの形態で送信される超広帯域（ＵＷＢ）無線通信システムである。

図１に示されるように、別個の装置6から受信機10にデータを送信するために、別個の装置6からパルスが送信される。あるいは、例えばレーダー又は測位のために、送信機6及び受信機10が単一装置の部分を形成し、その装置から送信されたパルスの反射を検出するために受信機を用いてもよい。

図２は、受信機10の形態をより詳細に示している。信号はアンテナ12によって受信された後、増幅器14で増幅される。増幅された信号は混合器16の第１の入力に通される。

同時に、タイミング発生器18がクロック信号を生成し、そのクロック信号がパルス整形器20に与えられる。

パルス整形器20は受信パルスの予期される形状に相当する形態でパルスを生成する。この予期される形状は当該受信機が用いられる通信システムに依存することになる。一般に従来からそうであるように、受信機はパルスが予期される時点について情報を有している。故に、タイミング発生器18はパルスが受信信号に同期するようにパルス整形器20を制御することができる。

ある状況においては、受信機は方形波が送信される無線システムで使用されることになるが、その他の場合には、受信機はその他の形態のパルス、例えば正弦波パルスや部分正弦波パルス、が送信される無線システムでの使用が意図されることもある。

そして、予期される受信パルス形状にされたパルスは混合器16の第２の入力に与えられ、そこでパルス整形器20で生成されたパルスが受信信号に掛け合わされる。

そして、混合器16の出力がブロック22に供給される。ブロック22は、より詳細に後述されるように、積分器又はフィルタの何れかとしての役割を果たすように構成され得る。ブロック22は、デジタル信号処理器（ＤＳＰ）24から供給される制御信号による制御下で動作する。また、ＤＳＰ24はタイミング発生器18からクロック信号を受信している。積分器／フィルタブロック22からの出力はアナログ・デジタル変換器26に供給される。得られたデジタル信号は出力線28に供給され、そこで、例えばデータ伝送システムの場合には受信信号から情報内容を取り出すため、更に処理されることが可能である。

図３は、図２の受信機10における積分器／フィルタブロック22の取り得る形態を示す概略図である。

ブロック22は演算増幅器30周辺を拠点にしており、演算増幅器30の非反転入力はグラウンドに接続され、一方、反転入力は混合器16からの信号出力を受けている。

演算増幅器30の出力から、その反転入力へのフィードバック・ループは、可変抵抗34と並列にされたキャパシタ32を含んでいる。抵抗34は、デジタル信号処理器24から供給される制御信号による制御下で動作するスイッチ36、38によってループ内へ、そしてループ外へと切り替え可能である。

抵抗34がフィードバック・ループ外にあるとき、増幅器30は積分器として機能する。抵抗34がフィードバック・ループ内に切り替えられると、増幅器30は低域通過フィルタとして機能する。図２に示されるように、抵抗34は可変抵抗値を有する。抵抗値は低域通過フィルタの低周波数域での利得、及び極の位置に影響を及ぼす。受信機が受信信号パルスへの同期化を試みている期間中に、受信信号に影響を及ぼす雑音の大きさに応じて低周波数域での利得を変化させることは効果的である。故に、抵抗値は適当な大きさの利得を実現するように調整可能にされる。

図４は、本発明の実施形態に従った無線受信機の代替形態を示す概略ブロック図である。図４に示される受信機50もやはり、ＵＷＢ無線通信システムで伝送されるパルスを検出するのに適している。信号はアンテナ52によって受信された後、増幅器54で増幅される。増幅された信号は混合器56の第１の入力に通される。

同時に、タイミング発生器58がクロック信号を生成し、そのクロック信号がパルス整形器60に与えられる。パルス整形器60は受信パルスの予期される形状に相当する形態でパルスを生成する。この場合も、この予期される形状は当該受信機が用いられる通信システムに依存することになる。これらのパルスは混合器56の第２の入力に与えられ、そこでパルス整形器60で生成されたパルスが受信信号に掛け合わされる。

そして、混合器56の出力がブロック62に与えられる。ブロック62は、より詳細に後述されるように、積分器又はフィルタの何れかとしての役割を果たすように構成され得るが、それはまたアナログ・デジタル変換器としての役割も果たす。ブロック62は、デジタル信号処理器（ＤＳＰ）64から供給される制御信号による制御下で動作する。また、ＤＳＰ64はタイミング発生器58からクロック信号を受信している。

ブロック62によって生成されたデジタル信号は出力線66に供給され、そこで、例えばデータ伝送システムの場合には受信信号から情報内容を取り出すため、更に処理されることが可能である。

図５は、図４の受信機50におけるブロック62の取り得る形態を示す概略図である。

図５に示されるように、ブロック62はアナログ・デジタル変換器（ＡＤＣ）としての役割を果たすシグマデルタ変調器70周辺を拠点にしている。シグマデルタ変調器70はＡＤＣの従来からの形態であり、既にフィルタを含んでいる。結果的に、この形態のＡＤＣの利点を考慮すると、この形態のＡＤＣを用いること及びまたＡＤＣ内のフィルタ機能を用いることが、より効果的である場合がある。

図５に示されているように、混合器56からの出力が第１の加算器72の第１の入力に与えられ、加算器72の出力は積分器74に与えられる。積分器74の出力は第２加算器76の第１の入力に与えられ、加算器76の出力はシグマデルタＡＤＣ70の入力に与えられる。

厳密に言うと、加算器76の出力は最初に低域通過フィルタ78に与えられ、その後に量子化器80に与えられ、出力線66にデジタル形式で出力を提供する。

シグマデルタＡＤＣにおいては従来からそうであるように、量子化器80からの出力はフィードバック・ループを回って戻され、先ずデジタル・アナログ変換器（ＤＡＣ）82でアナログ形式に逆変換される。

フィードバック・ループの作用は、ＤＳＰ64からの制御信号によって制御される２つのスイッチ84、86の動作に依存する。

第１のスイッチ84が開いており、且つ第２のスイッチ86が閉じているとき、受信信号は単に最初に従来方式で機能する積分器74に与えられ、続いてやはり従来方式で機能するシグマデルタＡＤＣ70に与えられ、信号がデジタル形式に変換される。

反対に、第１のスイッチ84が閉じており、且つ第２のスイッチ86が開いているときには、積分器74はフィードバック・ループ内に含まれることになる。

この場合、ブロック62はアナログ・デジタル変換機能を備えた低域通過フィルタとして効果的に機能することになる。より厳密には、ブロック62はシグマデルタＡＤＣとしての役割を果たし、そこではフィードバック・ループ内の低域通過フィルタが１次だけ高次になる。このことの効果はベースバンドにある信号帯域内の信号については小さい。なぜなら、フィルタは低域通過特性を有するからである。しかしながら、ループで発生される量子化雑音は高次フィルタによってフィルタリングされることにより、より強力に除去される。その結果、出力信号の信号対雑音比が改善される。

結果的に、第１のスイッチ84を閉じ、且つ第２のスイッチを開くことで、ブロック62はアンテナ52によって受信された新たなパルスシーケンスに素早く追尾することが可能になる。一方、第１のスイッチ84を開き、且つ第２のスイッチを閉じることで、ブロック62は大きな利得、従って優れた信号対雑音比をもたらす。

図６は、本発明に従った受信機の操作方法を示すフローチャートであり、この方法は図２及び３に示される受信機、又は図４及び５に示される受信機の何れにも適用可能なものである。

パルスが受信されていない時点であるステップ100で処理は開始される。ステップ102にて、ブロック22（図２及び３の実施形態の場合）又はブロック62（図４及び５の実施形態の場合）はフィルタとして機能するように設定される。すなわち、図２及び３に示される実施形態の場合には、スイッチ36及び38を閉じるようにデジタル信号処理器24から制御信号が送られる。図４及び５に示される実施形態の場合には、第１のスイッチ84を閉じ、且つ第２のスイッチ86を開くようにデジタル信号処理器64から制御信号が送られる。

ステップ104にて、何らかの受信パルスが検出されるかどうかが導出される。このステップはパルスが検出される時点まで繰り返し行われ、検出された時点で当該処理はステップ106へと進む。

ステップ106にて、受信機が受信パルスシーケンスを追尾しているかどうかが導出される。この導出は当業者に知られた方法で為され得る（例えば、国際公開第００／１４９１０号パンフレット参照）。ステップ106は、受信機が受信パルスシーケンスを追尾し始める時点まで繰り返される。この時点で、処理はステップ108へと進み、ブロック22（図２及び３の実施形態の場合）又はブロック62（図４及び５の実施形態の場合）は積分器として機能するように設定される。

すなわち、図２及び３に示される実施形態の場合には、スイッチ36及び38を開くようにデジタル信号処理器24から制御信号が送られる。図４及び５に示される実施形態の場合には、第１のスイッチ84を開き、且つ第２のスイッチ86を閉じるようにデジタル信号処理器64から制御信号が送られる。

故に、初期の取得段階においては、相関器の出力はフィルタに供給されて受信パルスシーケンスに速く追尾することを可能にする。その後の蓄積段階においては、相関器の出力は積分器に供給され、積分器は大きい利得をもたらして受信信号の信号対雑音比を最大化する。そして、それにより、より正確なパルス検出が可能になる。

本発明に従った無線通信システムの概略ブロック図である。 本発明の一態様に従った無線受信機の概略ブロック図である。 図２の受信機の好適な実施形態における再構成可能な積分器／フィルタブロックの形態をより詳細に示す概略ブロック図である。 本発明の一態様に従った別の無線受信機の概略ブロック図である。 図４の受信機の好適な実施形態における再構成可能な積分器／フィルタブロックの形態を示す概略ブロック図である。 図２又は図４の受信機の操作方法を示すフローチャートである。

Claims (14)

1. 予期される受信信号に基づいてパルスを生成するパルス生成器；
   受信信号に生成された前記パルスを掛け合わせる乗算器；及び
   前記乗算器の出力を受け取る回路であって、低域通過フィルタとして機能する第１モードで動作可能であり、且つ積分器として機能する第２モードで動作可能である回路；
   を有する無線受信機。
2. 請求項１に記載の受信機であって、前記回路からの出力を受け取るアナログ・デジタル変換器を有する受信機。
3. 請求項１に記載の受信機であって、前記回路がアナログ・デジタル変換器を含むところの受信機。
4. 請求項３に記載の受信機であって、前記回路が、フィードバック・ループを有するシグマデルタ型アナログ・デジタル変換器、及び積分器を有し、前記第１モードにおいては該積分器が前記シグマデルタ型アナログ・デジタル変換器の前記フィードバック・ループ内に含まれ、前記第２モードにおいては前記乗算器の出力が該積分器に接続され、且つ該積分器の出力が前記シグマデルタ型アナログ・デジタル変換器に接続されるところの受信機。
5. 請求項１乃至４の何れかに記載の受信機であって、当該受信機が受信パルスシーケンスに同期したときを検出し、且つ、当該受信機が受信パルスシーケンスに同期するまでは前記第１モードで動作するように、当該受信機が受信パルスシーケンスに同期しているときは前記第２モードで動作するように、当該受信機を制御する手段を有する受信機。
6. 無線受信機を操作する方法であって：
   生成された一連のパルスを受信信号に掛け合わせるステップ；
   第１モードにおいて、掛け合わされた出力を低域通過フィルタに与えるステップ；及び
   第２モードにおいて、掛け合わされた出力を積分器に与えるステップ；
   を有する方法。
7. 請求項６に記載の方法であって：
   前記受信機が受信パルスシーケンスに同期したときを検出するステップ；
   前記受信機が受信パルスシーケンスに同期するまで、前記受信機を前記第１モードで操作するステップ；及び
   前記受信機が受信パルスシーケンスに同期しているとき、前記受信機を前記第２モードで操作するステップ；
   をさらに有する方法。
8. 請求項６又は７に記載の方法であって、予期される受信信号のパルスに相当する形態で前記一連のパルスを生成するステップを有する方法。
9. 超広帯域無線信号を受信するための請求項６乃至８の何れかに記載の方法。
10. 無線信号を生成して送信する無線送信機；並びに
    無線受信機であって：
    予期される受信信号に基づいてパルスを生成するパルス生成器；
    受信信号に生成された前記パルスを掛け合わせる乗算器；及び
    前記乗算器の出力を受け取る回路であって、低域通過フィルタとして機能する第１モードで動作可能であり、且つ積分器として機能する第２モードで動作可能である回路；
    を有する無線受信機；
    を有する無線通信システム。
11. 請求項１０に記載の無線通信システムであって、前記受信機が前記回路からの出力を受け取るアナログ・デジタル変換器をさらに有するところの無線通信システム。
12. 請求項１０に記載の無線通信システムであって、前記回路がアナログ・デジタル変換器を含むところの無線通信システム。
13. 請求項１２に記載の無線通信システムであって、前記回路が、フィードバック・ループを有するシグマデルタ型アナログ・デジタル変換器、及び積分器を有し、前記第１モードにおいては該積分器が前記シグマデルタ型アナログ・デジタル変換器の前記フィードバック・ループ内に含まれ、前記第２モードにおいては前記乗算器の出力が該積分器に接続され、且つ該積分器の出力が前記シグマデルタ型アナログ・デジタル変換器に接続されるところの無線通信システム。
14. 請求項１０に記載の無線通信システムであって、前記受信機が受信パルスシーケンスに同期したときを検出し、且つ、該受信機が受信パルスシーケンスに同期するまでは前記第１モードで動作するように、該受信機が受信パルスシーケンスに同期しているときは前記第２モードで動作するように、該受信機を制御する手段をさらに有するところの無線通信システム。

Images