JP2007506286A - 弱く結合した層からなる無機半導体を用いた電界効果トランジスタ - Google Patents

弱く結合した層からなる無機半導体を用いた電界効果トランジスタ Download PDF

Info

Publication number
JP2007506286A
JP2007506286A JP2006527147A JP2006527147A JP2007506286A JP 2007506286 A JP2007506286 A JP 2007506286A JP 2006527147 A JP2006527147 A JP 2006527147A JP 2006527147 A JP2006527147 A JP 2006527147A JP 2007506286 A JP2007506286 A JP 2007506286A
Authority
JP
Japan
Prior art keywords
layer
inorganic semiconductor
active channel
gate electrode
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006527147A
Other languages
English (en)
Inventor
ブッチャー,アーンスト
イー. ガーシーソン,マイケル
クロック,クリスチャン
ポドゾロヴ,ヴィタリー
Original Assignee
ルーセント テクノロジーズ インコーポレーテッド
ルトガース,ザ ステート ユニヴァーシティ オブ ニュージャーシィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーセント テクノロジーズ インコーポレーテッド, ルトガース,ザ ステート ユニヴァーシティ オブ ニュージャーシィ filed Critical ルーセント テクノロジーズ インコーポレーテッド
Publication of JP2007506286A publication Critical patent/JP2007506286A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

電界効果トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、無機半導体の結晶または多結晶の層と、誘電体層とを含む。無機半導体の層は、物理的にソース電極からドレイン電極まで延びる活性チャネル部分を有する。無機半導体は、層内の結合力が共有結合および/またはイオン結合である2次元の層の積み重ねを有する。互いに隣接する層のそれぞれが、共有結合およびイオン結合の力よりかなり弱い力によって互いに結合される。誘電体層は、ゲート電極と無機半導体材料の層の間に介在する。ゲート電極は、無機半導体の層の活性チャネル部分の導電率を制御するように構成される。

Description

本発明は、電界効果トランジスタ(FET)に関し、FETを製造する方法に関する。
本出願は、2003年9月22日出願の米国仮出願第60/504,215号に基づき優先権を主張するものである。
FETは、現代の電子機器において非常に重要なデバイスである。多くのFETでは、半導体チャネルの表面条件が、FETの動作に重要な影響を及ぼす。具体的には、半導体表面およびどんな隣接する誘電体も電荷を捕捉することができる。その捕捉された電荷は、半導体中の移動可能な電荷キャリアの密度を低下させることができるはずである。そのため、捕捉された電荷密度が高密度になると、FETの動作に悪影響を及ぼす。
実際、無機FETの従来の製造には、不動態化工程がしばしば含まれ、それによってその捕捉される電荷密度を低減する。シリコンFETでは、不動態化工程は、水素雰囲気中におけるFETチャネルのシリコン表面のアニーリングを含む。水素は、化学的に表面シリコン原子からのダングリングボンドに結合し、それによって電荷トラップのようなダングリングボンドを中和する。
米国仮出願第60/504,215号
不動態化工程によって、優れた動作特性を有した結晶シリコン・ベースのFETの製造が可能になるが、結晶シリコン・ベースのFETには、いくつかの電子機器用途に有害な1つの性質がある。具体的には、結晶シリコン・ベースのFETは、機械的に剛体であり、通常剛体の結晶基板上で製造される。いくつかの用途では、FETおよび関連する基板が、機械的に可撓であることが望ましい。有機FETは、可撓であり、可撓性基板上で製造されてきたが、その動作特性は、通常、結晶シリコン・ベースのFETの動作特性よりかなり劣る。機械的に可撓であり、通常の有機FETの動作特性より優れた動作特性を有する、別のタイプのFETが得られれば、望ましいことである。
様々な実施形態によって、無機FETが提供され、その無機FETでは、半導体チャネルが、異方性化学結合を有した材料を含む。異方性化学結合のおかげで、半導体チャネルは、高い移動度を有し機械的な可撓性も示す。
一実施形態では、電界効果トランジスタが特徴付けられる。この電界効果トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、無機半導体の結晶または多結晶の層と、誘電体の層とを含む。無機半導体の層は、活性チャネル部分が、物理的にソース電極からドレイン電極に延びている。無機半導体は、層内の結合力が共有結合および/またはイオン結合である2次元の層の積み重ねである。互いに隣接する層のそれぞれが、共有結合およびイオン結合の力よりかなり弱い力によって互いに結合される。誘電体層が、ゲート電極と無機半導体材料の層の間に介在する。ゲート電極は、無機半導体層の活性チャネル部分の導電率を制御するように構成される。
他の実施形態では、電界効果トランジスタが特徴付けられる。このトランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、物理的にソース電極とドレイン電極の間に延在する無機半導体の層と、ゲート電極と無機半導体の層の間に介在する誘電体層とを含む。無機半導体は、金属ダイカルコゲナイド、ハロゲン化金属および二価金属の水酸化物からなる群から選択された化合物を含む。ゲート電極は、無機半導体の層の活性チャネル部分の導電率を制御するように構成される。
他の実施形態では、電界効果トランジスタを製造する方法が特徴付けられる。この方法は、結晶または多結晶の無機半導体の層を設ける工程と、ソース電極およびドレイン電極を形成する工程と、誘電体層を形成する工程と、ゲート電極を形成する工程とを含む。半導体は、層内の結合力が共有結合および/またはイオン結合である2次元の層の積み重ねを含む。互いに隣接する層のそれぞれが、ファン・デル・ワールス力によって互いに結合される。半導体層の活性チャネル部分が、ソース電極からドレイン電極に延びる。ゲート電極は、誘電体層と接触し、活性チャネル部分の導電率を変化させる能力がある。誘電体層は、ゲート電極と活性チャネルの間に介在する。
図面および本文中では、同じ参照番号は、同じ機能を有する要素を示す。
様々な実施形態が、図面および以下の記述によって、より完全に説明される。しかし、本発明は、様々な形で実施することができ、図面および詳しい記述によって説明される実施形態に限定されるものでない。
図1および2に、無機半導体を用いた電界効果トランジスタ10を示す。FET10は、ソース電極12およびドレイン電極14を含む。例示的なソース電極およびドレイン電極は、金属、たとえば銀、金、銅またはアルミニウムから、あるいはカーボンまたは高濃度にドープされた半導体などの導電性材料から製造される。ソース電極12およびドレイン電極14は、活性半導体チャネル16の末端部への電気接続部になる。活性半導体チャネル16は、高濃度で異方的に結合された無機半導体の層18の一部分である。FET10は、制御ゲート構造も含む。その制御ゲート構造は、ゲート電極20およびゲート誘電体層22を含む。ゲート電極20用の例示的導電体は、ソース電極12およびドレイン電極14用に上記で挙げた導電体を含む。ゲート誘電体層22は、ゲート電極20と高濃度で異方的に結合された無機半導体の層18の間に介在する。例示的ゲート誘電体層22は、無機誘電体または有機誘電体、たとえば高分子誘電体から形成される。
FET10は、基板24の平面状の表面上に位置する。基板24は、様々な誘電性材料または半導体材料から選択することができる。例示的材料は、石英ガラス、結晶シリコン、ポリマーおよびプラスチックを含む。具体的には、高濃度で異方的に結合された無機半導体および/または電極12、14、20は、機械的に可撓にすることができ、結晶表面上に製造する必要はない。したがって、FET10と支持基板24は、ともに機械的に可撓にすることができる。
図3を参照すると、図1および2の層18の半導体は、高濃度で異方的化学的に結合した構造を有した結晶無機材料である。具体的には、結晶無機材料は、2次元(2D)のシート28の積み重ね26である。個々の2Dシート28の原子は、シート内の共有結合および/またはイオン結合、すなわち強い化学結合によって互いに保持される。実質的により弱い力、たとえばファン・デル・ワールス力が、積み重ね26の隣接する2Dシート28を互いに保持する。実質的により弱いシート間の力は、点欠陥位置および/または少なくとも2Dシート28の縁部30または個々の結晶において、孤立した共有結合/イオン結合を含むことがある。それにもかかわらず、イオン結合および/または共有結合による強い化学結合は、互いに隣接する2Dシート28のそれぞれの間に実質的に存在しない。
シート間に共有結合またはイオン結合が実質的に存在しないことによる一結果は、図3の結晶材料が、積み重ね26の広い上部表面および下部表面32に沿って、たとえば点欠陥位置および横の縁部30から離れたところでは、実質的にダングリング化学結合を有さないことである。図1および2のFET10では、2Dシート28の表面32が、活性チャネル16に沿って配向され、それによってダングリング共有結合またはダングリング・イオン結合が、活性チャネル16の表面32に沿って実質的に存在しないことが保証される。ダングリング結合が存在しないことによって、捕捉される電荷が、活性チャネル16の表面32において、ただし表面32上および/または誘電体層22中の点欠陥部を除き、実質的に排除される。そのダングリング結合は、従来のシリコンMOSFET中で、電荷が捕捉される1つの主な原因である。
層18の表面においてダングリング化学結合が実質的に存在しないことによって、活性チャネル16は、高いキャリア移動度と低い閾値ゲート電圧とを有することができる。たとえば、WSeの実施形態による層18の活性チャネル16の電荷キャリア移動度は、通常、有機FETの活性チャネル中の電荷キャリア移動度の値より、何桁かのオーダーで大きい。
シート間に共有結合またはイオン結合が実質的に存在しないことによる他の結果は、図3の結晶材料が、通常機械的に可撓になることである。図1および2の結晶半導体の層18を曲げても、通常損傷を生じない。というのは、図3の積み重ね26の重ね合わされた2D層28間の結合が非常に弱いため、層18が曲げられたとき、2D層28は、互いの間で慴動し合うことができるからである。そのため、図1および2のFET10は、機械的に可撓になることができる。ただし、基板24、誘電体層22および電極12、14、20も可撓性材料からなるものとする。
図1および2の層18の高濃度で異方的に結合された半導体への候補には、いくつかの種類がある。この種類には、遷移金属ダイカルコゲナイド、いくつかの非遷移金属ダイカルコゲナイド、ハロゲン化金属および二価金属の水酸化物が含まれる。
遷移金属ダイカルコゲナイドは、一般式がTXである。ただしTは、遷移金属であり、Xは、カルコゲナイド、たとえばセレニウム(Se)、硫黄(S)またはテルル(Te)である。例示的な遷移金属ダイカルコゲナイドは、MoSe、HfSおよびWSeを含む。ここで、Mo、HfおよびWは、それぞれモリブデン、ハフニウムおよびタングステンである。
非遷移金属ダイカルコゲナイドは、一般式がMXである。ただし、Mは、金属であり、Xは、カルコゲナイドである。非遷移金属ダイカルコゲナイドの一例は、SnSeである。ここで、Snは、スズである。
ハロゲン化金属は、式がMYまたはMYである。ただし、Mは、金属であり、Yはハロゲン化物、たとえば塩素、臭素または沃素である。例示的なハロゲン化金属は、CdCl、CdI、PbI、SbIおよびCrClを含む。ここで、Cd、Pb、SbおよびCrは、それぞれカドミウム、鉛、アンチモンおよびクロムである。いくつかのハロゲン化金属は、FETにはより望ましくないことがある。たとえば、それらは、通常の大気中で湿気によって悪影響を受けるからである。
二価金属の水酸化物は、一般式がM(OH)である。ただし、Mは、二価金属であり、(OH)は、水酸化物官能基である。例示的な二価金属の水酸化物は、Cu(OH)、Ni(OH)およびZn(OH)を含む。ここで、Cu、NiおよびZnは、それぞれ銅、ニッケルおよび亜鉛である。
図4に、図3の積み重ね26の2つの互いに隣接する層28中の、W原子およびSe原子の相対的変位を示すことによって、WSeの結晶構造を表す。1つの層28内で、各W原子とそれに隣接する6個のSe原子が、1対の三角柱を形成する。三角柱のW原子とSe原子は、共有結合/イオン結合によって互いに結合する。これとは違って、c格子方向に沿って隣接する層のSe原子は、弱いファン・デル・ワールス力だけで互いに結合する。
図5および6に、代替の実施形態によるFET10”および10”を示す。FET10’では、ゲート構造20、22と、ソース/ドレイン電極12、14は、高濃度で異方的に結合された無機半導体の層18の互いに反対側上に位置する。FET10”では、ゲート20およびゲート誘電体層22は、基板24上に位置し、ところがソース/ドレイン電極12、14および高濃度で異方的に結合された無機半導体の層18は、ゲート誘電体22の上に位置する。
図7に、高濃度で異方的に結合された無機半導体の層を用いたFET、たとえば図1および2に示したようなものを製造する方法40を示す。
方法40は、誘電体基板または半導体基板の平面状の上部表面上に、異方的に結合された半導体の薄い層を設ける工程を含む(ステップ42)。半導体の層は、上記に述べた材料、たとえば遷移金属ダイカルコゲナイド、金属ダイカルコゲナイド、ハロゲン化金属または二価金属の水酸化物のうちの1つから形成される。異方的に結合された半導体の薄い層は、たとえばその中にいくつかの2Dシートだけを有する、または多くの前記2Dシートを有することができる。半導体層は、結晶または多結晶であり、その2Dシートが、基板の上部表面に垂直の方向に沿って積み重ねられるように、方向付けられる。例示的半導体WSeの場合、原子平面(a、b)は、たとえば基板の平面状の上部表面と接触することができるはずである。
この層を設ける工程には、別の環境下で半導体の全結晶を成長させる工程、および次に基板の上部表面上に全結晶を配置する工程が必要である。あるいは、この設ける工程には、適切な従来の薄膜堆積プロセスによって、基板の上部表面上に半導体の薄い結晶膜または多結晶膜を直接堆積する、または成長させる工程が必要である。
WSeの結晶の場合、例示的な成長プロセスには、以下の工程が含まれる。まず、W粉末およびSe少量を、正確に化学量比1対2で混合する。次に、WとSeの混合物をアンプル容器に入れ、それを真空中で密封する。次に、密封したアンプル容器を室温から約1,000℃までゆっくりと加熱する。温度を1,000℃まで上げるために、たとえば2日かけることがある。加熱によって、固体のWと液体のSeの混合物が生成される。WeSeのプレート状の結晶が、加熱されたWとSeの混合物の表面上に成長する。次いで、アンプル容器をゆっくり冷却し、FET用の基板の上部表面上に配置するために、WeSeの結晶全部をアンプル容器から取り出す。
WSe結晶を製造する別のプロセスには、以下の工程が含まれる。まず、多段階プロセスを介して精製されたW粉末を得る。そのプロセスでは、WOが、約800℃において密閉チューブ中で、繰り返し昇華させられる。昇華毎に、精製された黄色っぽいWO粉末が生成され、昇華源に不純物残渣が残る。昇華させて精製したWOは、大気圧において約800℃の温度でHガス流に晒される。HによってWO粉末は、還元されて、精製されたWの灰色がかった粉末になり、その粉末では、不純物対Wのモル比を約10−5より小さくすることができる。さらに、高真空中において浮遊帯法で不純物を煮沸して除去することによって、Wをさらに精製することができる。次に、密閉した水晶チューブ中において約925℃で、固体WをSeと反応させて生成物を生成する。この生成物を、約2℃/cmの温度勾配を通じて転位させる。この勾配のより冷たい側の領域中に、WSeのプレート状結晶が、形成される。チューブを冷却後、FET用の基板の上部表面上に配置するために、WSeの結晶全部を取り出す。
方法40には、上記のように設けられた、異方的に結合された半導体の層の上部表面上に、ドレイン電極およびソース電極を形成する工程も含まれる(ステップ44)。この形成する工程には、異方的に結合された半導体の層の上部表面上へ、金または銀などの金属膜を、マスク制御によって蒸発させて堆積させるための工程が含まれることがある。あるいは、この形成する工程には、半導体層の表面上へ、たとえばカーボン粒子などの導電性粒子のコロイド懸濁液を塗り、次いで溶媒を蒸発させて除去し、それによってその上に導電性のソース電極およびドレイン電極を形成する工程が含まれることがある。
方法40には、無機または有機誘電体層、すなわちゲート誘電体によって異方的に結合された半導体の層のチャネル部分に被覆を施す工程も含まれる(ステップ46)。この被覆を施す工程には、半導体上へマスク制御による誘電体の堆積を実施する工程、または半導体上へ誘電体を回転成形する工程が必要になることがある。例示的な被覆工程には、半導体の層上にパリレンのコンフォーマル高分子被覆を形成する工程が必要である。たとえば、パリレン層は、厚さを約1μmとすることができる。周知のように、物理的な転位プロセスは、室温条件下でそのパリレン層を生成することができる。物理的な転位プロセスは、約100℃でパラキシレンの二量体を蒸発させ、約700℃の温度において別の熱分解領域中で二量体を劈開させ、次いで劈開した二量体を半導体層に転位し、そこで室温における重合によってパリレン層が形成される。
方法40は、半導体層のチャネル部分の上になるようにゲート電極を位置合わせして、誘電体層上にゲート電極を形成することも含む(ステップ48)。ゲート電極を形成するための工程には、半導体層上へ金属を蒸発させ堆積させる、または導電性粒子のコロイド懸濁液を塗る、どちらかの工程、すなわちドレイン電極およびソース電極を形成するための上記で述べたプロセスが必要である。
図1および2、ならびに図5および6のFET10、10’、10”の様々な実施形態は、キャリアが電極12、14から活性チャネル16中に注入される、ショットキー型のトランジスタとして機能する。対称的単一チャネルのFET10、10’、10”の様々な構成に応じて、キャリアの両面の振舞い、すなわち大多数の電荷キャリアが正孔である伝導、および大多数の電荷キャリアが電子である伝導も示す。活性チャネルが、遷移金属ダイカルコゲナイドWSeである場合、両面の振舞いが見られる。というのは、ゲート電圧が、ソース/ドレイン電極においてバンドの曲げの符号を変える能力があるからである。
図8に、そのような1つのWSeベースのFETの実施形態について約60°Kで測定したときの、ゲート電圧V(単位V)の関数として、測定したソース・ドレイン電流IsD(単位A)をプロットする。測定したデータ・ポイントの2つの別々の経路は、ヒステリシス効果から生じたものである。測定データ・ポイントは、正および負のゲート電位、すなわち電子および正孔を加えられた両方の場合に、WSeベースのFETが、動作することを表している。室温で、WSeベースのFETは、約100cm/(V−sec)から500cm/(V−sec)までの固有移動度があった。2つのプローブの形状に基づき、測定用プローブと半導体の間に実質的な接触抵抗があるため、測定の結果、移動度、すなわち約100cm/(V−sec)までの移動度について、明らかにより低い値が示されている。
測定したWSeベースのFETは、室温で動作するよりも低温、たとえば60°Kで動作するとき、ソース・ドレイン電流のオン/オフ比がより高かった。低温におけるオン/オフ比の値がより高かったのは、FETの半導体の全導電率が、低温でより低かったことから生じた。室温において全導電率が比較的より高いのは、恐らく、意図しなかったWSe半導体のp型ドーピングが原因で起きた。そのドーピングは、半導体中のW対Seのモル比が1対2から違うとき、起こる。
異方的に結合された半導体、たとえばWSeの意図しなかったドーピングは、恐らく、半導体形成中の、構成要素、たとえばWとSeの化学量論比の誤差が原因で起こる。そのような意図しなかったドーピングを減少した形成方法は、室温で、FETのソース・ドレイン電流のオン/オフ比をより高くするに違いない。
この開示、図面および特許請求の範囲から、本発明の他の実施形態が、当業者に明らかになるはずである。
その活性チャネルが異方的に結合された無機半導体である、電界効果トランジスタ(FET)の斜視図である。 図1のFETの横断面図である。 図1および2のFETの半導体の積み重ね構造を示す斜投影図である。 図1および2のFET用の一例示的半導体中の原子構造を示す図である。 その活性チャネルが異方的に結合された無機半導体である、FETの他の実施形態の横断面図である。 その活性チャネルが異方的に結合された無機半導体である、FETの第3の実施形態の横断面図である。 異方的に結合された無機半導体を用いたFET、たとえば図1および2のFETを製造する方法のフローチャートの図である。 WSeベースの図1および2のFETの実施形態について、60°Kで測定し、ゲート電圧の関数としてプロットしたソース・ドレイン電流の図である。

Claims (10)

  1. 電界効果トランジスタを含む装置であって、
    前記トランジスタが、
    ソース電極と、
    ドレイン電極と、
    ゲート電極と、
    無機半導体の結晶または多結晶の層であって、物理的に前記ソース電極から前記ドレイン電極まで延びる活性チャネル部分を有し、前記無機半導体は、層内の結合力が共有結合および/またはイオン結合である2次元の層の積み重ねを有し、互いに隣接する前記層のそれぞれが、共有結合およびイオン結合の力よりかなり弱い力によって互いに結合された、無機半導体の結晶または多結晶の層と、
    前記無機半導体層の前記活性チャネル部分の導電率を制御するように構成されたゲート電極と、前記無機半導体材料の層との間に介在した、誘電体の層とを含む、装置。
  2. 非結晶であり機械的に可撓である基板をさらに含み、前記電界効果トランジスタが、前記基板上に位置した、請求項1に記載の装置。
  3. 前記層が、前記活性チャネルの導電方向を実質的に横切る方向で積み重ねられた、請求項1に記載の装置。
  4. 前記チャネルが、大多数の電荷キャリアが正孔である導電状態と、大多数の電荷キャリアが電子である導電状態とを前記活性チャネル中に起こす能力がある、請求項1に記載の装置。
  5. 前記無機半導体が、金属ダイカルコゲナイド、ハロゲン化金属および二価金属の水酸化物からなる群から選択された化合物を含む、請求項1に記載の装置。
  6. 前記無機半導体が、遷移金属ダイカルコゲナイドを含む、請求項1に記載の装置。
  7. 電界効果トランジスタを製造する方法であって、
    結晶または多結晶の無機半導体の層を設ける工程であって、前記半導体は、層内の結合力が共有結合および/またはイオン結合である2次元の層の積み重ねを含み、互いに隣接する前記層のそれぞれが、ファン・デル・ワールス力によって互いに結合されている、工程と、
    ソース電極およびドレイン電極を形成する工程であって、前記半導体層の活性チャネル部分が、前記ソース電極から前記ドレイン電極に延びている、工程と、
    誘電体の層を形成する工程と、
    ゲート電極を形成する工程であって、前記ゲート電極が、前記誘電体層と接触して前記活性チャネルの導電率を変化させる能力があり、前記誘電体の層が、前記ゲート電極と前記活性チャネルの間に介在した、工程とを含む、方法。
  8. 前記方法が、非結晶でありかつ機械的に可撓である基板上に、前記電界効果トランジスタを製造する工程を含む、請求項7に記載の方法。
  9. 前記無機半導体が、金属ダイカルコゲナイド、ハロゲン化金属および二価金属の水酸化物からなる群から選択された化合物を含む、請求項7に記載の方法。
  10. 前記無機半導体が、遷移金属ダイカルコゲナイドまたは二価金属の水酸化物を含む、請求項7に記載の方法。
JP2006527147A 2003-09-22 2004-09-21 弱く結合した層からなる無機半導体を用いた電界効果トランジスタ Pending JP2007506286A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US50421503P 2003-09-22 2003-09-22
PCT/US2004/031030 WO2005031845A1 (en) 2003-09-22 2004-09-21 Field-effect transistors with weakly coupled layered inorganic semiconductors

Publications (1)

Publication Number Publication Date
JP2007506286A true JP2007506286A (ja) 2007-03-15

Family

ID=34392926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006527147A Pending JP2007506286A (ja) 2003-09-22 2004-09-21 弱く結合した層からなる無機半導体を用いた電界効果トランジスタ

Country Status (6)

Country Link
US (3) US7242041B2 (ja)
EP (1) EP1665357A1 (ja)
JP (1) JP2007506286A (ja)
KR (1) KR20060113841A (ja)
CN (1) CN1706036A (ja)
WO (1) WO2005031845A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235106A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ
JP2017508277A (ja) * 2014-01-10 2017-03-23 マイクロン テクノロジー, インク. 電界効果トランジスタ構造およびメモリアレイ
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015780A1 (en) * 2002-08-07 2004-02-19 Koninklijke Philips Electronics N.V. Field effect transistor
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7485503B2 (en) * 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8183556B2 (en) 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
KR100674575B1 (ko) 2006-02-01 2007-01-29 한양대학교 산학협력단 유기-무기 혼성 전계효과 트랜지스터 및 그 제조 방법
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US7781801B2 (en) * 2006-09-25 2010-08-24 Alcatel-Lucent Usa Inc. Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8164089B2 (en) * 2009-10-08 2012-04-24 Xerox Corporation Electronic device
US9608101B2 (en) * 2011-01-04 2017-03-28 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
KR20130130915A (ko) * 2012-05-23 2013-12-03 경희대학교 산학협력단 다층 전이금속 칼코겐화합물 소자 및 이를 이용한 반도체 소자
KR101381167B1 (ko) * 2012-05-31 2014-04-10 경희대학교 산학협력단 광 반도체 소자, 이를 이용한 알지비 센서, 터치센서, 및 이미지 센서
KR20140062884A (ko) * 2012-11-15 2014-05-26 삼성전자주식회사 박막 트랜지스터
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
KR101922115B1 (ko) 2012-12-27 2018-11-26 삼성전자주식회사 이중 전이금속 다이칼코지나이드 채널을 가진 전계효과 트랜지스터
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102144999B1 (ko) 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9478419B2 (en) * 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
KR102256017B1 (ko) * 2014-01-28 2021-05-24 삼성전자주식회사 2차원 반도체의 도핑방법 및 스위칭 소자
WO2015134904A1 (en) * 2014-03-06 2015-09-11 The Regents Of The University Of Michigan Field effect transistor memory device
KR102132806B1 (ko) * 2014-03-21 2020-07-13 인텔 코포레이션 전이 금속 디칼코게나이드 반도체 어셈블리
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
US9472396B2 (en) * 2014-04-15 2016-10-18 University Of Central Florida Research Foundation, Inc. Plasma treated semiconductor dichalcogenide materials and devices therefrom
US9240478B2 (en) 2014-04-16 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D UTB transistor using 2D material channels
CN105097939B (zh) * 2014-04-24 2018-08-17 清华大学 薄膜晶体管
US9711596B2 (en) 2014-06-24 2017-07-18 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device including a semiconductor sheet interconnecting a source region and a drain region
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) * 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
US9455758B1 (en) 2015-05-18 2016-09-27 The Regents Of The University Of Michigan Ultra-low power long range transceiver
KR102573207B1 (ko) 2015-05-19 2023-08-31 코닝 인코포레이티드 시트와 캐리어의 결합을 위한 물품 및 방법
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
EP3313799B1 (en) 2015-06-26 2022-09-07 Corning Incorporated Methods and articles including a sheet and a carrier
US10403744B2 (en) * 2015-06-29 2019-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices comprising 2D-materials and methods of manufacture thereof
US9576950B1 (en) * 2015-08-31 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts to transition metal dichalcogenide and manufacturing methods thereof
WO2017210264A1 (en) 2016-06-03 2017-12-07 Ohio University Directed growth of electrically self-contacted monolayer transition metal dichalcogenides with lithographically defined metallic patterns
CN109690675B (zh) 2016-06-28 2022-11-04 赢世通股份有限公司 一种可应用于磁电隧道结的新型字线脉冲写入方法
US11069822B2 (en) 2016-07-08 2021-07-20 Cornell University Transition metal chalcogenide van der waals films, methods of making same, and apparatuses and devices comprising same
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN106653590A (zh) * 2017-01-04 2017-05-10 京东方科技集团股份有限公司 阵列基板及其制作工艺、显示面板、显示装置
US10784351B2 (en) * 2017-03-17 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. 2D crystal hetero-structures and manufacturing methods thereof
US10263107B2 (en) * 2017-05-01 2019-04-16 The Regents Of The University Of California Strain gated transistors and method
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
US10460786B2 (en) 2017-06-27 2019-10-29 Inston, Inc. Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes
CN111372772A (zh) 2017-08-18 2020-07-03 康宁股份有限公司 使用聚阳离子聚合物的临时结合
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
KR20210094187A (ko) 2020-01-20 2021-07-29 삼성전자주식회사 반도체 메모리 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180956B1 (en) 1999-03-03 2001-01-30 International Business Machine Corp. Thin film transistors with organic-inorganic hybrid materials as semiconducting channels
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
GB0126757D0 (en) 2001-11-07 2002-01-02 Univ Cambridge Tech Organic field effect transistors
US7105360B2 (en) 2002-03-08 2006-09-12 International Business Machines Corporation Low temperature melt-processing of organic-inorganic hybrid
US6969867B2 (en) * 2003-03-10 2005-11-29 Energy Conversion Devices, Inc. Field effect chalcogenide devices
US6875661B2 (en) * 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012235106A (ja) * 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置
US9660095B2 (en) 2011-04-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10388799B2 (en) 2011-04-22 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
JP2017508277A (ja) * 2014-01-10 2017-03-23 マイクロン テクノロジー, インク. 電界効果トランジスタ構造およびメモリアレイ
JP2016100452A (ja) * 2014-11-21 2016-05-30 日本電信電話株式会社 インプレーンダブルゲートトランジスタ
JP2017079313A (ja) * 2015-10-22 2017-04-27 富士通株式会社 電子デバイス及び電子デバイスの製造方法

Also Published As

Publication number Publication date
EP1665357A1 (en) 2006-06-07
CN1706036A (zh) 2005-12-07
US20050062082A1 (en) 2005-03-24
US7670887B2 (en) 2010-03-02
US20070181938A1 (en) 2007-08-09
US7361929B2 (en) 2008-04-22
US20070181956A1 (en) 2007-08-09
KR20060113841A (ko) 2006-11-03
WO2005031845A1 (en) 2005-04-07
US7242041B2 (en) 2007-07-10

Similar Documents

Publication Publication Date Title
JP2007506286A (ja) 弱く結合した層からなる無機半導体を用いた電界効果トランジスタ
US9455256B2 (en) Inverter including two-dimensional material, method of manufacturing the same and logic device including inverter
CN106328708B (zh) 包括二维材料结构的装置及形成该二维材料结构的方法
US7691715B2 (en) Method of fabricating oxide semiconductor device
Petti et al. Low-temperature spray-deposited indium oxide for flexible thin-film transistors and integrated circuits
US20050062134A1 (en) Compound semiconductor material and method for forming an active layer of a thin film transistor device
WO2020062867A1 (zh) 一种过渡金属硫族化合物晶体管及其制备方法
US20180013020A1 (en) Metal chalcogenide device and production method therefor
JP2008199005A (ja) 薄膜トランジスタ及びその製造方法
JP2011035376A (ja) 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
US9070597B2 (en) Thin film transistor, display substrate and method of manufacturing a thin film transistor
KR20140090021A (ko) 그래핀 전자 소자 및 그 제조 방법
KR102316181B1 (ko) 불화된 그래핀을 마스크로 사용하여 접촉 저항이 낮은 2차원 물질 기반 전자 소자를 제작하는 방법
JP2011502364A (ja) 高性能ヘテロ構造fetデバイス及び方法
KR20200073688A (ko) 이차원 반도체 소재를 이용한 유연 박막 트랜지스터
US20150179448A1 (en) Methods for Forming Crystalline IGZO Through Annealing
US10854831B2 (en) Thin film transistor including a pair of auxiliary structures corresponding to source/drain and method of manufacturing the same
JP5633804B2 (ja) ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
KR101636137B1 (ko) 메모리 소자용 유기 도핑 재료, 이를 포함하는 비휘발성 메모리 소자 및 이의 제조방법
TW201312757A (zh) 薄膜電晶體結構及其製造方法
US20230088634A1 (en) Semiconductor device and method for forming the same
US8022408B2 (en) Crystalline nanowire substrate, method of manufacturing the same, and method of manufacturing thin film transistor using the same
Singha et al. Structural and device fabrication of 2D-MoS 2 thin film.
TW202201781A (zh) 電晶體、電子裝置及電晶體之製造方法