JP2007500390A - 動的メモリ割振りをした集積回路 - Google Patents
動的メモリ割振りをした集積回路 Download PDFInfo
- Publication number
- JP2007500390A JP2007500390A JP2006521716A JP2006521716A JP2007500390A JP 2007500390 A JP2007500390 A JP 2007500390A JP 2006521716 A JP2006521716 A JP 2006521716A JP 2006521716 A JP2006521716 A JP 2006521716A JP 2007500390 A JP2007500390 A JP 2007500390A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- global
- modules
- integrated circuit
- management unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
アプリケーションを処理する複数のモジュール(M)を含む集積回路が提供され、前記モジュールのそれぞれが、ローカル・メモリ(LM)を含む。この集積回路は、さらに、複数のモジュール(M)の間で共用することができるグローバル・メモリ(GM)と、前記モジュール(M)と前記グローバル・メモリ(GM)とを相互接続する相互接続手段(IM)を含む。メモリ管理ユニット(MMU)が、前記モジュール(M)のそれぞれに関連し、ローカル・メモリ(LM)が現在処理されているアプリケーションに十分なメモリ空間を提供するかどうかを決定する。そうでない場合、メモリ管理ユニット(MMU)が、それに関連するモジュール(M)の処理データ専用に予約される前記グローバル・メモリ(GM)内のグローバル・バッファ(FB)を要求する。したがって、ローカル・メモリ(LM)を使用することによって、可能な時に必ず、データがグローバル・メモリ(GM)にアウトソーシングされる前に、相互接続手段の電力ならびに帯域幅を節約することができる。さらに、十分な柔軟性が、このシステム・オン・チップに導入されて、ワースト・ケース・シナリオについてサブシステムまたはモジュールを設計する必要なしに、サブシステムまたはモジュール(M)で使用可能なものより多くのローカル・リソース、たとえばローカル・メモリを要求するアプリケーションを実行することが可能になる。特に、ワーストケース需要が平均的なケースより遥かに高い時に、コストの利点が大きくなる可能性がある。
Description
本発明は、複数のモジュールを含む集積回路およびそのような集積回路内のメモリ割振りの方法に関する。
計算リソースおよび通信リソースの最近の開発に伴って、移動端末(mobile terminal)のアーキテクチャにおける2つの主要な傾向が生じた。第1の傾向は、アプリケーション収束および高まる多様性であり、たとえば、ますます多様な機能またはサブシステムが単一の端末に統合され、その端末が新しいサービスおよびアプリケーションを実行できるようになる。第2の傾向は、アーキテクチャの複雑さが悪化することであり、たとえば、ハードウェア・アーキテクチャおよびソフトウェア・アーキテクチャの両方の全体的な複雑さが、バスによって接続されたコアに基づく従来のアーキテクチャ・スタイルの限度を超えている。
上述の傾向を満たす1つの可能な解決策は、モジュール性であると思われる。モジュールの境界が、GSMモデム、ディスプレイ、またはオーディオなどの機能サブシステムと一致するように選択された時に、2つのレベルのハードウェアおよびソフトウェアのアーキテクティング(architecting)を導出することができる。第1のレベルは、バスによって接続されたコアに基づく従来のアーキテクチャ・スタイルを適用でき、これによって既存サブシステムを再利用できるサブシステム内アーキテクチャである。アーキテクティングの第2のレベルは、ネットワーク・アーキテクチャを適用でき、サブシステム間通信がOSI状の階層化ネットワーク・アーキテクチャ上で実行されるサブシステム間アーキテクチャである。この2レベルのアーキテクティングを用いて、機能サブシステムの開発を、当該技術分野で既知のように実行することができ、したがって、知的所有権(IP)ブロックを再利用することができる。
通常、殆どの移動端末は、ポータブル・オーディオ・プレイヤ(オーディオ・サブシステムおよびCDまたはソリッドステート・ストレージ)、携帯電話機(GSMモデムおよび音声コーデック)、パームトップ・オーガナイザ(タッチスクリーン+マイクロプロセッサ)、またはソリッド・ステート・カメラ(カメラ+ディスプレイ+ソリッドステート・ストレージ)など、少数の周辺コンポーネントを基礎として機能を提供する。たとえば周辺コンポーネントなど、これらの異なるサブシステムのバラエティが、着実に増えている。これらの異なるサブシステムは、互いに独立して進歩し、急速により高度かつより複雑になり、その結果、ビット・レート、容量、解像度、および品質などの性能パラメータが、着実に改善される。実際の端末は、ますます多くのサブシステムを含み、これらのサブシステムの内部は、力点がソフトウェア、アプリケーション、およびサービスに移るので、あまり重要でなくなる。
コアおよびバスに基づく伝統的なアーキテクティングは、計算リソースの限られた集合に対する計算、待ち時間の短い密結合されたブロックの小さい集合に対するタスクのスケジューリング、およびきついバス・プロトコルに焦点を合わせてきたが、サブシステムの間のアーキテクティングは、もはや計算ではなく通信に焦点を合わせている。異なるサブシステムによって共用されるリソースは、通信インフラストラクチャであり、おそらくは共用メモリである。これらのサブシステムは、通常は、比較的長い待ち時間および比較的低い同期化レートならびにネットワーク・プロトコルを用いて疎結合される。
端末は、通常、ネットワークを介して互いに接続された複数のサブシステムからなる。UMTSモデムまたはビデオ・コーデックなどのサブシステムを、独立して設計することができる。これらは、1つまたは複数のプログラム可能なコア、あるコプロセッサ、ローカル・メモリ、および入出力を含むことができる。ネットワークは、サブシステムを接続するのに使用される。データ、命令、メモリ・トラフィック、および制御情報などの全てのサブシステム間通信が、ネットワークを介して実行される。
いわゆるシステム・オン・チップSoCは、通常、たとえばローカル・メモリを有する機能要素またはモジュールなど、相互接続方式によって接続される、複数のサブシステムを含む。このシステム・オン・チップSoCは、サブシステムの集合にマッピングすることができる異なるアプリケーションを実行するように適合される。これらのサブシステムによって実行される全ての機能が、その処理を実行するためにある量のメモリを必要とする。メモリの正確な量は、ビデオ・デコーディングの画面サイズ、モデムのデータ・レート、または類似物などの複数のパラメータに依存する。したがって、異なるアプリケーションは、メモリに関して異なる需要を有する。現在、コンピュータ・エレクトロニクスの分野の殆どの応用領域は、システム・コストならびに電力消費が最小にされることを必要とする。上述の制約環境で競争的であるためには、必要なメモリの量(オンチップおよび外部の両方)が、特定のアプリケーションについて最適化されていることが必須である。その一方で、携帯電話機、PDA、MP3プレイヤ、または類似物などの多くの消費者電子製品市場の収束という上述の傾向に伴って、これ以上、単一の特定のアプリケーションまたは単にアプリケーションの限られた集合に注目することは不可能である。端末の全ての実現が、低コストであり低電力でなければならず、ここで、コストは、材料の表すなわち、チップ面積、チップ数、ピン・カウント、およびPCB配線層によって実質的に定義される。これらの端末の1つの重要な態様が、アプリケーションを必要に応じて実行できるようにするための十分なメモリの割振りである。
したがって、本発明の目的は、最適にメモリ割振りした、相互接続方式によって接続された複数のモジュールを有する集積回路を提供することである。
この目的は、請求項1による集積回路および請求項8によるメモリ割振りの方法によって達成される。
したがって、アプリケーションを処理する複数のモジュールMを含む集積回路が提供され、前記モジュールのそれぞれが、ローカル・メモリLMを含む。この集積回路は、さらに、複数のモジュールMの間で共用することができるグローバル・メモリGMと、前記モジュールMと前記グローバル・メモリGMとを相互接続する相互接続手段IMを含む。メモリ管理ユニットMMUが、前記モジュールMのそれぞれに関連し、ローカル・メモリLMが現在処理されているアプリケーションに十分なメモリ空間を提供するかどうかを決定する。そうでない場合、メモリ管理ユニットMMUが、それに関連するモジュールMの処理データのため専用に予約される前記グローバル・メモリGM内のグローバル・バッファFBを要求する。
したがって、ローカル・メモリLMを使用することによって、可能な時に必ず、データがグローバル・メモリGMにアウトソーシングされる前に、相互接続手段の電力および帯域幅を節約することができる。さらに、十分な柔軟性が、このシステム・オン・チップに導入されて、ワースト・ケース・シナリオについてサブシステムまたはモジュールを設計する必要なしに、サブシステムまたはモジュールMで使用可能なものより多くのローカル・リソース、たとえばローカル・メモリを要求するアプリケーションを実行することが可能になる。特に、ワーストケース需要が平均的なケースより遥かに高い時に、コストの利点が大きくなる可能性がある。
本発明の態様によれば、メモリ管理ユニットMMUが、モジュールMと前記グローバル・メモリGMとの間の、この間の通信専用に予約される通信経路を要求する。とりわけ、この通信経路は、メモリへの割り込まれないアクセスに関する必要な特性を有することが要求される。したがって、通信経路が、モジュールとグローバル・メモリとの間で保証される。
本発明のもう1つの態様によれば、前記集積回路が、さらに、リソース管理ユニットRMUを含む。リソース管理ユニットRMUは、前記メモリ管理ユニットMMUの要求に従って前記グローバル・メモリGM内で前記グローバル・バッファFB用のメモリ空間を割り振る。したがって、十分なメモリ空間が、メモリ管理ユニットMMUに関連するモジュールの処理データ専用に予約される。
本発明のさらなる態様によれば、リソース管理ユニットRMUは、メモリ管理ユニットからの要求に従って、モジュールMとグローバル・メモリGMとの間の通信経路をセットする。したがって、十分な帯域幅が、モジュールMとグローバル・メモリGMとの間の通信のために提供される。
本発明の好ましい態様によれば、この集積回路は、さらに、前記グローバル・メモリGM内の前記グローバル・バッファFBに記憶された、前記モジュールで実行されるアプリケーションのデータのアドレス変換を実行する、モジュールのそれぞれに関連するアドレス変換手段ATUを含む。したがって、ローカル・メモリに記憶できないデータのアウトソーシングは、モジュールの処理から不可視である。
本発明のもう1つの態様によれば、リソース管理ユニットRMUが、さらに、グローバル・メモリGMのアクセス調停を実行するように適合されている。アクセス調停の提供は、必要な保証の中でのデータの配送を可能にする。
本発明のもう1つの態様によれば、前記ローカル・メモリLMは、前記グローバル・メモリGM内のグローバル・バッファFBからデータをプリフェッチするプリフェッチ・バターPBを含む。したがって、グローバル・メモリへの処理データのアウトソーシングによって導入された待ち時間が、アプリケーションから隠蔽される。
本発明は、アプリケーションを処理する複数のモジュールを含む集積回路でのメモリ割振りの方法にも関し、ここで、各モジュールが、ローカル・メモリLMを含む。この集積回路が、さらに、前記複数のモジュールの間で共用されるグローバル・メモリを含む。メモリ管理が、モジュールで動作するアプリケーションの処理データに十分な空間がローカル・メモリ内で使用可能であるかどうかを決定する。そうでない場合、前記グローバル・メモリ内のバッファが、モジュールで動作するアプリケーションのデータ処理専用に要求される。
本発明は、サブシステムまたはモジュールが、パラメータのある集合を有する機能またはアプリケーションにより不十分なローカル・メモリを有する場合、必ず、データが共用メモリとの間で移動することを可能にするために、バッファが共用メモリ内で割り振られ、さらに、十分な帯域幅を有する通信経路がセットされるという発想に基づく。
本発明を、これから、図面を参照して詳細に説明する。
本発明を、これから、図面を参照して詳細に説明する。
本発明によるシステム・オン・チップは、リソースに関して少ないもの、すなわち携帯電話機またはポータブル装置など、低コストで低電力のシステムとすることができる。しかし、本発明の原理は、より制約の少ない環境に適用することもできる。
図1は、第1の実施形態によるシステム・オン・チップのブロック線図を示す。このシステムは、モジュールM、シェルS、相互接続手段IM、グローバル・メモリGM、およびリソース管理ユニットRMUを含む。モジュールMは、シェルSおよび相互接続手段IMを介してグローバル・メモリGMに接続される。モジュールMは、プロセッサPROC、命令キャッシュI、データ・キャッシュD、およびローカル・メモリLMを含む。プロセッサPROMおよびローカル・メモリLMは、バスBを介して互いに接続される。ローカル・メモリLMは、プリフェッチ・バッファPBを含む。ローカル・メモリLMは、モジュールM専用のプライベート・メモリとして使用される。ローカル・メモリLMは、低いメモリ需要を有するアプリケーションを実行するのに十分な小さいメモリとして寸法を定められている。このメモリ空間の量は、モジュールMで実行されるアプリケーションに依存するものとすることができる。
モジュールMは、任意のサブシステムとすることができ、さらに、専用アプリケーションまたは複数の異なるアプリケーションを実行する他の機能ブロックを含めることができる。モジュールMは、プロセッサPROC、命令キャッシュI、データ・キャッシュD、およびローカル・メモリLMを含むものとして説明したが、これらのモジュールは、キャッシュなし、通常のプロセッサなしで、少なくとも1つの小さい専用処理ユニットを用いて実施することもできる。
シェルSは、モジュールMと相互接続方式IMとの間に設けられ、このモジュールと相互接続方式との間の通信を管理するのに使用される。シェルSの発想は、相互接続方式の特性をモジュールから隠蔽することである。したがって、シェルSがインターフェイスとして使用されるので、既に存在するモジュールを、その通信を設計し直す必要なしに使用することができる。相互接続方式IMは、チップ上のネットワークであることが好ましいが、バスベースの方式とすることもできる。このネットワークは、たとえば待ち時間に基づいて、このネットワークを通る経路を動的に割り当てることもできる。そのような相互接続IMは、たとえば、帯域幅、遅延、デカップリングなどの異なるパラメータを有する通信チャネルを提供することもできる(グローバル・メモリ内のバッファによって)。あるパラメータを有するあるタイプの通信に適当なチャネルすなわち、適当なパラメータを有するチャネルを、動的に選択することができる。
シェルSは、メモリ管理ユニットMMUおよびアドレスド変換ユニット(addressed translation unit)ATUを含む。メモリ管理ユニットMMUは、ローカル・メモリLM内の空きメモリ空間を監視し、ローカル・メモリLM内の使用可能メモリ空間が所定の最小値より少なくなると、グローバル・メモリGM内のグローバル・バッファFBの割振りを要求する。この背景にある発想は、ローカル・メモリ内にそれのための十分な空間がない、モジュールMで実行されているアプリケーションから処理データをアウトソーシングすることである。次に、アドレス変換ユニットATUは、モジュールMで実行されるアプリケーションによって使用されるアドレスを、グローバル・メモリGMに対応するグローバル・アドレス・マップのアドレスに変換するために設けられている。
上述のように、メモリ管理ユニットMMUは、このモジュールからの処理データ専用に予約されなければならないグローバル・メモリGM内のバッファに関する要求を送る。メモリ管理ユニットMMUからのこの要求は、リソース管理ユニットRMUに送られる。リソース管理ユニットRMUは、システム内のリソース全体を管理するために設けられている。さらに、メモリ管理ユニットMMUは、モジュールMとグローバル・メモリGMとの間の相互接続方式IMを介する保証されたデータ・経路を設けることを要求する。リソース管理ユニットRMUは、これらの要求を受け取り、要求されたサイズのバッファを予約するのに十分なグローバル・メモリGM内の使用可能な空間があるかどうか、ならびに、相互接続方式IMが、モジュールMとグローバル・メモリGMとの間の要求された通信経路に十分な帯域幅を提供できるかどうかを決定する。リソース管理ユニットRMUが、グローバル・メモリGMに十分な使用可能な空間があり、通信経路に使用可能な十分な通信リソースがあると決定した場合、リソース管理ユニットRMUは、メモリ管理ユニットMMUに応答を送る。リソース管理ユニットRMUは、グローバル・メモリGM内のグローバル・バッファFBの使用可能な空間ならびにそのアドレスをこの応答に含める。メモリ管理ユニットMMUは、リソース管理ユニットRMUからこの肯定の応答を受け取るや否や、アドレス変換ユニットATUをアクティブ化することができる。アドレス変換ユニットATUは、処理データのアウトソーシングをモジュールMで動作するアプリケーションから隠蔽するのに使用される。この隠蔽を実行するために、これ以上ローカル・メモリLMに記憶できない処理データのアドレスに、オフセットが与えられる。これらの、ローカル・メモリLMに記憶できない処理データのアドレスのオフセットは、リソース管理ユニットRMUによって返されたグローバル・メモリGM内のグローバル・バッファFBのアドレスに基づいて計算される。
このシステムの性能の追加の改善を達成するために、グローバル・バッファFBに記憶されたデータを、モジュールMで実行されるアプリケーションによって使用される前にプリフェッチし、ローカル・メモリLM内のプリフェッチ・バッファPBに記憶することができる。このデータをプリフェッチすることによって、グローバル・メモリGM内のグローバル・バッファFBのより長い経路が、アプリケーションから隠蔽され、処理データをアウトソーシングすることによって導入される待ち時間も、このアプリケーションから隠蔽することができる。
グローバル・メモリGM内のグローバル・バッファFBの割振りは、あるアプリケーションの実行時に実行することができ、あるいは、所定の時間期間の後に実行することができ、あるいはその代わりに、上で説明したようにあるイベントに基づいて実行することができる。
オンチップならびにオフチップのグローバル・メモリがこのシステムに存在する場合、グローバル・メモリ内のバッファの割振りは、コスト、電力、および帯域幅リソースを最適化するなどのために行われる。
本発明による動的メモリ割振りの欠点は、アドレス変換ユニットATUを導入することによって、モジュールMのインターフェイスまたはシェルに追加の複雑さが追加されることである。さらに、使用可能な通信リソースを記憶するために、リソース管理ユニットRMUをシステム・オン・チップに組み込む必要がある。データのエクスポートまたはアウトソーシングは、追加の待ち時間を導入する。さらに、リソース管理ユニットRMUは、必要な通信経路を保証できるようにするために、グローバル・メモリでアクセス調停を実行する必要がある。
本発明の第2の実施形態によれば、図1からのモジュールMを、デインターリーブ機能を実行するためにメモリを必要とするUMTSモデムとすることができる。この機能に必要なメモリの量は、データ・レート、インターリーブ・スパン(インターリーブするmsの長さ)、および誤り訂正の符号化レートに依存する。メモリが、最大のデータ・レートおよび最大のスパンについて寸法を定められている場合、2Mビットのメモリが必要である。通常、そのような大量のデータは、グローバル・メモリGMに置かれなければならない。その一方で、低いデータ・レートおよび最小のインターリーブ・スパンでの低い要求の事例が検討される場合、単に50kビットが必要である。このメモリ空間の量は、ローカル・メモリLMに簡単に記憶することができ、したがって、これは、データをアウトソーシングする必要がないので、電力の利点に繋がる。したがって、携帯電話機が必要とする電力を減らすことが、常に好ましい。というのは、これが、携帯電話機の主な競争要因(「通話時間」)であるからである。
上述の実施形態は、本発明を制限するのではなく例示すること、および、当業者なら、添付の請求項の範囲から逸脱することなしに多数の代替実施形態を設計できることに留意されたい。請求項では、括弧の間に置かれた全ての符号が、その請求項を制限するものでないと解釈されるべきである。単語「comprising(含む)」は、請求項に列挙されたもの以外の要素またはステップの存在を除外しない。要素の前の単語「a」または「an」は、複数のそのような要素の存在を除外しない。複数の手段を列挙した装置請求項では、複数のこれらの手段を、1つの同一のハードウェアによって実施することができる。ある手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組合せを有利に使用できないことを示さない。
さらに、請求項の符号は、その請求項の範囲を制限しないものと解釈されるべきである。
Claims (8)
- それぞれがローカル・メモリを有する、アプリケーションを処理する複数のモジュールを含む集積回路であって、さらに、
前記複数のモジュールによって共用することができるグローバル・メモリと、
前記モジュールと前記グローバル・メモリとを相互接続する相互接続手段と、
前記モジュールのそれぞれに関連する1つのメモリ管理ユニットであって、前記ローカル・メモリが現在処理されているアプリケーションに十分なメモリ空間を提供するかどうかを決定し、前記ローカル・メモリ内に使用可能で不十分なメモリ空間がある場合、前記関連するモジュールの処理データのために予約される前記グローバル・メモリ内のグローバル・バッファを要求するメモリ管理ユニットと
を含む集積回路。 - 前記メモリ管理ユニットが、それに関連するモジュールと前記グローバル・メモリとの間の通信経路を要求し、前記通信経路が、前記グローバル・メモリへの必要とされるアクセスに従って通信特性を有する
請求項1に記載の集積回路。 - 前記メモリ管理ユニットの前記要求に従って前記グローバル・メモリ内でメモリ空間を割り振るリソース管理ユニット
をさらに含む、請求項1に記載の集積回路。 - 前記リソース管理ユニットが、前記メモリ管理ユニットによって要求された通信特性に基づいて通信経路をセットするように適合されている
請求項3に記載の集積回路。 - 前記グローバル・メモリ内の前記グローバル・バッファに記憶された、アプリケーションのデータのアドレス変換を実行する、前記モジュールのそれぞれに関連するアドレス変換ユニット
をさらに含む、請求項4に記載の集積回路。 - 前記リソース管理ユニットが、前記グローバル・メモリのアクセス調停を実行するように適合されている
請求項3または4に記載の集積回路。 - 前記ローカル・メモリが、前記グローバル・バッファからデータをプリフェッチするプリフェッチ・バッファを含む
請求項1に記載の集積回路。 - アプリケーションを処理する複数のモジュールを含む集積回路でのメモリ割振りの方法であって、各モジュールが、ローカル・メモリを含み、前記集積回路が、さらに、前記複数のモジュールの間で共用されるように適合されたグローバル・メモリを含み、
前記ローカル・メモリが現在処理されているアプリケーションに十分なメモリ空間を提供するかどうかを決定することによって、また、前記ローカル・メモリ内に使用可能なメモリ空間が十分でないときに前記モジュールの1つを処理するために予約される前記グローバル・メモリ内のグローバル・バッファを要求するためにメモリ管理するステップ
を含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03102312 | 2003-07-28 | ||
PCT/IB2004/051241 WO2005010759A1 (en) | 2003-07-28 | 2004-07-16 | Integrated circuit with dynamic memory allocation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007500390A true JP2007500390A (ja) | 2007-01-11 |
Family
ID=34089701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006521716A Withdrawn JP2007500390A (ja) | 2003-07-28 | 2004-07-16 | 動的メモリ割振りをした集積回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7483314B2 (ja) |
EP (1) | EP1652093B1 (ja) |
JP (1) | JP2007500390A (ja) |
CN (1) | CN1829976A (ja) |
AT (1) | ATE372548T1 (ja) |
DE (1) | DE602004008780T2 (ja) |
WO (1) | WO2005010759A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200717246A (en) * | 2005-06-24 | 2007-05-01 | Koninkl Philips Electronics Nv | Self-synchronizing data streaming between address-based producer and consumer circuits |
US20080046518A1 (en) * | 2006-08-16 | 2008-02-21 | James I Tonnison | Enhanced E-Mail System |
WO2008035766A1 (fr) * | 2006-09-21 | 2008-03-27 | Autonetworks Technologies, Ltd. | Système de commande électronique et dispositif de commande électronique |
EP1950932A1 (en) * | 2007-01-29 | 2008-07-30 | Stmicroelectronics Sa | System for transmitting data within a network between nodes of the network and flow control process for transmitting said data |
US20100058016A1 (en) * | 2008-08-26 | 2010-03-04 | Jari Nikara | Method, apparatus and software product for multi-channel memory sandbox |
US20100058025A1 (en) * | 2008-08-26 | 2010-03-04 | Kimmo Kuusilinna | Method, apparatus and software product for distributed address-channel calculator for multi-channel memory |
US9098209B2 (en) | 2011-08-24 | 2015-08-04 | Rambus Inc. | Communication via a memory interface |
WO2013028827A1 (en) | 2011-08-24 | 2013-02-28 | Rambus Inc. | Methods and systems for mapping a peripheral function onto a legacy memory interface |
US11048410B2 (en) | 2011-08-24 | 2021-06-29 | Rambus Inc. | Distributed procedure execution and file systems on a memory interface |
KR102130578B1 (ko) * | 2014-12-02 | 2020-07-06 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US10467148B2 (en) * | 2016-06-16 | 2019-11-05 | SK Hynix Inc. | System of multiple configurations and operating method thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7707320B2 (en) * | 2003-09-05 | 2010-04-27 | Qualcomm Incorporated | Communication buffer manager and method therefor |
-
2004
- 2004-07-16 DE DE602004008780T patent/DE602004008780T2/de active Active
- 2004-07-16 JP JP2006521716A patent/JP2007500390A/ja not_active Withdrawn
- 2004-07-16 CN CNA2004800219352A patent/CN1829976A/zh active Pending
- 2004-07-16 US US10/565,814 patent/US7483314B2/en active Active
- 2004-07-16 EP EP04744598A patent/EP1652093B1/en not_active Not-in-force
- 2004-07-16 WO PCT/IB2004/051241 patent/WO2005010759A1/en active IP Right Grant
- 2004-07-16 AT AT04744598T patent/ATE372548T1/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE602004008780T2 (de) | 2008-01-10 |
EP1652093A1 (en) | 2006-05-03 |
EP1652093B1 (en) | 2007-09-05 |
WO2005010759A1 (en) | 2005-02-03 |
US7483314B2 (en) | 2009-01-27 |
DE602004008780D1 (de) | 2007-10-18 |
US20070064500A1 (en) | 2007-03-22 |
CN1829976A (zh) | 2006-09-06 |
ATE372548T1 (de) | 2007-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7739457B2 (en) | Local memory management system with plural processors | |
US9086920B2 (en) | Device for managing data buffers in a memory space divided into a plurality of memory elements | |
US20080028154A1 (en) | Method and Apparatus for Memory Utilization | |
CN110413386A (zh) | 多进程处理方法、装置、终端设备及计算机可读存储介质 | |
US20070022416A1 (en) | Execution device and application program | |
US10628308B2 (en) | Dynamic adjustment of memory channel interleave granularity | |
US8661207B2 (en) | Method and apparatus for assigning a memory to multi-processing unit | |
US20120066444A1 (en) | Resolution Enhancement of Video Stream Based on Spatial and Temporal Correlation | |
EP1652093B1 (en) | Integrated circuit with dynamic memory allocation | |
CN112948149A (zh) | 一种远端内存共享方法、装置、电子设备及存储介质 | |
US10769073B2 (en) | Bandwidth-based selective memory channel connectivity on a system on chip | |
KR20140146458A (ko) | 메모리 관리 방법 및 장치 | |
US7900010B2 (en) | System and method for memory allocation management | |
US20080059720A1 (en) | System and method to enable prioritized sharing of devices in partitioned environments | |
CN115374046B (zh) | 一种多处理器数据交互方法、装置、设备及存储介质 | |
US7346726B2 (en) | Integrated circuit with dynamic communication service selection | |
US20190286606A1 (en) | Network-on-chip and computer system including the same | |
CN113485835B (zh) | 一种多场景下共享内存的实现方法、系统、设备及介质 | |
CN112905497B (zh) | 内存管理方法、装置、电子设备及存储介质 | |
WO2007105343A1 (ja) | ブリッジ、情報処理装置およびアクセス制御方法 | |
CN116582626A (zh) | 音视频处理芯片及电子设备 | |
CN115378938A (zh) | 网络资源调度方法、网关设备、边缘和云数据中心服务器 | |
CN114816796A (zh) | 一种异构多核处理器的核间通信方法和相关装置 | |
KR20080064594A (ko) | 원칩 시스템 및 그의 메모리 접근 방법 | |
JP2002366434A (ja) | 記憶装置、アドレス変換回路及びそれに用いるアドレス変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070717 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091005 |