CN1829976A - 具有动态存储分配的集成电路 - Google Patents

具有动态存储分配的集成电路 Download PDF

Info

Publication number
CN1829976A
CN1829976A CNA2004800219352A CN200480021935A CN1829976A CN 1829976 A CN1829976 A CN 1829976A CN A2004800219352 A CNA2004800219352 A CN A2004800219352A CN 200480021935 A CN200480021935 A CN 200480021935A CN 1829976 A CN1829976 A CN 1829976A
Authority
CN
China
Prior art keywords
storage
global
integrated circuit
module
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800219352A
Other languages
English (en)
Inventor
弗朗索瓦丝·J·哈尔姆泽
阿图尔·T·伯查德
哈尔姆·J·H·N·肯特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1829976A publication Critical patent/CN1829976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

提供一种集成电路，其包括多个用于处理应用程序的模块(M)，其中所述模块中的每一个包括本地存储器(LM)。集成电路还包括可以由多个模块(M)共享的全局存储器(GM)和用于将所述模块(M)和所述全局存储器(GM)互连的互连装置(IM)。存储器管理单元(MMU)与所述模块(M)中的每一个相关联，并确定本地存储器(LM)是否为当前处理的应用程序提供了足够的存储空间。如果不是这种情况，则存储器管理单元(MMU)请求在所述全局存储器(GM)中的专门为其相关模块(M)的处理数据保留的全局缓冲器(FB)。因此，通过利用本地存储器(LM)，只要可能，在将数据向外输送到全局存储器之前，可以节约互连装置的功率和带宽。此外，给片上系统带来充分的灵活性以便在不需要针对最坏的情景来设计子系统或模块的情况下，能够运行这样的应用程序，该应用程序需要比在子系统或模块M中能获得的本地资源还多的本地资源，例如本地存储器。特别是当最坏情况下的需求远远高于一般情况时，成本优势是很明显的。

Description

具有动态存储分配的集成电路
发明领域
本发明涉及一种包括多个模块的集成电路以及用于这种集成电路中的存储分配的方法。
发明背景
随着近来计算和通信资源的发展，在移动终端的结构方面出现两大趋势。第一种趋势是应用程序集中(application convergence)和增加多样性，例如，将越来越多的不同功能或者子系统集成到单个终端中，以使该终端能够执行新的服务和应用程序。第二种趋势涉及结构复杂性的加剧，例如，硬件和软件结构的整个复杂性超出了基于由总线连接的核心的常规结构类型的极限。
一种能够符合上述趋势的解决方案是模块化。当选择模块的边界以与像GSM调制解调器、显示器或音响的功能子系统一致时，可以得到双层的硬件和软件结构。第一层是子系统内(intra-subsystem)结构，其中可以应用基于由总线连接的核心的常规结构类型，由此可以重新利用现有的子系统。第二层结构为子系统间(inter-subsystem)结构，其中可以应用网络结构，在OSI式分层网络结构上执行子系统间通信。采用这种双层结构，如在本领域中所公知的那样，可以进行功能子系统的开发，并因此可以重新利用知识产权(IP)块。
通常，大多数移动终端在一些诸如便携式音频播放器(音频子系统和CD或固态存储器)、移动电话(GSM调制解调器和语音多媒体数字信号编解码器)、掌上管理器(触摸屏+微处理器)或固态照相机(照相机+显示器+固态存储器)的外围部件的基础上提供它们的功能。这些不同的子系统例如外围部件的种类稳步增加。这些不同的子系统彼此独立发展并且迅速变得更先进和更复杂，以至于它们的性能参数，例如比特率、容量、分辨率和质量稳步提高。实际的终端包括越来越多的子系统并且子系统的内部变得不太重要，因为重点已经移向软件、应用程序和服务。
虽然基于核心和总线的传统结构关注有限的计算资源组上的计算、小组具有低等待时间的紧密耦合模块上的计划任务、以及严格的总线协议，但是子系统之间的结构不再关注计算而关注于通信。由不同的子系统共享的资源为通信基础结构并且可能为共享的存储器。这些子系统通常以相对较高的等待时间和相对较低的同步速率以及网络协议松散地结合在一起。
终端通常由多个通过网络来彼此相连的子系统构成。可以单独设计诸如UMTS调制解调器或视频多媒体数字信号编解码器的子系统。它们包含一个或多个可编程核心、一些协处理器、本地存储器(localmemory)和I/O。使用网络来连接子系统。通过网络来执行诸如数据、指令、存储器通信和控制信息的所有的子系统间通信。
所谓的片上系统SoC通常包括多个通过互连系统连接的子系统，例如功能元件或具有本地存储器的模块。该片上系统SoC适用于执行不同的可以映射到子系统组上的应用程序。通过子系统执行的所有功能需要一定量的存储器用于执行它们的处理。存储器的确切量将取决于多个参数，例如用于视频解码的屏幕尺寸、调制解调器的数据率等。因此，不同的应用程序对于存储器有不同的要求。当今，消费电子工业范围内的大部分应用领域需要使系统成本以及功耗最小化。为了在上述受限制的环境中有竞争力，重要的是针对特定应用程序优化所需要的存储量。另一方面，随着上述许多诸如移动电话、PAD、MP3播放器等消费电子市场的集中趋势，仅着眼于单个特定应用程序或有限的应用程序组不再可行。终端的任何实现必须是低成本且低功率，其中基本上由材料的帐单，即芯片面积、芯片数量、管脚数量和PCB布线层，来限定成本。针对这些终端的一个重要方面就是分配足够的存储器以便可以按照需要来执行应用程序。
发明内容
因此，本发明的目的是提供一种集成电路，该集成电路具有多个通过互连系统连接的模块并具有优化的存储分配。
通过根据权利要求1所述的集成电路和根据权利要求8所述的用于存储分配的方法来解决该目的。
因此，提供包括用于处理应用程序的多个模块M的集成电路，其中所述模块中的每一个包括本地存储器LM。该集成电路还包括：全局存储器GM，其可以在多个模块M之间被共享；以及互连装置IM，用于互连所述模块M和所述全局存储器GM。存储器管理单元MMU与所述模块M中的每一个相关联并且确定本地存储器LM是否为当前处理的应用程序提供了充足的存储空间。如果不是这种情况，则存储器管理单元MMU请求在所述全局存储器GM中的全局缓冲器FB，该全局缓冲器FB是为其相关模块M的处理数据而专门保留的。
因此，通过利用本地存储器LM，只要可能，在将数据向外输送(outsource)给全局存储器GM之前，可以节省互连装置的功率以及带宽。而且，给片上系统带来充分的灵活性以便在不需要针对最坏的情景来设计子系统或模块的情况下，能够运行这样的应用程序，该应用程序需要比在子系统或模块M中能获得的本地资源还多的本地资源，例如本地存储器。特别是当最坏情况下的需求远远高于一般情况时，成本优势是很明显的。
根据本发明的一个方案，存储器管理单元MMU请求模块M与所述全局存储器GM之间的通信路径，其是为该通信而专门保留的。特别地，利用连续访问存储器所需要的特性来请求该通信路径。因此，在模块与全局存储器之间保证通信路径。
根据本发明的另一方案，所述集成电路还包括资源管理单元RMU。资源管理单元RMU根据所述存储器管理单元MMU的请求在所述全局存储器GM中分配用于所述全局缓冲器FB的存储空间。因此，为与存储器管理单元MMU有关的模块的处理数据专门保留了足够的存储空间。
根据本发明的又一方案，资源管理单元RMU根据来自存储器管理单元的请求在模块M与全局存储器GM之间设置通信路径。因此，为模块M与全局存储器GM之间的通信提供充分的带宽。
根据本发明的优选方案，集成电路还包括与模块中的每一个都有关的地址转换装置ATM，用于执行在所述模块上执行的应用程序的数据的地址转换，所述数据存储在所述全局存储器GM中的所述全局缓冲器FB中。因此。不能存储在本地存储器中的数据的向外输送对于模块的处理是不可见的。
根据本发明的又一方案，资源管理单元RMU还适用于执行全局存储器GM的访问检验(access arbitration)。提供访问检验能够使数据在所需的保证下传输。
根据本发明的另一方案，所述本地存储器LM包括用于从所述全局存储器GM中的全局缓冲器FB中预取数据的预取缓冲器PB。因此，从应用程序中隐藏了由于将处理数据向外输送给全局存储器而造成的等待时间。
本发明还涉及用于包括多个用于处理应用程序的模块的集成电路中的存储分配的方法，其中每一模块包括本地存储器LM。集成电路还包括在所述多个模块之间被共享的全局存储器。存储器管理确定在本地存储器中是否能够获得用于在模块上运行的应用程序的处理数据的足够空间。如果不是这种情况，请求所述全局存储器中的缓冲器专门用于在模块上运行的应用程序的处理数据。
本发明基于一种概念，即，只要子系统或模块由于具有某组参数的函数或应用程序而不具有足够的本地存储器，就在共享的存储器中分配缓冲器并设置具有充分带宽的通信路径，以便能够将数据传向共享存储器或将数据从共享存储器中传出。
现在将参考附图详细说明本发明。
附图简述
图1示出根据第一实施例的片上系统的方框图。
本发明的优选实施例
根据本发明的片上系统在资源上可以是低的，即低成本和低功率的系统，例如移动电话或便携式设备。然而，本发明的原理也可以应用于受限制较少的环境。
图1示出根据第一实施例的片上系统的方框图。该系统包括：模块M、解释器(shell)S、互连装置IM、全局存储器GM和资源管理单元RMU。模块M经解释器S和互连装置IM连接到全局存储器GM。模块M包括处理器PROC、指令高速缓冲存储器I、数据高速缓冲存储器D和本地存储器LM。处理器PROC和本地存储器LM经总线B彼此相连。本地存储器LM包括预取缓冲器PB。本地存储器LM用作专用于模块M的私有存储器。在尺寸上使本地存储器形成为小存储器，其足以运行具有低存储需求的应用程序。该存储空间量取决于在模块M上执行的应用程序。
模块M可以是任何子系统并且还可以包括其他功能块，执行专用的应用程序或几个不同的应用程序。虽然已经说明模块M包括处理器PROC、指令高速缓冲存储器I、数据高速缓冲存储器D和本地存储器LM的组件M，但是也可以将模块M实施成没有高速缓冲存储器、没有常规的处理器，但具有至少一个小的专用处理单元。
将解释器S设置在模块M与互连系统IM之间并用于管理模块与互连系统之间的通信。解释器S的思想是对模块隐瞒互连系统的特性。因此，可以使用已经存在的模块，而不必再设计它们的通信，因为使用解释器S作为接口。互连系统IM优选为片上网络，但也可以是基于总线的系统。网络还可以根据例如等待时间来动态地分配经过该网络的路径。例如，这种互连IM还可以提供具有诸如带宽、延迟、去耦(借助于全局存储器中的缓冲器)等不同参数的通信信道。针对具有特定参数的特定类型的通信，可以动态地选择合适的信道，即，具有适当参数的信道。
解释器S包括存储器管理单元MMU和地址转换单元ATU。存储器管理单元MMU监控本地存储器LM中的自由存储空间，并且本地存储器LM中的可利用的存储空间一低于预定的最小值，存储器管理单元MMU就请求在全局存储器GM中分配全局缓冲器FB。这背后的思想是从在模块M上运行的应用程序中向外输送处理数据，其中在本地存储器中没有足够的空间用于该应用程序。然后提供地址转换单元ATU以将由在模块M上运行的应用程序所使用的地址转换成与全局存储器GM相应的全局地址映射的地址。
如上所述，存储器管理单元MMU为全局存储器GM中的缓冲器发出请求，所述缓冲器应该为来自该模块的处理数据而专门保留。将来自存储器管理单元MMU的该请求发送到资源管理单元RMU。将资源管理单元RMU设置成管理系统中的全部资源。此外，存储器管理单元MMU请求提供经由互连系统IM的在模块M与全局存储器GM之间的有保证的数据路径。资源管理单元RMU接收这些请求并确定在全局存储器GM中是否有足够的可用空间来保留容量为所请求大小的缓冲器以及互连系统IM是否可以为所请求的模块M与全局存储器GM之间的通信路径提供充分的带宽。如果资源管理单元RMU确定在全局存储器GM中存在足够的可用空间并且存在足够的通信资源可用于通信路径，则资源管理单元RMU向存储器管理单元MMU发送响应。资源管理单元RMU将全局存储器GM中的全局缓冲器FB的可用空间及其地址包括在响应中。存储器管理单元MMU一从资源管理单元RMU接收到该肯定响应，它就可以激活地址转换单元ATU。地址转换单元ATU用于隐藏来自在模块M上运行的应用程序的处理数据的向外输送。为了执行该隐藏，使不能再存储在本地存储器LM中的处理数据的地址设有偏移量。根据由资源管理单元RMU所返回的全局存储器GM中的全局缓冲器FB的地址，来计算这些不能存储在本地存储器LM中的处理数据的地址的偏移量。
为了获得该系统性能的额外改进，可以在存储在全局缓冲器FB中的数据被在模块M上运行的应用程序使用之前对其进行预取，并存储在本地存储器LM中的预取缓冲器PB中。通过预取该数据，可以从应用程序中隐藏全局存储器GM中的全局缓冲器FB的更长的路径，并且还可以从应用程序中隐藏由向外输送处理数据所引起的等待时间。
全局存储器GM中的全局缓冲器FB的分配可以在某一应用程序的运行时间执行或还可以在预定的时间段之后执行，或者，可以根据如上所述的某一事件来执行。
如果在系统中存在片上以及片下全局存储器，则进行全局存储器中的缓冲器分配使得成本、功率和带宽资源得到优化。
根据本发明的动态存储分配的缺点是：通过引入地址转换单元ATU而使模块的接口或解释器增加了额外的复杂性。此外，需要将资源管理单元RMU结合到片上系统中，以便明了可用的通信资源。数据的输出或向外输送将引入额外的等待时间。而且，资源管理单元RMU需要在全局存储器执行访问检验，从而可以保证所需的通信路径。
根据本发明的第二实施例，图1中的模块M可以是UMTS调制解调器，其需要存储器以执行去交织(de-interleaving)功能。该功能所需的存储量取决于数据率、交织时间(interleaving span)(进行交织的ms量)和纠错的编码率。如果将存储器的大小定为用于最大数据率和最大跨度，则需要2Mbits的存储器。通常，这种大量的数据必须位于全局存储器GM中。另一方面，如果考虑低数据率和最小交织跨度的低需求情况，则仅需要50kbits。该存储空间量可以容易地存储在本地存储器LM中，因此，这将带来功率优点，因为不需要向外输送数据。这样，减小移动电话所需要的功率总是优选的，因为这是移动电话的主要竞争因素(“通话时间”)。
应该注意的是，上述实施例是对本发明进行举例说明，而非限制本发明，并且在不脱离附属权利要求的范围的情况下，本领域技术人员能够设计许多可选实施例。在权利要求书中，放在圆括号之间的参考标记不应该被认为是限制权利要求。词“包含”不排除除权利要求中所列举的那些元件或步骤之外的元件或步骤的存在。在元件之前的词“一个”不排除多个这种元件的存在。在列举数个装置的装置权利要求中，这些装置中的几个可以由一个且同类的硬件来实施。在相互不同的从属权利要求中列举特定措施的简单事实并不表示这些措施的组合使用不能带来优点。
此外，在权利要求中的任何参考标记不应该被认为是限制权利要求的范围。

Claims (8)

1、一种集成电路，包括多个用于处理应用程序的模块(M)，各自具有本地存储器(LM)，所述集成电路还包括：
全局存储器(GM)，其可以由所述多个模块(M)共享；
互连装置(IM)，用于将所述模块(M)和所述全局存储器(GM)互连；以及
一个与所述模块(M)中的每一个有关的存储器管理单元(MMU)，用于确定所述本地存储器(LM)是否为当前处理的应用程序提供了足够的存储空间，并且用于如果在本地存储器(LM)中不能得到足够的存储空间，则请求在所述全局存储器(GM)中的为所述相关模块(M)的处理数据保留的全局缓冲器(FB)。
2、根据权利要求1所述的集成电路，其中
所述存储管理单元(MMU)请求其相关的模块(M)与所述全局存储器(GM)之间的通信路径，其中所述通信路径具有根据对全局存储器(GM)所要求的访问的通信特性。
3、根据权利要求1所述的集成电路，还包括
资源管理单元(RMU)，用于根据所述存储器管理单元(MMU)的请求在所述全局存储器(GM)中分配存储空间。
4、根据权利要求3所述的集成电路，其中
所述资源管理单元(RMU)适用于根据所述存储器管理单元(MMU)所请求的通信特性来设置通信路径。
5、根据权利要求4所述的集成电路，还包括
与所述模块(M)中的每一个有关的地址转换单元(ATU)，用于执行应用程序的数据的地址转换，所述数据存储在所述全局存储器(GM)中的所述全局缓冲器(FB)中。
6、根据权利要求3或4所述的集成电路，其中
所述资源管理单元(RMU)适用于执行用于所述全局存储器(GM)的访问检验。
7、根据权利要求1所述的集成电路，其中
所述本地存储器(LM)包括用于从所述全局缓冲器(FB)预取数据的预取缓冲器(PB)。
8、一种用于集成电路中的存储分配的方法，该集成电路包括多个用于处理应用程序的模块(M)，其中每一个模块包括本地存储器(LM)，其中所述集成电路还包括适用于由所述多个模块(M)共享的全局存储器(GM)，该方法包括以下步骤：
通过确定所述本地存储器(LM)是否为当前处理的应用程序提供了足够的存储空间，并且当在所述本地存储器(LM)中不能得到足够的存储空间时，请求在所述全局存储器(GM)中的为所述模块(M)之一的处理程序保留的全局缓冲器(FB)，来进行存储器管理。
CNA2004800219352A 2003-07-28 2004-07-16 具有动态存储分配的集成电路 Pending CN1829976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03102312.0 2003-07-28
EP03102312 2003-07-28

Publications (1)

Publication Number Publication Date
CN1829976A true CN1829976A (zh) 2006-09-06

Family

ID=34089701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800219352A Pending CN1829976A (zh) 2003-07-28 2004-07-16 具有动态存储分配的集成电路

Country Status (7)

Country Link
US (1) US7483314B2 (zh)
EP (1) EP1652093B1 (zh)
JP (1) JP2007500390A (zh)
CN (1) CN1829976A (zh)
AT (1) ATE372548T1 (zh)
DE (1) DE602004008780T2 (zh)
WO (1) WO2005010759A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526687A (zh) * 2016-06-16 2017-12-29 爱思开海力士有限公司 多种配置的存储器系统及其操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200717246A (en) 2005-06-24 2007-05-01 Koninkl Philips Electronics Nv Self-synchronizing data streaming between address-based producer and consumer circuits
US20080046518A1 (en) * 2006-08-16 2008-02-21 James I Tonnison Enhanced E-Mail System
US8223060B2 (en) 2006-09-21 2012-07-17 Autonetworks Technologies, Ltd. Electric control system and electric control unit
EP1950932A1 (en) * 2007-01-29 2008-07-30 Stmicroelectronics Sa System for transmitting data within a network between nodes of the network and flow control process for transmitting said data
US20100058016A1 (en) * 2008-08-26 2010-03-04 Jari Nikara Method, apparatus and software product for multi-channel memory sandbox
US20100058025A1 (en) * 2008-08-26 2010-03-04 Kimmo Kuusilinna Method, apparatus and software product for distributed address-channel calculator for multi-channel memory
WO2013028827A1 (en) * 2011-08-24 2013-02-28 Rambus Inc. Methods and systems for mapping a peripheral function onto a legacy memory interface
US11048410B2 (en) 2011-08-24 2021-06-29 Rambus Inc. Distributed procedure execution and file systems on a memory interface
US9098209B2 (en) 2011-08-24 2015-08-04 Rambus Inc. Communication via a memory interface
KR102130578B1 (ko) * 2014-12-02 2020-07-06 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7707320B2 (en) * 2003-09-05 2010-04-27 Qualcomm Incorporated Communication buffer manager and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107526687A (zh) * 2016-06-16 2017-12-29 爱思开海力士有限公司 多种配置的存储器系统及其操作方法

Also Published As

Publication number Publication date
DE602004008780T2 (de) 2008-01-10
EP1652093A1 (en) 2006-05-03
WO2005010759A1 (en) 2005-02-03
ATE372548T1 (de) 2007-09-15
EP1652093B1 (en) 2007-09-05
JP2007500390A (ja) 2007-01-11
US7483314B2 (en) 2009-01-27
DE602004008780D1 (de) 2007-10-18
US20070064500A1 (en) 2007-03-22

Similar Documents

Publication Publication Date Title
US10394718B2 (en) Slot/sub-slot prefetch architecture for multiple memory requestors
US8079031B2 (en) Method, apparatus, and a system for dynamically configuring a prefetcher based on a thread specific latency metric
US8196147B1 (en) Multiple-processor core optimization for producer-consumer communication
US10795837B2 (en) Allocation of memory buffers in computing system with multiple memory channels
US6842180B1 (en) Opportunistic sharing of graphics resources to enhance CPU performance in an integrated microprocessor
US20070005932A1 (en) Memory management in a multiprocessor system
US20080250212A1 (en) Method and apparatus for accessing memory using programmable memory accessing interleaving ratio information
US20080307422A1 (en) Shared memory for multi-core processors
CN103210378B (zh) 音频解码的方法及装置
Alian et al. NetDIMM: Low-latency near-memory network interface architecture
CN113918101B (zh) 一种写数据高速缓存的方法、系统、设备和存储介质
CN1829976A (zh) 具有动态存储分配的集成电路
US11693809B2 (en) Asymmetric read / write architecture for enhanced throughput and reduced latency
CN1801799A (zh) 用于数据传输突发长度控制的方法
KR20230041593A (ko) 프로그래밍가능한 인터리브 입도를 갖는 cxl 타입-2 디바이스들을 위한 확장가능한 주소 디코딩 체계
CN1679006A (zh) 处理器预取以匹配存储器总线协议特性
US20050033922A1 (en) Embedded DRAM cache
US20100131717A1 (en) Cache memory bypass in a multi-core processor (mcp)
US7861007B2 (en) Method and apparatus for multimedia display in a mobile device
US7346726B2 (en) Integrated circuit with dynamic communication service selection
CN111240845B (zh) 一种数据处理方法、装置和存储介质
Larsen et al. Platform io dma transaction acceleration
CN113722110B (zh) 计算机系统、内存访问方法及设备
US20230129107A1 (en) Method and apparatus to aggregate objects to be stored in a memory to optimize the memory bandwidth
EP4209916A1 (en) Apparatus and method for cache-coherence

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071116

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060906