JP2007335530A - Semiconductor module and semiconductor device - Google Patents

Semiconductor module and semiconductor device Download PDF

Info

Publication number
JP2007335530A
JP2007335530A JP2006163781A JP2006163781A JP2007335530A JP 2007335530 A JP2007335530 A JP 2007335530A JP 2006163781 A JP2006163781 A JP 2006163781A JP 2006163781 A JP2006163781 A JP 2006163781A JP 2007335530 A JP2007335530 A JP 2007335530A
Authority
JP
Japan
Prior art keywords
semiconductor
plate
semiconductor device
modules
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006163781A
Other languages
Japanese (ja)
Other versions
JP4729443B2 (en
Inventor
Tadashi Yoshida
忠史 吉田
Hiromichi Kuno
裕道 久野
Yasushi Yamada
靖 山田
Yuji Osada
裕司 長田
Yutaka Yokoi
豊 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2006163781A priority Critical patent/JP4729443B2/en
Publication of JP2007335530A publication Critical patent/JP2007335530A/en
Application granted granted Critical
Publication of JP4729443B2 publication Critical patent/JP4729443B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor module and a semiconductor device having improved cooling performance. <P>SOLUTION: The semiconductor device has a case 61 for allowing a cooling medium to flow; and a plurality of semiconductor modules 1-3. The semiconductor modules 1-3 include at least one semiconductor element sealed with resin. The plurality of semiconductor modules 1-3 are arranged in the case 61. The plurality of semiconductor modules 1-3 are arranged at nearly the same positions to the flow direction of a cooling medium shown by an arrow 111 discharged from a discharge pipe 62a supplied from a supply pipe 61a. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体モジュールおよび半導体装置に関する。   The present invention relates to a semiconductor module and a semiconductor device.

サイリスタやパワートランジスタなどの半導体素子を含む半導体装置は、駆動するとともに発熱する。半導体装置の温度が上昇すると、半導体装置の性能に影響を与えたり、半導体装置自体が破損したりする場合がある。または、半導体装置の周りに配置された部品や機器に悪影響を及ぼす場合がある。このため、発熱を伴う半導体装置は冷却器を備えるものがある。   A semiconductor device including a semiconductor element such as a thyristor or a power transistor generates heat while being driven. When the temperature of the semiconductor device rises, the performance of the semiconductor device may be affected, or the semiconductor device itself may be damaged. Or, it may adversely affect parts and devices arranged around the semiconductor device. For this reason, some semiconductor devices that generate heat include a cooler.

たとえば、直流の電気を交流の電気に変換するインバータは、ハイブリッド自動車または燃料電池自動車などの電気自動車、エレベータ、または電車などの駆動源として用いられる。このようなインバータは、たとえば、直流の電気を三相の交流に変換して、駆動装置となるモータに電気を供給する。   For example, an inverter that converts direct current electricity into alternating current electricity is used as a drive source for an electric vehicle such as a hybrid vehicle or a fuel cell vehicle, an elevator, or a train. Such an inverter converts, for example, direct current electricity into three-phase alternating current and supplies electricity to a motor serving as a driving device.

特開2005−85998号公報においては、扁平フィンチューブに冷却水を分配する分配管と、複数の扁平チューブと、扁平チューブから冷却水を回収する集合管とを備える電子部品の冷却装置が開示されている。扁平チューブ同士の間には、被冷却物である両面冷却用半導体モジュールと、コルゲートフィンとを含む。扁平フィンチューブおよびコルゲートフィンは、扁平フィンチューブを両面冷却用半導体モジュールに密着させる弾性力および扁平チューブをコルゲートフィンに密着させる弾性力を有することが開示されている。この冷却装置によれば、簡単な装置構成で放熱効率に優れた電子部品の冷却装置を提供することができると開示されている。   Japanese Patent Laid-Open No. 2005-85998 discloses a cooling device for an electronic component that includes a distribution pipe that distributes cooling water to flat fin tubes, a plurality of flat tubes, and a collecting pipe that collects cooling water from the flat tubes. ing. Between the flat tubes, a semiconductor module for double-sided cooling, which is an object to be cooled, and a corrugated fin are included. It is disclosed that the flat fin tube and the corrugated fin have an elastic force for bringing the flat fin tube into close contact with the double-sided cooling semiconductor module and an elastic force for bringing the flat tube into close contact with the corrugated fin. According to this cooling device, it is disclosed that a cooling device for an electronic component having a simple device configuration and excellent heat dissipation efficiency can be provided.

特開2005−228976号公報においては、半導体素子部および冷却器が樹脂モードによって一体成形された半導体モジュールが積層された半導体装置が開示されている。この積層された半導体モジュールからなる半導体モジュールアセンブリが、ハウジングに挿入されて固定されている。冷却媒体タンクは、半導体モジュールアセンブリを両側から挟み込むようにしてそれぞれハウジングに接続されている。この半導体装置においては、耐震性に優れた半導体装置を提供することができると開示されている。
特開2005−85998号公報 特開2005−228976号公報
Japanese Patent Laying-Open No. 2005-228976 discloses a semiconductor device in which semiconductor modules in which a semiconductor element part and a cooler are integrally formed by a resin mode are stacked. A semiconductor module assembly including the stacked semiconductor modules is inserted and fixed in the housing. The cooling medium tanks are respectively connected to the housing so as to sandwich the semiconductor module assembly from both sides. In this semiconductor device, it is disclosed that a semiconductor device having excellent earthquake resistance can be provided.
JP 2005-85998 A JP 2005-228976 A

従来の技術における半導体装置においては、基板を含み、基板の表面に複数の半導体素子が配置されている。たとえば、半導体装置がインバータの場合には、1枚の基板の表面に、複数のトランジスタや複数のダイオードなどが配置されている。この基板は、冷却器の表面に配置される。基板の一方の表面には半導体素子が配置されているため、基板の他方の表面が冷却器に接合される。   A conventional semiconductor device includes a substrate, and a plurality of semiconductor elements are arranged on the surface of the substrate. For example, when the semiconductor device is an inverter, a plurality of transistors, a plurality of diodes, and the like are arranged on the surface of one substrate. This substrate is placed on the surface of the cooler. Since the semiconductor element is disposed on one surface of the substrate, the other surface of the substrate is bonded to the cooler.

冷却器の内部においては、たとえば、半導体素子が配置された基板の表面に沿って冷却媒体が流される。冷却媒体の上流側においては冷却媒体の温度が低いために大きな冷却効果を有するが、下流に向かうにつれて冷却媒体の温度が上昇するため、冷却能力が劣ってしまう。このため、基板の表面に配置される半導体素子の位置によって冷却に分布(むら)が生じる。   In the cooler, for example, a cooling medium is caused to flow along the surface of the substrate on which the semiconductor element is disposed. Although the cooling medium temperature is low on the upstream side of the cooling medium, the cooling medium has a large cooling effect. However, since the cooling medium temperature increases toward the downstream side, the cooling capacity is deteriorated. For this reason, distribution (unevenness) occurs in cooling depending on the position of the semiconductor element arranged on the surface of the substrate.

また、冷却器の表面に半導体素子を含む基板を配置する場合においては、冷却器と半導体素子とを含む基板との間にセラミックなどの絶縁部材を配置する必要がある。このため、半導体素子と冷却器との距離が長く、冷却効率に改善の余地があった。また、半導体素子から冷却器に熱が伝達するときの熱抵抗が大きく、改善の余地があった。   In the case where a substrate including a semiconductor element is disposed on the surface of the cooler, it is necessary to dispose an insulating member such as ceramic between the cooler and the substrate including the semiconductor element. For this reason, the distance between the semiconductor element and the cooler is long, and there is room for improvement in cooling efficiency. Further, the heat resistance when heat is transferred from the semiconductor element to the cooler is large, and there is room for improvement.

冷却器に放熱のためのフィンが形成されている場合には、冷却器の表裏の表面のうち、一方の表面に基板が配置され、他方の表面にフィンが形成される。この場合に、放熱を行なうフィンと半導体素子との距離が長くなってしまい熱抵抗が大きくなっていた。   When fins for heat dissipation are formed in the cooler, the substrate is disposed on one surface of the front and back surfaces of the cooler, and the fin is formed on the other surface. In this case, the distance between the fin that performs heat dissipation and the semiconductor element is increased, and the thermal resistance is increased.

また、複数の半導体素子が基板の表面に配置された半導体装置においては、半導体装置の入力端から半導体素子までの距離や電気回路の形状がそれぞれ異なる。電気回路に生じる寄生インダクタンスは、電気回路の形状や長さ等に依存して生じる。このため、半導体素子の出力に影響を与える寄生インダクタンスが、それぞれの半導体素子ごとに異なる場合があった。この結果、半導体装置の出力特性に悪影響を与える場合があった。   Further, in a semiconductor device in which a plurality of semiconductor elements are arranged on the surface of a substrate, the distance from the input end of the semiconductor device to the semiconductor element and the shape of the electric circuit are different. The parasitic inductance generated in the electric circuit is generated depending on the shape and length of the electric circuit. For this reason, the parasitic inductance that affects the output of the semiconductor element may be different for each semiconductor element. As a result, the output characteristics of the semiconductor device may be adversely affected.

本発明は、冷却性能の優れた半導体モジュールおよび半導体装置を提供することを目的とする。また、寄生インダクタンスの小さな半導体モジュールおよび半導体装置を提供することを目的とする。   An object of this invention is to provide the semiconductor module and semiconductor device which were excellent in cooling performance. It is another object of the present invention to provide a semiconductor module and a semiconductor device with a small parasitic inductance.

本発明に基づく半導体装置は、冷却媒体を流すための冷却通路と、複数の半導体モジュールとを備える。上記半導体モジュールは、樹脂によって封止された少なくとも1個の半導体素子を含む。複数の上記半導体モジュールは、上記冷却通路に配置されている。複数の上記半導体モジュールは、上記冷却媒体の流れ方向に対してほぼ同じ位置に配置されている。   A semiconductor device according to the present invention includes a cooling passage for flowing a cooling medium and a plurality of semiconductor modules. The semiconductor module includes at least one semiconductor element sealed with resin. The plurality of semiconductor modules are arranged in the cooling passage. The plurality of semiconductor modules are arranged at substantially the same position with respect to the flow direction of the cooling medium.

上記発明において好ましくは、絶縁性を有する上記冷却媒体を流すように形成されている。   Preferably, in the above invention, the cooling medium having insulating properties is formed to flow.

上記発明において好ましくは、上記半導体モジュールは、上記冷却媒体に接触するように形成された冷却フィンを含む。   In the present invention, preferably, the semiconductor module includes a cooling fin formed so as to come into contact with the cooling medium.

上記発明において好ましくは、複数の上記半導体モジュールは、直流の電気から三相交流のそれぞれの相の電気を形成するための3個の上記半導体モジュールを含む。   Preferably, in the above invention, the plurality of semiconductor modules include three semiconductor modules for forming electricity of each phase of three-phase alternating current from direct current electricity.

上記発明において好ましくは、複数の上記半導体モジュールは、上記冷却媒体の上記流れ方向に垂直な面で切断したときの断面においてほぼ均等に配置されている。   Preferably, in the above invention, the plurality of semiconductor modules are arranged substantially uniformly in a cross section when cut by a plane perpendicular to the flow direction of the cooling medium.

本発明に基づく半導体装置は、複数の半導体モジュールを備える。上記半導体モジュールは、少なくとも1個の半導体素子を含む。上記半導体モジュールは、一の方向に延びるように形成されている。複数の上記半導体モジュールは、上記一の方向が互いにほぼ平行になるように配置さている。複数の上記半導体モジュールは、上記一の方向の一方の側から見たときに、放射状に配置されている。複数の上記半導体モジュールは、上記一の方向の一方の側から見たときに、周方向に沿ってほぼ均等に配置されている。   A semiconductor device according to the present invention includes a plurality of semiconductor modules. The semiconductor module includes at least one semiconductor element. The semiconductor module is formed to extend in one direction. The plurality of semiconductor modules are arranged such that the one direction is substantially parallel to each other. The plurality of semiconductor modules are arranged radially when viewed from one side in the one direction. The plurality of semiconductor modules are arranged substantially evenly along the circumferential direction when viewed from one side in the one direction.

上記発明において好ましくは、複数の上記半導体モジュールのそれぞれに配置された複数の上記半導体素子は、上記一の方向に対してほぼ同じ位置に配置されている。   Preferably, in the above invention, the plurality of semiconductor elements arranged in each of the plurality of semiconductor modules are arranged at substantially the same position with respect to the one direction.

上記発明において好ましくは、複数の上記半導体モジュールは、直流の電気から三相交流のそれぞれの相の電気を形成するための3個の半導体モジュールを含む。   Preferably, in the above invention, the plurality of semiconductor modules include three semiconductor modules for forming three-phase alternating current electricity from direct current electricity.

上記発明において好ましくは、ケースを備える。複数の上記半導体モジュールは、上記ケースの内部に配置されている。上記ケースは、駆動装置の入力端子が形成されている部分に取り付けることができるように形成されている。   Preferably in the said invention, a case is provided. The plurality of semiconductor modules are arranged inside the case. The case is formed so that it can be attached to a portion where the input terminal of the drive device is formed.

上記発明において好ましくは、ケースを備える。複数の上記半導体モジュールは、上記ケースの内部に配置されている。上記ケースは、冷却媒体の入口部および出口部を有する。上記入口部および上記出口部は、上記冷却媒体の流れ方向と上記半導体モジュールの上記一の方向とがほぼ平行になるように形成されている。   Preferably in the said invention, a case is provided. The plurality of semiconductor modules are arranged inside the case. The case has a cooling medium inlet and outlet. The inlet portion and the outlet portion are formed such that the flow direction of the cooling medium and the one direction of the semiconductor module are substantially parallel.

本発明に基づく半導体モジュールは、第1の板状部材を備える。上記第1の板状部材に対向するように配置された第2の板状部材を備える。上記第1の板状部材と上記第2の板状部材との間に配置された第3の板状部材を備える。上記第1の板状部材と上記第3の板状部材との間に配置された第1の半導体素子を備える。上記第2の板状部材と上記第3の板状部材との間に配置された第2の半導体素子を備える。上記第1の板状部材、上記第2の板状部材および上記第3の板状部材は、それぞれの主面同士がほぼ平行になるように配置されている。上記第1の板状部材、上記第2の板状部材および上記第3の板状部材は、それぞれが導電性を有する。上記第1の半導体素子および上記第2の半導体素子は、上記第3の板状部材を介して互いに対向するように配置されている。   The semiconductor module based on this invention is equipped with the 1st plate-shaped member. A second plate-like member disposed to face the first plate-like member; A third plate member disposed between the first plate member and the second plate member; A first semiconductor element disposed between the first plate member and the third plate member; A second semiconductor element disposed between the second plate member and the third plate member; The first plate-like member, the second plate-like member, and the third plate-like member are arranged so that their main surfaces are substantially parallel to each other. Each of the first plate-like member, the second plate-like member, and the third plate-like member has conductivity. The first semiconductor element and the second semiconductor element are arranged so as to face each other with the third plate member interposed therebetween.

上記発明において好ましくは、冷却フィンを備える。上記冷却フィンは、上記第1の板状部材および上記第2の板状部材のうち少なくとも一方に接合されている。   Preferably in the said invention, a cooling fin is provided. The cooling fin is joined to at least one of the first plate member and the second plate member.

本発明によれば、冷却性能の優れた半導体モジュールおよび半導体装置を提供することができる。また、寄生インダクタンスの小さな半導体モジュールおよび半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor module and semiconductor device which were excellent in cooling performance can be provided. In addition, a semiconductor module and a semiconductor device with small parasitic inductance can be provided.

(実施の形態1)
図1から図11を参照して、本発明に基づく実施の形態1における半導体モジュールおよび半導体装置について説明する。本実施の形態における半導体装置は、直流の電気を三相の交流の電気に変換するためのインバータである。本実施の形態におけるインバータは、駆動装置としてのモータに電気を供給するためのインバータである。
(Embodiment 1)
A semiconductor module and a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. The semiconductor device in this embodiment is an inverter for converting direct current electricity into three-phase alternating current electricity. The inverter in the present embodiment is an inverter for supplying electricity to a motor as a drive device.

図1に、本実施の形態における半導体装置およびモータの概略斜視図を示す。本実施の形態における半導体装置は、複数の半導体モジュール1〜3を備える。半導体装置は、第1の半導体モジュールとしての半導体モジュール1、第2の半導体モジュールとしての半導体モジュール2および第3の半導体モジュールとしての半導体モジュール3を含む。   FIG. 1 shows a schematic perspective view of a semiconductor device and a motor in the present embodiment. The semiconductor device in the present embodiment includes a plurality of semiconductor modules 1 to 3. The semiconductor device includes a semiconductor module 1 as a first semiconductor module, a semiconductor module 2 as a second semiconductor module, and a semiconductor module 3 as a third semiconductor module.

半導体モジュール1は、直流の電気から三相交流のU相の電気を形成するための半導体モジュールである。半導体モジュール2は、直流の電気から三相交流のV相の電気を形成するための半導体モジュールである。半導体モジュール3は、直流の電気から三相交流のW相の電気を形成するための半導体モジュールである。それぞれの半導体モジュール1〜3は、少なくとも1個の半導体素子を含む。   The semiconductor module 1 is a semiconductor module for forming three-phase alternating current U-phase electricity from direct-current electricity. The semiconductor module 2 is a semiconductor module for forming three-phase alternating current V-phase electricity from direct current electricity. The semiconductor module 3 is a semiconductor module for forming three-phase AC W-phase electricity from DC electricity. Each of the semiconductor modules 1 to 3 includes at least one semiconductor element.

複数の半導体モジュール1〜3は、それぞれが平面的に形成されている。複数の半導体モジュール1〜3は、長手方向を有する。それぞれの半導体モジュール1〜3は、矢印112の延びる一の方向を有する。本実施の形態における延びる一の方向は、半導体モジュールの長手方向である。複数の半導体モジュール1〜3は、延びる一の方向が互いにほぼ平行になるように配置されている。半導体モジュールの延びる一の方向としては、長手方向に限られず、たとえば、長手方向に垂直な方向であっても構わない。   Each of the plurality of semiconductor modules 1 to 3 is formed in a planar manner. The plurality of semiconductor modules 1 to 3 have a longitudinal direction. Each of the semiconductor modules 1 to 3 has one direction in which an arrow 112 extends. One extending direction in the present embodiment is the longitudinal direction of the semiconductor module. The plurality of semiconductor modules 1 to 3 are arranged such that one extending direction is substantially parallel to each other. One direction in which the semiconductor module extends is not limited to the longitudinal direction, and may be, for example, a direction perpendicular to the longitudinal direction.

本実施の形態における半導体装置は、ケース61を備える。本実施の形態におけるケース61は、円筒形に形成されている。ケース61の内部は、空洞が形成されている。ケース61の内部は、冷却媒体を流すための冷却通路になる。半導体モジュール1〜3は、ケース61の内部に配置されている。半導体モジュール1〜3は、冷却通路に配置されている。   The semiconductor device in the present embodiment includes a case 61. Case 61 in the present embodiment is formed in a cylindrical shape. A cavity is formed inside the case 61. The inside of the case 61 becomes a cooling passage for flowing a cooling medium. The semiconductor modules 1 to 3 are arranged inside the case 61. The semiconductor modules 1 to 3 are arranged in the cooling passage.

ケース61は、冷却媒体を供給するための供給管61aを含む。ケース61は、冷却媒体を排出するための排出管61bを含む。冷却通路の入口部としての供給管61aは、ケース61の円筒形状の端面に配置されている。冷却通路の出口部としての排出管61bは、ケース61の円筒形状の側面に接続されている。ケース61の内部においては、矢印111に示す方向が冷却媒体の流れ方向になる。   Case 61 includes a supply pipe 61a for supplying a cooling medium. Case 61 includes a discharge pipe 61b for discharging the cooling medium. The supply pipe 61 a as the inlet of the cooling passage is disposed on the cylindrical end surface of the case 61. A discharge pipe 61 b as an outlet portion of the cooling passage is connected to a cylindrical side surface of the case 61. In the case 61, the direction indicated by the arrow 111 is the flow direction of the cooling medium.

本実施の形態における半導体モジュール1〜3は、矢印111に示す冷却媒体の流れ方向と、矢印112に示す半導体モジュール1の延びる一の方向とがほぼ平行になるように配置されている。半導体モジュール1〜3は、矢印111に示す冷却媒体の流れ方向に沿って配置されている。   The semiconductor modules 1 to 3 in the present embodiment are arranged so that the flow direction of the cooling medium indicated by the arrow 111 and the one direction in which the semiconductor module 1 extends indicated by the arrow 112 are substantially parallel. The semiconductor modules 1 to 3 are arranged along the flow direction of the cooling medium indicated by the arrow 111.

本実施の形態における半導体装置は、直流の電気の入力端子として、電源側入力端子41aおよび接地側入力端子41bを備える。電源側入力端子41aおよび接地側入力端子41bは、平板状に形成されている。電源側入力端子41aおよび接地側入力端子41bは、主面同士が互いに平行になるように配置されている。すなわち、本実施の形態においては、入力端子が平行平板の形態になるように形成されている。   The semiconductor device according to the present embodiment includes a power supply side input terminal 41a and a ground side input terminal 41b as DC electric input terminals. The power supply side input terminal 41a and the ground side input terminal 41b are formed in a flat plate shape. The power supply side input terminal 41a and the ground side input terminal 41b are arranged so that their principal surfaces are parallel to each other. That is, in the present embodiment, the input terminal is formed in the form of a parallel plate.

本実施の形態におけるケース61は、モータ81の入力端子が形成されている部分に取り付けられている。ケース61は、円筒形に形成されている。本実施の形態におけるモータ81は、シャフト81aが配置されている端面と反対側の端面に入力端子が形成されている。モータ81は、前側の端面に入力端子が形成されている。ケース61は、モータ81の前側の端面に取り付けられている。ケース61の前側の端面には、コンデンサ82が配置されている。   Case 61 in the present embodiment is attached to a portion where input terminal of motor 81 is formed. The case 61 is formed in a cylindrical shape. In motor 81 in the present embodiment, an input terminal is formed on the end surface opposite to the end surface on which shaft 81a is disposed. The motor 81 has an input terminal formed on the front end surface. The case 61 is attached to the front end surface of the motor 81. A capacitor 82 is disposed on the front end surface of the case 61.

図2に、本実施の形態におけるインバータ、バッテリおよびモータの電気的な接続のブロック図を示す。直流の電気から三相交流のU相を形成するための半導体モジュール1は、パワートランジスタQ1,Q2およびダイオードD1,D2を含む。直流の電気から三相交流のV相を形成するための半導体モジュール2は、パワートランジスタQ3,Q4およびダイオードD3,D4を含む。直流の電気から三相交流のW相を形成するための半導体モジュール3は、パワートランジスタQ5,Q6およびダイオードD5,D6を含む。   FIG. 2 shows a block diagram of electrical connection of the inverter, the battery, and the motor in the present embodiment. A semiconductor module 1 for forming a three-phase alternating current U phase from direct current electricity includes power transistors Q1 and Q2 and diodes D1 and D2. A semiconductor module 2 for forming a three-phase alternating current V phase from direct current electricity includes power transistors Q3 and Q4 and diodes D3 and D4. Semiconductor module 3 for forming a three-phase alternating current W phase from direct current electricity includes power transistors Q5 and Q6 and diodes D5 and D6.

それぞれのパワートランジスタQ1〜Q6のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD1〜D6がそれぞれ接続されている。U相出力バスバー12、V相出力バスバー22およびW相出力バスバー32は、モータ81のU相、V相、またはW相の各相のコイルの中性点と反対側のコイル端にそれぞれ接続されている。   Between the collectors and emitters of the power transistors Q1 to Q6, diodes D1 to D6 are connected to flow current from the emitter side to the collector side, respectively. The U-phase output bus bar 12, the V-phase output bus bar 22, and the W-phase output bus bar 32 are respectively connected to the coil ends on the opposite side of the neutral point of the U-phase, V-phase, or W-phase coils of the motor 81. ing.

バッテリBの正極は電源ラインPLに接続され、バッテリBの負極は接地ラインSLに接続されている。コンデンサ82は、電源ラインPLと接地ラインSLとの間にバッテリBに並列に接続されている。電源ラインPLは、インバータの電源側入力端子41aに接続されている。接地ラインSLは、インバータの接地側入力端子41bに接続されている。   The positive electrode of battery B is connected to power supply line PL, and the negative electrode of battery B is connected to ground line SL. Capacitor 82 is connected in parallel to battery B between power supply line PL and ground line SL. The power supply line PL is connected to the power supply side input terminal 41a of the inverter. The ground line SL is connected to the ground side input terminal 41b of the inverter.

本発明における半導体装置が、たとえば電気自動車に搭載される場合には、モータ81は、自動車の駆動輪と連結される。また、回生制動時には、モータ81は、駆動輪からの回転力を得て回生発電を行なう。   When the semiconductor device according to the present invention is mounted on, for example, an electric vehicle, motor 81 is connected to the driving wheels of the vehicle. Further, at the time of regenerative braking, the motor 81 performs regenerative power generation by obtaining the rotational force from the drive wheels.

バッテリBは、直流電源である。バッテリBは、直流電圧を発生して電源ラインPLへ電気を供給する。バッテリBは、たとえば、ニッケル水素電池やリチウムイオン電池等の二次電池や燃料電池を含む。コンデンサ82は、電源ラインPLと接地ラインSLとの間の電圧変動を平滑化する。   The battery B is a direct current power source. Battery B generates a DC voltage and supplies electricity to power supply line PL. The battery B includes, for example, a secondary battery such as a nickel metal hydride battery or a lithium ion battery, and a fuel cell. Capacitor 82 smoothes voltage fluctuation between power supply line PL and ground line SL.

本実施の形態におけるインバータは、電源ラインPLと接地ラインSLとの間の電圧およびモータ81のモータ電流を検出するための電圧センサおよび電流センサを含む(図示せず)。インバータは、制御装置51からの信号PWMに基づいて、電源ラインPLから供給される直流電圧を三相交流電圧に変換してモータ81に電気を供給する。   The inverter in the present embodiment includes a voltage sensor and a current sensor for detecting the voltage between power supply line PL and ground line SL and the motor current of motor 81 (not shown). The inverter converts the DC voltage supplied from the power supply line PL into a three-phase AC voltage based on the signal PWM from the control device 51 and supplies electricity to the motor 81.

図3に、本実施の形態における半導体モジュールの概略斜視図を示す。図3は、本実施の形態における第1の半導体モジュールの概略斜視図である。第2の半導体モジュールおよび第3の半導体モジュールは、第1の半導体モジュールとほぼ同じ構成を有する。   FIG. 3 shows a schematic perspective view of the semiconductor module in the present embodiment. FIG. 3 is a schematic perspective view of the first semiconductor module in the present embodiment. The second semiconductor module and the third semiconductor module have substantially the same configuration as the first semiconductor module.

第1の半導体モジュールとしての半導体モジュール1は、第1の板状部材としての電源バスバー11aを備える。半導体モジュール1は、第2の板状部材としての接地バスバー11bを備える。電源バスバー11aおよび接地バスバー11bは、それぞれが板状に形成されている。電源バスバー11aと接地バスバー11bとは、主面同士が対向するように配置されている。電源バスバー11aと接地バスバー11bとは主面同士がほぼ平行になるように形成されている。電源バスバー11aおよび接地バスバー11bは、平行平板電極になるように形成されている。電源バスバー11aと接地バスバー11bとの間には、第3の板状部材としてのU相出力バスバー12が配置されている。U相出力バスバー12は、板状に形成されている。   The semiconductor module 1 as the first semiconductor module includes a power bus bar 11a as a first plate member. The semiconductor module 1 includes a ground bus bar 11b as a second plate member. Each of the power bus bar 11a and the ground bus bar 11b is formed in a plate shape. The power bus bar 11a and the ground bus bar 11b are arranged so that the main surfaces face each other. The power bus bar 11a and the ground bus bar 11b are formed so that their principal surfaces are substantially parallel to each other. The power bus bar 11a and the ground bus bar 11b are formed to be parallel plate electrodes. Between the power bus bar 11a and the ground bus bar 11b, a U-phase output bus bar 12 as a third plate member is disposed. The U-phase output bus bar 12 is formed in a plate shape.

本実施の形態においては、電源バスバー11a、接地バスバー11bおよびU相出力バスバー12は、導電性を有する材料で形成されている。電源バスバー11aおよび接地バスバー11bは、半導体モジュール1の入力端子の機能を有する。また、U相出力バスバー12は、半導体モジュール1の出力端子の機能を有する。   In the present embodiment, power supply bus bar 11a, ground bus bar 11b and U-phase output bus bar 12 are formed of a conductive material. The power supply bus bar 11 a and the ground bus bar 11 b have a function of an input terminal of the semiconductor module 1. Further, the U-phase output bus bar 12 has a function of an output terminal of the semiconductor module 1.

電源バスバー11aの外側の主面には、フィン13が接合されている。フィン13は、板状に形成されている。フィン13は、外側に飛び出すように形成されている。フィン13は、電源バスバー11aの主面から立設するように形成されている。接地バスバー11bの外側の主面には、フィン13が配置されている。接地バスバー11bに接合されたフィン13は、電源バスバー11aの主面に接合されたフィン13と同様の構成を有する。   Fins 13 are joined to the outer main surface of the power bus bar 11a. The fin 13 is formed in a plate shape. The fin 13 is formed so as to protrude outward. The fins 13 are formed so as to stand up from the main surface of the power bus bar 11a. Fins 13 are arranged on the main surface outside the ground bus bar 11b. The fins 13 joined to the ground bus bar 11b have the same configuration as the fins 13 joined to the main surface of the power bus bar 11a.

図4に、本実施の形態における第1の半導体モジュールの概略断面図を示す。図4は、図3におけるIV−IV線に関する矢視断面図である。U相出力バスバー12は、電源バスバー11aと接地バスバー11bとに挟まれる領域に配置されている。U相出力バスバー12は、電源バスバー11aおよび接地バスバー11bと、主面同士が互いにほぼ平行になるように配置されている。   FIG. 4 is a schematic cross-sectional view of the first semiconductor module in the present embodiment. 4 is a cross-sectional view taken along the line IV-IV in FIG. The U-phase output bus bar 12 is arranged in a region sandwiched between the power bus bar 11a and the ground bus bar 11b. The U-phase output bus bar 12 and the power bus bar 11a and the ground bus bar 11b are arranged so that their main surfaces are substantially parallel to each other.

電源バスバー11aとU相出力バスバー12との間には、第1の半導体素子としてのパワートランジスタQ1が配置されている。接地バスバー11bおよびU相出力バスバー12との間には、第2の半導体素子としてのパワートランジスタQ2が配置されている。   A power transistor Q1 as a first semiconductor element is disposed between the power supply bus bar 11a and the U-phase output bus bar 12. Between the ground bus bar 11b and the U-phase output bus bar 12, a power transistor Q2 as a second semiconductor element is arranged.

本実施の形態における半導体モジュール1は、U相出力バスバー12の厚さ方向の中心を通る面を対称面にして、電源バスバー11aの側と接地バスバー11bの側とがほぼ対称になるように形成されている。   Semiconductor module 1 in the present embodiment is formed so that the plane passing through the center in the thickness direction of U-phase output bus bar 12 is a symmetric plane, and power bus bar 11a side and ground bus bar 11b side are substantially symmetric. Has been.

図5に、本実施の形態における半導体モジュールの第2の概略断面図を示す。図5は、図4におけるV−V線に関する矢視断面図である。接地バスバー11bとU相出力バスバー12との間には、ダイオードD2が配置されている。同様に、電源バスバー11aとU相出力バスバー12との間には、ダイオードD1が配置されている。   FIG. 5 shows a second schematic cross-sectional view of the semiconductor module in the present embodiment. 5 is a cross-sectional view taken along line VV in FIG. A diode D2 is arranged between the ground bus bar 11b and the U-phase output bus bar 12. Similarly, a diode D1 is arranged between the power supply bus bar 11a and the U-phase output bus bar 12.

パワートランジスタQ2とダイオードD2とは、互いに並んで配置されている。同様に、パワートランジスタQ1とダイオードD1とは、互いに並んで配置されている。本実施の形態においては、パワートランジスタと、該パワートランジスタに対応するダイオードとが並んで配置され、入力側のバスバーと出力側のバスバーとに挟持されることにより、電気的に並列に接続されている。   The power transistor Q2 and the diode D2 are arranged side by side. Similarly, the power transistor Q1 and the diode D1 are arranged side by side. In this embodiment, a power transistor and a diode corresponding to the power transistor are arranged side by side and are electrically connected in parallel by being sandwiched between an input-side bus bar and an output-side bus bar. Yes.

それぞれのパワートランジスタQ1,Q2は、矢印112に示す半導体モジュール1が延びる一の方向に対してほぼ同じ位置に配置されている。パワートランジスタQ1,Q2は、それぞれがU相出力バスバー12の表裏の主面のほぼ同じ領域に配置されている。パワートランジスタQ1とパワートランジスタQ2とは、U相出力バスバー12を介して互いに対向するように配置されている。同様に、ダイオードD1とダイオードD2とは、U相出力バスバー12を介して互いに対向するように配置されている。   Each of the power transistors Q1 and Q2 is disposed at substantially the same position with respect to one direction in which the semiconductor module 1 extends as indicated by an arrow 112. Power transistors Q1 and Q2 are arranged in substantially the same region on the front and back main surfaces of U-phase output bus bar 12, respectively. The power transistor Q1 and the power transistor Q2 are arranged to face each other via the U-phase output bus bar 12. Similarly, the diode D1 and the diode D2 are arranged to face each other via the U-phase output bus bar 12.

パワートランジスタQ1,Q2およびダイオードD1,D2は、樹脂15によって封止されている。また、電源バスバー11aおよび接地バスバー11bに接合されたそれぞれのフィン13の表面には、電気的な絶縁性を有する絶縁膜が形成されている。   Power transistors Q1, Q2 and diodes D1, D2 are sealed with resin 15. An insulating film having electrical insulation is formed on the surface of each fin 13 joined to the power bus bar 11a and the ground bus bar 11b.

図1および図3を参照して、電源側入力端子41aは、それぞれの半導体モジュール1〜3の電源バスバー11a,21a,31aに接続されている。接地側入力端子41bは、それぞれの半導体モジュール1〜3の接地バスバー11b,21b,31bに接続されている。本実施の形態においては、電源側入力端子41aと接地側入力端子41bとは、主面同士がほぼ平行な状態を維持するように、それぞれの半導体モジュール1〜3に接続されている。すなわち、それぞれの接続においては、平行平板の形態で入力端子と半導体モジュールの入力側のバスバーとが接続されている(図示せず)。   Referring to FIGS. 1 and 3, the power supply side input terminal 41a is connected to the power supply bus bars 11a, 21a, 31a of the respective semiconductor modules 1-3. The ground side input terminal 41b is connected to the ground bus bars 11b, 21b, 31b of the respective semiconductor modules 1 to 3. In the present embodiment, the power supply side input terminal 41a and the ground side input terminal 41b are connected to the respective semiconductor modules 1 to 3 so that the main surfaces are maintained in a substantially parallel state. That is, in each connection, the input terminal and the bus bar on the input side of the semiconductor module are connected in the form of a parallel plate (not shown).

半導体モジュール1〜3のそれぞれのU相出力バスバー12などの出力バスバーは、モータ81のそれぞれの相の入力端子に接続されている(図示せず)。たとえば、第1の半導体モジュール1のU相出力バスバー12は、モータ81のU相の入力端子に接続されている。   Output bus bars such as the U-phase output bus bar 12 of each of the semiconductor modules 1 to 3 are connected to input terminals of the respective phases of the motor 81 (not shown). For example, the U-phase output bus bar 12 of the first semiconductor module 1 is connected to the U-phase input terminal of the motor 81.

図6に、本実施の形態における半導体装置の概略断面図を示す。図6は、図1におけるVI−VI線に関する矢視断面図である。図6は、それぞれの半導体モジュールの延びる一の方向に垂直な面で切断したときに概略断面図である。それぞれの半導体モジュール1〜3は、一の方向から見たときに板状に形成され、側方に向かってフィン13,23,33が飛び出すように形成されている。   FIG. 6 is a schematic cross-sectional view of the semiconductor device in the present embodiment. 6 is a cross-sectional view taken along the line VI-VI in FIG. FIG. 6 is a schematic cross-sectional view when cut along a plane perpendicular to one extending direction of each semiconductor module. Each of the semiconductor modules 1 to 3 is formed in a plate shape when viewed from one direction, and is formed such that the fins 13, 23, and 33 protrude from the side.

図1および図6を参照して、本実施の形態における半導体装置においては、半導体モジュール1〜3の一の方向の一方の側から見たときに、半導体モジュール1〜3のそれぞれが放射状に配置されている。複数の半導体モジュール1〜3は、矢印111に示す冷却媒体の流れ方向の上流側から見たときに放射状に配置されている。   Referring to FIGS. 1 and 6, in the semiconductor device in the present embodiment, each of semiconductor modules 1 to 3 is arranged radially when viewed from one side of one direction of semiconductor modules 1 to 3. Has been. The plurality of semiconductor modules 1 to 3 are arranged radially when viewed from the upstream side in the flow direction of the cooling medium indicated by the arrow 111.

複数の半導体モジュール1〜3は、周方向に沿ってほぼ均等に配置されている。複数の半導体モジュール1〜3は、それぞれの出力バスバーが径方向に沿うように配置されている。複数の半導体モジュール1〜3は、それぞれの対称面が径方向に沿うように配置されている。   The plurality of semiconductor modules 1 to 3 are arranged substantially evenly along the circumferential direction. The plurality of semiconductor modules 1 to 3 are arranged such that each output bus bar is along the radial direction. The plurality of semiconductor modules 1 to 3 are arranged such that their respective symmetry planes are along the radial direction.

半導体モジュール1〜3は、延びる一の方向の一方の側から見たときに、複数の半導体モジュールの対称面が互いになす角度がほぼ同じになるように形成されている。半導体モジュール1の対称面と半導体モジュール2の対称面とは角度θ1をなすように配置されている。半導体モジュール2の対称面と半導体モジュール3の対称面とは角度θ2をなすように配置されている。半導体モジュール3の対称面と半導体モジュール1の対称面とは角度θ3をなすように配置されている。本実施の形態におけるそれぞれの角度θ1〜θ3は、ほぼ120°である。電源側入力端子41aおよび接地側入力端子41bは、半導体モジュールの延びる一の方向の一方の側からみたときに、中央部分に配置されている。   The semiconductor modules 1 to 3 are formed so that the angles formed by the symmetry planes of the plurality of semiconductor modules are substantially the same when viewed from one side in the extending direction. The symmetry plane of the semiconductor module 1 and the symmetry plane of the semiconductor module 2 are arranged to form an angle θ1. The symmetry plane of the semiconductor module 2 and the symmetry plane of the semiconductor module 3 are arranged to form an angle θ2. The symmetry plane of the semiconductor module 3 and the symmetry plane of the semiconductor module 1 are arranged to form an angle θ3. Each angle θ1 to θ3 in the present embodiment is approximately 120 °. The power supply side input terminal 41a and the ground side input terminal 41b are arranged in the central portion when viewed from one side in one direction in which the semiconductor module extends.

図7に、本実施の形態における半導体装置およびモータの概略断面図を示す。図7は、図1における半導体モジュールが延びる一の方向に平行な面で切断したときの概略断面図である。   FIG. 7 shows a schematic cross-sectional view of the semiconductor device and the motor in the present embodiment. FIG. 7 is a schematic cross-sectional view taken along a plane parallel to one direction in which the semiconductor module in FIG. 1 extends.

本実施の形態においては、それぞれの半導体モジュール1〜3は、矢印111に示す冷却媒体の流れ方向に対して、ほぼ同じ位置に配置されている。本実施の形態においては、それぞれの半導体モジュール1〜3が同様の構成を有するため、側方から見たときに電源バスバー11a,21a,31aのそれぞれの端面が一の面上に配置されるように形成されている。   In the present embodiment, the respective semiconductor modules 1 to 3 are arranged at substantially the same position with respect to the flow direction of the cooling medium indicated by the arrow 111. In the present embodiment, since each of the semiconductor modules 1 to 3 has the same configuration, the end faces of the power bus bars 11a, 21a, and 31a are arranged on one surface when viewed from the side. Is formed.

また、本実施の形態におけるそれぞれのパワートランジスタQ1〜Q6は、矢印111に示す冷却媒体の流れ方向に対して、ほぼ同じ位置に配置されている。すなわち、本実施の形態においては、矢印111に示す冷却媒体の流れ方向に垂直な面106上に、それぞれのパワートランジスタQ1〜Q6が配置されている。   In addition, each of the power transistors Q1 to Q6 in the present embodiment is arranged at substantially the same position with respect to the flow direction of the cooling medium indicated by the arrow 111. That is, in the present embodiment, power transistors Q1 to Q6 are arranged on surface 106 perpendicular to the flow direction of the cooling medium indicated by arrow 111.

次に、本実施の形態における半導体モジュールおよび半導体装置の効果について説明する。本実施の形態における半導体装置は、それぞれの半導体素子を、ほぼ均一に冷却することができる。また、それぞれの半導体素子の冷却効率を向上させることができる。または、それぞれの半導体装置に影響を与える寄生インダクタンスの分布を小さくすることができる。また、寄生インダクタンスを小さくすることができる。   Next, effects of the semiconductor module and the semiconductor device in the present embodiment will be described. The semiconductor device in the present embodiment can cool each semiconductor element substantially uniformly. Moreover, the cooling efficiency of each semiconductor element can be improved. Alternatively, the distribution of parasitic inductance that affects each semiconductor device can be reduced. Further, the parasitic inductance can be reduced.

図8に、本実施の形態における比較例の半導体装置の概略平面図を示す。比較例の半導体装置は、交流の電気を直流の電気に変換するためのインバータである。比較例の半導体装置は、平面的な構造を有する。   FIG. 8 shows a schematic plan view of a semiconductor device of a comparative example in the present embodiment. The semiconductor device of the comparative example is an inverter for converting alternating current electricity into direct current electricity. The semiconductor device of the comparative example has a planar structure.

比較例の半導体装置は、基板90を備える。基板90の表面には、半導体素子93〜95が配置されている。それぞれの半導体素子93〜95は、パワートランジスタおよびダイオードを含む。それぞれの半導体素子93〜95は、電源ライン91および接地ライン92に接続されている。電源ライン91および接地ライン92は、図示しないバッテリに接続されている。   The semiconductor device of the comparative example includes a substrate 90. Semiconductor elements 93 to 95 are arranged on the surface of the substrate 90. Each of the semiconductor elements 93 to 95 includes a power transistor and a diode. Each of the semiconductor elements 93 to 95 is connected to a power supply line 91 and a ground line 92. The power supply line 91 and the ground line 92 are connected to a battery (not shown).

半導体素子93は、出力線としてのU相ライン96が接続されている。半導体素子94には、V相ライン97が接続されている。半導体素子95には、W相ライン98が接続されている。   The semiconductor element 93 is connected to a U-phase line 96 as an output line. A V-phase line 97 is connected to the semiconductor element 94. A W-phase line 98 is connected to the semiconductor element 95.

図9に、本実施の形態における比較例の半導体装置の概略断面図を示す。比較例の半導体装置は、冷却器100を備える。基板90は、冷却器100に固定されている。   FIG. 9 shows a schematic cross-sectional view of a semiconductor device of a comparative example in the present embodiment. The semiconductor device of the comparative example includes a cooler 100. The substrate 90 is fixed to the cooler 100.

冷却器100は、フィン105を備える。半導体素子93〜95が配置された基板90は、冷却器100の表面のうち、フィン105が形成されている側と反対側の表面に固定されている。冷却器100の内部においては、矢印113に示す向きに冷却媒体が流れる。冷却器100の表面には、はんだ層104、金属板103およびセラミック基板102を介して基板90が固定されている。   The cooler 100 includes fins 105. The substrate 90 on which the semiconductor elements 93 to 95 are arranged is fixed to the surface of the cooler 100 opposite to the surface on which the fins 105 are formed. Inside the cooler 100, the cooling medium flows in the direction indicated by the arrow 113. A substrate 90 is fixed to the surface of the cooler 100 via a solder layer 104, a metal plate 103, and a ceramic substrate 102.

冷却媒体は、熱交換を行なうために進行方向に沿って徐々に温度が高くなる。たとえば、比較例の半導体装置のように、それぞれの半導体素子93〜95が、矢印113に示す冷却媒体の流れ方向に沿って配置されている場合においては、それぞれの半導体素子93〜95の冷却効果が異なる。すなわち、冷却媒体の上流側に配置された半導体素子93がよく冷却され、半導体素子95の冷却が劣ることが生じていた。このように、比較例の半導体装置においては、冷媒の上流側と下流側とで冷却にむらが生じていた。   The cooling medium gradually increases in temperature along the traveling direction in order to perform heat exchange. For example, when the respective semiconductor elements 93 to 95 are arranged along the flow direction of the cooling medium indicated by the arrow 113 as in the semiconductor device of the comparative example, the cooling effect of the respective semiconductor elements 93 to 95 is achieved. Is different. That is, the semiconductor element 93 disposed on the upstream side of the cooling medium is sufficiently cooled, and the semiconductor element 95 is poorly cooled. As described above, in the semiconductor device of the comparative example, uneven cooling occurs between the upstream side and the downstream side of the refrigerant.

図9に示すように、半導体素子93〜95が配置された基板90は、はんだ層104、セラミック基板102および金属板103などを介して、冷却器100に固定されている。冷却器100と基板90との間に、複数の部材やはんだ層などが配置されるため、基板90が冷却器100から遠くなってしまい、冷却器100から半導体素子95までの熱抵抗が大きくなっていた。   As shown in FIG. 9, the substrate 90 on which the semiconductor elements 93 to 95 are arranged is fixed to the cooler 100 via the solder layer 104, the ceramic substrate 102, the metal plate 103, and the like. Since a plurality of members, solder layers, and the like are disposed between the cooler 100 and the substrate 90, the substrate 90 is far from the cooler 100, and the thermal resistance from the cooler 100 to the semiconductor element 95 is increased. It was.

または、放熱を行なうためのフィン105は、冷却器100の表面のうち基板90が配置されている側と反対側の表面に形成されている。このため、フィン105と基板90との距離が大きくなってしまい、冷却効率に改善の余地があった。特に、半導体素子93〜95と冷却器100との間には、熱伝導の悪い絶縁性を有する基板90やセラミック基板102が配置されるため、冷却効率が悪くなっていた。   Alternatively, the fins 105 for radiating heat are formed on the surface of the cooler 100 opposite to the side on which the substrate 90 is disposed. For this reason, the distance between the fin 105 and the substrate 90 is increased, and there is room for improvement in cooling efficiency. In particular, between the semiconductor elements 93 to 95 and the cooler 100, since the substrate 90 and the ceramic substrate 102 having insulating properties with poor heat conduction are disposed, the cooling efficiency is deteriorated.

また、図8を参照して、比較例の半導体装置においては、半導体装置の入力部からそれぞれの半導体素子93〜95までの電気回路の形状や距離が異なる。このため、半導体装置の入力部から半導体素子93〜95に到達するまでに生じる寄生インダクタンスに差異が生じていた。たとえば、比較例の半導体装置においては、半導体素子93に影響を与える寄生インダクタンスよりも半導体素子95に影響を与える寄生インダクタンスの方が大きくなっていた。   Referring to FIG. 8, in the semiconductor device of the comparative example, the shape and distance of the electric circuit from the input portion of the semiconductor device to each of the semiconductor elements 93 to 95 are different. For this reason, there is a difference in the parasitic inductance generated from the input part of the semiconductor device to the semiconductor elements 93 to 95. For example, in the semiconductor device of the comparative example, the parasitic inductance that affects the semiconductor element 95 is larger than the parasitic inductance that affects the semiconductor element 93.

このように、平面構造の半導体装置においては、寄生インダクタンスに分布があった。この結果、これらの寄生インダクタンスが、それぞれの半導体素子から出力されるそれぞれの電気特性に悪影響を与えることがあった。   As described above, in the semiconductor device having a planar structure, the parasitic inductance is distributed. As a result, these parasitic inductances may adversely affect the electrical characteristics output from the respective semiconductor elements.

一方で、寄生インダクタンスは、相互インダクタンス効果を得ることにより、小さくすることが可能である。たとえば、直流の電気を導く電気回路を平行平板の形態にすることにより、正側または負側の電気回路で生じる寄生インダクタンスが互いに打消される。しかしながら、比較例の半導体装置においては、それぞれの電気回路を平行平板の形態にすることが困難であり、寄生インダクタンスを減少させることが困難であった。   On the other hand, the parasitic inductance can be reduced by obtaining the mutual inductance effect. For example, by making the electric circuit for direct current electricity in the form of a parallel plate, the parasitic inductances generated in the positive or negative electric circuit are canceled out. However, in the semiconductor device of the comparative example, it is difficult to form each electric circuit in the form of a parallel plate, and it is difficult to reduce the parasitic inductance.

図1を参照して、本実施の形態における半導体装置は、複数の半導体モジュールが、冷却媒体の流れ方向に対してほぼ同じ位置に配置されている。この構成により、一の半導体モジュールが、他の半導体モジュールの上流側や下流側に配置されていることを回避でき、複数の半導体モジュールをほぼ均一に冷却することができる。   Referring to FIG. 1, in the semiconductor device according to the present embodiment, a plurality of semiconductor modules are arranged at substantially the same position with respect to the flow direction of the cooling medium. With this configuration, it is possible to avoid that one semiconductor module is disposed upstream or downstream of another semiconductor module, and it is possible to cool a plurality of semiconductor modules substantially uniformly.

本実施の形態における半導体モジュールは、冷却媒体に接触するように形成された冷却フィンを含む。この構成により、冷却フィンで効果的に冷却媒体との熱交換を行なうことができ、冷却効率が向上する。   The semiconductor module in the present embodiment includes cooling fins formed so as to be in contact with the cooling medium. With this configuration, the heat can be effectively exchanged with the cooling medium by the cooling fins, and the cooling efficiency is improved.

本実施の形態においては、冷却媒体として液体を用いている。半導体装置は、冷却媒体として、絶縁性を有する冷却媒体を流すことができるように形成されることが好ましい。本実施の形態においてはフィンが絶縁性を有する絶縁膜で被膜されているが、絶縁性を有する冷却媒体を用いることにより、フィンの表面の絶縁膜が不要になる。また、フィンが直接的に冷却媒体に接するため冷却効率が向上する。   In the present embodiment, a liquid is used as the cooling medium. The semiconductor device is preferably formed so that an insulating cooling medium can flow as the cooling medium. In this embodiment mode, the fin is coated with an insulating film having an insulating property, but by using an insulating cooling medium, an insulating film on the surface of the fin becomes unnecessary. Further, since the fins are in direct contact with the cooling medium, the cooling efficiency is improved.

本実施の形態における半導体装置は、三相交流のそれぞれの相を形成するために、第1の半導体モジュール、第2の半導体モジュールおよび第3の半導体モジュールを備える。それぞれの相毎に、半導体モジュールが形成されていることにより、それぞれの半導体モジュールの冷却通路における位置を容易に調整することができる。または、半導体モジュールに形成された半導体素子の位置を容易に調整することができる。たとえば、冷却媒体の流れ方向における同じ位置に、それぞれの半導体モジュールまたはそれぞれの半導体素子を容易に配置することができる。   The semiconductor device in the present embodiment includes a first semiconductor module, a second semiconductor module, and a third semiconductor module in order to form respective phases of three-phase alternating current. Since the semiconductor module is formed for each phase, the position of each semiconductor module in the cooling passage can be easily adjusted. Alternatively, the position of the semiconductor element formed in the semiconductor module can be easily adjusted. For example, each semiconductor module or each semiconductor element can be easily arranged at the same position in the flow direction of the cooling medium.

本実施の形態における半導体モジュールは、電源バスバーなどの板状部材の一の主面にパワートランジスタなどの半導体素子が配置され、他の主面にフィンが接合されている。フィンは、冷却媒体と接触する。本実施の形態における半導体モジュールは、発熱体である半導体素子と冷媒との間に介在する部材を少ない。このため、半導体素子から冷媒までの熱抵抗が小さく、効果的に半導体素子を冷却することができる。また、セラミック絶縁基板のような熱伝導の悪い部材が介在しないため、高い冷却効果を得ることができる。   In the semiconductor module according to the present embodiment, a semiconductor element such as a power transistor is disposed on one main surface of a plate-like member such as a power bus bar, and a fin is bonded to the other main surface. The fin is in contact with the cooling medium. In the semiconductor module in the present embodiment, there are few members interposed between the semiconductor element which is a heating element and the refrigerant. For this reason, the thermal resistance from a semiconductor element to a refrigerant | coolant is small, and a semiconductor element can be cooled effectively. In addition, since a member having poor heat conductivity such as a ceramic insulating substrate is not interposed, a high cooling effect can be obtained.

本実施の形態においては、複数の半導体モジュールは、延びる一の方向が互いにほぼ平行になるように配置され、延びる一の方向の一方の側から見たときに放射状に配置され、さらに、周方向に沿ってほぼ均等に配置されている。この構成により、半導体装置の入力端子から半導体モジュールに配置された半導体素子までの距離をほぼ同じにすることができる。また、半導体装置の入力端子から半導体素子までの電気回路の構成をほぼ対称にすることができる。この結果、それぞれの半導体モジュールに影響を与える寄生インダクタンスをほぼ均一にすることができる。   In the present embodiment, the plurality of semiconductor modules are arranged such that one extending direction is substantially parallel to each other, arranged radially when viewed from one side of the extending one direction, and further in the circumferential direction. Are arranged almost evenly. With this configuration, the distance from the input terminal of the semiconductor device to the semiconductor element arranged in the semiconductor module can be made substantially the same. In addition, the configuration of the electric circuit from the input terminal of the semiconductor device to the semiconductor element can be made almost symmetrical. As a result, the parasitic inductance that affects each semiconductor module can be made substantially uniform.

寄生インダクタンスを均一にすることにより、半導体装置の出力特性を安定化させることができる。本実施の形態においては、インバータにより形成される三相交流の特性を優れたものにすることができる。   By making the parasitic inductance uniform, the output characteristics of the semiconductor device can be stabilized. In the present embodiment, the characteristics of the three-phase alternating current formed by the inverter can be made excellent.

本実施の形態においては、バッテリに接続された電源側入力端子および接地側入力端子は、主面同士がほぼ平行な状態のまま、それぞれの半導体モジュールの電源バスバーおよび接地バスバーに接続されている(図示せず)。この構成により、接続部分における寄生インダクタンスを相互インダクタンス効果で小さくすることができる。   In the present embodiment, the power supply side input terminal and the ground side input terminal connected to the battery are connected to the power supply bus bar and the ground bus bar of each semiconductor module while the main surfaces are substantially parallel to each other ( Not shown). With this configuration, the parasitic inductance in the connection portion can be reduced by the mutual inductance effect.

本実施の形態において、複数の半導体モジュールに配置されたそれぞれの半導体素子は、半導体モジュールの延びる一の方向に対して、ほぼ同じ位置に配置されている。この構成により、半導体モジュール内に生じる寄生インダクタンスをさらに均一にすることができる。   In the present embodiment, the respective semiconductor elements arranged in the plurality of semiconductor modules are arranged at substantially the same position with respect to one direction in which the semiconductor modules extend. With this configuration, the parasitic inductance generated in the semiconductor module can be made more uniform.

本実施の形態における半導体モジュールは、電源バスバーと接地バスバーとが板状に形成され、電源バスバーと接地バスバーとの間に、出力バスバーが配置されている。電源バスバーと出力バスバーとの間および接地バスバーと出力バスバーとの間に半導体素子が配置されている。この構成により、半導体モジュールの構造を対称にすることができ、半導体モジュールの内部で生じるそれぞれの半導体素子に対する寄生インダクタンスをほぼ均一にすることができる。   In the semiconductor module in the present embodiment, the power bus bar and the ground bus bar are formed in a plate shape, and the output bus bar is disposed between the power bus bar and the ground bus bar. Semiconductor elements are arranged between the power bus bar and the output bus bar and between the ground bus bar and the output bus bar. With this configuration, the structure of the semiconductor module can be made symmetric, and the parasitic inductance for each semiconductor element generated inside the semiconductor module can be made substantially uniform.

また、本実施の形態における半導体モジュールは、電源バスバーと接地バスバーとが板状に形成され、それぞれの主面同士が、ほぼ平行になるように配置されている。この構成により、相互インダクタンス効果が生じて、入力側のバスバーに生じる寄生インダクタンスが互いに打消される。この結果、半導体モジュールの内部で生じる寄生インダクタンスを小さくすることができる。   Further, in the semiconductor module in the present embodiment, the power bus bar and the ground bus bar are formed in a plate shape, and the main surfaces thereof are arranged so as to be substantially parallel to each other. With this configuration, a mutual inductance effect is generated, and parasitic inductances generated in the input-side bus bar are canceled out. As a result, the parasitic inductance generated inside the semiconductor module can be reduced.

本実施の形態における半導体装置は、ケースの内部に半導体モジュールが配置され、ケースが冷却媒体の入口部および出口部を有する。ケースは、冷却媒体の流れ方向と半導体モジュールの延びる一の方向とがほぼ平行になるように形成されている。この構成により、複数の半導体モジュールをほぼ均一に冷却することができる。   In the semiconductor device in the present embodiment, a semiconductor module is disposed inside a case, and the case has an inlet portion and an outlet portion for a cooling medium. The case is formed such that the flow direction of the cooling medium is substantially parallel to the one direction in which the semiconductor module extends. With this configuration, the plurality of semiconductor modules can be cooled almost uniformly.

また、本実施の形態におけるケースは、駆動装置としてのモータの入力端子が形成されている部分に取り付けることができるように形成されている。この構成により本実施の形態における半導体装置と駆動装置とを一体化することができる。   Moreover, the case in this Embodiment is formed so that it can attach to the part in which the input terminal of the motor as a drive device is formed. With this configuration, the semiconductor device and the driving device in this embodiment can be integrated.

図10に、本実施の形態における他の半導体モジュールの第1の概略断面図を示す。図11に、本実施の形態における他の半導体モジュールの第2の概略断面図を示す。図11は、図10におけるXI−XI線に関する矢視断面図である。   FIG. 10 shows a first schematic cross-sectional view of another semiconductor module in the present embodiment. FIG. 11 shows a second schematic cross-sectional view of another semiconductor module in the present embodiment. 11 is a cross-sectional view taken along the line XI-XI in FIG.

本実施の形態における他の半導体モジュールは、電源バスバー11aとU相出力バスバー12との間に、複数のパワートランジスタQ1,Q11が配置されている。また、接地バスバー11bとU相出力バスバー12との間には、複数のパワートランジスタQ2,Q12が配置されている。さらに、本実施の形態における他の半導体モジュールは、パワートランジスタQ2,Q12に対応するように、ダイオードD2,D12が配置されている。   In another semiconductor module in the present embodiment, a plurality of power transistors Q1 and Q11 are arranged between the power supply bus bar 11a and the U-phase output bus bar 12. A plurality of power transistors Q2 and Q12 are arranged between the ground bus bar 11b and the U-phase output bus bar 12. Furthermore, in other semiconductor modules in the present embodiment, diodes D2 and D12 are arranged so as to correspond to power transistors Q2 and Q12.

このように、半導体モジュールにおいては、電気回路が並列に接続されるように、同じ機能を有する半導体素子が複数配置されていても構わない。または、異なる機能を有する半導体素子が、複数配置されていても構わない。   Thus, in the semiconductor module, a plurality of semiconductor elements having the same function may be arranged so that the electric circuits are connected in parallel. Alternatively, a plurality of semiconductor elements having different functions may be arranged.

本実施の形態における半導体装置は、交流の電気を直流に変換するインバータを例に取上げて説明したが、この形態に限られず、任意の半導体素子を含む半導体装置に本発明を適用することができる。   The semiconductor device in this embodiment has been described using an inverter that converts alternating current electricity into direct current as an example. However, the present invention is not limited to this embodiment, and the present invention can be applied to a semiconductor device including an arbitrary semiconductor element. .

本実施の形態における半導体装置は、三相の交流の電気を形成するために3個の半導体モジュールが配置されているが、この形態に限られず、任意の数の半導体モジュールを含む半導体装置に本発明を適用することができる。   In the semiconductor device in this embodiment, three semiconductor modules are arranged to form three-phase alternating current electricity. However, the present invention is not limited to this embodiment, and the semiconductor device including an arbitrary number of semiconductor modules is not limited to this semiconductor device. The invention can be applied.

(実施の形態2)
図12から図14を参照して、本発明に基づく実施の形態2における半導体モジュールおよび半導体装置について説明する。本実施の形態における半導体装置は、直流の電気を三相の交流に変換するインバータである。本実施の形態における半導体装置は、複数の半導体モジュールを含む半導体モジュール群を複数備える。
(Embodiment 2)
With reference to FIGS. 12 to 14, a semiconductor module and a semiconductor device according to the second embodiment of the present invention will be described. The semiconductor device in the present embodiment is an inverter that converts direct current electricity into three-phase alternating current. The semiconductor device in this embodiment includes a plurality of semiconductor module groups including a plurality of semiconductor modules.

図12に、本実施の形態における第1の半導体装置の概略断面図を示す。第1の半導体装置は、半導体モジュール1〜6を備える。それぞれの半導体モジュール1〜6は、実施の形態1における半導体モジュールと同様の構成を有する。   FIG. 12 is a schematic cross-sectional view of the first semiconductor device in the present embodiment. The first semiconductor device includes semiconductor modules 1 to 6. Each of the semiconductor modules 1 to 6 has the same configuration as the semiconductor module in the first embodiment.

半導体モジュール1,4は、三相交流のうちU相を形成するための半導体モジュールである。半導体モジュール2,5は、三相交流のうちV相を形成するための半導体モジュールである。半導体モジュール3,6は、三相交流のうち、W相を形成するための半導体モジュールである。   The semiconductor modules 1 and 4 are semiconductor modules for forming the U phase of the three-phase alternating current. The semiconductor modules 2 and 5 are semiconductor modules for forming the V phase of the three-phase alternating current. The semiconductor modules 3 and 6 are semiconductor modules for forming the W phase of the three-phase alternating current.

それぞれの半導体モジュール1〜6は、ケース62の内部に配置され、冷却媒体の流れ方向に対してほぼ同じ位置に配置されている。それぞれの半導体モジュール1〜6は、半導体モジュールの延びる一の方向の一方の側から見たときに、放射状に配置され、周方向に沿ってほぼ均等に配置されている。   Each semiconductor module 1-6 is arrange | positioned inside the case 62, and is arrange | positioned in the substantially the same position with respect to the flow direction of a cooling medium. The respective semiconductor modules 1 to 6 are arranged radially when viewed from one side in one direction in which the semiconductor modules extend, and are arranged substantially evenly along the circumferential direction.

本実施の形態においては、それぞれの半導体モジュール1〜6の対称面の互いになす角度が、ほぼ60°になるように配置されている。半導体モジュール1〜6は、角度θ4〜θ6のそれぞれがほぼ60°になるように配置されている。   In this Embodiment, it arrange | positions so that the angle which the symmetry plane of each semiconductor module 1-6 makes mutually becomes about 60 degrees. The semiconductor modules 1 to 6 are arranged such that each of the angles θ4 to θ6 is approximately 60 °.

本実施の形態における半導体装置は、第1の半導体モジュール群と第2の半導体モジュール群とを備える。第1の半導体モジュール群は、半導体モジュール1〜3を含む。第1の半導体モジュール群において、それぞれの半導体モジュール1〜3の対称面のなす角度は、ほぼ120°になるように配置されている。第2の半導体モジュール群は、半導体モジュール4〜6を含む。第2の半導体モジュール群において、それぞれの半導体モジュール4〜6の対称面のなす角度は、ほぼ120°になるように配置されている。   The semiconductor device in the present embodiment includes a first semiconductor module group and a second semiconductor module group. The first semiconductor module group includes semiconductor modules 1 to 3. In the first semiconductor module group, the angle formed by the symmetry plane of each of the semiconductor modules 1 to 3 is arranged to be approximately 120 °. The second semiconductor module group includes semiconductor modules 4 to 6. In the second semiconductor module group, the angle formed by the symmetry plane of each of the semiconductor modules 4 to 6 is arranged to be approximately 120 °.

本実施の形態における第1の半導体装置においては、周方向に沿って、U相を形成する半導体モジュール1,4、V相を形成する半導体モジュール2,5、およびW相を形成する半導体モジュール3,6がこの順に配置されている。それぞれの半導体モジュール群は、単独で三相交流を形成できるように形成されている。本実施の形態においては、2組の半導体モジュール群が並列に接続されている。   In the first semiconductor device according to the present embodiment, semiconductor modules 1 and 4 that form a U phase, semiconductor modules 2 and 5 that form a V phase, and a semiconductor module 3 that forms a W phase along the circumferential direction. , 6 are arranged in this order. Each semiconductor module group is formed so that a three-phase alternating current can be formed independently. In the present embodiment, two sets of semiconductor module groups are connected in parallel.

図13に、本実施の形態における第2の半導体装置の概略断面図を示す。第2の半導体装置においては、半導体モジュール1〜3を含む第1の半導体モジュール群と半導体モジュール4〜6を含む第2の半導体モジュール群とが周方向に沿って並ぶように配置されている。第2の半導体装置においては、U相、V相、W相の電気を形成するための半導体モジュールが、周方向に沿ってこの順に繰り返し配置されている。   FIG. 13 is a schematic cross-sectional view of the second semiconductor device in the present embodiment. In the second semiconductor device, the first semiconductor module group including the semiconductor modules 1 to 3 and the second semiconductor module group including the semiconductor modules 4 to 6 are arranged along the circumferential direction. In the second semiconductor device, semiconductor modules for forming U-phase, V-phase, and W-phase electricity are repeatedly arranged in this order along the circumferential direction.

図14に、本実施の形態における第3の半導体装置の概略斜視図を示す。第3の半導体装置においては、2個の半導体モジュール群が直列に並ぶように配置されている。第3の半導体装置は、第1の半導体モジュール群を備え、第1の半導体モジュール群は、半導体モジュール1〜3を含む。また、第3の半導体装置は、第2の半導体モジュール群を備え、第2の半導体モジュール群は半導体モジュール4〜6を含む。   FIG. 14 is a schematic perspective view of the third semiconductor device in the present embodiment. In the third semiconductor device, two semiconductor module groups are arranged in series. The third semiconductor device includes a first semiconductor module group, and the first semiconductor module group includes semiconductor modules 1 to 3. The third semiconductor device includes a second semiconductor module group, and the second semiconductor module group includes semiconductor modules 4 to 6.

第3の半導体装置は、ケース62を備える。ケース62は円筒状に形成されている。ケース62は、冷却媒体の入口部である供給管62aを含む。ケース62は、冷却媒体の出口部である排出管62bを含む。第1の半導体モジュール群および第2の半導体モジュール群は、ケース62の内部に配置されている。   The third semiconductor device includes a case 62. The case 62 is formed in a cylindrical shape. The case 62 includes a supply pipe 62a that is an inlet of the cooling medium. The case 62 includes a discharge pipe 62b that is an outlet of the cooling medium. The first semiconductor module group and the second semiconductor module group are disposed inside the case 62.

ケース62の内部においては、矢印111に示す向きに、冷却媒体が流れる。それぞれの半導体モジュール1〜3は、矢印111に示す冷却媒体の流れ方向に沿って延びるように配置されている。また、半導体モジュール4〜6は、矢印111に示す冷却媒体の流れ方向に沿って延びるように配置されている。   Inside the case 62, the cooling medium flows in the direction indicated by the arrow 111. Each of the semiconductor modules 1 to 3 is arranged so as to extend along the flow direction of the cooling medium indicated by the arrow 111. Further, the semiconductor modules 4 to 6 are arranged so as to extend along the flow direction of the cooling medium indicated by the arrow 111.

半導体モジュール1〜3は、冷却媒体の流れる方向に対してほぼ同じ位置に配置されている。半導体モジュール4〜6は、冷却媒体の流れる方向に対してほぼ同じ位置に配置されている。第3の半導体装置においては、第2の半導体モジュール群が第1の半導体モジュール群よりも下流側に配置されている。   The semiconductor modules 1 to 3 are arranged at substantially the same position with respect to the direction in which the cooling medium flows. The semiconductor modules 4 to 6 are arranged at substantially the same position with respect to the direction in which the cooling medium flows. In the third semiconductor device, the second semiconductor module group is disposed downstream of the first semiconductor module group.

図15に、本実施の形態における第3の半導体装置の概略断面図を示す。図15は、図14におけるXV−XV線に関する矢視断面図である。半導体モジュールの延びる一の方向の一方の側から見たときに、半導体モジュール1〜6は、放射状に配置されている。半導体モジュール1〜3は、対称面の互いになす角度がほぼ同じになるように形成されている。半導体モジュール4〜6は、対称面の互いになす角度がほぼ同じになるように形成されている。U相を形成する半導体モジュール1と半導体モジュール4とは、対称面同士がほぼ60°の角度をなすように配置されている。   FIG. 15 is a schematic cross-sectional view of the third semiconductor device in the present embodiment. 15 is a cross-sectional view taken along line XV-XV in FIG. When viewed from one side in one direction in which the semiconductor modules extend, the semiconductor modules 1 to 6 are arranged radially. The semiconductor modules 1 to 3 are formed so that the angles formed by the symmetry planes are substantially the same. The semiconductor modules 4 to 6 are formed so that the angles formed by the symmetry planes are substantially the same. The semiconductor module 1 and the semiconductor module 4 forming the U phase are arranged so that the symmetry planes form an angle of approximately 60 °.

本実施の形態における半導体装置においても、それぞれの半導体モジュールを、ほぼ均一に冷却することができ、また、寄生インダクタンスをほぼ均一にすることができる。本実施の形態のように、半導体装置が複数の半導体モジュール群を備えることにより、出力を大きくすることができる。または、大きな電気を処理することができる。   Also in the semiconductor device in the present embodiment, each semiconductor module can be cooled substantially uniformly, and the parasitic inductance can be made substantially uniform. As in this embodiment, the semiconductor device includes a plurality of semiconductor module groups, so that the output can be increased. Alternatively, large electricity can be processed.

本実施の形態においては、2個の半導体モジュール群が形成されているが、この形態に限られず、任意の個数の半導体モジュール群を配置することができる。   In the present embodiment, two semiconductor module groups are formed. However, the present invention is not limited to this configuration, and an arbitrary number of semiconductor module groups can be arranged.

その他の構成、作用および効果については、実施の形態1と同様であるのでここでは説明を繰返さない。   Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof will not be repeated here.

上述のそれぞれの図において、同一または相当する部分には、同一の符号を付している。   In the respective drawings described above, the same or corresponding parts are denoted by the same reference numerals.

なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。   In addition, the said embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and includes all modifications within the scope and meaning equivalent to the terms of the claims.

本発明に基づく実施の形態1における半導体装置およびモータの概略斜視図である。1 is a schematic perspective view of a semiconductor device and a motor according to a first embodiment based on the present invention. 本発明に基づく実施の形態1における半導体装置およびモータの電気回路を説明するブロック図である。It is a block diagram explaining the electric circuit of the semiconductor device and motor in Embodiment 1 based on this invention. 本発明に基づく実施の形態1における半導体モジュールの概略斜視図である。It is a schematic perspective view of the semiconductor module in Embodiment 1 based on this invention. 本発明に基づく実施の形態1における半導体モジュールの第1の概略断面図である。It is a 1st schematic sectional drawing of the semiconductor module in Embodiment 1 based on this invention. 本発明に基づく実施の形態1における半導体モジュールの第2の概略断面図である。It is a 2nd schematic sectional drawing of the semiconductor module in Embodiment 1 based on this invention. 本発明に基づく実施の形態1における半導体装置の第1の概略断面図である。1 is a first schematic cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 本発明に基づく実施の形態1における半導体装置の第2の概略断面図である。It is the 2nd schematic sectional drawing of the semiconductor device in Embodiment 1 based on this invention. 実施の形態1における比較例の半導体装置の概略平面図である。4 is a schematic plan view of a semiconductor device of a comparative example in the first embodiment. FIG. 実施の形態1における比較例の半導体装置の概略断面図である。3 is a schematic cross-sectional view of a semiconductor device of a comparative example in the first embodiment. FIG. 本発明に基づく実施の形態1における他の半導体モジュールの第1の概略断面図である。It is a 1st schematic sectional drawing of the other semiconductor module in Embodiment 1 based on this invention. 本発明に基づく実施の形態1における他の半導体モジュールの第2の概略断面図である。It is a 2nd schematic sectional drawing of the other semiconductor module in Embodiment 1 based on this invention. 本発明に基づく実施の形態2における第1の半導体装置の概略断面図である。It is a schematic sectional drawing of the 1st semiconductor device in Embodiment 2 based on this invention. 本発明に基づく実施の形態2における第2の半導体装置の概略断面図である。It is a schematic sectional drawing of the 2nd semiconductor device in Embodiment 2 based on this invention. 本発明に基づく実施の形態2における第3の半導体装置の概略斜視図である。It is a schematic perspective view of the 3rd semiconductor device in Embodiment 2 based on this invention. 本発明に基づく実施の形態2における第3の半導体装置の概略断面図である。It is a schematic sectional drawing of the 3rd semiconductor device in Embodiment 2 based on this invention.

符号の説明Explanation of symbols

1〜6 半導体モジュール、11a 電源バスバー、11b 接地バスバー、12 U相出力バスバー、13 フィン、15 樹脂、21a 電源バスバー、21b 接地バスバー、22 V相出力バスバー、23 フィン、31a 電源バスバー、31b 接地バスバー、32 W相出力バスバー、33 フィン、41a 電源側入力端子、41b 接地側入力端子、51 制御装置、61,62 ケース、61a,62a 供給管、61b,62b 排出管、81 モータ、81a シャフト、82 コンデンサ、90 基板、91 電源ライン、92 接地ライン、93〜95 半導体素子、96 U相ライン、97 V相ライン、98 W相ライン、100 冷却器、102 セラミック基板、103 金属板、104 はんだ層、105 フィン、106 面、111〜113 矢印、B バッテリ、PL 電源ライン、SL 接地ライン、Q1〜Q6,Q11〜Q12 パワートランジスタ、D1〜D6,D12 ダイオード、θ1〜θ6 角度。   1-6 Semiconductor module, 11a Power bus bar, 11b Ground bus bar, 12 U phase output bus bar, 13 Fin, 15 Resin, 21a Power bus bar, 21b Ground bus bar, 22 V phase output bus bar, 23 Fin, 31a Power bus bar, 31b Ground bus bar 32 W phase output bus bar, 33 fin, 41a power supply side input terminal, 41b grounding side input terminal, 51 control device, 61, 62 case, 61a, 62a supply pipe, 61b, 62b discharge pipe, 81 motor, 81a shaft, 82 Capacitor, 90 substrate, 91 power line, 92 ground line, 93 to 95 semiconductor element, 96 U phase line, 97 V phase line, 98 W phase line, 100 cooler, 102 ceramic substrate, 103 metal plate, 104 solder layer, 105 fins, 106 , 111-113 arrow, B battery, PL power line, SL ground line, Q1 to Q6, Q11~Q12 power transistors, D1 to D6, D12 diodes, Shita1~shita6 angle.

Claims (12)

冷却媒体を流すための冷却通路と、
複数の半導体モジュールと
を備え、
前記半導体モジュールは、樹脂によって封止された少なくとも1個の半導体素子を含み、
複数の前記半導体モジュールは、前記冷却通路に配置され、
複数の前記半導体モジュールは、前記冷却媒体の流れ方向に対してほぼ同じ位置に配置された、半導体装置。
A cooling passage for flowing a cooling medium;
A plurality of semiconductor modules,
The semiconductor module includes at least one semiconductor element sealed with a resin,
The plurality of semiconductor modules are arranged in the cooling passage,
The semiconductor device, wherein the plurality of semiconductor modules are arranged at substantially the same position with respect to a flow direction of the cooling medium.
絶縁性を有する前記冷却媒体を流すように形成された、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor device is formed so as to flow the insulating cooling medium. 前記半導体モジュールは、前記冷却媒体に接触するように形成された冷却フィンを含む、請求項1または2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor module includes a cooling fin formed so as to be in contact with the cooling medium. 複数の前記半導体モジュールは、直流の電気から三相交流のそれぞれの相の電気を形成するための3個の前記半導体モジュールを含む、請求項1から3のいずれかに記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the plurality of semiconductor modules include three semiconductor modules for forming each phase of three-phase alternating current from direct current electricity. 5. 複数の前記半導体モジュールは、前記冷却媒体の前記流れ方向に垂直な面で切断したときの断面においてほぼ均等に配置された、請求項1から4のいずれかに記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the plurality of semiconductor modules are arranged substantially evenly in a cross section when cut by a plane perpendicular to the flow direction of the cooling medium. 複数の半導体モジュールを備え、
前記半導体モジュールは、少なくとも1個の半導体素子を含み、
前記半導体モジュールは、一の方向に延びるように形成され、
複数の前記半導体モジュールは、前記一の方向が互いにほぼ平行になるように配置され、
複数の前記半導体モジュールは、前記一の方向の一方の側から見たときに、放射状に配置され、
複数の前記半導体モジュールは、前記一の方向の一方の側から見たときに、周方向に沿ってほぼ均等に配置された、半導体装置。
A plurality of semiconductor modules,
The semiconductor module includes at least one semiconductor element;
The semiconductor module is formed to extend in one direction,
The plurality of semiconductor modules are arranged such that the one direction is substantially parallel to each other,
The plurality of semiconductor modules are arranged radially when viewed from one side of the one direction,
The semiconductor device, wherein the plurality of semiconductor modules are arranged substantially evenly along a circumferential direction when viewed from one side in the one direction.
複数の前記半導体モジュールのそれぞれに配置された複数の前記半導体素子は、前記一の方向に対してほぼ同じ位置に配置された、請求項6に記載の半導体装置。   The semiconductor device according to claim 6, wherein the plurality of semiconductor elements arranged in each of the plurality of semiconductor modules are arranged at substantially the same position with respect to the one direction. 複数の前記半導体モジュールは、直流の電気から三相交流のそれぞれの相の電気を形成するための3個の半導体モジュールを含む、請求項6または7に記載の半導体装置。   The semiconductor device according to claim 6, wherein the plurality of semiconductor modules include three semiconductor modules for forming electricity of each phase of three-phase alternating current from direct current electricity. ケースを備え、
複数の前記半導体モジュールは、前記ケースの内部に配置され、
前記ケースは、駆動装置の入力端子が形成されている部分に取り付けることができるように形成された、請求項6から8のいずれかに記載の半導体装置。
With a case,
The plurality of semiconductor modules are arranged inside the case,
The semiconductor device according to claim 6, wherein the case is formed so as to be attached to a portion where an input terminal of the driving device is formed.
ケースを備え、
複数の前記半導体モジュールは、前記ケースの内部に配置され、
前記ケースは、冷却媒体の入口部および出口部を有し、
前記入口部および前記出口部は、前記冷却媒体の流れ方向と前記半導体モジュールの前記一の方向とがほぼ平行になるように形成された、請求項6から8のいずれかに記載の半導体装置。
With a case,
The plurality of semiconductor modules are arranged inside the case,
The case has an inlet portion and an outlet portion for a cooling medium,
The semiconductor device according to claim 6, wherein the inlet portion and the outlet portion are formed such that a flow direction of the cooling medium and the one direction of the semiconductor module are substantially parallel to each other.
第1の板状部材と、
前記第1の板状部材に対向するように配置された第2の板状部材と、
前記第1の板状部材と前記第2の板状部材との間に配置された第3の板状部材と、
前記第1の板状部材と前記第3の板状部材との間に配置された第1の半導体素子と、
前記第2の板状部材と前記第3の板状部材との間に配置された第2の半導体素子と
を備え、
前記第1の板状部材、前記第2の板状部材および前記第3の板状部材は、それぞれの主面同士がほぼ平行になるように配置され、
前記第1の板状部材、前記第2の板状部材および前記第3の板状部材は、それぞれが導電性を有し、
前記第1の半導体素子および前記第2の半導体素子は、前記第3の板状部材を介して互いに対向するように配置された、半導体モジュール。
A first plate member;
A second plate-like member arranged to face the first plate-like member;
A third plate-like member disposed between the first plate-like member and the second plate-like member;
A first semiconductor element disposed between the first plate-like member and the third plate-like member;
A second semiconductor element disposed between the second plate-like member and the third plate-like member;
The first plate-like member, the second plate-like member, and the third plate-like member are arranged so that their main surfaces are substantially parallel to each other,
Each of the first plate-like member, the second plate-like member, and the third plate-like member has conductivity,
The semiconductor module, wherein the first semiconductor element and the second semiconductor element are arranged so as to face each other with the third plate-like member interposed therebetween.
冷却フィンを備え、
前記冷却フィンは、前記第1の板状部材および前記第2の板状部材のうち少なくとも一方に接合された、請求項11に記載の半導体モジュール。
With cooling fins,
The semiconductor module according to claim 11, wherein the cooling fin is joined to at least one of the first plate-like member and the second plate-like member.
JP2006163781A 2006-06-13 2006-06-13 Semiconductor device Expired - Fee Related JP4729443B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006163781A JP4729443B2 (en) 2006-06-13 2006-06-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006163781A JP4729443B2 (en) 2006-06-13 2006-06-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007335530A true JP2007335530A (en) 2007-12-27
JP4729443B2 JP4729443B2 (en) 2011-07-20

Family

ID=38934731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006163781A Expired - Fee Related JP4729443B2 (en) 2006-06-13 2006-06-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4729443B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096335A1 (en) * 2011-01-12 2012-07-19 日立オートモティブシステムズ株式会社 Rotating armature machine
WO2013005385A1 (en) * 2011-07-05 2013-01-10 株式会社神戸製鋼所 Noise minimization coil element, inverter casing, and inverter device
JP2013179743A (en) * 2012-02-28 2013-09-09 Toyota Central R&D Labs Inc Component for inverter
JP2014135410A (en) * 2013-01-11 2014-07-24 Toyota Central R&D Labs Inc Cooling type switching element module
EP3917301A1 (en) * 2020-05-26 2021-12-01 Thales Inverter device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298054A (en) * 1989-05-12 1990-12-10 Fujitsu Ltd Cooling apparatus
JPH06302727A (en) * 1993-04-15 1994-10-28 Hitachi Ltd Semiconductor integrated circuit device
JP2004297846A (en) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd Power convertor
JP2004297847A (en) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd Power convertor
JP2005057130A (en) * 2003-08-06 2005-03-03 Denso Corp Semiconductor cooling unit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539587Y2 (en) * 1991-09-09 1997-06-25 本田技研工業株式会社 Motor terminal connection structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298054A (en) * 1989-05-12 1990-12-10 Fujitsu Ltd Cooling apparatus
JPH06302727A (en) * 1993-04-15 1994-10-28 Hitachi Ltd Semiconductor integrated circuit device
JP2004297846A (en) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd Power convertor
JP2004297847A (en) * 2003-03-25 2004-10-21 Nissan Motor Co Ltd Power convertor
JP2005057130A (en) * 2003-08-06 2005-03-03 Denso Corp Semiconductor cooling unit

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012096335A1 (en) * 2011-01-12 2012-07-19 日立オートモティブシステムズ株式会社 Rotating armature machine
JP2012147564A (en) * 2011-01-12 2012-08-02 Hitachi Automotive Systems Ltd Rotary electric machine unit
US9438088B2 (en) 2011-01-12 2016-09-06 Hitachi Automotive Systems, Ltd. Rotating electrical machine unit with a power inverter having a ring-shaped casing
WO2013005385A1 (en) * 2011-07-05 2013-01-10 株式会社神戸製鋼所 Noise minimization coil element, inverter casing, and inverter device
JP2013033924A (en) * 2011-07-05 2013-02-14 Kobe Steel Ltd Housing for inverter and inverter device
JP2013179743A (en) * 2012-02-28 2013-09-09 Toyota Central R&D Labs Inc Component for inverter
JP2014135410A (en) * 2013-01-11 2014-07-24 Toyota Central R&D Labs Inc Cooling type switching element module
US9198332B2 (en) 2013-01-11 2015-11-24 Toyota Jidosha Kabushiki Kaisha Cooling-type switching element module
EP3917301A1 (en) * 2020-05-26 2021-12-01 Thales Inverter device
FR3111048A1 (en) * 2020-05-26 2021-12-03 Thales Inverter device
US11695346B2 (en) 2020-05-26 2023-07-04 Thales Inverter device

Also Published As

Publication number Publication date
JP4729443B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US10850623B2 (en) Stacked electric vehicle inverter cells
JP5423877B2 (en) Stacked cooler
JP5248542B2 (en) Power converter
US9065322B2 (en) Inverter device
US10790758B2 (en) Power converter for electric vehicle drive systems
WO2014083976A1 (en) Inverter device
US20060007720A1 (en) Compact liquid converter assembly
JP5167728B2 (en) Power converter
JP6557928B2 (en) Power converter
JP6259893B2 (en) Semiconductor module and power conversion device including the same
JP4729443B2 (en) Semiconductor device
US9923478B2 (en) Capacitor arrangement and method for operating a capacitor arrangement
JP2012212776A (en) Electric power conversion device
JP5551808B2 (en) Semiconductor module and power conversion device including the same
JP4055042B2 (en) Inverter device
JP5075163B2 (en) Semiconductor device cooling structure
JP2017093011A (en) Power conversion device
JP6047599B2 (en) Semiconductor module and power conversion device including the same
JP5706563B2 (en) Semiconductor module and power conversion device including the same
JP2012243808A (en) Cooling device
JP6511506B2 (en) Semiconductor module and power converter provided with the same
JP6782809B2 (en) Semiconductor module and power converter equipped with it
JP6589782B2 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees