JP2007335304A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2007335304A JP2007335304A JP2006167667A JP2006167667A JP2007335304A JP 2007335304 A JP2007335304 A JP 2007335304A JP 2006167667 A JP2006167667 A JP 2006167667A JP 2006167667 A JP2006167667 A JP 2006167667A JP 2007335304 A JP2007335304 A JP 2007335304A
- Authority
- JP
- Japan
- Prior art keywords
- signal wiring
- scanning signal
- element isolation
- image display
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】二つの電子源間に走査信号配線を配置し、この走査信号配線と前記二つの電子源の一方との電気的絶縁を確実に行い、素子分離の信頼性を確保する。
【解決手段】 走査信号配線SED及び電子源ELS上に連続した上部電極AEDを備え、この上部電極AEDの一部に素子分離部SEAを備えた構成で、この素子分離部SEAを前記走査信号配線SEDに接して配置した素子分離部材SEM部分に配置した。
【選択図】図3
【解決手段】 走査信号配線SED及び電子源ELS上に連続した上部電極AEDを備え、この上部電極AEDの一部に素子分離部SEAを備えた構成で、この素子分離部SEAを前記走査信号配線SEDに接して配置した素子分離部材SEM部分に配置した。
【選択図】図3
Description
本発明は、自発光型フラットパネル型画像表示装置に係り、特に薄膜型電子源をマトリクス状に配列した画像表示装置に関するものである。
マトリクス状に配置した電子源を有する自発光型フラットパネルディスプレイ(FPD)の一つとして、微少で集積可能な冷陰極を利用する電界放出型画像表示装置(FED:Field Emission Display)や電子放出型画像表示装置が知られている。
これらの冷陰極には、スピント型電子源、表面伝導型電子源、カーボンナノチューブ型電子源、金属―絶縁体―金属を積層したMIM(Metal−Insulator−Metal )型、金属―絶縁体―半導体を積層したMIS(Metal−Insulator−Semiconductor )型、あるいは金属―絶縁体―半導体−金属型等の薄膜型電子源などがある。
これらの冷陰極には、スピント型電子源、表面伝導型電子源、カーボンナノチューブ型電子源、金属―絶縁体―金属を積層したMIM(Metal−Insulator−Metal )型、金属―絶縁体―半導体を積層したMIS(Metal−Insulator−Semiconductor )型、あるいは金属―絶縁体―半導体−金属型等の薄膜型電子源などがある。
一般的な自発光型FPDは、上記のような電子源を背面基板上に備えた背面パネルと、蛍光体層及びこの蛍光体層に前記電子源から放出される電子を射突させるための電界を形成する陽極とを前面基板上に備えた前面パネルと、両パネルの対向する内部空間を所定の間隔に保持する枠体とを備え、前記両パネルと枠体で形成される表示空間を真空状態に保持する構成とし、この表示パネルに駆動回路を組み合わせて構成される。
又、前記背面パネルの前記背面基板上には、一方向に延在し該一方向と直交する他方向に並設されて前記他方向に走査信号が順次印加される複数の走査信号配線を有し、更にこの背面基板上には、前記他方向に延在し前記走査信号配線に交差する如く前記一方向に並設された複数の画像信号配線を備えている。加えて前記走査信号配線と画像信号配線の各交差部付近に上記の電子源がそれぞれ設けられ、走査信号配線と電子源とは給電電極で接続され、走査信号配線から電子源に電流が供給される構成が一般的である。
更に、前記個々の電子源は対応する蛍光体層と対になって単位画素を構成する。通常は、赤(R)、緑(G)、青(B)の3色の単位画素で一つの画素(カラー画素、ピクセル)が構成される。なお、カラー画素の場合、単位画素は副画素(サブピクセル)とも呼ばれる。
上述の構成に加え、前記背面パネルと前面パネルの前記間隔は、前記枠体と隔壁(スペーサ)と称する部材の両者で所定間隔に保持される。このスペーサはガラスやセラミックスなどの絶縁材あるいは幾分かの導電性を有する部材で形成した板状体からなり、通常、複数の画素ごとに画素の動作を妨げない位置に設置される。
特開2004−363075号公報
自発光型FPDは、走査信号配線を挟んで電子源を配置し、前記走査信号配線と一方の電子源とを上部電極を介して接続し、他方の電子源とは前記上部電極の一部に配置した素子分離部により絶縁して素子分離する構成が採られている。
図16は前記特許文献1の図10(c)に開示されたMIM電子源に、前面基板及びスペーサを組み合わせた従来の画像表示装置の一例の模式断面図である。
図16において、SUB1は背面基板、DEDは画像信号配線(下部電極)、INS1は保護絶縁層、INS2は絶縁層、INS3は層間絶縁膜、AEDは上部電極、SEDは走査信号配線(上部バス電極)、ELSは電子源、SUB2は前面基板、BMはブラックマトリクス膜、PHは蛍光体層、ADは陽極、SPCはスペーサ、BEは電子ビームである。
図16は前記特許文献1の図10(c)に開示されたMIM電子源に、前面基板及びスペーサを組み合わせた従来の画像表示装置の一例の模式断面図である。
図16において、SUB1は背面基板、DEDは画像信号配線(下部電極)、INS1は保護絶縁層、INS2は絶縁層、INS3は層間絶縁膜、AEDは上部電極、SEDは走査信号配線(上部バス電極)、ELSは電子源、SUB2は前面基板、BMはブラックマトリクス膜、PHは蛍光体層、ADは陽極、SPCはスペーサ、BEは電子ビームである。
この電子源ELS、上部電極AED等の構造をその製造工程で説明する。この電子源はMIM電子源である。
先ず、背面基板SUB1上に下部電極DED、保護絶縁層INS1、絶縁層INS2を形成する。次に、層間絶縁膜INS3と、上部電極AEDへの給電線となる上部バス電極SEDを例えばスパッタリング方法等で成膜する。層間絶縁膜INS3としては、例えばシリコン酸化物やシリコン窒化物、シリコンなどを用いることができる。ここでは、シリコン窒化物を用い膜厚は100nm程度とした。この層間絶縁膜INS3は、陽極酸化で形成する保護絶縁層INS1にピンホールがあった場合、その欠陥を埋め、下部電極DEDと上部バス電極{金属膜下層MDLと金属膜上層MALの間に金属膜中間層MMLとして銅(Cu)を挟んだ3層の積層膜}SED間の絶縁を保つ役割を果たす。
先ず、背面基板SUB1上に下部電極DED、保護絶縁層INS1、絶縁層INS2を形成する。次に、層間絶縁膜INS3と、上部電極AEDへの給電線となる上部バス電極SEDを例えばスパッタリング方法等で成膜する。層間絶縁膜INS3としては、例えばシリコン酸化物やシリコン窒化物、シリコンなどを用いることができる。ここでは、シリコン窒化物を用い膜厚は100nm程度とした。この層間絶縁膜INS3は、陽極酸化で形成する保護絶縁層INS1にピンホールがあった場合、その欠陥を埋め、下部電極DEDと上部バス電極{金属膜下層MDLと金属膜上層MALの間に金属膜中間層MMLとして銅(Cu)を挟んだ3層の積層膜}SED間の絶縁を保つ役割を果たす。
又、上部バス電極SEDは、上記の3層積層膜とは限らず、それ以上や以下の層数とすることもできる。例えば、金属膜下層MDL、金属膜上層MALとしてアルミニウム(Al)やクロム(Cr)、タングステン(W)、モリブデン(Mo)などの耐酸化性の高い金属材料、またはそれらを含む合金やそれらの積層膜を用いることができる。なお、ここでは金属膜下層MDL、金属膜上層MALとしてアルミニウムとネオジム(Al−Nd)の合金を用いた。この他に、金属膜下層MDLとしてAl合金とCr、W、Moなどの積層膜を用い、金属膜上層MALとしてCr、W、MoなどとAl合金の積層膜を用いて、金属膜中間層MMLのCuに接する膜を高融点金属とした5層膜を用いることで、画像表示装置の製造プロセスにおける加熱工程の際に、高融点金属がバリア膜となってAlとCuの合金化を抑制できるので、配線の低抵抗化に特に有効である。
上記金属膜下層MDL、金属膜上層MALとして前記Al−Nd合金のみ用いる場合の、当該Al−Nd合金の膜厚は、金属膜下層MDLより金属膜上層MALを厚くし、金属膜中間層MMLのCuは配線抵抗を低減するため、できるだけ厚くしておく。ここでは金属膜下層MDLを300nm程度、金属膜中間層MMLを4μm程度、金属膜上層MALを450nm程度の膜厚とした。なお、金属膜中間層MMLのCuはスパッタ以外に電気めっきなどにより形成することも可能である。
高融点金属を用いる上記5層膜の場合は、Cuと同様に、特に燐酸、酢酸、硝酸の混合水溶液でのウェットエッチングが可能なMoでCuを挟んだ積層膜を金属膜中間層MMLとして用いるのが特に有効である。この場合、Cuを挟むMoの膜厚は50nm程度とし、この金属膜中間層を挟む金属膜下層MDLのAl合金は300nm程度、金属膜上層MALのAl合金は450nm程度の膜厚とする。
続いて、スクリーン印刷によるレジストのパターニングとエッチング加工により金属膜上層MALを、下部電極DEDと交差するストライプ形状に加工する。このエッチング加工では、例えば燐酸、酢酸の混合水溶液でのウェットエッチングを用いる。エッチング液に硝酸を加えないことにより、CuをエッチングせずにAl−Nd合金のみを選択的にエッチングすることが可能となる。
Moを用いた5層膜の場合も、エッチング液に硝酸を加えないことにより、MoとCuをエッチングせずにAl−Nd合金のみ選択的にエッチング加工することが可能である。ここでは、金属膜上層MALを1ピクセルあたり1本形成したが、2本形成することも可能である。
続いて、同じレジスト膜をそのまま用いるか、或は金属膜上層MALのAl−Nd合金をマスクとして金属膜中間層MMLのCuを例えば燐酸、酢酸、硝酸の混合水溶液でウェットエッチングする。燐酸、酢酸、硝酸の混合水溶液のエッチング液中でのCuのエッチング速度はAl−Nd合金に比べて十分に速いため、金属膜中間層MMLのCuのみを選択的にエッチングすることが可能である。Moを用いた5層膜の場合も、MoとCuのエッチング速度はAl−Nd合金に比べて十分に速く、MoとCuの3層の積層膜のみを選択的にエッチングすることが可能である。Cuのエッチングにはその他過硫酸アンモニウム水溶液や過硫酸ナトリウム水溶液も有効である。
続いて、スクリーン印刷によるレジストのパターニングとエッチング加工により金属膜下層MDLを下部電極DEDと交差するストライプ形状に加工する。このエッチング加工は燐酸、酢酸の混合水溶液でのウェットエッチングで行う。その際、エッジEG1側は印刷するレジスト膜を金属膜上層MAL及び金属膜中間層MMLのストライプ電極の幅より大きくし、一方、エッジEG2側はレジスト膜を塗布しない構成とする。このエッチングによりエッジEG1側では金属膜下層MDLの先端部が金属膜上層MAL及び金属膜中間層MMLより張り出させたテーパーエッチング構成に形成される。これに対し、エッジEG2側では前記金属膜下層MDLがアンダーエッチングで凹み、前記金属膜中間層MMLが庇状を呈する形状となっている。
この構成からなる上部バス電極SEDは、図示のように断面形状が中心軸を挟んで左右非対称形状となっている。
この構成からなる上部バス電極SEDは、図示のように断面形状が中心軸を挟んで左右非対称形状となっている。
この際、例えば金属膜上層MALを金属膜下層MDLの膜厚より厚くしておけば、金属膜下層MDLのエッチングが終了しても、金属膜上層MALを金属膜中間層MMLのCu上に残すことができる。これによりCuの表面を保護することが可能となるので、Cuを用いても耐酸化性があり、かつ上部電極AEDを自己整合的に分離し、かつ給電を行う走査信号配線となる上部バス電極SEDを形成することができる。また、CuをMoで挟んだ5層膜の金属膜中間層MMLとした場合には、金属膜上層MALのAl合金が薄くても、MoがCuの酸化を抑制してくれるので、金属膜上層MALを金属膜下層MDLの膜厚より厚くする必要は必ずしもない。
続いて、層間絶縁膜INS3を加工して電子放出部を開口する。電子放出部はピクセル内の1本の下部電極DEDと、下部電極DEDと交差する2本の上部バス電極SEDに挟まれた空間の交差部の一部に形成する。このエッチング加工は、例えばCF4やSF6を主成分とするエッチングガスを用いたドライエッチングによって行うことができる。
続いて、上部電極AEDの成膜を行う。この成膜には例えばスパッタ方法を用いる。上部電極AEDとしては、例えばイリジウム(Ir)、白金(Pt)、金(Au)の積層膜を用い、その膜厚は例えば6nm程度とした。そして、エッジEG1側では上部バス電極SEDの天頂面から側面及び電子源を含めて連続して成膜されて電子源と上部バス電極とを導通する構成とする。一方、エッジEG2側では前記金属膜下層MDLがアンダーエッチングで凹み、前記金属膜中間層MMLが庇状を呈する形状となっているため、この凹み部分で上部電極AEDが分断され、素子分離部が形成されて図示しない隣接する他の電子源と非導通となり、素子分離となる。
このように上部バス電極SEDは、前記電子源ELSと導通する側のエッジEG1と非導通側となるエッジEG2との形状が異なり、厚さ方向の断面形状が中心軸の左右で非対称形状となっている。
導通側のエッジEG1は前記金属膜下層MDLがテーパーエッチングによってテーパー形状を呈し,反対側の非導通側エッジEG2は前記金属膜下層MDLがアンダーエッチングで凹み、前記金属膜中間層MMLが庇状を呈する形状となっている。
このエッジ形状の差により、導通側エッジEG1では前記上部電極AEDが上部バス電極SEDから電子源ELSまで連続して形成されるのに対し、非導通側エッジEG2部分では前記上部電極AEDが庇部分で分断され、隣接する他の電子源ELSと非導通となる素子分離の構成となっている。
導通側のエッジEG1は前記金属膜下層MDLがテーパーエッチングによってテーパー形状を呈し,反対側の非導通側エッジEG2は前記金属膜下層MDLがアンダーエッチングで凹み、前記金属膜中間層MMLが庇状を呈する形状となっている。
このエッジ形状の差により、導通側エッジEG1では前記上部電極AEDが上部バス電極SEDから電子源ELSまで連続して形成されるのに対し、非導通側エッジEG2部分では前記上部電極AEDが庇部分で分断され、隣接する他の電子源ELSと非導通となる素子分離の構成となっている。
このような従来の構成では、導通側エッジEG1と非導通側エッジEG2とで、片方が素子分離用のアンダーエッチング、他方がコンタクト用のテーパーエッチングと複雑な構成となっており、アンダーエッチングによる庇部分の形状の変動もあって、素子分離の信頼性の確保が困難で、画像表示品位の変動の発生が問題となっていた。
又、作業方法も複雑で作業効率向上の点でも改善すべき問題があった。
又、作業方法も複雑で作業効率向上の点でも改善すべき問題があった。
本発明の目的は、上部バス電極にこの上部バス電極に接して素子分離部材を配置し、この素子分離部材部分に素子分離部を配置して素子分離のための絶縁分離を図る構成とした。
これにより、素子分離の信頼性の確保が図れ、表示特性の優れた画像表示装置を可能とした。
又、庇部分を無くしたことでアンダーエッチングが不要となり、素子分離の信頼性の確保が一層確実となった。
更に、作業方法も簡便となり、作業効率向上が図れた。
これにより、素子分離の信頼性の確保が図れ、表示特性の優れた画像表示装置を可能とした。
又、庇部分を無くしたことでアンダーエッチングが不要となり、素子分離の信頼性の確保が一層確実となった。
更に、作業方法も簡便となり、作業効率向上が図れた。
上記目的を達成するため、本発明は、走査信号配線を挟んで電子源を配置し、前記走査信号配線と一方の電子源とを上部電極を介して接続し、他方の電子源とは前記上部電極の素子分離部により絶縁して素子分離してなる画像表示装置において、前記走査信号配線に接して素子分離部材を配置し、該素子分離部材部分に素子分離部を配置したことを特徴とする。
走査信号配線に接して素子分離部材を配置し、該素子分離部材部分に素子分離部を配置したことにより素子分離の信頼性を高めることが可能となり、表示特性の優れた画像表示装置を実現できる。
又、電子源との素子分離を配線の一部に特殊なエッチング作業によって形成した庇形状に依存しない構成としたことにより、表示特性の優れた画像表示装置を実現できる。
更に、走査信号配線に接して配置した素子分離部材部分に素子分離部を配置したことにより、素子分離部の形成が容易となると共に素子分離部輪郭(境界)が明確となり、素子分離の信頼性の確保が一層確実となり、表示特性の優れた画像表示装置を実現できる。
又、電子源との素子分離を配線の一部に特殊なエッチング作業によって形成した庇形状に依存しない構成としたことにより、表示特性の優れた画像表示装置を実現できる。
更に、走査信号配線に接して配置した素子分離部材部分に素子分離部を配置したことにより、素子分離部の形成が容易となると共に素子分離部輪郭(境界)が明確となり、素子分離の信頼性の確保が一層確実となり、表示特性の優れた画像表示装置を実現できる。
以下、本発明を実施例の図面を参照して詳細に説明する。
図1乃至図3は、本発明による画像表示装置の第1実施例の構成を説明する模式図で、図1は一部切欠平面図、図2は図1の一部拡大平面図、図3は図2のA−A線に沿う断面図であり、前述した図と同一部分には同一記号を付してある。
図1乃至図3において、背面パネルを構成する背面基板SUB1の内面上には前述した下部電極の画像信号配線DED(DED1,DED2,・・・DEDn)がY方向に延在し、X方向に並設されて形成され、その上に上部バス電極の走査信号配線SED(SED1,SED2,SED3,・・・SEDm)が交差してX方向に延在し、Y方向に並設されて形成されている。
この各走査信号配線SED1,SED2,SED3,・・・SEDmに対して各1行の電子源ELSが後述する上部電極AEDで接続され、垂直走査方向VSへの順次走査で選択された走査信号配線に接続する電子源ELSに画像信号配線から画像信号が印加される。各走査信号配線SED1,SED2,SED3,・・・SEDmへの走査信号は走査信号線駆動回路(走査ドライバ)SDRから供給され、画像信号配線DED1,DED2,・・・DEDnへの画像信号は画像信号線駆動回路(データドライバ)DDRから供給される。
前記走査信号配線SED上には、その延在方向(X方向)にスペーサ(隔壁)SPCが前面パネル方向すなわちZ方向に植立して設置されている。スペーサSPCは全ての走査信号配線の上に設置することも考えられるが、実際には複数の走査信号配線ごとに設置される。又、このスペーサSPCは走査信号配線に沿って一つでなく、幾つかに分割して設置するのが製造の容易性から好ましい。図1では、スペーサSPCは走査信号配線SED1の上に2分割して設置されているものとして示した。
図1乃至図3において、背面パネルを構成する背面基板SUB1の内面上には前述した下部電極の画像信号配線DED(DED1,DED2,・・・DEDn)がY方向に延在し、X方向に並設されて形成され、その上に上部バス電極の走査信号配線SED(SED1,SED2,SED3,・・・SEDm)が交差してX方向に延在し、Y方向に並設されて形成されている。
この各走査信号配線SED1,SED2,SED3,・・・SEDmに対して各1行の電子源ELSが後述する上部電極AEDで接続され、垂直走査方向VSへの順次走査で選択された走査信号配線に接続する電子源ELSに画像信号配線から画像信号が印加される。各走査信号配線SED1,SED2,SED3,・・・SEDmへの走査信号は走査信号線駆動回路(走査ドライバ)SDRから供給され、画像信号配線DED1,DED2,・・・DEDnへの画像信号は画像信号線駆動回路(データドライバ)DDRから供給される。
前記走査信号配線SED上には、その延在方向(X方向)にスペーサ(隔壁)SPCが前面パネル方向すなわちZ方向に植立して設置されている。スペーサSPCは全ての走査信号配線の上に設置することも考えられるが、実際には複数の走査信号配線ごとに設置される。又、このスペーサSPCは走査信号配線に沿って一つでなく、幾つかに分割して設置するのが製造の容易性から好ましい。図1では、スペーサSPCは走査信号配線SED1の上に2分割して設置されているものとして示した。
前面パネルを構成する前面基板SUB2の内面上には蛍光体層PH(PH(R)、PH(G)、PH(B))が形成されている。この構成では、蛍光体PH(PH(R)、PH(G)、PH(B))が遮光層(ブラックマトリクス)BMで区画されている。この蛍光体層PH及び遮光層(ブラックマトリクス)BMを覆うように陽極電極ADが形成されている。なお、この陽極電極ADはベタ電極として示してあるが、走査信号配線SED(SED1,SED2,SED3,・・・SEDm)と交差して画素列ごとに分割されたストライプ状電極とすることもできる。
この陽極電極ADは前記電子源ELSから放射される電子を加速し、対応する副画素を構成する蛍光体層PH(PH(R)、PH(G)、PH(B))に射突させる。これにより、該蛍光体層PHが所定の色光で発光し、他の副画素の蛍光体の発光色と混合されて所定の色のカラー画素を構成する。
この陽極電極ADは前記電子源ELSから放射される電子を加速し、対応する副画素を構成する蛍光体層PH(PH(R)、PH(G)、PH(B))に射突させる。これにより、該蛍光体層PHが所定の色光で発光し、他の副画素の蛍光体の発光色と混合されて所定の色のカラー画素を構成する。
この前面基板SUB2と背面基板SUB1とを対向させ、対向間を所定の間隔を保つために例えばガラスからなる枠体FRAを両基板の周辺部に介挿し、両基板に挟まれた内部空間が外部と隔絶された構造となるように図示しない例えばフリットガラスを用いて固定する。
又、前記スペーサSPCを例えば走査信号配線の上、かつ走査信号配線の延在方向に沿って介在させて固定する。
又、前記スペーサSPCを例えば走査信号配線の上、かつ走査信号配線の延在方向に沿って介在させて固定する。
フリットガラスを用いた固着の際には、約400℃程度での加熱を行なう。その後、装置内部を約1μPaまで排気管を通して排気した後に封止する。動作の際には、前面基板SUB2上の陽極電極ADに約10kV程度の電圧を印加する。
前記背面基板SUB1上の上部電極AEDは一部に素子分離部SEAを備えて前記走査信号配線SED及び電子源ELSを覆う構成となっている。
この電子源ELS、上部電極AED及び素子分離部SEA等の構造について図2及び図3を基に詳細に説明する。
先ず、背面基板SUB1上に配置された走査信号配線SED2を挟んで電子源ELS1及びELS2が配置されている。これらの電子源ELS1,ELS2は図示の如く夫々複数個が整列配置されている。
この構成で前記走査信号配線SED2と電子源ELS1は上部電極AEDを介して導通している。
一方、電子源ELS2と前記走査信号配線SED2とは、両者間に前記上部電極AEDの不連続部分となる素子分離部SEAを配置して分断し、素子分離された構成となっている。ここで、電子源ELS2は隣接する走査信号配線SED3と導通していることは勿論である。
この素子分離は、前記走査信号配線SED2に一部が埋設して配置された素子分離部材SEMの部分に、前記上部電極AEDの不連続部分となる素子分離部SEAを設け、この部分で前記上部電極AEDを分断して素子分離を行う構成としたものである。
先ず、背面基板SUB1上に配置された走査信号配線SED2を挟んで電子源ELS1及びELS2が配置されている。これらの電子源ELS1,ELS2は図示の如く夫々複数個が整列配置されている。
この構成で前記走査信号配線SED2と電子源ELS1は上部電極AEDを介して導通している。
一方、電子源ELS2と前記走査信号配線SED2とは、両者間に前記上部電極AEDの不連続部分となる素子分離部SEAを配置して分断し、素子分離された構成となっている。ここで、電子源ELS2は隣接する走査信号配線SED3と導通していることは勿論である。
この素子分離は、前記走査信号配線SED2に一部が埋設して配置された素子分離部材SEMの部分に、前記上部電極AEDの不連続部分となる素子分離部SEAを設け、この部分で前記上部電極AEDを分断して素子分離を行う構成としたものである。
前記素子分離部材SEMは例えば次のような方法によって配置することができる。
すなわち、低温熱分解可能なバインダーと、微粒子化された無機質材料、例えばガラス、セラミック、雲母等を含む分離部材ペーストを製造し、この分離部材ペーストを用いて前記背面基板SUB1上の前記走査信号配線SEDが形成される部位に図示のように一部が重畳される配置で塗布形成して乾燥させ、素子分離部材膜SEMFを形成する。
その後銀(Ag)ペーストを用いて走査信号配線膜SEDFを塗布形成し乾燥させる。 次に、前記素子分離部材膜SEMF及び走査信号配線膜SEDFを高温下で焼成する。 この焼成によりバインダー等を消失させ、走査信号配線SED及び素子分離部材SEM を完成させる。
すなわち、低温熱分解可能なバインダーと、微粒子化された無機質材料、例えばガラス、セラミック、雲母等を含む分離部材ペーストを製造し、この分離部材ペーストを用いて前記背面基板SUB1上の前記走査信号配線SEDが形成される部位に図示のように一部が重畳される配置で塗布形成して乾燥させ、素子分離部材膜SEMFを形成する。
その後銀(Ag)ペーストを用いて走査信号配線膜SEDFを塗布形成し乾燥させる。 次に、前記素子分離部材膜SEMF及び走査信号配線膜SEDFを高温下で焼成する。 この焼成によりバインダー等を消失させ、走査信号配線SED及び素子分離部材SEM を完成させる。
この素子分離部材SEMを有する構成の下で、前述した如く上部電極AEDをスパッタリング方法によって形成する。
この形成で、素子分離部材SEMの例えば側壁部分には上部電極AEDが形成されない部分が生じ、この部分が素子分離部SEAとなって素子分離が達成される。
この形成で、素子分離部材SEMの例えば側壁部分には上部電極AEDが形成されない部分が生じ、この部分が素子分離部SEAとなって素子分離が達成される。
この実施例では、素子分離部材SEMを配置することで素子分離部SEAの形成が容易となり、素子分離の信頼性の確保が可能となる。
ここで、前記素子分離部材SEMの幅は走査信号配線SEDの幅の10〜30%程度、膜厚は走査信号配線SEDの厚さの10〜90%とし、更に重畳部は素子分離部材SEMの幅の10〜90%とすればよい。
ここで、前記素子分離部材SEMの幅は走査信号配線SEDの幅の10〜30%程度、膜厚は走査信号配線SEDの厚さの10〜90%とし、更に重畳部は素子分離部材SEMの幅の10〜90%とすればよい。
図4乃至図7は本発明の画像表示装置の他の実施例を示す模式図で、図4は要部断面図、図5乃至図7は製造工程を説明する断面図であり、前述した図と同一部分には同一記号を付してある。
図4において、走査信号配線SEDに隣接してこの走査信号配線SEDより薄肉の素子分離部材SEMを配置し、前記走査信号配線SEDと素子分離部材SEMの高さの差による段差部分に素子分離部SEAを配置した構成である。
この構成は、上部電極AEDの膜厚が数ナノメータの極薄薄膜のため、前記段差部分で不連続膜となり、素子分離部SEAを構成できる。
更に、素子分離部材SEMの側壁の一部も素子分離部SEAを構成できる。
更に、素子分離部材SEMの側壁の一部も素子分離部SEAを構成できる。
次に製造工程を説明する。
先ず、図5に示すように低融点ガラスフリット及びバインダーを含む分離部材ペーストを用い、前記背面基板SUB1上の前記走査信号配線SEDが形成される部位に隣接して素子分離部材膜SEMFを塗布形成し、乾燥させる。
先ず、図5に示すように低融点ガラスフリット及びバインダーを含む分離部材ペーストを用い、前記背面基板SUB1上の前記走査信号配線SEDが形成される部位に隣接して素子分離部材膜SEMFを塗布形成し、乾燥させる。
次に、銀(Ag)ペーストを用いて走査信号配線膜SEDFを塗布形成し乾燥させる。
次に、前記素子分離部材膜SEMF及び走査信号配線膜SEDFを高温下で焼成する。 この焼成によりバインダー等を消失させ、走査信号配線SED及び素子分離部材SEM を完成させる。
この焼成により、素子分離部材SEMと走査信号配線SEDの体積収縮の差により、両者間に段差Δhが生ずる。
この段差付きの構成の下で、前述した如く上部電極AEDをスパッタリング方法によって形成する。
この形成で、走査信号配線SEDと素子分離部材SEMの段差部分には上部電極AEDが形成されない部分が生じ、この段差部分が素子分離部SEAとなって素子分離が達成される。
この形成で、走査信号配線SEDと素子分離部材SEMの段差部分には上部電極AEDが形成されない部分が生じ、この段差部分が素子分離部SEAとなって素子分離が達成される。
この実施例2では、素子分離部材SEMと走査信号配線SED間に段差を設けることで素子分離部SEAの形成が容易となり、素子分離の信頼性の確保が可能となる。
ここで、前記素子分離部材SEMの幅は走査信号配線SEDの幅の10〜30%程度とすればよい。
ここで、前記素子分離部材SEMの幅は走査信号配線SEDの幅の10〜30%程度とすればよい。
図8乃至図11は本発明の画像表示装置の更に他の実施例を示す模式図で、図8は図4に対応する要部断面図、図9乃至図11は製造工程を説明する断面図であり、前述した図と同一部分には同一記号を付してある。
図8において、走査信号配線SED上に重畳して素子分離部材SEMを配置し、この素子分離部材SEMの上表面の凹凸部分に素子分離部SEAを配置した構成である。
この構成は、上部電極AEDの膜厚が数ナノメータの極薄薄膜のため、この上部電極AEDが前記凹凸部分で不連続膜となり、素子分離部SEAを構成できる。
次に製造工程を説明する。
先ず、図9に示すように前記背面基板SUB1上の所定の位置に銀(Ag)ペースト
を用いて走査信号配線膜SEDFを塗布形成し乾燥させる。
先ず、図9に示すように前記背面基板SUB1上の所定の位置に銀(Ag)ペースト
を用いて走査信号配線膜SEDFを塗布形成し乾燥させる。
次に、低融点ガラスフリット及びバインダーを含む分離部材ペーストを用い、前記走査信号配線膜SEDF上の略全面に素子分離部材膜SEMFを塗布形成し、乾燥させる。
次に、前記素子分離部材膜SEMF及び走査信号配線膜SEDFを高温下で焼成する。 この焼成によりバインダー等を消失させ、走査信号配線SED及び素子分離部材SE
Mを完成させる。
Mを完成させる。
この焼成により、素子分離部材SEMの上表面が凹凸状となる。
この凹凸状を有する構成の下で、前述した如く上部電極AEDをスパッタリング方法によって形成する。
この形成で、素子分離部材SEMの凹凸部分で上部電極AEDに不連続部分が発生し、この凹凸部分が素子分離部SEAとなって素子分離が達成される。
この形成で、素子分離部材SEMの凹凸部分で上部電極AEDに不連続部分が発生し、この凹凸部分が素子分離部SEAとなって素子分離が達成される。
又、前記素子分離部材SEMを体積抵抗が105〜109Ωの半導電性を有する構成とすれば、動作時の帯電対策となる走査信号配線SEDへの放電経路を構成することができる。
図12及び図13は、本発明による画像表示装置の更に他の実施例を説明する模式図で、図12は前述した図4に対応する要部断面図、又図13は工程図であり、これら図12、図13共に前述と同一部分には同一記号を付してある。
図12及び図13に示す実施例では、素子分離部材SEMを走査信号配線SEDの上部表面の一部に配置し、上部電極AEDの帯状の素子分離部SEAを素子分離部材SEMの側壁部分の一部に配置した構成である。
この実施例4では、素子分離部材SEMは前述と同様にガラス、セラミック等の微粉体を含む組成からなり、よって前述と同様な焼成工程を経た後の表面は前記走査信号配線SEDの表面に比べて大きな凹凸面を呈する。
この構成の下で、前述と同様に極薄薄膜の上部電極AEDを被着形成すると、素子分離部材SEMの側壁部分では他の部分に比べて連続した膜の形成が困難となり、この側壁部分に素子分離部SEAが形成される。
この構成の下で、前述と同様に極薄薄膜の上部電極AEDを被着形成すると、素子分離部材SEMの側壁部分では他の部分に比べて連続した膜の形成が困難となり、この側壁部分に素子分離部SEAが形成される。
又、前述と同様に前記素子分離部材SEMを体積抵抗が105〜109Ωの半導電性を有する構成とすれば、動作時の帯電対策となる走査信号配線SEDへの放電経路を構成することができる。
図14及び図15は、本発明による画像表示装置の更に他の実施例を説明する模式図で、図14は前述した図4に対応する要部断面図、又図15は工程図であり、これら図14、図15共に前述と同一部分には同一記号を付してある。
図14及び図15に示す実施例では、素子分離部材SEMを前述の実施例4と同様な組成の部材で構成し、この素子分離部材SEMを走査信号配線SEDの上部表面から側壁の一部まで連続してはみ出して覆う配置としたもので、上部電極AEDの帯状の素子分離部SEAを素子分離部材SEMの側壁部分から走査信号配線SEDの側壁、更には前記層間絶縁膜INS3の上面の一部に配置した構成である。
この実施例5では、前記素子分離部材SEMの形成時に下層の走査信号配線膜SEDFと略同等幅の素子分離部材膜SEMFを塗布形成すれば、焼成過程で素子分離部材膜SEMFが下層膜より広がり易いため、図示のごとく素子分離部材SEM上に庇が形成される可能性が生じ、この庇部分が上部電極AEDの被着を妨害し素子分離部SEAの配置を可能とする特徴を有する。
又、前記庇形状は、素子分離部材膜SEMFの膜厚、膜幅等を特定すれば焼成工程で必然的に形成されるもので、庇形成のための特別な工程は不要である。
又、前記庇形状は、素子分離部材膜SEMFの膜厚、膜幅等を特定すれば焼成工程で必然的に形成されるもので、庇形成のための特別な工程は不要である。
以上の実施例では、電子源にMIMを用いた構造を例としたが、本発明はこれに限定されるものではなく、前記した各種の電子源を用いた自発光型FPDに対しても同様に適用できるものである。
SUB1・・・背面基板、SUB2・・・前面基板、SED(SED1,SED2,・・・SEDm)・・・走査信号配線(上部バス電極)、DED(DED1,DED2,DED3,・・・DEDm)・・・画像信号配線、ELS・・・電子源、AD・・・陽極電極、BM・・・ブラックマトリクス、PH(PH(R), PH(G), PH(B))・・・蛍光体層、SEA・・・素子分離部、SEM・・・素子分離部材、SDR・・・走査信号線駆動回路、DDR・・・画像信号線駆動回路、SPC・・・スペーサ、AED・・・上部電極、MDL・・・金属膜下層、MML・・・金属膜中間層、MAL・・・金属膜上層、INS3・・・層間絶縁膜。
Claims (7)
- 一方向に延在し該一方向と直交する他方向に並設された複数の走査信号配線と、前記他方向に延在し前記走査信号配線に交差する如く前記一方向に並設された複数の画像信号配線と、この画像信号配線と前記走査信号配線間に配置された層間絶縁膜と、前記走査信号配線と前記画像信号配線の各交差部近傍に設けられ、前記信号配線と接続された電子源と、この電子源及び前記走査信号配線上に設けられ隣接する他の電子源との間に素子分離部を有する上部電極とを備えた背面基板と、
前記電子源に対応して設けられた蛍光体層及び前記電子源から放出される電子を前記蛍光体層に指向する如く加速するための加速電極とを備えた前面基板と、
前記前面基板と前記背面基板間に配置され前記両基板を所定の間隔に保持する枠体と、
前記枠体と前記前面基板及び前記背面基板間に配置された封着部材とを備えた画像表示装置であって、
前記走査信号配線はこの走査信号配線に接して素子分離部材を有し、この素子分離部材部分に、隣接する走査信号配線に接続された他の電子源との素子分離部を配置したことを特徴とする画像表示装置。 - 前記素子分離部材は前記走査信号配線に一部が埋設されてなることを特徴とする請求項1に記載の画像表示装置。
- 前記素子分離部材は前記走査信号配線と同一面内に隣接して配置されてなることを特徴とする請求項1に記載の画像表示装置。
- 前記素子分離部材は前記走査信号配線の上面に重畳して配置されてなることを特徴とする請求項1に記載の画像表示装置。
- 前記素子分離部材は前記走査信号配線の上面の略全面を覆って重畳配置されてなることを特徴とする請求項4に記載の画像表示装置。
- 前記素子分離部材は前記上部電極と対向する表面が凹凸形状を有することを特徴とする請求項4又は5に記載の画像表示装置。
- 前記素子分離部材は前記走査信号配線の上面の一部を覆って重畳配置されてなることを特徴とする請求項4に記載の画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167667A JP2007335304A (ja) | 2006-06-16 | 2006-06-16 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006167667A JP2007335304A (ja) | 2006-06-16 | 2006-06-16 | 画像表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007335304A true JP2007335304A (ja) | 2007-12-27 |
Family
ID=38934559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006167667A Pending JP2007335304A (ja) | 2006-06-16 | 2006-06-16 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007335304A (ja) |
-
2006
- 2006-06-16 JP JP2006167667A patent/JP2007335304A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040124761A1 (en) | Display device | |
JP2006252979A (ja) | 画像表示装置 | |
US20080238293A1 (en) | Self-Luminous Planar Display Device | |
US7291966B2 (en) | Display device | |
US20070159057A1 (en) | Image Display Device | |
US20070114926A1 (en) | Image display device | |
JP2007095437A (ja) | 画像表示装置 | |
JP2007165012A (ja) | 画像表示装置 | |
JP2007335304A (ja) | 画像表示装置 | |
JP2008276975A (ja) | 画像表示装置及びその製造方法 | |
JP2009076206A (ja) | 画像表示装置及びその製造方法 | |
JP2007134256A (ja) | 画像表示装置及びその製造方法 | |
JP2007184165A (ja) | 平面型画像表示装置とその製造方法 | |
JP2007287426A (ja) | 画像表示装置及びその製造方法 | |
JP2008277064A (ja) | 画像表示装置及びその製造方法 | |
JP2009043438A (ja) | 画像表示装置及びその製造方法 | |
JP2009037982A (ja) | 画像表示装置及びその製造方法 | |
JP2007103024A (ja) | 画像表示装置 | |
JP2006202531A (ja) | 画像表示装置 | |
JP2007311272A (ja) | 画像表示装置及びその製造方法 | |
JP2007200729A (ja) | 画像表示装置 | |
JP2007311251A (ja) | 画像表示装置 | |
JP2006202585A (ja) | 画像表示装置 | |
US20070200484A1 (en) | Display device | |
JP2009224240A (ja) | 画像表示装置 |