JP2007324453A - Organic field effect transistor and integrated circuit using the same and electronic device - Google Patents

Organic field effect transistor and integrated circuit using the same and electronic device Download PDF

Info

Publication number
JP2007324453A
JP2007324453A JP2006154593A JP2006154593A JP2007324453A JP 2007324453 A JP2007324453 A JP 2007324453A JP 2006154593 A JP2006154593 A JP 2006154593A JP 2006154593 A JP2006154593 A JP 2006154593A JP 2007324453 A JP2007324453 A JP 2007324453A
Authority
JP
Japan
Prior art keywords
semiconductor layer
organic semiconductor
organic
effect transistor
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006154593A
Other languages
Japanese (ja)
Inventor
Reiji Hatsutori
励治 服部
Shintaro Sugimoto
慎太郎 杉本
Masayasu Tazoe
将靖 田添
Yip Gordon
ゴードン イップ
Shinji Aramaki
晋司 荒牧
Yoshimasa Sakai
良正 酒井
Rei Ono
玲 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Mitsubishi Chemical Corp
Original Assignee
Kyushu University NUC
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu University NUC, Mitsubishi Chemical Corp filed Critical Kyushu University NUC
Priority to JP2006154593A priority Critical patent/JP2007324453A/en
Publication of JP2007324453A publication Critical patent/JP2007324453A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an organic field effect transistor having an excellent semiconductor characteristic and capable of suppressing an off-current flowing through an edge, even when the edge of an organic semiconductor layer is deteriorated by patterning, in the organic field effect transistor having a patterned organic semiconductor layer. <P>SOLUTION: An organic field effect transistor 101 has a gate insulating layer 4a, a patterned organic semiconductor layer 5a, a gate electrode 3 separated from this organic semiconductor layer 5a by the gate insulating layer 4a, and a source electrode 1 and a drain electrode 2a provided in contact with the organic semiconductor layer 5a. The edge 5'a of the organic semiconductor layer is disposed so as not to be brought into contact with at least one of the source electrode 1 and the drain electrode 2a. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイスに関する。   The present invention relates to an organic field effect transistor, an integrated circuit using the same, and an electronic device.

電界効果トランジスタ(Field Effect Transistor:FET)は、バイポーラトランジスタと並んで重要なスイッチ、増幅素子として広く利用されている。電界効果トランジスタは、半導体材料にソース電極とドレイン電極、絶縁体層を介してゲート電極を設けた構造を有しており、基本的には、p型あるいはn型の一方のキャリアが電荷を輸送する、ユニポーラ素子の代表的なものである。   Field effect transistors (FETs) are widely used as important switches and amplifying elements along with bipolar transistors. A field effect transistor has a structure in which a gate electrode is provided on a semiconductor material via a source electrode, a drain electrode, and an insulator layer. Basically, one of p-type and n-type carriers transports charges. This is a typical unipolar element.

従来、電界効果トランジスタの半導体層の材料として、シリコン等の無機材料が広く用いられていた。しかし近年、有機半導体材料を用いる試みがなされている。具体的には、導電性高分子、共役高分子を利用した例(特許文献1)、低分子化合物を利用した例(特許文献2)などが報告されている。   Conventionally, an inorganic material such as silicon has been widely used as a material for a semiconductor layer of a field effect transistor. Recently, however, attempts have been made to use organic semiconductor materials. Specifically, an example using a conductive polymer and a conjugated polymer (Patent Document 1), an example using a low molecular compound (Patent Document 2), and the like have been reported.

有機半導体材料を用いた電界効果トランジスタ(これを適宜「有機電界効果トランジスタ」又は「有機FET」という。)は、そのほとんどが無機半導体より低温プロセスで製造されているため、プラスチック等からなる基板やフィルムを用いることができ、軽量で壊れにくい素子を製作することができる。
また、有機半導体材料は、そのバリエーションが豊富であり、分子構造を変化させることにより、容易に材料特性を根本的に変化させることが可能である。そのため、異なる機能を組み合わせることで、従前のシリコン等の無機半導体では不可能な機能、素子を実現することができる。
Field effect transistors using organic semiconductor materials (referred to as “organic field effect transistors” or “organic FETs” as appropriate) are mostly manufactured at a lower temperature than inorganic semiconductors. A film can be used, and an element that is light and hard to break can be manufactured.
Organic semiconductor materials are abundant in their variations, and the material properties can be easily changed fundamentally by changing the molecular structure. Therefore, by combining different functions, functions and elements that are impossible with conventional inorganic semiconductors such as silicon can be realized.

有機電界効果トランジスタの有機半導体層は、溶液の塗布法を用いて成膜した後のエッチング処理によるパターニングや、印刷法によるパターニングがなされる。上記エッチング処理の微細加工技術としては、プラズマエッチング法(電子サイクロトロン共鳴方式、高周波方式等)、スパッタエッチング法、ケミカルドライエッチング法等が用いられている。以上より得られる有機半導体層は、従前のシリコン等の無機材料を用いた蒸着等による形成方法に比べて、層形成コスト面で優位であり、大面積の素子を低コストで製造することが可能である。   The organic semiconductor layer of the organic field effect transistor is patterned by an etching process after being formed using a solution coating method or by a printing method. As the fine processing technique of the etching process, a plasma etching method (electron cyclotron resonance method, high frequency method, etc.), a sputter etching method, a chemical dry etching method, or the like is used. From the above, the organic semiconductor layer obtained is superior in terms of layer formation cost compared to conventional methods such as vapor deposition using inorganic materials such as silicon, and large-area devices can be manufactured at low cost. It is.

従来知られている有機電界効果トランジスタの例としては、図8(a),(b)に示す構成が挙げられる。図8(a)は従来の有機電界効果トランジスタを上方からみた模式的な平面図であり、図8(b)は図8(a)のa−a’面における模式的な断面図である。図8(a),(b)の有機電界効果トランジスタ100は、ソース電極1と、ドレイン電極2と、ゲート電極3と、ゲート絶縁層4と、パターニングされた有機半導体5と、基板6とを備えてなる。
ソース電極1とドレイン電極2とは、互いに接触しないように、且つ、有機半導体層5にそれぞれ接するように設けられている。また、ゲート電極3は、ゲート絶縁層4によってソース電極1、ドレイン電極2、及び有機半導体層5から隔てられるように設けられる。更に、これらの構成要素は基板6によって支持されている。
Examples of conventionally known organic field effect transistors include the configurations shown in FIGS. 8 (a) and 8 (b). FIG. 8A is a schematic plan view of a conventional organic field effect transistor as viewed from above, and FIG. 8B is a schematic cross-sectional view taken along the plane aa ′ in FIG. The organic field effect transistor 100 in FIGS. 8A and 8B includes a source electrode 1, a drain electrode 2, a gate electrode 3, a gate insulating layer 4, a patterned organic semiconductor 5, and a substrate 6. Prepare.
The source electrode 1 and the drain electrode 2 are provided so as not to contact each other and to contact the organic semiconductor layer 5. The gate electrode 3 is provided so as to be separated from the source electrode 1, the drain electrode 2, and the organic semiconductor layer 5 by the gate insulating layer 4. Furthermore, these components are supported by the substrate 6.

このように構成された従来の有機電界効果トランジスタ100においては、ゲート電極3に一定の電圧(以下、「閾値電圧」又は「スレッショルド電圧」という。)以上の電圧を印加すると、有機半導体層5内のチャネル部分にキャリアが発生して蓄積層を形成し、ソース電極1とドレイン電極2との間の導電性が上昇する。   In the conventional organic field effect transistor 100 configured as described above, when a voltage equal to or higher than a certain voltage (hereinafter referred to as “threshold voltage” or “threshold voltage”) is applied to the gate electrode 3, Carriers are generated in the channel portion to form a storage layer, and the conductivity between the source electrode 1 and the drain electrode 2 is increased.

蓄積層は、ゲート電極3の電圧(以下、「ゲート電圧」という。)に依存して形成され、蓄積層の厚みが変化することにより、有機電界効果トランジスタ100の導電性が変化する。また、ゲート電圧3が閾値電圧よりも低い場合は蓄積層が形成されず導電性を失う。即ち、有機電界効果トランジスタ100は、ゲート電圧に依存したソース電極1−ドレイン電極2間の電流を制御する可変スイッチのような動作をする。   The accumulation layer is formed depending on the voltage of the gate electrode 3 (hereinafter referred to as “gate voltage”), and the conductivity of the organic field effect transistor 100 is changed by changing the thickness of the accumulation layer. On the other hand, when the gate voltage 3 is lower than the threshold voltage, the accumulation layer is not formed and the conductivity is lost. That is, the organic field effect transistor 100 operates like a variable switch that controls the current between the source electrode 1 and the drain electrode 2 depending on the gate voltage.

特開昭61−202469号公報JP-A 61-202469 特許第2984370号公報Japanese Patent No. 2984370

上述したように、有機電界効果トランジスタは、溶液を用いた低温プロセスで製造可能という、無機半導体材料を用いたトランジスタには無い有効な特徴を有している。   As described above, the organic field effect transistor has an effective feature that is not available in a transistor using an inorganic semiconductor material, and can be manufactured by a low-temperature process using a solution.

しかしながら、パターニング加工された有機半導体層のエッジ部分は、印刷法の様なマイルドな条件下でパターニングされたものであっても、劣化しやすいという課題を有していた。さらに、上述の微細加工技術にあっては、何れの方法であっても、成膜された有機半導体層をエッチング処理する際にプロセス雰囲気に曝すと、有機半導体層のエッジ部分が劣化する虞があった。   However, the edge portion of the patterned organic semiconductor layer has a problem that it is likely to deteriorate even if it is patterned under mild conditions such as a printing method. Furthermore, in any of the above-described microfabrication techniques, there is a possibility that the edge portion of the organic semiconductor layer may be deteriorated if the formed organic semiconductor layer is exposed to a process atmosphere when etching is performed. there were.

エッチング処理等によって劣化した有機半導体層5のエッジ部分5’(図8(a)に示す一点鎖線の外の領域部分)は、ゲート電極3に電圧を印加していない状態であっても、劣化によりキャリア密度が上がるため、高導電層が形成される。この劣化して常時高導電層が形成されているエッジ部分5’が、ソース電極1とドレイン電極2とを短絡することによって、ゲート電極3に電圧を印加していない状態におけるソース電極1−ドレイン電極2間の電流(以下、「オフ電流」という。)を上昇させる。即ち、図8(a)の矢印X1,X2に示すような経路によってオフ電流が上昇し、延いては半導体特性の低下を招いてしまうという課題を有していた。   The edge portion 5 ′ of the organic semiconductor layer 5 deteriorated by the etching process or the like (region portion outside the alternate long and short dash line shown in FIG. 8A) is deteriorated even when no voltage is applied to the gate electrode 3. As a result, the carrier density increases, so that a highly conductive layer is formed. The edge portion 5 ′ in which the highly conductive layer is always formed due to this deterioration short-circuits the source electrode 1 and the drain electrode 2, whereby the source electrode 1 -drain in a state where no voltage is applied to the gate electrode 3. The current between the electrodes 2 (hereinafter referred to as “off current”) is increased. That is, there is a problem that the off-current increases due to the path shown by the arrows X1 and X2 in FIG. 8A, and the semiconductor characteristics are deteriorated.

本発明は、上記課題に鑑みてなされたものである。即ち、本発明は、パターニングされた有機半導体層を有する有機電界効果トランジスタにおいて、パターニングにより有機半導体層のエッジ部分が劣化した場合でも、該エッジ部分を流れるオフ電流を抑制し、良好な半導体特性を有する有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイスを提供することにある。   The present invention has been made in view of the above problems. That is, according to the present invention, in an organic field effect transistor having a patterned organic semiconductor layer, even when the edge portion of the organic semiconductor layer deteriorates due to patterning, the off-current flowing through the edge portion is suppressed, and good semiconductor characteristics are obtained. It is an object to provide an organic field effect transistor having an integrated circuit and an electronic device using the same.

本発明者は、上記実情に鑑み鋭意検討を行なった結果、有機半導体層のエッジ部分と、ソース電極及びドレイン電極のうち少なくとも一方とが接触しないように配置する、或いは、基板面を投影面とした場合に、有機半導体層の投影パターンのエッジ部分に沿ってソース電極の投影パターンとドレイン電極の投影パターンとを結ぶ全ての経路と、ゲート電極の投影パターンとが交差するように配置することにより、パターニング処理により劣化した該有機半導体のエッジ部分を流れるオフ電流を抑制できることを見出し、本発明を完成させた。   As a result of intensive studies in view of the above circumstances, the present inventor has arranged the edge portion of the organic semiconductor layer and at least one of the source electrode and the drain electrode so as not to contact each other, or the substrate surface is a projection surface. In such a case, all the paths connecting the projection pattern of the source electrode and the projection pattern of the drain electrode along the edge portion of the projection pattern of the organic semiconductor layer and the projection pattern of the gate electrode cross each other. The present inventors have found that the off-current flowing through the edge portion of the organic semiconductor deteriorated by the patterning process can be suppressed, and the present invention has been completed.

即ち、本発明の要旨は、ゲート絶縁層と、パターニングされた有機半導体層と、該ゲート絶縁層により該有機半導体層と隔離されたゲート電極と、該有機半導体層に接して設けられたソース電極及びドレイン電極を有する有機電界効果トランジスタであって、該有機半導体層のエッジ部分と、該ソース電極及び該ドレイン電極のうち少なくとも一方とが接触しないように配置されることを特徴とする、有機電界効果トランジスタに存する(請求項1)。   That is, the gist of the present invention is a gate insulating layer, a patterned organic semiconductor layer, a gate electrode separated from the organic semiconductor layer by the gate insulating layer, and a source electrode provided in contact with the organic semiconductor layer And an organic field effect transistor having a drain electrode, the organic field effect transistor being disposed so that an edge portion of the organic semiconductor layer does not contact at least one of the source electrode and the drain electrode It exists in an effect transistor (Claim 1).

この場合、該ソース電極及び該ドレイン電極のうち少なくとも一方が、該ゲート絶縁層を介して、該有機半導体層のエッジ部分と隔てられるように配置されることが好ましい(請求項2)。   In this case, it is preferable that at least one of the source electrode and the drain electrode is disposed so as to be separated from the edge portion of the organic semiconductor layer through the gate insulating layer.

また、該有機半導体層に接して設けられた絶縁部をさらに備え、該ソース電極及び該ドレイン電極のうち少なくとも一方が、該絶縁部を介して、該有機半導体層のエッジ部分と隔てられるように配置されることが好ましい(請求項3)。   Further, an insulating part provided in contact with the organic semiconductor layer is further provided, and at least one of the source electrode and the drain electrode is separated from an edge part of the organic semiconductor layer through the insulating part. It is preferable to arrange (claim 3).

さらに、基板面を投影面とした場合に、該有機半導体層の投影パターンのエッジ部分に沿って該ソース電極の投影パターンと該ドレイン電極の投影パターンとを結ぶ全ての経路と、該ゲート電極の投影パターンとが交差するように配置されることが好ましい(請求項4)。   Further, when the substrate surface is a projection surface, all paths connecting the projection pattern of the source electrode and the projection pattern of the drain electrode along the edge portion of the projection pattern of the organic semiconductor layer, and the gate electrode It is preferable that the projection pattern is arranged so as to intersect with the projection pattern.

本発明の別の要旨は、ゲート絶縁層と、パターニングされた有機半導体層と、該ゲート絶縁層により該有機半導体層と隔離されたゲート電極と、該有機半導体層に接して設けられたソース電極及びドレイン電極を有する有機電界効果トランジスタであって、基板面を投影面とした場合に、該有機半導体層の投影パターンのエッジ部分に沿って該ソース電極の投影パターンと該ドレイン電極の投影パターンとを結ぶ全ての経路と、該ゲート電極の投影パターンとが交差するように配置されることを特徴とする、有機電界効果トランジスタに存する(請求項5)。   Another gist of the present invention is a gate insulating layer, a patterned organic semiconductor layer, a gate electrode separated from the organic semiconductor layer by the gate insulating layer, and a source electrode provided in contact with the organic semiconductor layer And an organic field effect transistor having a drain electrode, wherein the projection pattern of the source electrode and the projection pattern of the drain electrode along the edge portion of the projection pattern of the organic semiconductor layer when the substrate surface is a projection plane The organic field effect transistor is characterized in that it is arranged so that all the paths connecting the two and the projected pattern of the gate electrode intersect each other (claim 5).

また、該ゲート電極の投影パターンが、該有機半導体層の投影パターン周囲の閉曲線と2箇所以上で交差するように配置されることにより、該有機半導体層の投影パターンが、該ソース電極の投影パターンを含む該有機半導体層の部分投影パターンと、該ドレイン電極の投影パターンを含む該有機半導体層の部分投影パターンとを含む、2以上の部分投影パターンに分割されることが好ましい(請求項6)。   Further, the projection pattern of the organic semiconductor layer is arranged so that the projection pattern of the gate electrode intersects with the closed curve around the projection pattern of the organic semiconductor layer at two or more locations. Preferably, the organic semiconductor layer is divided into two or more partial projection patterns including a partial projection pattern of the organic semiconductor layer including the partial projection pattern of the organic semiconductor layer including a projection pattern of the drain electrode. .

本発明の別の要旨は、上述の有機電界効果トランジスタを少なくとも備えることを特徴とする集積回路に存する(請求項7)。   Another subject matter of the present invention lies in an integrated circuit comprising at least the organic field effect transistor described above (claim 7).

本発明の別の要旨は、上述の有機電界効果トランジスタを含む電子回路を少なくとも備えることを特徴とする電子デバイスに存する(請求項8)。   Another subject matter of the present invention lies in an electronic device comprising at least an electronic circuit including the organic field effect transistor described above (claim 8).

本発明によれば、パターニング処理により劣化した有機半導体層のエッジ部分を流れるオフ電流を抑制し、良好な半導体特性を有する有機電界効果トランジスタを得ることが可能となる。   According to the present invention, it is possible to obtain an organic field effect transistor having excellent semiconductor characteristics by suppressing off-current flowing through the edge portion of the organic semiconductor layer deteriorated by the patterning process.

[I.本発明の実施形態]
以下、本発明の実施の形態につき、図面を用いて詳細に説明するが、本発明は以下の実施の形態に制限されるものではなく、本発明の要旨を逸脱しない範囲において、任意に変形して実施することができる。
[I. Embodiment of the Invention]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiments, and may be arbitrarily modified without departing from the gist of the present invention. Can be implemented.

なお、本発明において「有機半導体層のエッジ部分」とは、有機半導体層の端部付近における、パターニング処理による劣化が生じ得る領域を指すものとする。その領域は有機半導体層の材料やパターニングの手法によっても異なるが、一般的には、有機半導体層のパターニング形状の端部から、通常0.1μm以内、好ましくは1μm以内の領域を言うものとする。   In the present invention, the “edge portion of the organic semiconductor layer” refers to a region in the vicinity of the end portion of the organic semiconductor layer where deterioration due to patterning may occur. Although the region varies depending on the material of the organic semiconductor layer and the patterning technique, it generally refers to a region within 0.1 μm, preferably within 1 μm, from the end of the patterned shape of the organic semiconductor layer. .

また、パターニング処理による有機半導体層のエッジ部分の劣化の度合いは、パターニング処理の種類によって異なる。パターニング処理の手法としては、印刷法、エッチング処理、スタンプ法等が挙げられるが、中でもエッチング処理を用いた場合に、得られる有機半導体層のエッジ部分に劣化が生じ易くなる傾向がある。従って、本発明の適用によって得られる効果もより顕著となる。   In addition, the degree of deterioration of the edge portion of the organic semiconductor layer due to the patterning process varies depending on the type of patterning process. Examples of the patterning process include a printing method, an etching process, a stamping method, and the like. Among them, when an etching process is used, the edge portion of the obtained organic semiconductor layer tends to be easily deteriorated. Therefore, the effect obtained by applying the present invention becomes more remarkable.

[I−1.第1実施形態]
[基本構成]
図1(a)は、本発明の第1実施形態に係る有機電界効果トランジスタ101を上方からみた模式的な平面図であり、図1(b)は図1(a)のb−b’面における模式的な断面図である。なお、図1(a),(b)において、図8(a),(b)に示す構成要素と同一の構成要素については、同一の符号を用いて表し、その説明は省略するものとする。以下、特に断りが無い限り、後述の図2から図7に関しても同様とする。
[I-1. First Embodiment]
[Basic configuration]
FIG. 1A is a schematic plan view of the organic field effect transistor 101 according to the first embodiment of the present invention as viewed from above, and FIG. 1B is a bb ′ plane of FIG. It is typical sectional drawing in. In FIGS. 1A and 1B, the same components as those shown in FIGS. 8A and 8B are denoted by the same reference numerals, and the description thereof is omitted. . The same applies to FIGS. 2 to 7 described below unless otherwise specified.

図1(a),(b)に示される有機電界効果トランジスタ101の構成は、図8(a),(b)に示される従来の有機電界効果トランジスタ100の構成において、ドレイン電極2を以下に説明するドレイン電極2aに変更するとともに、該変更に伴ってゲート絶縁層4と有機半導体層5の形状を一部変更した(これらをそれぞれゲート絶縁層4a、有機半導体層5aという。)ものである。   The configuration of the organic field effect transistor 101 shown in FIGS. 1A and 1B is the same as that of the conventional organic field effect transistor 100 shown in FIGS. 8A and 8B. In addition to the drain electrode 2a to be described, the shapes of the gate insulating layer 4 and the organic semiconductor layer 5 are partially changed in accordance with the change (these are referred to as the gate insulating layer 4a and the organic semiconductor layer 5a, respectively). .

即ち、ドレイン電極2aは、その一部が屈曲するように形成され、該屈曲部分と有機半導体層のエッジ部分5’aとの間に、ゲート絶縁層4aが介在するように構成される。ただしこの場合でも、ドレイン電極2aはその図中左側端部において有機半導体層5aに接するように設けられているものとする。これにより、ドレイン電極2aは有機半導体層5aと接触しつつ、そのエッジ部分5’aとは隔離されるように構成される。こうした構成によれば、有機半導体層のエッジ部分5’aとドレイン電極2aとの物理的接点が遮断されるので、ソース電極1とドレイン電極2aとの間に短絡が生じるのを回避できる。   That is, the drain electrode 2a is formed such that a part thereof is bent, and the gate insulating layer 4a is interposed between the bent part and the edge part 5'a of the organic semiconductor layer. However, even in this case, it is assumed that the drain electrode 2a is provided in contact with the organic semiconductor layer 5a at the left end portion in the drawing. Thus, the drain electrode 2a is configured to be in contact with the organic semiconductor layer 5a and isolated from the edge portion 5'a. According to such a configuration, the physical contact between the edge portion 5 ′ a of the organic semiconductor layer and the drain electrode 2 a is interrupted, so that it is possible to avoid a short circuit between the source electrode 1 and the drain electrode 2 a.

なお、ドレイン電極ではなくソース電極を、ゲート絶縁層を介して、有機半導体層のエッジ部分と隔てるように構成してもよい。この場合、図1(a),(b)のドレイン電極2aと同様に、ソース電極の一部を屈曲させて形成し、該屈曲部分と有機半導体層のエッジ部分との間に、ゲート絶縁層が介在するように構成する。こうした構成によれば、有機半導体層のエッジ部分とソース電極との物理的接点が遮断されるので、ソース電極とドレイン電極との間に短絡が生じるのを回避できる。   Note that, instead of the drain electrode, the source electrode may be separated from the edge portion of the organic semiconductor layer through the gate insulating layer. In this case, similarly to the drain electrode 2a of FIGS. 1A and 1B, a part of the source electrode is bent, and a gate insulating layer is formed between the bent portion and the edge portion of the organic semiconductor layer. Is configured to intervene. According to such a configuration, since the physical contact between the edge portion of the organic semiconductor layer and the source electrode is blocked, it is possible to avoid a short circuit between the source electrode and the drain electrode.

[第1変形例]
さらには、ドレイン電極及びソース電極の双方を、ゲート絶縁層を介して、有機半導体層のエッジ部分と隔てるように構成してもよい。
[First Modification]
Furthermore, you may comprise so that both a drain electrode and a source electrode may be separated from the edge part of an organic-semiconductor layer through a gate insulating layer.

図2は本発明の第1実施形態の第1変形例に係る有機電界効果トランジスタ102を側方からみた模式的な断面図である。図2に示される有機電界効果トランジスタ102において、ソース電極1a及びドレイン電極2aは、それぞれその一部が屈曲するように形成され、該屈曲部分と有機半導体層のエッジ部分5’bとの間に、ゲート絶縁層4bが介在するように構成される。ただしこの場合でも、ソース電極1aはその図中右側端部において、又ドレイン電極2aはその図中左側端部において有機半導体層5aに接するように設けられているものとする。これにより、ソース電極1a及びドレイン電極2aは、何れも有機半導体層5bと接触しつつ、そのエッジ部分5’bとは隔離されるように構成される。   FIG. 2 is a schematic cross-sectional view of the organic field effect transistor 102 according to the first modification of the first embodiment of the present invention as seen from the side. In the organic field effect transistor 102 shown in FIG. 2, the source electrode 1a and the drain electrode 2a are formed so that a part thereof is bent, and between the bent part and the edge part 5′b of the organic semiconductor layer. The gate insulating layer 4b is interposed. However, even in this case, it is assumed that the source electrode 1a is provided in contact with the organic semiconductor layer 5a at the right end portion in the drawing and the drain electrode 2a is provided at the left end portion in the drawing. Thereby, both the source electrode 1a and the drain electrode 2a are configured to be in contact with the organic semiconductor layer 5b and isolated from the edge portion 5'b.

こうした構成によれば、有機半導体層のエッジ部分5’bが、ソース電極1aとドレイン電極2aの何れからも隔てられているため、有機半導体層のエッジ部分5’bの劣化幅が一様でない場合であっても、より確実にオフ電流の上昇を抑制することが可能になる。   According to such a configuration, since the edge portion 5′b of the organic semiconductor layer is separated from both the source electrode 1a and the drain electrode 2a, the deterioration width of the edge portion 5′b of the organic semiconductor layer is not uniform. Even in this case, it is possible to more reliably suppress an increase in off current.

なお、図1(a),(b)及び図2に示すソース電極1a及び/又はドレイン電極2aの屈曲形状は、あくまでも一例である。ソース電極及び/又はドレイン電極が、ゲート絶縁層を介して有機半導体層のエッジ部分から隔離されるのであれば、ソース電極及び/又はドレイン電極の屈曲形状は任意に設定することが可能である。   The bent shape of the source electrode 1a and / or the drain electrode 2a shown in FIGS. 1A, 1B and 2 is merely an example. If the source electrode and / or the drain electrode are isolated from the edge portion of the organic semiconductor layer through the gate insulating layer, the bent shape of the source electrode and / or the drain electrode can be arbitrarily set.

[第2変形例]
また、有機半導体層上に絶縁部を設けることにより、ソース電極及び/又はドレイン電極を有機半導体層のエッジ部分から隔離することも可能である。
[Second Modification]
Further, by providing an insulating portion on the organic semiconductor layer, the source electrode and / or the drain electrode can be isolated from the edge portion of the organic semiconductor layer.

図3は、本発明の第1実施形態の第2変形例に係る有機電界効果トランジスタ103の側方からみた模式的な断面図である。図3に示される有機電界効果トランジスタ103の構成は、図8に示される従来の有機電界効果トランジスタ100の構成において、ドレイン電極2上に絶縁部7aを設けるとともに、それに応じて有機半導体層5の形状の一部を変更した(これを有機半導体層5cという。)ものである。   FIG. 3 is a schematic cross-sectional view seen from the side of the organic field effect transistor 103 according to the second modification of the first embodiment of the present invention. The configuration of the organic field effect transistor 103 shown in FIG. 3 is the same as that of the conventional organic field effect transistor 100 shown in FIG. 8 except that an insulating portion 7a is provided on the drain electrode 2 and the organic semiconductor layer 5 is formed accordingly. A part of the shape is changed (this is referred to as an organic semiconductor layer 5c).

図3に示す絶縁部7aは、ドレイン電極2と有機半導体層のエッジ部分5’cとの間に介在するように設けられている。ただし絶縁部7aはドレイン電極2と有機半導体層5cとを完全に隔てるものではなく、ドレイン電極2はその図中左端部近傍において有機半導体層5cに接するように設けられているものとする。これにより、ドレイン電極2は、有機半導体層5cと接触しつつ、そのエッジ部分5’cとは隔離されるように構成される。こうした構成によっても、有機半導体層のエッジ部分5’cとドレイン電極2との物理的接点が絶縁部7aにより遮断されるので、ソース電極1とドレイン電極2との間に短絡が生じるのを回避できる。
また、ソース電極1とドレイン電極2を屈曲させる必要が無いので、従来の電極を用いて容易に構成することが可能である。
The insulating portion 7a shown in FIG. 3 is provided so as to be interposed between the drain electrode 2 and the edge portion 5′c of the organic semiconductor layer. However, the insulating portion 7a does not completely separate the drain electrode 2 and the organic semiconductor layer 5c, and the drain electrode 2 is provided in contact with the organic semiconductor layer 5c in the vicinity of the left end portion in the drawing. Accordingly, the drain electrode 2 is configured to be isolated from the edge portion 5′c while being in contact with the organic semiconductor layer 5c. Even with such a configuration, the physical contact between the edge portion 5 ′ c of the organic semiconductor layer and the drain electrode 2 is blocked by the insulating portion 7 a, thereby avoiding a short circuit between the source electrode 1 and the drain electrode 2. it can.
Further, since there is no need to bend the source electrode 1 and the drain electrode 2, it can be easily configured using conventional electrodes.

なお、ドレイン電極ではなくソース電極を、有機半導体層上に設けた絶縁部により、有機半導体層のエッジ部分と隔離するように構成してもよい。この場合、図3の絶縁部7aと同様の絶縁部を、ソース電極と有機半導体層のエッジ部分との間に介在するように設ける。こうした構成によっても、有機半導体層のエッジ部分とソース電極との物理的接点が遮断されるので、やはりソース電極とドレイン電極との間に短絡が生じるのを回避できる。   Note that the source electrode instead of the drain electrode may be isolated from the edge portion of the organic semiconductor layer by an insulating portion provided on the organic semiconductor layer. In this case, an insulating portion similar to the insulating portion 7a in FIG. 3 is provided so as to be interposed between the source electrode and the edge portion of the organic semiconductor layer. Even with such a configuration, the physical contact between the edge portion of the organic semiconductor layer and the source electrode is interrupted, so that it is possible to avoid a short circuit between the source electrode and the drain electrode.

また、ドレイン電極及びソース電極の双方を、有機半導体層上に設けた絶縁部により、有機半導体層のエッジ部分から隔離するように構成してもよい。こうした構成によれば、有機半導体層のエッジ部分がソース電極及びドレイン電極の何れからも隔てられるため、有機半導体層のエッジ部分の劣化幅が一様でない場合であっても、より確実にオフ電流の上昇を抑制することが可能になる。この場合、ドレイン電極を有機半導体層のエッジ部分と隔離する絶縁部と、ソース電極を有機半導体層のエッジ部分と隔離する絶縁部とをそれぞれ個別に設けてもよいが、単一の絶縁部によってドレイン電極及びソース電極の双方を有機半導体層のエッジ部分から隔離するように構成してもよい。   Moreover, you may comprise so that both a drain electrode and a source electrode may be isolated from the edge part of an organic-semiconductor layer by the insulation part provided on the organic-semiconductor layer. According to such a configuration, since the edge portion of the organic semiconductor layer is separated from both the source electrode and the drain electrode, even when the deterioration width of the edge portion of the organic semiconductor layer is not uniform, the off-current is more reliably ensured. It is possible to suppress the rise of In this case, an insulating part that isolates the drain electrode from the edge part of the organic semiconductor layer and an insulating part that isolates the source electrode from the edge part of the organic semiconductor layer may be provided separately. You may comprise so that both a drain electrode and a source electrode may be isolated from the edge part of an organic-semiconductor layer.

[第3変形例]
更には、ソース電極及び/又はドレイン電極を屈曲させて形成するとともに、有機半導体層上に絶縁部を設けることにより、ソース電極及び/又はドレイン電極を有機半導体層のエッジ部分から隔離することも可能である。
[Third Modification]
Furthermore, the source electrode and / or drain electrode can be bent and formed, and an insulating part can be provided on the organic semiconductor layer to isolate the source electrode and / or drain electrode from the edge portion of the organic semiconductor layer. It is.

図4は、本発明の第1実施形態の第3変形例に係る有機電界効果トランジスタ104を側方からみた模式的な断面図である。図4に示される有機電界効果トランジスタ104の構成は、図3に示される有機電界効果トランジスタ103の構成において、絶縁部7aを絶縁部7bに、ドレイン電極2をドレイン電極2bに変更するとともに、該変更に伴って有機半導体層5cの形状の一部を変更した(これを有機半導体層5dという。)ものである。   FIG. 4 is a schematic cross-sectional view of an organic field effect transistor 104 according to a third modification of the first embodiment of the present invention as seen from the side. The configuration of the organic field effect transistor 104 shown in FIG. 4 is the same as the configuration of the organic field effect transistor 103 shown in FIG. 3, except that the insulating portion 7a is changed to the insulating portion 7b and the drain electrode 2 is changed to the drain electrode 2b. A part of the shape of the organic semiconductor layer 5c is changed in accordance with the change (this is referred to as an organic semiconductor layer 5d).

図4に示すドレイン電極2bは、その一部が有機半導体層5dの図中上方(ゲート絶縁層4と反対側)に突出するように屈曲して形成されるとともに、該屈曲部分と有機半導体層のエッジ部分5’dとの間に絶縁部7bが設けられている。ただしこの場合でも、ドレイン電極2bはその図中左側端部において有機半導体層5bに接するように設けられているものとする。これにより、ドレイン電極2bは、有機半導体層5dと接触しつつ、そのエッジ部分5’dとは隔離されるように構成される。こうした構成によっても、有機半導体層のエッジ部分5’dとドレイン電極2bとの物理的接点が絶縁部7bにより遮断されるので、ソース電極1とドレイン電極2bとの間に短絡が生じることを回避できる。   The drain electrode 2b shown in FIG. 4 is formed to be bent so that a part thereof protrudes upward (opposite to the gate insulating layer 4) of the organic semiconductor layer 5d, and the bent portion and the organic semiconductor layer An insulating portion 7b is provided between the edge portion 5'd. However, even in this case, it is assumed that the drain electrode 2b is provided in contact with the organic semiconductor layer 5b at the left end portion in the drawing. Thereby, the drain electrode 2b is configured to be in contact with the organic semiconductor layer 5d and isolated from the edge portion 5'd. Even with such a configuration, the physical contact between the edge portion 5′d of the organic semiconductor layer and the drain electrode 2b is blocked by the insulating portion 7b, so that a short circuit between the source electrode 1 and the drain electrode 2b is avoided. it can.

なお、図4では、ドレイン電極2bを屈曲させて形成し、更に絶縁部7bを設けることにより、ドレイン電極2bを有機半導体層のエッジ部分5’dから隔離するように構成しているが、ドレイン電極に代えてソース電極を同様の構成としたり、ドレイン電極とソース電極をともに同様の構成とすることも可能である。   In FIG. 4, the drain electrode 2b is formed by being bent and further provided with an insulating portion 7b so that the drain electrode 2b is isolated from the edge portion 5′d of the organic semiconductor layer. The source electrode may have the same configuration instead of the electrode, or both the drain electrode and the source electrode may have the same configuration.

絶縁部7a,7bの材料としては、絶縁性の性質を有しており、ソース電極1−ゲート電極2,2b間の電圧に対して耐性を有するものであれば、特に制限は無い。例としては、後述するゲート絶縁層の材料と同様の材料が挙げられる。また、絶縁部7a,7bは、ゲート絶縁層に比較して印加される電圧が低いことから、ゲート絶縁層よりも絶縁性能が低い材料も用いることが可能である。なお、絶縁部7a,7bの材料は一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。   The material of the insulating portions 7a and 7b is not particularly limited as long as it has insulating properties and has resistance to the voltage between the source electrode 1 and the gate electrodes 2 and 2b. As an example, the same material as that of the gate insulating layer described later can be given. In addition, since the voltage applied to the insulating portions 7a and 7b is lower than that of the gate insulating layer, a material having an insulating performance lower than that of the gate insulating layer can be used. In addition, the material of the insulation parts 7a and 7b may be used individually by 1 type, and may use 2 or more types together by arbitrary ratios and combinations.

絶縁部7a,7bの形状も特に制限されない。ドレイン電極2と有機半導体層のエッジ部分5’c,5’dとの物理的な接点を遮断することができ、且つ、ドレイン電極2と有機半導体層5c,5dとの接触を許容することができれば、任意の形状とすることが可能である。好ましくは、後述するソース電極及び/又はドレイン電極と有機半導体層のエッジ部分との最近接距離を考慮して、絶縁部7a,7bの形状を定めることが好ましい。   The shape of the insulating portions 7a and 7b is not particularly limited. The physical contact between the drain electrode 2 and the edge portions 5′c and 5′d of the organic semiconductor layer can be cut off, and the contact between the drain electrode 2 and the organic semiconductor layers 5c and 5d can be allowed. If possible, any shape can be used. Preferably, the shapes of the insulating portions 7a and 7b are determined in consideration of the closest distance between a source electrode and / or drain electrode, which will be described later, and an edge portion of the organic semiconductor layer.

[その他]
以上説明した本発明の第1実施形態及びその各変形例によれば、ソース電極及び/又はドレイン電極と有機半導体層のエッジ部分とが、隔離されるように構成される。このとき、ソース電極及び/又はドレイン電極と有機半導体層のエッジ部分との物理的接点が遮断されれば、ソース電極とドレイン電極に対して、第1実施形態及びその各変形例のうち、いずれか2種以上の構成を組み合わせて適用してもよい。この構成により、ソース電極とドレイン電極との間に短絡が生じることを回避できる。その結果、オフ電流の上昇による最終製品の異常が減り、歩留まりが改善するため好ましい。
[Others]
According to the first embodiment of the present invention described above and the modifications thereof, the source electrode and / or the drain electrode and the edge portion of the organic semiconductor layer are configured to be isolated. At this time, if the physical contact between the source electrode and / or the drain electrode and the edge portion of the organic semiconductor layer is interrupted, the source electrode and the drain electrode may be any of the first embodiment and its modifications. You may apply combining two or more types of composition. With this configuration, it is possible to avoid a short circuit between the source electrode and the drain electrode. As a result, abnormalities in the final product due to an increase in off-current are reduced and yield is improved, which is preferable.

なお、上述の第1実施形態及びその各変形例においては、ソース電極及び/又はドレイン電極と、有機半導体層のエッジ部分との最近接距離を、通常0.1μm以上、中でも1μm以上、更には2μm以上とすることが好ましい。ソース電極及び/又はドレイン電極と有機半導体層のエッジ部分との最近接距離が短過ぎると、有機半導体層のエッジ部分、即ち、劣化して高導電層が形成され得る箇所からの遮断が不完全になる傾向がある。   In the above-described first embodiment and its modifications, the closest distance between the source electrode and / or drain electrode and the edge portion of the organic semiconductor layer is usually 0.1 μm or more, particularly 1 μm or more, It is preferable to be 2 μm or more. If the closest distance between the source electrode and / or drain electrode and the edge portion of the organic semiconductor layer is too short, the shielding from the edge portion of the organic semiconductor layer, that is, the portion where the highly conductive layer can be formed due to deterioration is incomplete. Tend to be.

[I−2.第2実施形態]
図5は、本発明の第2実施形態に係る有機電界効果トランジスタ105を上方からみた模式的な平面図である。図5の有機電界効果トランジスタ105の構成は、図8に示される従来の有機電界効果トランジスタ100の構成において、ゲート電極3を以下に説明するゲート電極3aに変更するとともに、該変更に伴ってゲート絶縁層4の形状を一部変更した(これをゲート絶縁層4cという。)ものである。
[I-2. Second Embodiment]
FIG. 5 is a schematic plan view of the organic field effect transistor 105 according to the second embodiment of the present invention as viewed from above. The configuration of the organic field effect transistor 105 of FIG. 5 is the same as that of the conventional organic field effect transistor 100 shown in FIG. 8 except that the gate electrode 3 is changed to a gate electrode 3a described below, and the gate is changed accordingly. The shape of the insulating layer 4 is partially changed (this is referred to as a gate insulating layer 4c).

図5に示すように、ゲート電極3aは、有機半導体層のエッジ部分5’に沿った矢印X3及び矢印X4と交差するように備えられる。ここで、矢印X3及び矢印X4は、有機半導体層5の劣化したエッジ部分5’によってソース電極1からドレイン電極2への短絡が生じ得る経路を表わしている。この経路は、基板6面を投影面とした場合に、有機半導体層5の投影パターンのエッジ部分5’に沿ってソース電極1の投影パターンとドレイン電極2の投影パターンとを結ぶ経路に相当する。即ち、この経路に電流が流れることによって、オフ電流が上昇する。図5では、ゲート電極3aの投影パターンが、これらの経路X3,X4の全てに対して交差するように、ゲート電極3aが配置されている。   As shown in FIG. 5, the gate electrode 3a is provided so as to intersect the arrow X3 and the arrow X4 along the edge portion 5 'of the organic semiconductor layer. Here, the arrows X3 and X4 represent paths through which a short circuit from the source electrode 1 to the drain electrode 2 may occur due to the deteriorated edge portion 5 ′ of the organic semiconductor layer 5. This path corresponds to a path connecting the projection pattern of the source electrode 1 and the projection pattern of the drain electrode 2 along the edge portion 5 ′ of the projection pattern of the organic semiconductor layer 5 when the surface of the substrate 6 is the projection plane. . That is, the off-current increases due to the current flowing through this path. In FIG. 5, the gate electrode 3a is arranged so that the projected pattern of the gate electrode 3a intersects all of these paths X3 and X4.

以上のように構成された有機電界効果トランジスタ105の動作時には、以下のようにゲート電極3aの電圧制御を行なう。即ち、ソース電極1からドレイン電極2へ電流を流すときには、有機半導体層5に蓄積層を形成するようにゲート電極3aに電圧を印加する。反対に、ソース電極1からドレイン電極2への電流を遮断するときには、通常蓄積層を形成するための電圧とは逆の電圧をゲート電極3aに印加する。これにより、劣化により有機半導体層のエッジ部分5’に常時形成されている高導電層中のキャリアを打ち消すことができ、ソース電極1とドレイン電極2との間に短絡が生じることを回避できる。   When the organic field effect transistor 105 configured as described above is operated, voltage control of the gate electrode 3a is performed as follows. That is, when a current is passed from the source electrode 1 to the drain electrode 2, a voltage is applied to the gate electrode 3 a so as to form a storage layer in the organic semiconductor layer 5. On the other hand, when the current from the source electrode 1 to the drain electrode 2 is interrupted, a voltage opposite to the voltage for forming the normal accumulation layer is applied to the gate electrode 3a. Thereby, carriers in the highly conductive layer that is always formed at the edge portion 5 ′ of the organic semiconductor layer due to deterioration can be canceled out, and a short circuit between the source electrode 1 and the drain electrode 2 can be avoided.

即ち、オフ電流は、有機半導体層5の劣化した部分、即ちエッジ部分5’に沿って、ソース電極1の投影パターンとドレイン電極2の投影パターンとを結ぶ経路X3,X4を流れるのであり、有機半導体層5がいかなる形状にパターニングされていても、これらの経路X3,X4を全て遮断することができれば、オフ電流の上昇を制御することが可能である。経路の遮断は、有機半導体層のエッジ部分5’に沿った経路X3,X4の各々について1箇所以上、ゲート電極3aによって通常蓄積層を形成させる電圧とは逆の電圧を印加することによりなされる。   That is, the off-current flows along paths X3 and X4 connecting the projection pattern of the source electrode 1 and the projection pattern of the drain electrode 2 along the degraded portion of the organic semiconductor layer 5, that is, the edge portion 5 ′. Even if the semiconductor layer 5 is patterned in any shape, if all of these paths X3 and X4 can be blocked, it is possible to control an increase in off-current. The path is blocked by applying a voltage opposite to the voltage for forming the normal storage layer by the gate electrode 3a at one or more of the paths X3 and X4 along the edge portion 5 'of the organic semiconductor layer. .

なお、ゲート電極3aの形状や配置位置は、図5に示される形状に限定されるものではない。基板面を投影面とした場合に、有機半導体層の投影パターンのエッジ部分に沿ってソース電極の投影パターンとドレイン電極の投影パターンとを結ぶ全ての経路と、ゲート電極の投影パターンとが交差する限りにおいて、任意の形状とすることができ、また、任意の位置に配置することが可能である。   The shape and arrangement position of the gate electrode 3a are not limited to the shape shown in FIG. When the substrate surface is the projection surface, all the paths connecting the projection pattern of the source electrode and the projection pattern of the drain electrode intersect the projection pattern of the gate electrode along the edge portion of the projection pattern of the organic semiconductor layer. As long as it is possible, it can be in any shape and can be placed in any position.

中でも、有機半導体層の投影パターン周囲における閉曲線を考えた場合、その閉曲線とゲート電極の投影パターンとが2箇所以上で交差するように配置されることにより、有機半導体層の投影パターンが、ソース電極の投影パターンを含む有機半導体層の投影パターンの部分(以下、「部分投影パターン」という。)と、ドレイン電極の投影パターンを含む有機半導体層の部分投影パターンとを含む、2以上の部分投影パターンに分割されるように配置位置や形状を設定することが好ましい。
即ち図5の場合において、上記ソース電極の投影パターンを含む有機半導体層の投影パターンとは、有機半導体層5の投影パターンのうち、ゲート電極3aの投影パターン左縁部より左側の部分を指す。また、上記ドレイン電極の投影パターンを含む有機半導体層の投影パターンとは、有機半導体層5の投影パターンのうち、ゲート電極3aの投影パターン右縁部より右側の部分を指す。なお、本発明は図5に限られるものではない。
In particular, when a closed curve around the projection pattern of the organic semiconductor layer is considered, the projection pattern of the organic semiconductor layer is arranged so that the closed curve and the projection pattern of the gate electrode intersect at two or more locations. 2 or more partial projection patterns including a projection pattern portion of the organic semiconductor layer including the projection pattern (hereinafter referred to as “partial projection pattern”) and a partial projection pattern of the organic semiconductor layer including the projection pattern of the drain electrode. It is preferable to set the arrangement position and shape so as to be divided.
That is, in the case of FIG. 5, the projection pattern of the organic semiconductor layer including the projection pattern of the source electrode refers to a portion on the left side of the projection pattern left edge of the gate electrode 3 a among the projection patterns of the organic semiconductor layer 5. The projection pattern of the organic semiconductor layer including the projection pattern of the drain electrode refers to a portion on the right side of the projection pattern of the gate electrode 3a in the projection pattern of the organic semiconductor layer 5. Note that the present invention is not limited to FIG.

有機半導体層のエッジ部分5’と交差するゲート電極3aの幅は、特に制限されるものではなく、有機電界効果トランジスタ105の構成や用途等に合わせて適宜調整すればよいが、一般的には、通常1μm以上、好ましくは2μm以上、より好ましくは5μm以上、また、通常100μm以下、好ましくは50μm以下、より好ましくは20μm以下の範囲である。ゲート電極3aの幅があまり狭いと有効にオフ電流を遮断できない可能性があり、またあまりに広いと微細化の障害となる可能性がある。   The width of the gate electrode 3a intersecting with the edge portion 5 ′ of the organic semiconductor layer is not particularly limited, and may be appropriately adjusted according to the configuration or use of the organic field effect transistor 105. The range is usually 1 μm or more, preferably 2 μm or more, more preferably 5 μm or more, and usually 100 μm or less, preferably 50 μm or less, more preferably 20 μm or less. If the width of the gate electrode 3a is too narrow, there is a possibility that the off-current cannot be effectively cut off, and if it is too wide, there is a possibility that it becomes an obstacle to miniaturization.

オフ電流を遮断する際にゲート電極に印加するゲート電圧は、特に制限されるものではなく、有機電界効果トランジスタ105の構成や用途、有機半導体層のエッジ部分5’の劣化の状況等に合わせて適宜調整すればよい。ゲート電圧を印加した場合にオフ状態からオン状態に移行する電圧をスレッショルド電圧(Vt)とすると、一般に、半導体の劣化によりこのVtの値が変化する。従って、このVtの値の変化に応じて、オフ電流遮断時のゲート電圧を調整すればよい。   The gate voltage applied to the gate electrode when the off-state current is cut off is not particularly limited, and is adapted to the configuration and application of the organic field effect transistor 105, the state of deterioration of the edge portion 5 ′ of the organic semiconductor layer, and the like. What is necessary is just to adjust suitably. If a voltage that shifts from an off state to an on state when a gate voltage is applied is a threshold voltage (Vt), the value of Vt generally changes due to deterioration of the semiconductor. Therefore, the gate voltage when the off-current is cut off may be adjusted according to the change in the value of Vt.

本実施形態においては、第1実施形態のように、ソース電極やゲート電極の形状を屈曲させる必要が無く、また、絶縁部等の新たな構成要素を設ける必要も無い。従来の有機電界効果トランジスタにおいて、ゲート電極の形状等に多少の変更を加えるだけで、実現することが可能である。そのため、有機電界効果トランジスタの各構成要素の成形や積層等に際して特別な手段等を用いる必要がないため、容易に且つ低コストで高いオフ電流抑制効果が実現できるという利点がある。   In the present embodiment, unlike the first embodiment, it is not necessary to bend the shape of the source electrode or the gate electrode, and it is not necessary to provide a new component such as an insulating portion. In a conventional organic field effect transistor, it can be realized only by making some changes to the shape of the gate electrode. For this reason, there is no need to use special means or the like when molding or laminating each component of the organic field effect transistor, and there is an advantage that a high off-current suppressing effect can be realized easily and at low cost.

[I−3.第3実施形態]
上述した第1実施形態の有機電界効果トランジスタ101(図6に示す)は、有機半導体層のエッジ部分5’aの劣化が進行し、該エッジ部分5’aに常時形成されている高導電層領域が拡大した場合に、図6の矢印X5,X6の経路でソース電極1とドレイン電極2aとが短絡する場合がある。この場合、オフ電流が上昇することを避けるために、第1実施形態の構成に対して更に上述の第2実施形態の技術的特長を組み合わせた構成をとることも可能である。
[I-3. Third Embodiment]
In the organic field effect transistor 101 (shown in FIG. 6) of the first embodiment described above, the edge portion 5′a of the organic semiconductor layer is deteriorated, and the highly conductive layer is always formed on the edge portion 5′a. When the region is enlarged, the source electrode 1 and the drain electrode 2a may be short-circuited along the paths indicated by arrows X5 and X6 in FIG. In this case, in order to avoid an increase in off-state current, it is possible to adopt a configuration in which the technical features of the second embodiment described above are further combined with the configuration of the first embodiment.

図7は、本発明の第3実施形態に係る有機電界効果トランジスタ106を上方からみた模式的な平面図である。図7の有機電界効果トランジスタ106の構成は、第1実施形態と第2実施形態の技術的特長を併せ持つ構成を有する。具体的には、ドレイン電極2aが、その一部を屈曲するように形成され、該屈曲部分と有機半導体層のエッジ部分5’aとの間に、ゲート絶縁層4dが介在するように構成されることで、有機半導体層のエッジ部分5’aと隔てられている。さらに、ゲート電極3aは、基板6面を投影面とした場合に、有機半導体層5aの投影パターンのエッジ部分5’aに沿ってソース電極1の投影パターンとドレイン電極2の投影パターンとを結ぶ経路の全てに対して交差するように配置される。   FIG. 7 is a schematic plan view of an organic field effect transistor 106 according to the third embodiment of the present invention as viewed from above. The configuration of the organic field effect transistor 106 in FIG. 7 has a configuration that combines the technical features of the first embodiment and the second embodiment. Specifically, the drain electrode 2a is formed so that a part thereof is bent, and the gate insulating layer 4d is interposed between the bent part and the edge part 5′a of the organic semiconductor layer. Thus, the organic semiconductor layer is separated from the edge portion 5′a of the organic semiconductor layer. Further, the gate electrode 3 a connects the projection pattern of the source electrode 1 and the projection pattern of the drain electrode 2 along the edge portion 5 ′ a of the projection pattern of the organic semiconductor layer 5 a when the substrate 6 surface is the projection surface. It is arranged so as to intersect all of the routes.

以上の構成を有する有機電界効果トランジスタ106は、有機半導体層のエッジ部分5’aとドレイン電極2aとの物理的な接点が遮断され、その結果、ソース電極1とドレイン電極2aとの間に短絡が生じるのを回避することができる。また、有機半導体層の劣化が進行し、エッジ部分5’aに常時形成されている高導電層領域が拡大した結果、有機半導体層のエッジ部分5’aとドレイン電極2aとが接触するようになった場合でも、ゲート電極3aに通常蓄積層を形成するための電圧とは逆の電圧をゲート電極に印加することで、劣化により有機半導体層のエッジ部分5’aに常時形成されている高導電層を打ち消することができる。したがって、ソース電極1とドレイン電極2aとの短絡を回避することができる。   In the organic field effect transistor 106 having the above configuration, the physical contact between the edge portion 5′a of the organic semiconductor layer and the drain electrode 2a is cut off, and as a result, a short circuit occurs between the source electrode 1 and the drain electrode 2a. Can be avoided. Further, as the deterioration of the organic semiconductor layer progresses and the highly conductive layer region that is always formed on the edge portion 5′a expands, the edge portion 5′a of the organic semiconductor layer and the drain electrode 2a come into contact with each other. Even in this case, by applying a voltage opposite to the voltage for forming the normal storage layer on the gate electrode 3a to the gate electrode, the high voltage that is always formed on the edge portion 5′a of the organic semiconductor layer due to deterioration. The conductive layer can be canceled out. Therefore, a short circuit between the source electrode 1 and the drain electrode 2a can be avoided.

なお、ゲート絶縁層4dを介してドレイン電極2aを有機半導体層のエッジ部分5’aから隔てる構成に関しては、第1実施形態と基本的に同一であるので、その詳細な説明は省略する。また、ゲート電極3aの構成や、オフ電流を遮断するときのゲート電圧等に関しては、第2実施形態と基本的に同一であるので詳細な説明は省略する。   Note that the configuration for separating the drain electrode 2a from the edge portion 5'a of the organic semiconductor layer via the gate insulating layer 4d is basically the same as that of the first embodiment, and thus detailed description thereof is omitted. Further, the configuration of the gate electrode 3a, the gate voltage when the off-current is cut off, and the like are basically the same as those in the second embodiment, and thus detailed description thereof is omitted.

また、第1実施形態と第2実施形態との組み合わせは、図7に示される組み合わせに制限されるわけではなく、任意に変形を加えて組み合わせることが可能である。   Moreover, the combination of 1st Embodiment and 2nd Embodiment is not necessarily restricted to the combination shown by FIG. 7, It is possible to add a deformation | transformation arbitrarily and to combine.

例えば、図7では上記の有機半導体層のエッジ部分5’aとドレイン電極2aとを隔てる構成を示したが、ドレイン電極の代わりにソース電極を有機半導体層のエッジ部分と隔離するように構成したり、ソース電極及びドレイン電極の双方を有機半導体層のエッジ部分と隔離するように構成することもできる。   For example, FIG. 7 shows a configuration in which the edge portion 5′a of the organic semiconductor layer is separated from the drain electrode 2a, but the source electrode is separated from the edge portion of the organic semiconductor layer instead of the drain electrode. Alternatively, both the source electrode and the drain electrode can be isolated from the edge portion of the organic semiconductor layer.

また、図7ではゲート絶縁層4dを介して有機半導体層のエッジ部分5’aとドレイン電極2aとを隔てる構成を示したが、有機半導体層上に絶縁部を設けることにより、有機半導体層のエッジ部分とソース電極及び/又はドレイン電極とを隔離する構成としてもよい。   FIG. 7 shows a configuration in which the edge portion 5′a of the organic semiconductor layer is separated from the drain electrode 2a via the gate insulating layer 4d. However, by providing an insulating portion on the organic semiconductor layer, the organic semiconductor layer The edge portion may be separated from the source electrode and / or the drain electrode.

[I−4.その他]
以上説明した第1〜3実施形態の有機電界効果トランジスタは、基板上にゲート電極、ゲート絶縁膜、ソース電極及びドレイン電極、及び有機半導体層がこの順に積層された構成を有していたが、本発明が適用可能な有機電界効果トランジスタの層構成はこれに制限されるものではない。ゲート絶縁層と、パターニングされた有機半導体層と、ゲート絶縁層により有機半導体層と隔離されたゲート電極と、有機半導体層に接して設けられたソース電極及びドレイン電極とを有する有機電界効果トランジスタであれば、任意の層構成の有機電界効果トランジスタに対して、本発明を適用することが可能である。
[I-4. Others]
The organic field effect transistors according to the first to third embodiments described above have a configuration in which a gate electrode, a gate insulating film, a source electrode and a drain electrode, and an organic semiconductor layer are stacked in this order on a substrate. The layer structure of the organic field effect transistor to which the present invention is applicable is not limited to this. An organic field effect transistor having a gate insulating layer, a patterned organic semiconductor layer, a gate electrode separated from the organic semiconductor layer by the gate insulating layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer If it is, the present invention can be applied to an organic field effect transistor having an arbitrary layer configuration.

[II.各実施形態の共通事項]
先に実施形態を挙げて説明した本発明の有機電界効果トランジスタは、何れもその基本構成要素として、ゲート絶縁層と、パターニングされた有機半導体層と、ゲート絶縁層により有機半導体層と隔離されたゲート電極と、有機半導体層に接して設けられたソース電極及びドレイン電極とを備えている。更に、これらの構成要素は通常、基板上に設けられ、基板によって支持される。
[II. Common Items of Each Embodiment]
All of the organic field effect transistors of the present invention described above with reference to the embodiments are separated from the organic semiconductor layer by the gate insulating layer, the patterned organic semiconductor layer, and the gate insulating layer as basic components. A gate electrode and a source electrode and a drain electrode provided in contact with the organic semiconductor layer are provided. In addition, these components are typically provided on and supported by the substrate.

これらの構成要素の詳細(材料、形成方法等)は、上記[I.本発明の実施形態]の欄で説明した事項を除き、従来の有機電界効果トランジスタと同様である。よって以下の記載では、上記[I.本発明の実施形態]の欄で説明した事項以外の共通事項について、まとめて説明する。   Details of these components (materials, forming methods, etc.) are described in [I. Except for the matters described in the section “Embodiments of the Present Invention”, this is the same as the conventional organic field effect transistor. Therefore, in the following description, the above [I. Common items other than those described in the section “Embodiments of the present invention” will be described together.

〔II−1.基板〕
基板の材料は、その上に設けられる有機電界効果トランジスタの各構成要素を支持できるものであれば、特に制限されない。例としては、公知のガラス、ポリシロキサン等の無機基板、及び各種有機ポリマー等の有機基板が挙げられる。これらのうち、ポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリエーテルスルフォン、エポキシ樹脂、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸、ポリシルセスキオキサン、及びポリオレフィン等のビニル系ポリマー等の有機ポリマーが好適である。中でも、ポリエチレンテレフタレート等のポリエステル、ポリカーボネート、ポリイミド、ポリアミド、ポリベンゾオキサゾール、ポリベンゾチアゾール、ポリパラバン酸等の縮合系ポリマーや、ポリビニルフェノール等の架橋体が、耐熱性や耐溶剤性の点から好ましく、ポリエステル、ポリカーボネート、ポリイミド、ポリベンゾオキサゾールが更に好ましく、ポリエチレンテレフタレート等のポリエステル、又はポリイミドが特に好ましい。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。
[II-1. substrate〕
The material of the substrate is not particularly limited as long as it can support each component of the organic field effect transistor provided thereon. Examples include known substrates such as glass and polysiloxane, and organic substrates such as various organic polymers. Among these, organic polymers such as vinyl polymers such as polyester, polycarbonate, polyimide, polyamide, polyether sulfone, epoxy resin, polybenzoxazole, polybenzothiazole, polyparabanic acid, polysilsesquioxane, and polyolefin are preferable. is there. Among them, polyesters such as polyethylene terephthalate, polycarbonate, polyimide, polyamide, polybenzoxazole, polybenzothiazole, polyparabanic acid and other condensed polymers, and crosslinked products such as polyvinylphenol are preferable from the viewpoint of heat resistance and solvent resistance. Polyester, polycarbonate, polyimide, and polybenzoxazole are more preferable, and polyester such as polyethylene terephthalate or polyimide is particularly preferable. Any of these materials may be used alone, or two or more of these materials may be used in any ratio and combination.

また、基板は、上述の主材料に加え、必要に応じて、充填材、添加剤等の成分を含んでいてもよい。これらの成分も、一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。   Further, the substrate may contain components such as fillers and additives as necessary in addition to the main material described above. These components may also be used individually by 1 type, and may use 2 or more types together by arbitrary ratios and combinations.

なお、基板の材料は、ガラス転移点が40℃以上であることが好ましい。ガラス転移点が40℃より低いと、流動性が大き過ぎるため、他の層の積層時や加熱時に軟化して基板を維持し難くなる傾向がなる。   Note that the substrate material preferably has a glass transition point of 40 ° C. or higher. When the glass transition point is lower than 40 ° C., the fluidity is too high, and therefore, it tends to be difficult to maintain the substrate by being softened when other layers are laminated or heated.

また、基板の材料は、線膨張係数が通常25×10-5cm/cm・℃以下、中でも10×10-5cm/cm・℃以下であることが好ましい。線膨張係数が25×10-5cm/cm・℃より大きいと、製造時の熱処理において寸法変化を起こし易く、有機電界効果トランジスタの性能が安定しない傾向がある。 Further, the material of the substrate preferably has a linear expansion coefficient of usually 25 × 10 −5 cm / cm · ° C. or less, and more preferably 10 × 10 −5 cm / cm · ° C. or less. If the linear expansion coefficient is greater than 25 × 10 −5 cm / cm · ° C., dimensional changes are likely to occur during heat treatment during production, and the performance of the organic field effect transistor tends to be unstable.

また、基板の材料は、有機電界効果トランジスタの各構成要素の形成時の使用溶媒に対して耐溶剤性を示すものが好ましく、また、基板に接して設けられる構成要素(上記の各実施形態の構成においては、ゲート絶縁膜及びゲート電極)との密着性が高いものが好ましい。   In addition, the material of the substrate is preferably one that exhibits solvent resistance against the solvent used when forming each component of the organic field effect transistor, and the component provided in contact with the substrate (in each of the above embodiments) In the structure, those having high adhesion to the gate insulating film and the gate electrode are preferable.

基板の厚みは、通常0.01mm以上、中でも0.05mm以上、また、通常10mm以下、中でも2mm以下、更には1mm以下の範囲とすることが好ましい。
具体的に、例えば、有機ポリマーを主材料とする基板の場合は、0.05〜0.1mm程度とし、ガラス、シリコン等を主材料とする基板の場合は、0.1〜10mm程度とするのが好ましい。
The thickness of the substrate is usually 0.01 mm or more, preferably 0.05 mm or more, and usually 10 mm or less, preferably 2 mm or less, and more preferably 1 mm or less.
Specifically, for example, in the case of a substrate mainly made of an organic polymer, the thickness is about 0.05 to 0.1 mm, and in the case of a substrate mainly made of glass, silicon or the like, it is about 0.1 to 10 mm. Is preferred.

〔II−2.ゲート電極〕
ゲート電極の構成材料としては、導電性を示す材料であれば特に制限されず、公知の材料を任意に選択して用いることができる。ゲート電極の材料の例としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、InO2、SnO2、ITO等の導電性金属酸化物、樟脳スルホン酸がドープされたポリアニリン、パラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等の、ドープされた導電性高分子、及び、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散されてなる導電性複合材料等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。
[II-2. (Gate electrode)
The constituent material of the gate electrode is not particularly limited as long as it is a conductive material, and any known material can be selected and used. Examples of gate electrode materials include platinum, gold, aluminum, chromium, nickel, copper, titanium, magnesium, calcium, barium, sodium, and other metals, InO 2 , SnO 2 , ITO, and other conductive metal oxides, camphor Conductive materials in which doped conductive polymers such as polyaniline doped with sulfonic acid and polyethylenedioxythiophene doped with paratoluenesulfonic acid, and carbon black, graphite powder, metal fine particles, etc. are dispersed in a binder. Composite materials and the like. Any of these materials may be used alone, or two or more of these materials may be used in any ratio and combination.

ゲート電極は、例えば、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等により形成される。そのパターニング方法としては、例えば、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成することも可能である。   The gate electrode is formed by, for example, a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method, or the like. As the patterning method, for example, a photolithographic method combining photoresist patterning and etching with an etchant or reactive plasma, ink-jet printing, screen printing, offset printing, letterpress printing and other printing methods, microcontact printing method, etc. Soft lithography techniques such as these, and a technique combining a plurality of these techniques. It is also possible to directly form a pattern by irradiating an energy beam such as a laser or an electron beam to remove the material or changing the conductivity of the material.

ゲート電極の厚みは、特に制限されるものではないが、通常0.01μm以上、中でも0.02μm以上、また、通常2μm以下、中でも1μm以下の範囲とすることが好ましい。   The thickness of the gate electrode is not particularly limited, but is preferably in the range of usually 0.01 μm or more, particularly 0.02 μm or more, and usually 2 μm or less, especially 1 μm or less.

〔II−3.ゲート絶縁層〕
ゲート絶縁層は、ゲート電極とソース電極及びドレイン電極とのオーバーラッピング領域、並びにゲート電極上のチャネル領域が電気的絶縁領域として維持する機能を有する層である。なお、ここで「電気的絶縁」とは、電気伝導度が10-9S/cm以下のことを言う。
[II-3. (Gate insulation layer)
The gate insulating layer is a layer having a function of maintaining an overlapping region between the gate electrode, the source electrode, and the drain electrode and a channel region on the gate electrode as an electrically insulating region. Here, “electrical insulation” means that the electric conductivity is 10 −9 S / cm or less.

ゲート絶縁層の材料は、絶縁性を有する材料ならば特に限定されないが、例えば、ポリメチル(メタ)アクリレート、ポリスチレン、ポリビニルフェノール、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、フェノール樹脂等のポリマー及びこれらを組み合わせた共重合体、二酸化珪素、酸化アルミニウム、酸化チタン等の酸化物、SrTiO3、BaTiO3等の強誘電性酸化物、窒化珪素等の窒化物、硫化物、フッ化物等の誘電体、或いはこれら誘電体の粒子を分散させたポリマー、等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。 The material of the gate insulating layer is not particularly limited as long as it is an insulating material. For example, polymethyl (meth) acrylate, polystyrene, polyvinylphenol, polyimide, polycarbonate, polyester, polyvinyl alcohol, polyvinyl acetate, polyurethane, polysulfone, polyimide Polymers such as resins, polyamide resins, epoxy resins, phenol resins and copolymers thereof, oxides such as silicon dioxide, aluminum oxide and titanium oxide, ferroelectric oxides such as SrTiO 3 and BaTiO 3 , silicon nitride And dielectrics such as nitrides, sulfides and fluorides, or polymers in which particles of these dielectrics are dispersed. Any of these materials may be used alone, or two or more of these materials may be used in any ratio and combination.

ゲート絶縁層としては、ゲート電極への漏れ電流、電界効果トランジスタの低ゲート電圧駆動に関係することから、室温での電気伝導度が通常10-9S/cm以下、中でも10-14S/cm以下であることが好ましい。また、比誘電率が通常2.0以上、中でも2.5以上であることが好ましい。 Since the gate insulating layer is related to leakage current to the gate electrode and low gate voltage driving of the field effect transistor, the electric conductivity at room temperature is usually 10 −9 S / cm or less, particularly 10 −14 S / cm. The following is preferable. The relative dielectric constant is usually 2.0 or more, preferably 2.5 or more.

ゲート絶縁層は、例えば、スピンコーティング、溶液キャスティング、スタンプ印刷、スクリーン印刷、又はジェット印刷等の公知の方法で溶液処理し、乾燥させて未架橋ポリマー層を形成した後、紫外線照射、又は加熱処理によって架橋構造を形成して架橋ポリマー層となすことにより形成される。なお、例えば、紫外線照射による架橋処理中に、フォトマスク等を使用することによってパターニングが可能であり、紫外線未照射の未架橋ポリマー部分は有機溶媒等で容易に除去することができる。このパターニング処理を施すことによって、ビアホール構造を電子回路中に構築することが容易となる。   The gate insulating layer is treated with a solution by a known method such as spin coating, solution casting, stamp printing, screen printing, or jet printing, and dried to form an uncrosslinked polymer layer, and then irradiated with ultraviolet rays or heat treated. Is formed by forming a crosslinked structure by forming a crosslinked polymer layer. In addition, for example, patterning is possible by using a photomask or the like during the crosslinking treatment by ultraviolet irradiation, and the uncrosslinked polymer portion not irradiated with ultraviolet rays can be easily removed with an organic solvent or the like. By performing this patterning process, it becomes easy to construct a via hole structure in an electronic circuit.

ゲート絶縁層の厚みは、通常0.01μm以上、中でも0.1μm以上、更には0.2μm以上、また、通常4μm以下、中でも2μm以下、更には1μm以下の範囲であることが好ましい。   The thickness of the gate insulating layer is preferably 0.01 μm or more, particularly 0.1 μm or more, more preferably 0.2 μm or more, and usually 4 μm or less, especially 2 μm or less, more preferably 1 μm or less.

〔II−4.有機半導体層〕
有機半導体層の材料となる有機半導体としては、有機物を主成分とする半導体であれば特に制限されず、任意の材料を使用することができる。具体的には、ナフタセン、ペンタセン、ピレン、フラーレン等の縮合芳香族炭化水素、α−セキシチオフェン等のオリゴマー類、フタロシアニンやポルフィリン等の大環状化合物、α−セキシチオフェンやジアルキルセキシチオフェンに代表される、チオフェン環を4個以上含むオリゴチオフェン類、或いは、チオフェン環、ベンゼン環、フルオレン環、ナフタレン環、アントラセン環、チアゾール環、チアジアゾール環、ベンゾチアゾール環を合計4個以上連結したもの、アントラジチオフェン、ジベンゾチエノビスチオフェン、α、α’−ビス(ジチエノ[3,2−b’:2’、3’−d]チオフェン)等の縮合チオフェン及びその誘導体、ナフタレンテトラカルボン酸無水物、ナフタレンテトラカルボンサンジイミド、ペリレンテトラカルボン酸無水物、ペリレンテトラカルボンサンジイミド等の、芳香族カルボン酸無水物やそのイミド化物、銅フタロシアニン、パーフルオロ銅フタロシアニン、テトラベンゾポルフィリン及びその金属塩等の大環状化合物、ポリチオフェン、ポリフルオレン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリフェニレン、ポリアセチレン、ポリピロール、ポリアニリン、特に、レジオレギュラーポリチオフェンのような自己組織化を示すものや、ポリフルオレンやその共重合体に代表される液晶性を示す高分子等が挙げられる。これらの有機半導体材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。また、有機半導体材料のみを用いてもよいが、有機半導体材料以外の材料と混合して用いることもできる。更には、異なる材料からなる複数の層の積層構造として用いることも出来る。
[II-4. Organic semiconductor layer)
The organic semiconductor used as the material of the organic semiconductor layer is not particularly limited as long as it is a semiconductor mainly composed of an organic substance, and any material can be used. Specific examples include condensed aromatic hydrocarbons such as naphthacene, pentacene, pyrene and fullerene, oligomers such as α-sexithiophene, macrocyclic compounds such as phthalocyanine and porphyrin, α-sexithiophene and dialkylsexithiophene. Typically, oligothiophenes containing 4 or more thiophene rings, or thiophene ring, benzene ring, fluorene ring, naphthalene ring, anthracene ring, thiazole ring, thiadiazole ring, benzothiazole ring combined in total 4 or more, Condensed thiophenes such as anthradithiophene, dibenzothienobisthiophene, α, α′-bis (dithieno [3,2-b ′: 2 ′, 3′-d] thiophene) and derivatives thereof, naphthalenetetracarboxylic anhydride, Naphthalenetetracarboxylic sandiimide, perylenetetracarboxylic Aromatic carboxylic acid anhydrides and imidized products such as anhydrides, perylenetetracarboxylic sandiimide, macrocyclic compounds such as copper phthalocyanine, perfluoro copper phthalocyanine, tetrabenzoporphyrin and metal salts thereof, polythiophene, polyfluorene, polythieny Lembinylene, polyphenylene vinylene, polyphenylene, polyacetylene, polypyrrole, polyaniline, especially those showing self-organization such as regioregular polythiophene, and polymers showing liquid crystallinity represented by polyfluorene and its copolymers It is done. Any of these organic semiconductor materials may be used alone, or two or more thereof may be used in combination in any ratio and combination. Moreover, although only an organic semiconductor material may be used, it can also be used by mixing with materials other than an organic semiconductor material. Furthermore, it can also be used as a laminated structure of a plurality of layers made of different materials.

中でも、有機半導体層の材料としては、アザアヌレン化合物が好ましく、ポルフィリン骨格を有する化合物(以下「ポルフィリン系化合物」と略称する。)やフタロシアニン骨格を有する化合物(以下「フタロシアニン系化合物」と略称する。)がより好ましい。ポルフィリン系化合物の具体例としては、特にベンゾポルフィリンおよびそのCuやZn等の金属錯体が好ましい。フタロシアニン系化合物の具体例としては、銅フタロシアニン、F16CuPC等のハロゲン化フタロシアニン等が挙げられる。 Among them, as the material for the organic semiconductor layer, an azaannulene compound is preferable, and a compound having a porphyrin skeleton (hereinafter abbreviated as “porphyrin compound”) or a compound having a phthalocyanine skeleton (hereinafter abbreviated as “phthalocyanine compound”). Is more preferable. As specific examples of the porphyrin-based compound, benzoporphyrin and its metal complex such as Cu and Zn are particularly preferable. Specific examples of the phthalocyanine compound include copper phthalocyanine, halogenated phthalocyanine such as F 16 CuPC, and the like.

有機半導体層は、上述の有機半導体材料等の材料を種々の方法で成膜することにより、形成することができる。例えば、ある程度の溶解性を有する材料に関しては、塗布による成膜が可能である。塗布の方法としては、溶液をたらすだけのキャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、ワイヤバーコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法等、更にはこれらの手法を複数組み合わせた方法を用いることができる。更に、塗布に類似の技術として、水面上に形成した単分子膜を基板に移し積層するラングミュア・ブロジェット法、液晶や融液状態を2枚の基板で挟んだり毛管現象で基板間に導入する方法等も挙げられる。   The organic semiconductor layer can be formed by depositing a material such as the above-described organic semiconductor material by various methods. For example, a material having a certain degree of solubility can be formed by coating. As a method of application, a casting method that only drops a solution, a coating method such as spin coating, dip coating, blade coating, wire bar coating, spray coating, etc., a printing method such as inkjet printing, screen printing, offset printing, letterpress printing, A soft lithography technique such as a microcontact printing method, or a combination of these techniques can be used. Furthermore, as a technique similar to coating, a Langmuir-Blodgett method in which a monomolecular film formed on a water surface is transferred to a substrate and laminated, a liquid crystal or a melt state is sandwiched between two substrates or introduced between substrates by capillary action. A method etc. are also mentioned.

また、溶解性の高い有機半導体前駆体を上記塗布法により成膜し、それを加熱処理等により有機半導体膜に変換することにより、有機半導体層を形成することもできる。このような有機半導体前駆体の例としては、テトラベンゾポルフィリン及びペンタセンがこれまでに報告されている。   Alternatively, an organic semiconductor layer can be formed by forming a highly soluble organic semiconductor precursor by the above coating method and converting it into an organic semiconductor film by heat treatment or the like. As examples of such organic semiconductor precursors, tetrabenzoporphyrin and pentacene have been reported so far.

また、有機半導体層を真空プロセスで形成することも出来る。この場合には、有機半導体材料をルツボや金属のボートに入れて真空中で加熱し、基板等に付着させる真空蒸着法を用いることが出来る。この際、真空度としては、1×10-3Torr以下、好ましくは1×10-5Torr以下である。なお、1Torr≒133Paである。また、基板温度でトランジスタの特性が変化するので、最適な基板温度を選択する必要があるが、通常0℃以上、200℃以下の範囲が好ましい。また、蒸着速度は通常0.01Å/秒以上、好ましくは0.1Å/秒以上、また、通常100Å/秒以下、好ましくは10Å/秒以下の範囲が用いられる。材料を蒸発させる方法としては、加熱の他、加速したアルゴン等のイオンを衝突させるスパッタ法も用いることが出来る。 The organic semiconductor layer can also be formed by a vacuum process. In this case, it is possible to use a vacuum vapor deposition method in which an organic semiconductor material is put in a crucible or a metal boat, heated in a vacuum, and attached to a substrate or the like. At this time, the degree of vacuum is 1 × 10 −3 Torr or less, preferably 1 × 10 −5 Torr or less. Note that 1 Torr≈133 Pa. Further, since the transistor characteristics change depending on the substrate temperature, it is necessary to select an optimum substrate temperature, but a range of 0 ° C. or higher and 200 ° C. or lower is usually preferable. Further, the deposition rate is usually 0.01 Å / second or more, preferably 0.1 Å / second or more, and usually 100 Å / second or less, preferably 10 Å / second or less. As a method for evaporating the material, a sputtering method in which ions such as accelerated argon collide can be used in addition to heating.

有機半導体層の膜厚は、薄過ぎると電流の流れる部分が制限され、特性が不充分になってしまう傾向があり、厚過ぎると成膜に必要な材料が多くなったり、成膜時間が長くなったりしてコストアップにつながり、且つ、オフ電流が流れやすくなりオンオフ比を大きく取れなくなる傾向がある。従って、好ましい有機半導体層の膜厚は、通常5nm以上、中でも10nm以上、更には30nm以上、また、通常10μm以下、中でも1μm以下、更には500nm以下の範囲である。   If the thickness of the organic semiconductor layer is too thin, the current flowing portion is limited and the characteristics tend to be insufficient, and if it is too thick, more materials are required for film formation and the film formation time is longer. As a result, the cost increases, and the off-current tends to flow, and the on / off ratio tends not to be increased. Accordingly, the preferable thickness of the organic semiconductor layer is usually 5 nm or more, particularly 10 nm or more, more preferably 30 nm or more, and usually 10 μm or less, especially 1 μm or less, and further 500 nm or less.

〔II−5.ソース電極及びドレイン電極〕
ソース電極及びドレイン電極の構成材料としては、ゲート電極の場合と同様、導電性を示す材料であれば特に制限されず、公知の材料を任意に選択して用いることができる。ソース電極及びドレイン電極の材料の例としては、白金、金、アルミニウム、クロム、ニッケル、銅、チタン、マグネシウム、カルシウム、バリウム、ナトリウム等の金属、InO2、SnO2、ITO等の導電性金属酸化物、樟脳スルホン酸がドープされたポリアニリン、パラトルエンスルホン酸がドープされたポリエチレンジオキシチオフェン等の、ドープされた導電性高分子、及び、カーボンブラック、グラファイト粉、金属微粒子等がバインダーに分散されてなる導電性複合材料等が挙げられる。これらの材料は、何れか一種を単独で用いてもよく、二種以上を任意の比率及び組み合わせで併用してもよい。
[II-5. Source electrode and drain electrode)
The constituent material of the source electrode and the drain electrode is not particularly limited as long as it is a material exhibiting conductivity, as in the case of the gate electrode, and a known material can be arbitrarily selected and used. Examples of materials for the source and drain electrodes include metals such as platinum, gold, aluminum, chromium, nickel, copper, titanium, magnesium, calcium, barium, sodium, and conductive metal oxides such as InO 2 , SnO 2 , and ITO. , Doped conductive polymer such as polyaniline doped with camphorsulfonic acid, polyethylenedioxythiophene doped with paratoluenesulfonic acid, carbon black, graphite powder, metal fine particles, etc. are dispersed in binder And conductive composite materials. Any of these materials may be used alone, or two or more of these materials may be used in any ratio and combination.

ソース電極及びドレイン電極は、ゲート電極と同様、例えば、真空蒸着法、スパッタ法、塗布法、印刷法、ゾルゲル法等により形成される。そのパターニング方法としては、例えば、フォトレジストのパターニングとエッチング液や反応性のプラズマでのエッチングを組み合わせたフォトリソグラフィー法、インクジェット印刷、スクリーン印刷、オフセット印刷、凸版印刷等の印刷法、マイクロコンタクトプリンティング法等のソフトリソグラフィーの手法、及びこれらの手法を複数組み合わせた手法等が挙げられる。また、レーザーや電子線等のエネルギー線を照射して材料を除去することや材料の導電性を変化させることにより、直接パターンを形成することも可能である。   Similar to the gate electrode, the source electrode and the drain electrode are formed by, for example, a vacuum deposition method, a sputtering method, a coating method, a printing method, a sol-gel method, or the like. As the patterning method, for example, a photolithographic method combining photoresist patterning and etching with an etchant or reactive plasma, ink-jet printing, screen printing, offset printing, letterpress printing and other printing methods, microcontact printing method, etc. Soft lithography techniques such as these, and a technique combining a plurality of these techniques. It is also possible to directly form a pattern by irradiating an energy beam such as a laser or an electron beam to remove the material or changing the conductivity of the material.

ソース電極及びドレイン電極の厚みは、特に制限されるものではないが、通常0.01μm以上、中でも0.02μm以上、また、通常2μm以下、中でも1μm以下の範囲とすることが好ましい。   The thickness of the source electrode and the drain electrode is not particularly limited, but is preferably 0.01 μm or more, particularly 0.02 μm or more, and usually 2 μm or less, particularly 1 μm or less.

〔II−6.チャネル〕
有機電界効果トランジスタは、ソース電極及びドレイン電極で挟まれるチャネル部分の電流をゲート電極により制御して、スイッチング或いは増幅の動作をする。このチャネル部分の長さ(ソース電極とドレイン電極とのギャップ間隔)は、一般に狭いほどトランジスタとしての特性が上昇するが、狭過ぎるとオフ電流が増加したり、オンオフ比が小さくなる、いわゆるショートチャンネル効果が生じる傾向がある。また、チャネルの幅(ソース電極とドレイン電極との間の幅)が大きくなると、大きな電流を流せるようになるという点で好ましいが、大き過ぎると素子の面積が大きくなり、集積化の面で不利になる場合がある。なお、ソース電極及びドレイン電極を櫛型電極にすることにより、長いチャネル長を得ることができる。
[II-6. channel〕
The organic field effect transistor performs switching or amplification operation by controlling the current in the channel portion sandwiched between the source electrode and the drain electrode by the gate electrode. The length of this channel portion (gap interval between the source electrode and the drain electrode) generally increases as the transistor becomes narrower, but if it is too narrow, the off-current increases or the on / off ratio decreases. There is a tendency to have an effect. Further, it is preferable that the channel width (the width between the source electrode and the drain electrode) is large in terms of allowing a large current to flow. It may become. Note that a long channel length can be obtained by using a comb electrode for the source electrode and the drain electrode.

従って、チャネル長は、通常100nm以上、中でも500nm以上、更には1μm以上、また、通常300μm以下、中でも100μm以下、更には50μm以下の範囲であることが好ましい。
また、チャネルの幅は、通常500nm以上、中でも5μm以上、更には10μm以上、また、通常20mm以下、中でも5mm以下、更には1mm以下の範囲であることが好ましい。
Therefore, the channel length is preferably in the range of usually 100 nm or more, especially 500 nm or more, more preferably 1 μm or more, and usually 300 μm or less, especially 100 μm or less, and more preferably 50 μm or less.
The width of the channel is preferably in the range of usually 500 nm or more, especially 5 μm or more, more preferably 10 μm or more, and usually 20 mm or less, especially 5 mm or less, more preferably 1 mm or less.

〔II−7.その他〕
本発明の電界効果トランジスタは、以上説明した各層の他に、必要であれば任意の層を有していてもよい。
例えば、基板と反対側の最上層(上記の各実施形態では有機半導体層等)の上などに、保護膜を設けることもできる。保護層の材料は特に限定されないが、例えば、エポキシ樹脂、ポリメチルメタクリレート等のアクリル樹脂、ポリウレタン、ポリイミド、ポリビニルアルコール、フッ素樹脂、ポリオレフィン等の各種樹脂からなる膜や、酸化珪素、酸化アルミニウム、窒化珪素等、無機酸化膜や窒化膜等の誘電体からなる膜が好ましく挙げられる。特に、酸素や水分の透過率や吸水率の小さな樹脂(ポリマー)が望ましい。例えばポリマーフィルムにアルミ等の金属や酸化ケイ素、窒化珪素、SiON等の気体透過性の小さな金属や無機酸化膜を有するポリマーの膜等を好適に用いることができる。
[II-7. Others]
The field effect transistor of the present invention may have an arbitrary layer, if necessary, in addition to the above-described layers.
For example, a protective film can be provided on the uppermost layer (an organic semiconductor layer or the like in each of the above embodiments) on the side opposite to the substrate. The material of the protective layer is not particularly limited. For example, films made of various resins such as acrylic resin such as epoxy resin and polymethyl methacrylate, polyurethane, polyimide, polyvinyl alcohol, fluororesin, polyolefin, silicon oxide, aluminum oxide, and nitride A film made of a dielectric such as silicon or an inorganic oxide film or a nitride film is preferably used. In particular, a resin (polymer) having a low oxygen and moisture permeability and a low water absorption rate is desirable. For example, a metal such as aluminum, a metal having a small gas permeability such as silicon oxide, silicon nitride, or SiON, or a polymer film having an inorganic oxide film can be suitably used for the polymer film.

〔II−8.電界効果トランジスタ〕
本発明の電界効果トランジスタの移動度は、通常10-3cm2/Vs以上、好ましくは10-2cm2/Vs以上が実用上望ましく用いることができる。
オンオフ比は、アプリケーション等にも依存するが、一般的には102以上、好ましくは103以上、更に好ましくは104以上が望ましい。
[II-8. Field effect transistor)
The mobility of the field effect transistor of the present invention is usually 10 −3 cm 2 / Vs or higher, preferably 10 −2 cm 2 / Vs or higher.
The on / off ratio depends on the application and the like, but is generally 10 2 or more, preferably 10 3 or more, more preferably 10 4 or more.

本発明の電界効果トランジスタは、単独の素子として構成してもよいが、集積回路の一部として構成されていてもよい。後者の場合、集積回路が有するトランジスタの大部分又は全てが、本発明の電界効果トランジスタであることが好ましい。トランジスタを集積して集積回路とすることにより、デジタル素子やアナログ素子が実現できる。これらの素子の例としては、AND、OR、NAND、NOT等の論理回路、メモリー素子、発振素子、増幅素子等が挙げられる。さらにこれらの素子を組み合わせることにより、ICカードやICタグを作製することが出来る。   The field effect transistor of the present invention may be configured as a single element or may be configured as a part of an integrated circuit. In the latter case, most or all of the transistors included in the integrated circuit are preferably the field effect transistors of the present invention. By integrating transistors into an integrated circuit, a digital element or an analog element can be realized. Examples of these elements include logic circuits such as AND, OR, NAND, NOT, memory elements, oscillation elements, amplification elements, and the like. Further, an IC card or an IC tag can be manufactured by combining these elements.

本発明の電界効果トランジスタの用途は特に制限されず、各種の電子デバイスに使用することが可能である。電子デバイスの例としては、ディスプレーのアクティブマトリクスや、ICタグやディスプレイのドライバIC等のIC素子等が挙げられる。   The application of the field effect transistor of the present invention is not particularly limited, and can be used for various electronic devices. Examples of the electronic device include an active matrix of a display and an IC element such as an IC tag or a driver IC of a display.

例えば、本発明の電界効果トランジスタをディスプレーのアクティブマトリクスに使用する場合、スイッチング素子として利用することが出来る。これは、ゲートに印加される電圧でソースとドレイン間の電流をスイッチング出来ることを利用して、ある表示素子に電圧を印加あるいは電流を供給する時のみスイッチを入れ、その他の時間は回路を切断する事により、高速、高コントラストな表示を行なうものである。適用される表示素子としては、液晶表示素子、高分子分散型液晶表示素子、電気泳動表示素子、エレクトロルミネッセント素子、エレクトロクロミック素子等が挙げられる。   For example, when the field effect transistor of the present invention is used for an active matrix of a display, it can be used as a switching element. This utilizes the fact that the current between the source and drain can be switched by the voltage applied to the gate, so that the switch is turned on only when a voltage is applied to or supplied to a certain display element, and the circuit is disconnected at other times. By doing so, a high-speed, high-contrast display is performed. Examples of the display element to be applied include a liquid crystal display element, a polymer dispersed liquid crystal display element, an electrophoretic display element, an electroluminescent element, and an electrochromic element.

本発明の電界効果トランジスタを用いたアクティブマトリクス等の電子デバイス(本発明の電子デバイス)は、低温プロセスでの素子作製が可能であり、プラスチック基板、プラスチックフィルム、紙等の、高温処理に耐えない基板を用いることができる。また、塗布あるいは印刷プロセスでの素子作製が可能であることから、例えば大面積のディスプレーへの応用に適している。また、従来のアクティブマトリクスの代替としても、省エネルギープロセス、低コストプロセスの可能な素子として有利である。   An electronic device such as an active matrix using the field effect transistor of the present invention (electronic device of the present invention) can be manufactured by a low-temperature process, and cannot withstand high-temperature processing of a plastic substrate, plastic film, paper, or the like. A substrate can be used. In addition, since the device can be manufactured by a coating or printing process, it is suitable for application to a large area display, for example. Further, as an alternative to the conventional active matrix, it is advantageous as an element capable of an energy saving process and a low cost process.

本発明の有機電界効果トランジスタによれば、有機電界効果トランジスタにおいて、パターニングにより有機半導体層のエッジ部分が劣化した場合でも、該エッジ部分を流れるオフ電流を抑制し、良好な半導体特性を有する有機電界効果トランジスタ並びにそれを用いた集積回路及び電子デバイスを得ることができ、極めて有用である。   According to the organic field effect transistor of the present invention, even in the case where the edge portion of the organic semiconductor layer deteriorates due to patterning in the organic field effect transistor, the organic field having good semiconductor characteristics is suppressed by suppressing the off-current flowing through the edge portion. An effect transistor and an integrated circuit and an electronic device using the effect transistor can be obtained and are extremely useful.

(a)は本発明の第1実施形態に係る有機電界効果トランジスタを上方からみた模式的な平面図であり、(b)は(a)に示す有機電界効果トランジスタのb−b’面における模式的な断面図である。(A) is the typical top view which looked at the organic field effect transistor which concerns on 1st Embodiment of this invention from upper direction, (b) is the model in the bb 'surface of the organic field effect transistor shown to (a). FIG. 本発明の第1実施形態の第1変形例に係る有機電界効果トランジスタを側方からみた模式的な断面図である。It is typical sectional drawing which looked at the organic field effect transistor which concerns on the 1st modification of 1st Embodiment of this invention from the side. 本発明の第1実施形態の第2変形例に係る有機電界効果トランジスタを側方からみた模式的な断面図である。It is the typical sectional view which looked at the organic field effect transistor concerning the 2nd modification of a 1st embodiment of the present invention from the side. 本発明の第1実施形態の第3変形例に係る有機電界効果トランジスタを側方からみた模式的な断面図である。It is the typical sectional view which looked at the organic field effect transistor concerning the 3rd modification of a 1st embodiment of the present invention from the side. 本発明の第2実施形態に係る有機電界効果トランジスタを上方からみた模式的な平面図である。It is the typical top view which looked at the organic field effect transistor which concerns on 2nd Embodiment of this invention from upper direction. 本発明の第3実施形態が解決しようとする課題を説明する図であり、本発明の第1実施形態に係る有機電界効果トランジスタを上方からみた模式的な平面図である。It is a figure explaining the subject which 3rd Embodiment of this invention tends to solve, and is the typical top view which looked at the organic field effect transistor which concerns on 1st Embodiment of this invention from upper direction. 本発明の第3実施形態に係る有機電界効果トランジスタを上方からみた模式的な平面図である。It is the typical top view which looked at the organic field effect transistor which concerns on 3rd Embodiment of this invention from upper direction. (a)は従来の有機電界効果トランジスタを上方からみた模式的な平面図であり、(b)は(a)に示す有機電界効果トランジスタのa−a’面における模式的な断面図である。(A) is the typical top view which looked at the conventional organic field effect transistor from the upper part, (b) is typical sectional drawing in the a-a 'plane of the organic field effect transistor shown to (a).

符号の説明Explanation of symbols

1,1a ソース電極
2,2a,2b ドレイン電極
3,3a ゲート電極
4,4a,4b,4c,4d ゲート絶縁層
5,5a,5b,5c,5d 有機半導体層
6 基板
7a,7b 絶縁部
100,101,102,103,104,105,106 有機電界効果トランジスタ

1, 1a Source electrode 2, 2a, 2b Drain electrode 3, 3a Gate electrode 4, 4a, 4b, 4c, 4d Gate insulating layer 5, 5a, 5b, 5c, 5d Organic semiconductor layer 6 Substrate 7a, 7b Insulating part 100, 101, 102, 103, 104, 105, 106 Organic field effect transistor

Claims (8)

ゲート絶縁層と、パターニングされた有機半導体層と、該ゲート絶縁層により該有機半導体層と隔離されたゲート電極と、該有機半導体層に接して設けられたソース電極及びドレイン電極とを有する有機電界効果トランジスタであって、
該有機半導体層のエッジ部分と、該ソース電極及び該ドレイン電極のうち少なくとも一方とが接触しないように配置された
ことを特徴とする有機電界効果トランジスタ。
An organic electric field having a gate insulating layer, a patterned organic semiconductor layer, a gate electrode separated from the organic semiconductor layer by the gate insulating layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer An effect transistor,
An organic field effect transistor, wherein an edge portion of the organic semiconductor layer and at least one of the source electrode and the drain electrode are not in contact with each other.
該ソース電極及び該ドレイン電極のうち少なくとも一方が、該ゲート絶縁層を介して、該有機半導体層のエッジ部分と隔てられるように配置された
ことを特徴とする、請求項1記載の有機電界効果トランジスタ。
The organic field effect according to claim 1, wherein at least one of the source electrode and the drain electrode is disposed so as to be separated from an edge portion of the organic semiconductor layer through the gate insulating layer. Transistor.
該有機半導体層に接して設けられた絶縁部をさらに備え、
該ソース電極及び該ドレイン電極のうち少なくとも一方が、該絶縁部を介して、該有機半導体層のエッジ部分と隔てられるように配置された
ことを特徴とする、請求項1又は請求項2に記載の有機電界効果トランジスタ。
An insulating portion provided in contact with the organic semiconductor layer;
3. The device according to claim 1, wherein at least one of the source electrode and the drain electrode is disposed so as to be separated from an edge portion of the organic semiconductor layer through the insulating portion. Organic field effect transistor.
基板面を投影面とした場合に、該有機半導体層の投影パターンのエッジ部分に沿って該ソース電極の投影パターンと該ドレイン電極の投影パターンとを結ぶ全ての経路と、該ゲート電極の投影パターンとが交差するように配置される
ことを特徴とする、請求項1〜3の何れか一項に記載の有機電界効果トランジスタ。
When the substrate surface is a projection surface, all paths connecting the projection pattern of the source electrode and the projection pattern of the drain electrode along the edge portion of the projection pattern of the organic semiconductor layer, and the projection pattern of the gate electrode The organic field effect transistor according to claim 1, wherein the organic field effect transistor is disposed so as to intersect with each other.
ゲート絶縁層と、パターニングされた有機半導体層と、該ゲート絶縁層により該有機半導体層と隔離されたゲート電極と、該有機半導体層に接して設けられたソース電極及びドレイン電極とを有する有機電界効果トランジスタであって、
基板面を投影面とした場合に、該有機半導体層の投影パターンのエッジ部分に沿って該ソース電極の投影パターンと該ドレイン電極の投影パターンとを結ぶ全ての経路と、該ゲート電極の投影パターンとが交差するように配置される
ことを特徴とする有機電界効果トランジスタ。
An organic electric field having a gate insulating layer, a patterned organic semiconductor layer, a gate electrode separated from the organic semiconductor layer by the gate insulating layer, and a source electrode and a drain electrode provided in contact with the organic semiconductor layer An effect transistor,
When the substrate surface is a projection surface, all paths connecting the projection pattern of the source electrode and the projection pattern of the drain electrode along the edge portion of the projection pattern of the organic semiconductor layer, and the projection pattern of the gate electrode An organic field effect transistor, wherein the organic field effect transistor is disposed so as to intersect with each other.
該ゲート電極の投影パターンが、該有機半導体層の投影パターン周囲の閉曲線と2箇所以上で交差するように配置されることにより、該有機半導体層の投影パターンが、該ソース電極の投影パターンを含む該有機半導体層の部分投影パターンと、該ドレイン電極の投影パターンを含む該有機半導体層の部分投影パターンとを含む、2以上の部分投影パターンに分割される
ことを特徴とする、請求項5記載の有機電界効果トランジスタ。
The projected pattern of the organic semiconductor layer includes the projected pattern of the source electrode by arranging the projected pattern of the gate electrode so as to intersect the closed curve around the projected pattern of the organic semiconductor layer at two or more places. 6. The method according to claim 5, wherein the organic semiconductor layer is divided into two or more partial projection patterns including a partial projection pattern of the organic semiconductor layer and a partial projection pattern of the organic semiconductor layer including a projection pattern of the drain electrode. Organic field effect transistor.
請求項1〜6の何れか一項に記載の有機電界効果トランジスタを少なくとも備える
ことを特徴とする集積回路。
An integrated circuit comprising at least the organic field effect transistor according to claim 1.
請求項1〜6の何れか一項に記載の有機電界効果トランジスタを含む電子回路を少なくとも備える
ことを特徴とする電子デバイス。
An electronic device comprising at least an electronic circuit including the organic field effect transistor according to claim 1.
JP2006154593A 2006-06-02 2006-06-02 Organic field effect transistor and integrated circuit using the same and electronic device Pending JP2007324453A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154593A JP2007324453A (en) 2006-06-02 2006-06-02 Organic field effect transistor and integrated circuit using the same and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154593A JP2007324453A (en) 2006-06-02 2006-06-02 Organic field effect transistor and integrated circuit using the same and electronic device

Publications (1)

Publication Number Publication Date
JP2007324453A true JP2007324453A (en) 2007-12-13

Family

ID=38856963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154593A Pending JP2007324453A (en) 2006-06-02 2006-06-02 Organic field effect transistor and integrated circuit using the same and electronic device

Country Status (1)

Country Link
JP (1) JP2007324453A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138549A (en) * 2010-12-28 2012-07-19 Dainippon Printing Co Ltd Thin film transistor
JP2015056459A (en) * 2013-09-11 2015-03-23 株式会社半導体エネルギー研究所 Semiconductor device
CN112349733A (en) * 2020-09-09 2021-02-09 湖北长江新型显示产业创新中心有限公司 Array substrate, manufacturing method of array substrate and display device
CN112420499A (en) * 2019-08-23 2021-02-26 天津大学 Patterned alumina dielectric layer and grid based on screen printing, and preparation method and application thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189922A (en) * 1996-01-10 1997-07-22 Seiko Epson Corp Active matrix substrate
JPH11214696A (en) * 1998-01-23 1999-08-06 Toshiba Corp Thin-film transistor and its manufacture
JP2003188389A (en) * 2001-10-09 2003-07-04 Semiconductor Energy Lab Co Ltd Switching element, and display and semiconductor device using it
JP2003318194A (en) * 2002-04-24 2003-11-07 Sharp Corp Semiconductor device and its manufacturing method
JP2006032921A (en) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2006093667A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor devices
JP2006100632A (en) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd Organic semiconductor device
JP2006140433A (en) * 2004-11-10 2006-06-01 Samsung Sdi Co Ltd Organic thin-film transistor, its manufacturing method and flat-panel display provided therewith

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189922A (en) * 1996-01-10 1997-07-22 Seiko Epson Corp Active matrix substrate
JPH11214696A (en) * 1998-01-23 1999-08-06 Toshiba Corp Thin-film transistor and its manufacture
JP2003188389A (en) * 2001-10-09 2003-07-04 Semiconductor Energy Lab Co Ltd Switching element, and display and semiconductor device using it
JP2003318194A (en) * 2002-04-24 2003-11-07 Sharp Corp Semiconductor device and its manufacturing method
JP2006032921A (en) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacturing method
JP2006093667A (en) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor devices
JP2006100632A (en) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd Organic semiconductor device
JP2006140433A (en) * 2004-11-10 2006-06-01 Samsung Sdi Co Ltd Organic thin-film transistor, its manufacturing method and flat-panel display provided therewith

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012138549A (en) * 2010-12-28 2012-07-19 Dainippon Printing Co Ltd Thin film transistor
JP2015056459A (en) * 2013-09-11 2015-03-23 株式会社半導体エネルギー研究所 Semiconductor device
CN112420499A (en) * 2019-08-23 2021-02-26 天津大学 Patterned alumina dielectric layer and grid based on screen printing, and preparation method and application thereof
CN112420499B (en) * 2019-08-23 2022-12-20 天津大学 Patterned alumina dielectric layer and grid electrode and preparation method and application thereof
CN112349733A (en) * 2020-09-09 2021-02-09 湖北长江新型显示产业创新中心有限公司 Array substrate, manufacturing method of array substrate and display device
CN112349733B (en) * 2020-09-09 2022-09-06 湖北长江新型显示产业创新中心有限公司 Array substrate, manufacturing method of array substrate and display device

Similar Documents

Publication Publication Date Title
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
US8222631B2 (en) Organic thin film transistor and flat display device having the same
Leydecker et al. Organic-based inverters: basic concepts, materials, novel architectures and applications
JP5148211B2 (en) Organic thin film transistor and organic thin film light emitting transistor
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR20080112110A (en) Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JPWO2009044614A1 (en) Organic semiconductor device
JP2006270094A (en) Method for patterning organic thin film, organic thin-film transistor using it and its manufacturing method, flat panel display provided with organic thin-film transistor
US20090001362A1 (en) Organic Thin Film Transistor and Manufacturing Process the Same
KR100719566B1 (en) An organic thin film transistor, and a flat panel display therewith
JP4529571B2 (en) Field effect transistor
JP2007324453A (en) Organic field effect transistor and integrated circuit using the same and electronic device
KR102073763B1 (en) Organic insulating layer composition, method for forming organic insulating layrer, and organic thin film transistor including the organic insulating layer
JP2007273594A (en) Field-effect transistor
JP5023630B2 (en) Method for manufacturing organic semiconductor element
JP2005109028A (en) Organic field-effect transistor and its manufacturing method
JP2004063978A (en) Field effect transistor
KR101101479B1 (en) Improvement of charge injection in organic thin film transistor by local doping
JP4506228B2 (en) Organic field effect transistor, display element and electronic paper
JP2004023071A (en) Manufacturing method of electronic device, and the electronic device
JP2004063975A (en) Field effect transistor
JP4934972B2 (en) Field effect transistor
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
Lee et al. OFETs: Basic concepts and material designs

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016