JP2007318999A - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP2007318999A
JP2007318999A JP2007225651A JP2007225651A JP2007318999A JP 2007318999 A JP2007318999 A JP 2007318999A JP 2007225651 A JP2007225651 A JP 2007225651A JP 2007225651 A JP2007225651 A JP 2007225651A JP 2007318999 A JP2007318999 A JP 2007318999A
Authority
JP
Japan
Prior art keywords
transformer
switch element
coil
primary winding
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007225651A
Other languages
Japanese (ja)
Other versions
JP4689648B2 (en
Inventor
Yoshiaki Matsuda
善秋 松田
Hiroshi Unno
洋 海野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2007225651A priority Critical patent/JP4689648B2/en
Publication of JP2007318999A publication Critical patent/JP2007318999A/en
Application granted granted Critical
Publication of JP4689648B2 publication Critical patent/JP4689648B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To attain a high efficiency, economical and compact device, in a switching power supply provided with a function of step-up chopper operation and a function of half-bridge circuit operation. <P>SOLUTION: The switching power supply has input terminals 2a, 2b for receiving DC voltage; an output transformer T of a core construction, having a first primary winding wire N1; a second primary winding wire N2; and secondary winding wires Na, Nb; a series circuit of the primary winding wire N2, connected between the concerned input terminals and a first switching element Q1; a series circuit of the concerned primary winding wire N1 connected between terminals of the concerned switching element Q1 and a capacitor C1; a series circuit of a second switching element Q2 connected between terminals of the concerned primary winding wire N1 and a capacitor C2; a rectifier circuit, constituted by synchronous rectifying MOSFETQ3, Q4 to be connected to the concerned secondary winding wire of the concerned output transformer; a filter circuit connected to the concerned rectifier circuit, an output terminal; and a control circuit 18 detecting output voltage of the output terminal to alternately on/off control the concerned first switching element and the concerned second switching element. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はスイッチング電源装置の高効率化、小型経済化に関するものである。   The present invention relates to high efficiency and small size economy of a switching power supply device.

MOSFETを用いた同期整流型スイッチング電源装置において、高効率化を実現しようとする時に問題となるのはMOSFETのソース、ドレイン間の電圧が高いものほどオン抵抗が大きく電力損失が大きいため電源の効率が低下するという問題がある。また同期整流回路を構成するMOSFETを一次側スイッチのオフ期間の全期間にわたり駆動することが出来ずこの期間のスイッチング損失が発生することである。また、入力チョークコイル,出力フィルタを構成するチョークコイルを必要とするため、実装面積が増大することである。   In a synchronous rectification type switching power supply using a MOSFET, the problem when trying to achieve high efficiency is that the higher the voltage between the source and drain of the MOSFET, the higher the on-resistance and the greater the power loss, so the efficiency of the power supply There is a problem that decreases. Further, the MOSFET constituting the synchronous rectifier circuit cannot be driven over the entire period of the off period of the primary side switch, and switching loss occurs during this period. Further, since a choke coil constituting an input choke coil and an output filter is required, the mounting area is increased.

本出願人は先に係わる問題を改善したスイッチング電源装置を考案した(特開平11−262263号)。図5はこの回路例を示す。図5においてVINは、入力電源であり2a,2bは入力端子、L1はチョークコイル、Q1,Q2はスイッチ素子(MOSFET)、C1,C2はコンデンサ、T,N1およびNa,Nbは出力トランスとその一次巻き線および二次巻き線部分、Q3,Q4は同期整流MOSFET、L、Coutはそれぞれ出力フィルタを構成するチョークコイルおよびコンデンサ、18a,18bは出力端子、18は制御回路である。   The present applicant has devised a switching power supply device that has improved the above-mentioned problems (Japanese Patent Laid-Open No. 11-262263). FIG. 5 shows an example of this circuit. In FIG. 5, VIN is an input power source, 2a and 2b are input terminals, L1 is a choke coil, Q1 and Q2 are switch elements (MOSFETs), C1 and C2 are capacitors, and T and N1, Na and Nb are output transformers and their Primary winding and secondary winding portions, Q3 and Q4 are synchronous rectification MOSFETs, L and Cout are choke coils and capacitors constituting an output filter, 18a and 18b are output terminals, and 18 is a control circuit.

この回路の動作は、一次側スイッチ素子Q1、Q2が交互にオン、オフ(一方のスイッチ素子がオンの時他方のスイッチ素子がオフ)し、出力トランスTを介して同期整流MOSFETQ3,Q4にゲート信号を与え、チョークコイルLを介して負荷17に給電する。又出力端子の電圧を検出し制御回路18を通して一次側スイッチ素子Q1,Q2のオンオフ比を変えることにより出力電圧Voutの定電圧制御をおこなう。   In this circuit, the primary side switch elements Q1 and Q2 are alternately turned on and off (the other switch element is turned off when one switch element is turned on) and gated to the synchronous rectification MOSFETs Q3 and Q4 via the output transformer T. A signal is supplied and power is supplied to the load 17 via the choke coil L. Further, the output voltage Vout is controlled at a constant voltage by detecting the voltage of the output terminal and changing the on / off ratio of the primary side switching elements Q1, Q2 through the control circuit 18.

因みに上記回路は昇圧チョッパ回路として入力電源VINからコンデンサC1,C2との直列回路に電力を送り、同時にハーフブリッジ回路の動作によりコンデンサC1,C2の直列回路から負荷に電力を供給する。   Incidentally, the circuit as a step-up chopper circuit sends power from the input power source VIN to the series circuit of the capacitors C1 and C2, and simultaneously supplies power to the load from the series circuit of the capacitors C1 and C2 by the operation of the half bridge circuit.

この従来回路は同期整流MOSFETQ3,Q4を短いオフ期間を除いて常に駆動することが可能なため、同期整流MOSFETとして耐圧が低くオン抵抗の小さいものが使用でき出力フィルタも小さくできるので高効率のスイッチング電源装置を提供できる。   Since this conventional circuit can always drive the synchronous rectification MOSFETs Q3 and Q4 except for a short off period, a synchronous rectification MOSFET having a low withstand voltage and a low on-resistance can be used, and an output filter can be made small, so that high efficiency switching is possible. A power supply device can be provided.

本発明は入力部、および出力部のチョークコイルを不要にし、且つ高効率、小型経済化を図ったスイッチング電源装置を提供するものである。   The present invention provides a switching power supply device that eliminates the need for a choke coil in an input section and an output section, and that achieves high efficiency and miniaturization.

上記の課題を達成するための本発明のスイッチング電源装置は、両方のセンターレグの周辺に巻回した第一の一次巻き線及び第二の一次巻き線と、一方の該センターレグの周辺に巻回した二次巻き線と、他方の該センターレグの周辺に巻回した二次巻き線を備えた出力トランスのコアを用いる。直流電圧を受ける入力端子と、第一の一次巻き線、第二の一次巻き線及び二次巻き線を有する出力トランスと、該入力端子間に接続される該第二の一次巻き線と第一のスイッチ素子との直列回路と、該スイッチ素子の端子間に接続される該出力トランスの該第一の一次巻き線とコンデンサとの直列回路と、該出力トランスの該第一の一次巻き線の端子間に接続されるスイッチ素子とコンデンサの直列回路と、同期整流MOSFETで構成され該出力トランスの該二次巻き線に接続される整流回路と、該整流回路に接続されるコンデンサと、出力端子と、該出力端子の出力電圧を検出して該第一のスイッチ素子と第二のスイッチ素子を交互にオン、オフ制御する制御回路を有し、入力チョークコイルおよび出力チョークコイルを不要とすることを特徴とする。   In order to achieve the above object, the switching power supply device of the present invention includes a first primary winding and a second primary winding wound around the center legs, and a winding around one of the center legs. The core of the output transformer provided with the rotated secondary winding and the secondary winding wound around the other center leg is used. An input terminal for receiving a DC voltage; an output transformer having a first primary winding, a second primary winding and a secondary winding; and the second primary winding connected between the input terminals and the first A series circuit of the switch element, a series circuit of the first primary winding and the capacitor of the output transformer connected between the terminals of the switch element, and the first primary winding of the output transformer. A series circuit of a switch element and a capacitor connected between the terminals, a rectifier circuit configured by a synchronous rectification MOSFET and connected to the secondary winding of the output transformer, a capacitor connected to the rectifier circuit, and an output terminal And a control circuit that detects the output voltage of the output terminal and alternately turns on and off the first switch element and the second switch element, and eliminates the need for an input choke coil and an output choke coil And features.

図1は本発明の一実施例回路図で従来例と同一符号は同等部分を示す。本発明に係る本実施例は出力トランスTに第二の一次巻き線N2を設け、該一次巻き線N1,N2の励磁インダクタンスを利用することに大きな特徴を有する。   FIG. 1 is a circuit diagram of one embodiment of the present invention. The present embodiment according to the present invention is greatly characterized in that the output transformer T is provided with the second primary winding N2, and the exciting inductances of the primary windings N1 and N2 are used.

図1においてVINは入力電源であり、2a,2bは入力端子であり、Q1とQ2はそれぞれ第一と第二のスイッチ素子であり、C1とC2はそれぞれ第一と第二のコンデンサであり、TとN1とN2とNaとNbは、それぞれトランスとその第一の一次巻き線部分、第二の一次巻き線部分、第一の二次巻き線部分、第二の二次巻き線部分であり、Q3とQ4は、それぞれ第一の同期整流MOSFET、第二の同期整流MOSFETであり、Coutは出力平滑用の第三のコンデンサであり、18a,18bは出力端子であり、17は負荷であり、18は制御回路である。   In FIG. 1, VIN is an input power source, 2a and 2b are input terminals, Q1 and Q2 are first and second switch elements, respectively, and C1 and C2 are first and second capacitors, respectively. T, N1, N2, Na and Nb are the transformer and its first primary winding part, the second primary winding part, the first secondary winding part and the second secondary winding part, respectively. , Q3 and Q4 are a first synchronous rectification MOSFET and a second synchronous rectification MOSFET, respectively, Cout is a third capacitor for output smoothing, 18a and 18b are output terminals, and 17 is a load. , 18 is a control circuit.

次に、図1の回路動作を、その各部の電圧と電流の波形である図2を用いて説明する。図2においてT31はスイッチ素子の動作周期、Ton31は第一のスイッチ素子Q1がオンの期間、Ton32は第二のスイッチ素子がオンの期間、Toff31とToff32は第一と第二のスイッチ素子の両方がオフの期間であるが、このToff31とToff32スイッチ素子Q1とQ2とが同時にオンして第一と第二のコンデンサC1とC2の直列回路が短絡するのを防ぐための期間であり、スイッチ素子Q1とQ2のスイッチング時の遅れ時間などを考慮して、必要最小限の値で良い。また、Vgs(Q1)とVgs(Q2)は、それぞれスイッチ素子Q1とQ2のゲート駆動電圧波形である。これらの波形からわかるように、第一のスイッチ素子Q1と第二のスイッチ素子Q2は、Toff31とToff32の短い期間を除いて、一方がオンの期間に他方はオフし、他方がオンの期間に一方はオフするように制御し、動作周期T31に対する一方のスイッチ素子のオン期間の比率(デューティサイクル)を変化させることによって、出力電圧Voutの定電圧制御を行う。   Next, the circuit operation of FIG. 1 will be described with reference to FIG. 2 which is a voltage and current waveform of each part. In FIG. 2, T31 is an operation cycle of the switch element, Ton31 is a period in which the first switch element Q1 is on, Ton32 is a period in which the second switch element is on, and Toff31 and Toff32 are both the first and second switch elements. Is a period for preventing the Toff31 and Toff32 switch elements Q1 and Q2 from being simultaneously turned on and the short circuit of the series circuit of the first and second capacitors C1 and C2. Considering the delay time at the time of switching between Q1 and Q2, etc., the minimum necessary value is sufficient. Vgs (Q1) and Vgs (Q2) are the gate drive voltage waveforms of the switch elements Q1 and Q2, respectively. As can be seen from these waveforms, one of the first switch element Q1 and the second switch element Q2 is turned off in the on period and the other in the on period, except for a short period of Toff31 and Toff32. One is controlled to turn off, and the constant voltage control of the output voltage Vout is performed by changing the ratio (duty cycle) of the ON period of one switch element to the operation cycle T31.

次に図2において、I(N2)とV(N2)はトランスTの第二の一次巻き線N2を流れる電流と、その端子間電圧であり、I(N1)とV(N1)はトランスTの第一の一次巻き線N1を流れる電流と、その端子間電圧であり、I(Q1)とI(Q2)はそれぞれ第一と第二のスイッチ素子Q1とQ2を流れる電流であり、Vds(Q3)とVds(Q4)はそれぞれ第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であり、V( R)はR点の電圧である。   Next, in FIG. 2, I (N2) and V (N2) are the current flowing through the second primary winding N2 of the transformer T and the voltage between the terminals, and I (N1) and V (N1) are the transformer T Current flowing through the first primary winding N1 and the voltage between the terminals, I (Q1) and I (Q2) are currents flowing through the first and second switch elements Q1 and Q2, respectively, and Vds ( Q3) and Vds (Q4) are the drain-source voltages of the first and second synchronous rectification MOSFETs Q3 and Q4, respectively, and V (R) is the voltage at the R point.

次に、図2の各部の電圧電流波形について説明をする。まず、第一のスイッチ素子Q1がオンの期間(Ton31)において、トランスTの第二の一次巻き線N2には、I(N2)で示すような電流が入力電源VINから第一のスイッチ素子Q1に向かって流れている。この電流の傾きは、入力電源VINの電圧をVa、トランスTの第二の一次巻き線N2のインダタンスをLN2とすると、Va/LN2の値を持つ。一方トランスTの第一の一次巻き線N1には、I(N1)で示すような電流が、第一のコンデンサC1から、第一のスイッチ素子Q1に向かって流れている(この期間に流れる電流の向きをプラスとする。)。これらトランスTの第一の一次巻き線N1と第二の一次巻き線N2をそれぞれ流れる電流の合計値は、負荷を流れる電流を、トランスTの巻き数比でトランスの一次側に換算した値に、トランスTの第一の一次巻き線N1と第二の一次巻き線N2それぞれの励磁電流を加えたものである。そこで第一のスイッチ素子Q1には、トランスTの第一の一次巻き線N1を流れる電流と、第二の一次巻き線N2を流れる電流の和が流れる。これは、図2のI(Q1)に示すような電流波形になる。   Next, the voltage / current waveform of each part in FIG. 2 will be described. First, during a period when the first switch element Q1 is on (Ton31), a current as indicated by I (N2) is applied to the second primary winding N2 of the transformer T from the input power source VIN to the first switch element Q1. It is flowing toward. The slope of this current has a value of Va / LN2, where Va is the voltage of the input power supply VIN and LN2 is the inductance of the second primary winding N2 of the transformer T. On the other hand, in the first primary winding N1 of the transformer T, a current as indicated by I (N1) flows from the first capacitor C1 toward the first switch element Q1 (current flowing during this period). The direction of is positive.) The total value of the currents flowing through the first primary winding N1 and the second primary winding N2 of the transformer T is a value obtained by converting the current flowing through the load to the primary side of the transformer by the turns ratio of the transformer T. The excitation currents of the first primary winding N1 and the second primary winding N2 of the transformer T are added. Therefore, the sum of the current flowing through the first primary winding N1 of the transformer T and the current flowing through the second primary winding N2 flows through the first switch element Q1. This is a current waveform as indicated by I (Q1) in FIG.

次に、第二のスイッチ素子Q2がオンの期間(Ton32)には、トランスTの第二の一次巻き線N2にI(N2)で示すような電流が入力電源VINから第二のスイッチ素子Q2に向かって流れている。この電流の傾きは入力電源VINの電圧をVa、トランスTの第二の一次巻き線N2のインダクタンスをLN2、第一と第二のコンデンサC1とC2との直列回路の持つ電圧をVbとすると、(Va−Vb)/(LN2)の値を持つ。また、この時に、トランスTの第二の一次巻き線N2を流れる電流は、第二のスイッチ素子Q2を通り、第二のコンデンサC2、第一のコンデンサC1入力電源VINを通って、トランスTの第二の一次巻き線N2に戻る経路で流れる。一方、この第二のスイッチ素子Q2がオンの期間(Ton32) には、トランスTの第一の一次巻き線N1に、I(N1)で示すような電流が流れている。これは、第二のコンデンサC2から、第二のスイッチ素子Q2を通り、トランスTの第一の一次巻き線N1を通って、第二のコンデンサC2に戻る経路で流れている。このトランスTの第一の一次巻き線N1を流れる電流の値は、第一のスイッチ素子Q1がオンの期間(Ton31)と同じように、出力フィルタのチョークコイルLを流れる電流を、トランスTの巻き数比でトランスの一次側に換算した電流に、トランスTの第一の一次巻き線N1と第二の一次巻き線N2それぞれの励磁電流を加えたものである。そこで、第二のスイッチ素子Q2がオンの期間には、トランスTの第二の一次巻き線N2を流れる電流I(N2)は、第二のスイッチ素子Q2のソースからドレイン端子に向かって流れ、トランスTの第一の一次巻き線N1を流れる電流I(N1)は、前記のI(N2)と逆向きに、第二のスイッチ素子Q2のドレイン端子からソース端子に向かって流れるので、第二のスイッチ素子Q2には、前記のトランスTの第二の一次巻き線N2を流れる電流I(N2)と、トランスTの第一の一次巻き線N1を流れる電流I(N1)の差の電流が流れる。これは、図2のI(Q2)に示すような電流波形となる。   Next, during a period when the second switch element Q2 is ON (Ton32), a current as indicated by I (N2) is applied to the second primary winding N2 of the transformer T from the input power source VIN to the second switch element Q2. It is flowing toward. The slope of this current is represented by Va as the voltage of the input power source VIN, LN2 as the inductance of the second primary winding N2 of the transformer T, and Vb as the voltage of the series circuit of the first and second capacitors C1 and C2. It has a value of (Va−Vb) / (LN2). At this time, the current flowing through the second primary winding N2 of the transformer T passes through the second switch element Q2, passes through the second capacitor C2, and the first capacitor C1 input power source VIN, and passes through the transformer T. It flows along the path returning to the second primary winding N2. On the other hand, during the period when the second switch element Q2 is on (Ton32), a current as indicated by I (N1) flows through the first primary winding N1 of the transformer T. This flows from the second capacitor C2 through the second switch element Q2, through the first primary winding N1 of the transformer T, and back to the second capacitor C2. The value of the current flowing through the first primary winding N1 of the transformer T is equal to the current flowing through the choke coil L of the output filter, as in the period when the first switch element Q1 is on (Ton31). Excitation currents of the first primary winding N1 and the second primary winding N2 of the transformer T are added to the current converted to the primary side of the transformer by the turn ratio. Therefore, during the period when the second switch element Q2 is on, the current I (N2) flowing through the second primary winding N2 of the transformer T flows from the source of the second switch element Q2 toward the drain terminal, The current I (N1) flowing through the first primary winding N1 of the transformer T flows in the direction opposite to the above I (N2) from the drain terminal of the second switch element Q2 toward the source terminal. The switch element Q2 has a difference current between the current I (N2) flowing through the second primary winding N2 of the transformer T and the current I (N1) flowing through the first primary winding N1 of the transformer T. Flowing. This is a current waveform as indicated by I (Q2) in FIG.

次に、図2のV(N1)はトランスTの第一の一次巻き線N1の端子間電圧を示しているが、この波形の、Ton31の期間の電圧は、第一のスイッチ素子Q1がオンしているので第一のコンデンサC1の端子間電圧に相当し、Ton32の期間の電圧は第二のスイッチ素子Q2がオンしているので第二のコンデンサC2の端子間電圧に相当する。Vds(Q3) とVds(Q4)は、それぞれ図1に示す同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であり、これらの電圧は、それぞれ他方の同期整流MOSFETのゲート駆動電圧となっている。また、V(R)はR点の電圧波形である。また、これらのVds(Q3)とVds(Q4)の波形は、それぞれTon31の期間とTon32の期間のトランスTの第一の一次巻き線N1の端子間電圧V(N1)と、第二の一次巻き線N3の端子間電圧V(N2)を、トランスTの第一の一次巻き線N1、および第二の一次巻き線N2と第一の二次巻き線部分Na(または第二の二次巻き線部分Nb)の巻き数比で変換した電圧であり、R点の電圧V(R)は、前記Vds(Q3)とVds(Q4)の電圧波形を加えた波形である。   Next, V (N1) in FIG. 2 indicates the voltage between the terminals of the first primary winding N1 of the transformer T. The voltage in the period of Ton31 of this waveform is the ON state of the first switch element Q1. Therefore, it corresponds to the voltage between the terminals of the first capacitor C1, and the voltage during the period Ton32 corresponds to the voltage between the terminals of the second capacitor C2 because the second switch element Q2 is on. Vds (Q3) and Vds (Q4) are the drain-source voltages of the synchronous rectification MOSFETs Q3 and Q4 shown in FIG. 1, respectively, and these voltages are the gate drive voltages of the other synchronous rectification MOSFET, respectively. Yes. V (R) is a voltage waveform at point R. Further, the waveforms of Vds (Q3) and Vds (Q4) are respectively the voltage V (N1) between the terminals of the first primary winding N1 of the transformer T in the period of Ton31 and Ton32, and the second primary. The inter-terminal voltage V (N2) of the winding N3 is applied to the first primary winding N1 of the transformer T and the second primary winding N2 and the first secondary winding portion Na (or the second secondary winding). The voltage V (R) at point R is a waveform obtained by adding the voltage waveforms of Vds (Q3) and Vds (Q4).

V(R)の波形の中で、Voutは出力端子(18a、18b)での出力電圧を示しており、このR点の電圧V(R)と出力電圧Voutが、この点を流れるリプル電流値と、出力フィルタの第三のコンデンサCoutの等価直列抵抗との積で、およそ決定される値のリプル電圧が、出力電圧に発生する。   In the waveform of V (R), Vout indicates the output voltage at the output terminals (18a, 18b). The ripple current value at which the voltage V (R) at this point R and the output voltage Vout flow through this point. And a ripple voltage having a value approximately determined by the product of the equivalent series resistance of the third capacitor Cout of the output filter.

以上の説明から明らかなように、図1の実施例は、図2のVds(Q3)とVds(Q4)で示すところの、同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧が、Ton31とTon32の短い期間を除いて、常にどちらか一方に発生しているので、同期整流MOSFET、Q3とQ4を駆動できない期間が長くなってしまうという問題が無い。また、Vds(Q3)とVds(Q4)の波形からもわかるように、同期整流MOSFET、Q3とQ4に印加される電圧波形は矩形波であるために、その電圧は異常に上昇することが無く、低耐圧でオン抵抗の小さい同期整流MOSFETを使うことができる。   As is apparent from the above description, the embodiment of FIG. 1 has the synchronous rectification MOSFETs indicated by Vds (Q3) and Vds (Q4) in FIG. Except for the short period of Ton32, it always occurs in either one, so there is no problem that the period during which the synchronous rectification MOSFETs Q3 and Q4 cannot be driven becomes long. Further, as can be seen from the waveforms of Vds (Q3) and Vds (Q4), the voltage waveform applied to the synchronous rectification MOSFETs Q3 and Q4 is a rectangular wave, so that the voltage does not rise abnormally. A synchronous rectification MOSFET having a low breakdown voltage and a low on-resistance can be used.

次に、図3は、図1のデューティサイクル(主スイッチQ1の動作周期に対するオン期間の比率)に対する出力電圧の特性について説明する。図1において、入力電源VINの電圧をVa、第一と第二のスイッチ素子、Q1とQ2のデューティサイクル(スイッチ素子の動作周期に対するオン期間の比率)をそれぞれD、1−Dとし、第一と第二のコンデンサC1とC2の端子間電圧をそれぞれV(C1)、V(C2)とし、トランスTの第一の一次巻き線N1,第二の一次巻き線N2と第一の二次巻き線部Na(または第二の二次巻き線Nb)との巻き数比をN:1とし、第一と第二の同期整流MOSFET、Q3とQ4のそれぞれのドレイン・ソース間電圧をVds(Q3)、Vds(Q4)とし、出力端子(18a、18b)での出力電圧をVoutとすると、次式が成り立つ。   Next, FIG. 3 explains the characteristics of the output voltage with respect to the duty cycle of FIG. 1 (the ratio of the on period to the operation cycle of the main switch Q1). In FIG. 1, the voltage of the input power source VIN is Va, the first and second switch elements, the duty cycles of Q1 and Q2 (ratio of the ON period to the operation period of the switch elements) are D and 1-D, respectively. And V (C1) and V (C2), respectively, between the terminals of the first and second capacitors C1 and C2, and the first primary winding N1, the second primary winding N2 and the first secondary winding of the transformer T The turn ratio with the line portion Na (or the second secondary winding Nb) is N: 1, and the drain-source voltages of the first and second synchronous rectification MOSFETs Q3 and Q4 are Vds (Q3 ), Vds (Q4), and the output voltage at the output terminals (18a, 18b) as Vout, the following equation holds.

V(C1)+V(C2)=Va/(1−D) …(1)
(ただし、これ以降の数値解析において、第一と第二のスイッチ素子Q1,Q2および、第一と第二の同期整流MOSFET、Q3とQ4での導通時の電圧降下と、第一と第二のスイッチ素子Q1、Q2がともにオフしているToff31とToff32の期間は、非常に小さいものとして無視する。)
V (C1) + V (C2) = Va / (1-D) (1)
(However, in the subsequent numerical analysis, the first and second switching elements Q1, Q2 and the first and second synchronous rectification MOSFETs, the voltage drop during conduction in Q3 and Q4, the first and second (The period of Toff31 and Toff32 in which both of the switching elements Q1 and Q2 are off is ignored as being very small.)

また、トランスTのコア(磁性体)の動作に関して、第一のスイッチ素子Q1がオンの期間に励磁される量は、第二のスイッチ素子Q2がオンの期間にリセットされる量と等しいので、次式が成り立つ。   In addition, regarding the operation of the core (magnetic material) of the transformer T, the amount excited when the first switch element Q1 is on is equal to the amount reset when the second switch element Q2 is on. The following equation holds.

V(C1)×D=V(C2)×(1−D) …(2)
上記式(1)と上記式(2)から次式が導かれる。
V (C1) × D = V (C2) × (1-D) (2)
The following equation is derived from the above equation (1) and the above equation (2).

V(C1)=Va …(3)   V (C1) = Va (3)

V(C2)=Va×D/(1−D) …(4)   V (C2) = Va × D / (1-D) (4)

また、第一と第二の同期整流MOSFET、Q3とQ4の、オフしている時のドレイン・ソース間電圧は、それぞれ第一と第二のコンデンサC1とC2の端子電圧を、トランスTの巻き数比で変換した電圧であるので次式が成り立つ。   The drain-source voltages of the first and second synchronous rectification MOSFETs Q3 and Q4 when turned off are the terminal voltages of the first and second capacitors C1 and C2, respectively. Since the voltage is converted by the number ratio, the following equation holds.

Vds(Q3)=V(C1)/N=Va/N …(5)   Vds (Q3) = V (C1) / N = Va / N (5)

Vds(Q4)=V(C2)/N=Va×D/{(1−N)×N} …(6)   Vds (Q4) = V (C2) / N = Va * D / {(1-N) * N} (6)

また、出力端子(18a、18b)での出力電圧は、R点の電圧を出力コンデンサCoutで平均化した値であり、このR点の電圧は、前記の第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であるVds(Q3)とVds(Q4)とを加えた電圧であるので、スイッチング周期をToとすると次式が成り立つ。   The output voltage at the output terminals (18a, 18b) is a value obtained by averaging the voltage at the point R with the output capacitor Cout. The voltage at the point R is the first and second synchronous rectification MOSFETs, Since this is a voltage obtained by adding Vds (Q3) and Vds (Q4), which are drain-source voltages of Q3 and Q4, the following equation holds when the switching period is To.

Figure 2007318999
Figure 2007318999

数1より、図1の回路においては、出力電圧Voutは、デューティサイクルD(主スイッチQ1の動作周期に対するオン期間の比率)に比例することがわかり、これを図示すると図3のようになる。   From Equation 1, it can be seen that in the circuit of FIG. 1, the output voltage Vout is proportional to the duty cycle D (the ratio of the ON period to the operating cycle of the main switch Q1), which is illustrated in FIG.

ここで、図3の出力特性は、比例特性となっているので、入出力が定格の条件でデューティサイクルを0.5に設定することが可能であり、この時、第一と第二の同期整流MOSFET、Q3とQ4のドレイン・ソース間電圧であるVds(Q3)とVds(Q4)は、上記式(5)と上記式(6)からもともにVa/Nになることがわかる。そこで、入出力条件の変化に対しても、矩形波のままで、この値を中心として変化するので、従来回路例のように、同期整流MOSFETとして特に耐圧が大きくオン抵抗の大きいものを使う必要がない。さらに、Vds(Q3)とVds(Q4)の電圧が同じであるいうことは(実際にはトランスTの巻き数が整数であるので若干ずれる)、R点での電圧V(R)の変化が非常に小さいということであり、Ton31の期間の電圧と、Ton32の期間の電圧が、同じか、または異なっていても、その差が非常に小さいために、その結果として、出力フィルタを小さくすることができる。以上の解析結果は、実験によっても、その妥当性が確認されている。   Here, since the output characteristic of FIG. 3 is a proportional characteristic, it is possible to set the duty cycle to 0.5 under the condition that the input and output are rated. At this time, the first and second synchronous characteristics can be set. It can be seen that Vds (Q3) and Vds (Q4), which are the drain-source voltages of the rectifying MOSFETs Q3 and Q4, are both Va / N from the above equations (5) and (6). Therefore, even if the input / output conditions change, it remains a square wave and changes around this value. As in the conventional circuit example, it is necessary to use a synchronous rectifier MOSFET that has a particularly high breakdown voltage and a high on-resistance. There is no. Furthermore, the fact that the voltages of Vds (Q3) and Vds (Q4) are the same (in fact, they slightly deviate because the number of turns of the transformer T is an integer) means that the change of the voltage V (R) at the point R is Even if the voltage during the period of Ton31 and the voltage during the period of Ton32 are the same or different, the difference is very small, and as a result, the output filter is reduced. Can do. The validity of the above analysis results has been confirmed by experiments.

また、図2のI(N1)は、トランスTの第一の一次巻き線N1を流れる電流を示しているが、一般的にトランスTは漏れインダクタンスを持っているため、両方のスイッチ素子がオフしている期間であるToff31とToff32とを妥当に調整することによって、この漏れインダクタンスを流れていた電流が、一方のスイッチ素子がオフした後で、他方のスイッチ素子がオンする前に、この他方のスイッチ素子のドレイン・ソース間の寄生容量を放電させ、いわゆるZVSの動作をさせることができる。その結果、スイッチ素子のドレイン・ソース間の寄生容量に蓄えられたエネルギーを回収することができて、スイッチング電源の効率を上げることができる。   Further, I (N1) in FIG. 2 indicates the current flowing through the first primary winding N1 of the transformer T. Generally, since the transformer T has a leakage inductance, both switch elements are turned off. By properly adjusting Toff31 and Toff32, which are the current periods, the current flowing through the leakage inductance is changed after the one switch element is turned off and before the other switch element is turned on. The parasitic capacitance between the drain and source of the switch element can be discharged, and so-called ZVS operation can be performed. As a result, the energy stored in the parasitic capacitance between the drain and source of the switch element can be recovered, and the efficiency of the switching power supply can be increased.

図7および図8はトランスTの構造図である。本実施例のトランスは、底板に4個の磁脚を並列に設け、これら4個の磁脚の一方の外側の磁脚と内側の磁脚との間隔とが等しくなるように第一のコアを立設し、この第一のコアの底板と略同一形状であって、第一のコアの4個の磁脚の端部に装着される平板状の第二のコアとを備えてある。内側2本の磁脚の周辺に第一の一次巻き線N1および第二の一次巻き線N2を巻回し、一方の内側の磁脚の周辺に第一の二次巻き線Naを巻回し、他方の内側の磁脚の周辺に第二の二次巻き線Nbを巻回してある。   7 and 8 are structural diagrams of the transformer T. FIG. In the transformer of this embodiment, four magnetic legs are provided in parallel on the bottom plate, and the first core is arranged so that the distance between one outer magnetic leg and the inner magnetic leg is equal. And a flat plate-like second core that has substantially the same shape as the bottom plate of the first core and is attached to the ends of the four magnetic legs of the first core. The first primary winding N1 and the second primary winding N2 are wound around the inner two magnetic legs, the first secondary winding Na is wound around the inner magnetic leg, and the other The second secondary winding Nb is wound around the inner magnetic leg of the.

図9は本提案方式におけるトランスTの等価回路である。第一の一次巻き線N1、および第二の一次巻き線N2はそれぞれ等価的に2つの巻線を直列に接続した形で表すことができる。このトランス等価回路図で、図1の実施例回路図を描き換えると、図10の等価回路図になる。この時のトランスTの動作を、図11に示すトランス等価回路動作図1を使って説明する。一次側電流が矢印の方向で流れる場合、第一の一次巻線N1には電流は流れず、励磁インダクタンスLN1を充電する。一次側電流は第二の一次巻線N2に流れ、二次側巻線Nbを通して負荷に電力を供給する。この時、励磁インダクタンスLN1は出力チョークコイルと同等の役割を果たし、二次側に出力チョークコイルを不要にしている。一次側電流の向きが反転した時は図12に示すトランス等価回路動作図2のように前段階と同様の動作を行う。この時、前段階で励磁インダクタンスLN1に蓄積されたエネルギの放出を行う。本効果は本提案方式以外でも、トランスTの一次側電流が一次側スイッチ素子のオンオフによってプラス方向,マイナス方向交互に流れるプッシュプル動作をする方式において得られる。   FIG. 9 is an equivalent circuit of the transformer T in the proposed system. Each of the first primary winding N1 and the second primary winding N2 can be represented by equivalently connecting two windings in series. If the circuit diagram of the embodiment of FIG. 1 is redrawn with this transformer equivalent circuit diagram, the equivalent circuit diagram of FIG. 10 is obtained. The operation of the transformer T at this time will be described using the transformer equivalent circuit operation diagram 1 shown in FIG. When the primary current flows in the direction of the arrow, no current flows through the first primary winding N1, and the exciting inductance LN1 is charged. The primary current flows through the second primary winding N2 and supplies power to the load through the secondary winding Nb. At this time, the excitation inductance LN1 plays the same role as the output choke coil, and the output choke coil is not required on the secondary side. When the direction of the primary current is reversed, the transformer equivalent circuit operation shown in FIG. 12 performs the same operation as in the previous stage. At this time, the energy accumulated in the excitation inductance LN1 is discharged in the previous stage. In addition to the proposed method, this effect can be obtained in a method of performing a push-pull operation in which the primary side current of the transformer T flows alternately in the positive direction and the negative direction by turning on and off the primary side switching element.

以上の説明から明らかなように、図1の回路においては、同期整流MOSFET、Q3とQ4をToff31とToff32の短い期間を除いて、常にどちらか一方を駆動しており(負荷を流れる電流が流れる側の同期整流MOSFETを駆動している)、それらのドレイン・ソース間電圧が低いので、耐圧が小さくオン抵抗が小さいものを使用できる。さらに、出力チョークコイルを削減できるので、ここでの電力損失も少ない。その結果として高効率のスイッチング電源装置を作ることができる。   As is apparent from the above description, in the circuit of FIG. 1, either one of the synchronous rectification MOSFETs Q3 and Q4 is always driven except for a short period of Toff31 and Toff32 (current flowing through the load flows). Since the voltage between the drain and the source is low, it is possible to use a low withstand voltage and low on-resistance. Further, since the output choke coil can be reduced, the power loss here is also small. As a result, a highly efficient switching power supply device can be made.

また、図1の回路図において、第一と第二のスイッチ素子、Q1とQ2は、NチャネルMOSFETを用いているが、これらはどちらか一方、または両方ともPチャネルMOSFETを用いた場合にも、回路動作は全く同じである。また、前記の第一と第二のスイッチ素子、Q1とQ2は、MOSFETに限定することなく、たとえばIGBTを用いても、回路動作は全く同じである。   In the circuit diagram of FIG. 1, the first and second switch elements, Q1 and Q2, use N-channel MOSFETs, but either or both of them use P-channel MOSFETs. The circuit operation is exactly the same. The first and second switch elements, Q1 and Q2, are not limited to MOSFETs, and the circuit operation is exactly the same even if, for example, an IGBT is used.

更に、図13に示す実施例においても、図1に示す実施例とほぼ同様の作用をする。図13に示す実施例では、図14に示すようなトランス、具体的には底板に4個の磁脚を並列に設け、これら4個の磁脚の一方の外側の磁脚と内側の磁脚との間隔とが等しくなるように第一のコアを立設し、第一のコアの底板と略同一形状であって、第一のコアの4個の磁脚の端部に装着される平板状の第二のコアを備え、内側2本の磁脚の周辺に一次巻き線N1を巻回し、一方の内側の磁脚の周辺に第一の二次巻き線Naを巻回し、他方の内側の磁脚の周辺に第二の二次巻き線Nbを巻回して構成したトランスを設けてある。さらに、一方の入力端子2aおよびトランスTの一次巻き線N1の一端にチョークコイルL1を接続してある。以上の構成より、出力チョークコイルの削減効果が得られる。   Further, the embodiment shown in FIG. 13 operates substantially the same as the embodiment shown in FIG. In the embodiment shown in FIG. 13, a transformer as shown in FIG. 14, specifically, four magnetic legs are provided in parallel on the bottom plate, and one of these four magnetic legs and the inner magnetic leg. The first core is erected so that the interval between the first core and the bottom plate of the first core is substantially the same shape, and the flat plate is attached to the ends of the four magnetic legs of the first core. A first winding N1 is wound around the inner two magnetic legs, the first secondary winding Na is wound around one inner magnetic leg, and the other inner A transformer constituted by winding the second secondary winding Nb is provided around the magnetic leg. Further, a choke coil L1 is connected to one input terminal 2a and one end of the primary winding N1 of the transformer T. With the above configuration, an effect of reducing the output choke coil can be obtained.

次に、図1の回路図において、第一と第二の同期整流MOSFET、Q3とQ4のドライブ方法について述べる。図1の回路図における第一と第二の同期整流MOSFET、Q3とQ4は、それぞれ他方の同期整流MOSFETのドレイン・ソース間電圧によってゲート端子を駆動しているが、このゲート端子の駆動方法は、図1に示した方法に限らず、トランスTの巻き線から得られる電圧であれば、同様な効果が得られる。同期整流MOSFETの他の駆動方法の一例を図4に示す。ここで、同期整流MOSFETの駆動方法に関して、図5の回路動作は、図2の回路動作と、まったく等価である。   Next, a driving method of the first and second synchronous rectification MOSFETs Q3 and Q4 in the circuit diagram of FIG. 1 will be described. The first and second synchronous rectification MOSFETs Q3 and Q4 in the circuit diagram of FIG. 1 drive the gate terminal by the drain-source voltage of the other synchronous rectification MOSFET, respectively. Not only the method shown in FIG. 1, but the same effect can be obtained if the voltage is obtained from the winding of the transformer T. An example of another driving method of the synchronous rectification MOSFET is shown in FIG. Here, regarding the driving method of the synchronous rectification MOSFET, the circuit operation of FIG. 5 is completely equivalent to the circuit operation of FIG.

(発明の効果)
以上の説明から明らかなように、本発明回路においては、同期整流MOSFET、Q3とQ4を、Toff31とToff32の短い期間を除いて、常に駆動することが可能であり、同期整流MOSFET、Q3とQ4としては耐圧が小さくすむので、オン抵抗が小さいものを使用できる。また、出力フィルタの出力チョークコイルLを削減する事が可能になり、実装面積も小さくすることができる。その結果として高効率のスイッチング電源装置を作ることができる。これは、通信等で出力電圧が低く(たとえば3.3V出力以下)出力電流の大きい高効率なスイッチング電源を作る時に効果が大きい。
(The invention's effect)
As apparent from the above description, in the circuit of the present invention, the synchronous rectification MOSFETs Q3 and Q4 can always be driven except for a short period of Toff31 and Toff32, and the synchronous rectification MOSFETs Q3 and Q4 are driven. Since the withstand voltage can be reduced, one having a low on-resistance can be used. Further, the output choke coil L of the output filter can be reduced, and the mounting area can be reduced. As a result, a highly efficient switching power supply device can be made. This has a great effect when a high-efficiency switching power supply with a low output voltage (for example, 3.3 V output or less) and a large output current is made by communication or the like.

本発明の一実施例回路図Circuit diagram of one embodiment of the present invention 図1の各部電圧電流波形図Fig. 1 Voltage and current waveform of each part 本発明実施例の出力電圧特性図Output voltage characteristic diagram of the embodiment of the present invention 本発明の実施例に適用する駆動回路の他の実施例Another embodiment of the drive circuit applied to the embodiment of the present invention 従来回路図1Conventional circuit diagram 1 従来回路図2Conventional circuit diagram 2 トランス構造図1Transformer structure diagram 1 トランス構造図2Transformer structure 2 トランス等価回路図Transformer equivalent circuit diagram 実施例の等価回路図Example equivalent circuit diagram トランス等価回路動作図1Transformer equivalent circuit operation diagram 1 トランス等価回路動作図2Transformer equivalent circuit operation diagram 2 別の実施例の回路図Circuit diagram of another embodiment 図13図示実施例のトランス構造図FIG. 13 shows an example of a transformer structure.

符号の説明Explanation of symbols

VIN 入力電源
Q1,Q2 スイッチ素子(MOSFET)
Q3,Q4 同期整流MOSFET
C1,C2 コンデンサ
T トランス
N1 第一の一次巻線
N2 第二の一次巻線
Na 第一の二次巻線
Nb 第二の二次巻線
L チョークコイル
Cout コンデンサ
2a,2b 入力端子
17 負荷
18 制御回路
18a,18b 出力端子
VIN input power supply Q1, Q2 Switch element (MOSFET)
Q3, Q4 synchronous rectification MOSFET
C1, C2 Capacitor T Transformer N1 First primary winding N2 Second primary winding Na First secondary winding Nb Second secondary winding L Choke coil Cout Capacitors 2a, 2b Input terminal 17 Load 18 Control Circuit 18a, 18b Output terminal

Claims (3)

直流電圧を受ける2つの入力端子と、第1のトランス部と第2のトランス部による2つのトランス型として機能するトランスとを有し、
前記第1のトランス部には一次側の2つのコイルと2次側のコイルが形成され、
前記第2のトランス部には一次側の2つのコイルと2次側のコイルが形成され、
前記第1のトランス部の一次側のうちの一つのコイルと前記第2のトランス部の一次側のうちの一つのコイルとは直列に接続されて第1のコイル群が形成され、
前記第1のトランス部の一次側のうちの他方のコイルと前記第2のトランス部の一次側のうちの他方のコイルとは直列に接続されて第2のコイル群が形成され、
前記第1のコイル群の一端は、前記入力端子の一端に接続され、
前記第1のコイル群の他端は、前記入力端子の他端に接続された第1のスイッチ素子と接続され、
前記第2のコイル群の一端は、第1のコンデンサを介して前記入力端子の他端と接続され、
前記第2のコイル群の他端は、前記第1のコイル群の他端に接続されているとともに、直列に接続された第2のスイッチ素子と第2のコンデンサを介して当該2のコイル群の一端に接続され、
前記第1のトランス部の2次側のコイルと前記第2のトランス部の2次側のコイルは同期整流回路に接続され、
前記第1のスイッチ素子のオフと前記第2のスイッチ素子のオンの状態と、前記第1のスイッチ素子のオンと前記第2のスイッチ素子のオフの状態を交互に繰り返すことで、前記同期整流回路の出力端子から直流電圧が出力される、スイッチング電源装置。
Two input terminals for receiving a DC voltage, and a transformer functioning as two transformer types by a first transformer section and a second transformer section,
The first transformer part is formed with two coils on the primary side and a coil on the secondary side,
In the second transformer section, two coils on the primary side and a coil on the secondary side are formed,
One coil of the primary side of the first transformer unit and one coil of the primary side of the second transformer unit are connected in series to form a first coil group,
The other coil on the primary side of the first transformer part and the other coil on the primary side of the second transformer part are connected in series to form a second coil group,
One end of the first coil group is connected to one end of the input terminal,
The other end of the first coil group is connected to a first switch element connected to the other end of the input terminal,
One end of the second coil group is connected to the other end of the input terminal via a first capacitor,
The other end of the second coil group is connected to the other end of the first coil group, and the second coil group is connected via a second switch element and a second capacitor connected in series. Connected to one end of the
The secondary coil of the first transformer unit and the secondary coil of the second transformer unit are connected to a synchronous rectifier circuit,
The synchronous rectification is performed by alternately repeating the OFF state of the first switch element and the ON state of the second switch element, and the ON state of the first switch element and the OFF state of the second switch element. A switching power supply that outputs a DC voltage from the output terminal of the circuit.
前記同期整流回路は、一つの出力端子が前記第1のトランス部の2次側のコイルの一端と前記第2のトランス部の2次側のコイルの一端とが共通に接続され、他の出力端子を前記第1のトランス部の2次側のコイルの他端と前記第2のトランス部の2次側のコイルの他端とのいずれかに導通させるスイッチ素子から構成される、請求項1に記載のスイッチング電源装置。   In the synchronous rectifier circuit, one output terminal is commonly connected to one end of a secondary coil of the first transformer section and one end of a secondary coil of the second transformer section, and the other output terminal 2. The switch is configured by a switch element that conducts a terminal to one of the other end of the secondary side coil of the first transformer unit and the other end of the secondary side coil of the second transformer unit. The switching power supply device described in 1. 前記同期整流回路の出力端子の出力電圧を検出して前記第一のスイッチ素子と前記第二のスイッチ素子を交互にオン、オフ制御する制御回路とを有する、請求項1に記載のスイッチング電源装置。   2. The switching power supply device according to claim 1, further comprising: a control circuit that detects an output voltage of an output terminal of the synchronous rectifier circuit and controls on and off of the first switch element and the second switch element alternately. .
JP2007225651A 2007-08-31 2007-08-31 Switching power supply Expired - Lifetime JP4689648B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007225651A JP4689648B2 (en) 2007-08-31 2007-08-31 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225651A JP4689648B2 (en) 2007-08-31 2007-08-31 Switching power supply

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001262974A Division JP4136342B2 (en) 2001-08-31 2001-08-31 Switching power supply device and transformer provided in the switching power supply device

Publications (2)

Publication Number Publication Date
JP2007318999A true JP2007318999A (en) 2007-12-06
JP4689648B2 JP4689648B2 (en) 2011-05-25

Family

ID=38852315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225651A Expired - Lifetime JP4689648B2 (en) 2007-08-31 2007-08-31 Switching power supply

Country Status (1)

Country Link
JP (1) JP4689648B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050160A (en) * 2008-08-19 2010-03-04 Toyota Industries Corp Inductance device
CN102611309A (en) * 2012-02-24 2012-07-25 山东齐林电科电力设备制造有限公司 High-insulation-voltage isolated power supply
US8279629B2 (en) 2009-07-29 2012-10-02 Tdk Corporation Switching power supply
WO2013127701A3 (en) * 2012-02-29 2014-01-30 Inficon Gmbh Device for supplying voltage to the cathode of a mass spectrometer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106505862A (en) * 2016-10-18 2017-03-15 上海希形科技有限公司 The insulating power supply of few element

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178970A (en) * 1983-03-24 1984-10-11 バリアン・アソシエイツ・インコ−ポレイテツド Regulated dc/dc converter
US4914561A (en) * 1989-02-03 1990-04-03 Eldec Corporation Dual transformer device for power converters
JPH03141624A (en) * 1989-10-26 1991-06-17 Matsushita Electric Ind Co Ltd Multioutput transformer
JPH07245222A (en) * 1994-03-04 1995-09-19 Sony Corp Reactor and transformer
JPH07337011A (en) * 1994-06-14 1995-12-22 Sony Corp Switching power supply circuit
JPH08227815A (en) * 1995-02-21 1996-09-03 Fuji Elelctrochem Co Ltd Composite winding component
US5815380A (en) * 1993-11-16 1998-09-29 Optimum Power Conversion, Inc. Switching converter with open-loop primary side regulation
JPH11262263A (en) * 1998-03-09 1999-09-24 Shindengen Electric Mfg Co Ltd Switching power supply equipment

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178970A (en) * 1983-03-24 1984-10-11 バリアン・アソシエイツ・インコ−ポレイテツド Regulated dc/dc converter
US4914561A (en) * 1989-02-03 1990-04-03 Eldec Corporation Dual transformer device for power converters
JPH03141624A (en) * 1989-10-26 1991-06-17 Matsushita Electric Ind Co Ltd Multioutput transformer
US5815380A (en) * 1993-11-16 1998-09-29 Optimum Power Conversion, Inc. Switching converter with open-loop primary side regulation
JPH07245222A (en) * 1994-03-04 1995-09-19 Sony Corp Reactor and transformer
JPH07337011A (en) * 1994-06-14 1995-12-22 Sony Corp Switching power supply circuit
JPH08227815A (en) * 1995-02-21 1996-09-03 Fuji Elelctrochem Co Ltd Composite winding component
JPH11262263A (en) * 1998-03-09 1999-09-24 Shindengen Electric Mfg Co Ltd Switching power supply equipment

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050160A (en) * 2008-08-19 2010-03-04 Toyota Industries Corp Inductance device
US8279629B2 (en) 2009-07-29 2012-10-02 Tdk Corporation Switching power supply
CN102611309A (en) * 2012-02-24 2012-07-25 山东齐林电科电力设备制造有限公司 High-insulation-voltage isolated power supply
WO2013127701A3 (en) * 2012-02-29 2014-01-30 Inficon Gmbh Device for supplying voltage to the cathode of a mass spectrometer
CN104094378A (en) * 2012-02-29 2014-10-08 英福康有限责任公司 Device for supplying voltage to the cathode of a mass spectrometer
CN104094378B (en) * 2012-02-29 2016-08-17 英福康有限责任公司 The voltage supply device of mass spectrograph negative electrode
US9530634B2 (en) 2012-02-29 2016-12-27 Inficon Gmbh Device for supplying voltage to the cathode of a mass spectrometer
RU2638303C2 (en) * 2012-02-29 2017-12-13 Инфикон Гмбх Device for supplying voltage to mass-spectrometer cathode

Also Published As

Publication number Publication date
JP4689648B2 (en) 2011-05-25

Similar Documents

Publication Publication Date Title
JP3673075B2 (en) Switching power supply
JP4910525B2 (en) Resonant switching power supply
US6757184B2 (en) Step-down buck converter with full bridge circuit
JP5556859B2 (en) Current resonance type DCDC converter
US7245087B2 (en) Power conversion device
KR20060083162A (en) Dc-dc converter of multi-output type
EP2432105A2 (en) Power factor correct current resonance converter
CN111492568B (en) Interleaved LLC Resonant Converter
JP4136342B2 (en) Switching power supply device and transformer provided in the switching power supply device
JP2007166887A (en) Control method of dc-dc converter
JP4689648B2 (en) Switching power supply
JP4543174B2 (en) Tap inductor step-down converter
US8111053B2 (en) DC-DC converter
JP4951772B2 (en) Tap inductor converter
JP4619769B2 (en) Power supply
TWI482407B (en) Power converting device
JP2006191711A (en) Dc converter
JP3790256B2 (en) Control method of switching power supply
JP2003189622A (en) Switching power supply
KR100774145B1 (en) Power converter having a self driven synchronous rectifier
JP2003092876A (en) Switching power supply
JP3557385B2 (en) Switching power supply
JP6394823B2 (en) Power converter
JP2003092885A (en) Input rectifying circuit for switching power supply unit
JP2003092877A (en) Switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110204

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Ref document number: 4689648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

EXPY Cancellation because of completion of term