JP2007311459A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007311459A
JP2007311459A JP2006137493A JP2006137493A JP2007311459A JP 2007311459 A JP2007311459 A JP 2007311459A JP 2006137493 A JP2006137493 A JP 2006137493A JP 2006137493 A JP2006137493 A JP 2006137493A JP 2007311459 A JP2007311459 A JP 2007311459A
Authority
JP
Japan
Prior art keywords
path
signal
voltage
semiconductor device
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006137493A
Other languages
Japanese (ja)
Inventor
Yuichi Tsujimoto
裕一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006137493A priority Critical patent/JP2007311459A/en
Publication of JP2007311459A publication Critical patent/JP2007311459A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device easy to design an appliance or the like using the semiconductor device, evaluate or establish specifications for development before the specifications of the semiconductor device are established. <P>SOLUTION: In the semiconductor device, a voltage detector 10 includes an input terminal IN1 and a voltage division circuit 20 for processing an input signal input from the input terminal IN1 to output to a next-stage comparator COMP1. The detector 10 is constituted of a signal path L1 serving as a signal path for connecting the input terminal IN1 with the comparator COMP1 for supplying the input signal to the comparator COMP1 without processing by the voltage division circuit 20, a signal path L2 serving as a signal path for connecting the input terminal IN1 with the comparator COMP1 for supplying the input signal after processed by the circuit 20 to the comparator COMP1, and fuse elements F1-F3 for selecting one of the signal paths L1 and L2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は半導体装置に関する。   The present invention relates to a semiconductor device.

例えば、図6に図示するように、入力端子INに印加される電圧V50を検出する半導体装置50が知られている。半導体装置50においては、比較器COMP51の非反転入力端子に、抵抗R51及び抵抗R52によって電圧V50が分圧された電圧VDIVが入力されると共に、比較器COMP51の反転入力端子に基準電圧VREFが入力される。半導体装置50においては、比較器COMP51は、電圧VDIVが基準電圧VREFよりも高いときに出力端子OUTからハイレベルの信号が出力され、電圧VDIVが基準電圧VREFよりも低いときに出力端子OUTからローレベルの信号が出力される。基準電圧VREFに対する電圧VDIVの電圧値の高低を検出することにより、入力端子INに入力される電圧V50の電圧値が検出される。   For example, as shown in FIG. 6, a semiconductor device 50 that detects a voltage V50 applied to an input terminal IN is known. In the semiconductor device 50, the voltage VDIV obtained by dividing the voltage V50 by the resistors R51 and R52 is input to the non-inverting input terminal of the comparator COMP51, and the reference voltage VREF is input to the inverting input terminal of the comparator COMP51. Is done. In the semiconductor device 50, the comparator COMP51 outputs a high level signal from the output terminal OUT when the voltage VDIV is higher than the reference voltage VREF, and the low level from the output terminal OUT when the voltage VDIV is lower than the reference voltage VREF. A level signal is output. By detecting the level of the voltage VDIV relative to the reference voltage VREF, the voltage value of the voltage V50 input to the input terminal IN is detected.

この種の半導体装置においては、製造プロセスのばらつきによって生じる抵抗R51、R52の抵抗値のばらつきの影響を取り除くため、抵抗R51、R52の抵抗値を調整することが行われている(特許文献1参照。)。   In this type of semiconductor device, the resistance values of the resistors R51 and R52 are adjusted in order to remove the influence of the variations in the resistance values of the resistors R51 and R52 caused by variations in the manufacturing process (see Patent Document 1). .)

図7に図示するように、前記抵抗R51は、抵抗素子R51A、R51B、R51Cが直列に接続されていると共に、抵抗素子R51B及び抵抗素子R51Cにそれぞれヒューズ素子F51及びヒューズ素子F52が並列に接続されて構成されている。また、抵抗R52は、図示するように、抵抗素子R52A、R52B、R52Cが直列に接続されていると共に、抵抗素子R52A及び抵抗素子R52Bにそれぞれヒューズ素子F53及びヒューズ素子F54が並列に接続されて構成されている。そこで、図6に図示する半導体装置50においては、ヒューズ素子を溶断して抵抗R51、R52の抵抗値を調整し、製造プロセスのばらつきによる抵抗R51、R52の抵抗値のばらつきの影響を取り除くことができる。
特開2003−37179号公報
As shown in FIG. 7, the resistor R51 includes resistor elements R51A, R51B, and R51C connected in series, and a fuse element F51 and a fuse element F52 connected in parallel to the resistor element R51B and the resistor element R51C, respectively. Configured. Further, as shown in the figure, the resistor R52 is composed of resistor elements R52A, R52B, and R52C connected in series, and a fuse element F53 and a fuse element F54 connected in parallel to the resistor element R52A and the resistor element R52B, respectively. Has been. Therefore, in the semiconductor device 50 illustrated in FIG. 6, the fuse element is blown to adjust the resistance values of the resistors R51 and R52, thereby removing the influence of variations in the resistance values of the resistors R51 and R52 due to variations in the manufacturing process. it can.
JP 2003-37179 A

しかしながら、上記の半導体装置においては、最適な抵抗値を有する抵抗等を内蔵させるために、あらかじめ抵抗値等を含めた半導体装置の規格を確定させなければならない。しかしながら半導体装置が組み込まれるシステム機器等によってはシステム機器全体の開発が進むまでは半導体装置の規格が確定できない場合がある。また、当初は規格が流動的であり実際に半導体装置を使用して評価を進めていく中で確定される場合も考えられる。こうした状況においては、規格が未確定な状態にも関わらず半導体装置を提供しなければならない場合がある。半導体装置が提供されなければ、半導体装置を組み込んだシステム機器等の開発が進められず、また規格の確定作業も進められないからである。   However, in the semiconductor device described above, in order to incorporate a resistor having an optimum resistance value, the standard of the semiconductor device including the resistance value must be determined in advance. However, depending on the system device in which the semiconductor device is incorporated, the standard of the semiconductor device may not be determined until the development of the entire system device proceeds. In addition, there may be a case where the standard is initially fluid and is determined as the evaluation is actually progressed using a semiconductor device. In such a situation, it may be necessary to provide a semiconductor device despite the fact that the standard has not yet been determined. This is because if a semiconductor device is not provided, development of a system device or the like incorporating the semiconductor device cannot proceed and nor can a standard determination work proceed.

そこで、暫定的な規格に設定された半導体装置を提供することとなるが、この場合、機器での規格の調整や規格の修正等に対応するため、また規格の確定作業に資するために、互いに異なる規格を有する複数種類の半導体装置を提供しなければならない場合も考えられる。この場合には、複数種類の半導体装置を製造しなければならず、設計、製造、生産や納品の管理等が煩雑であり、コストの増大も懸念され、問題である。   Accordingly, a semiconductor device set to a provisional standard will be provided. In this case, in order to cope with the adjustment of the standard in the equipment, the correction of the standard, etc. There may be a case where a plurality of types of semiconductor devices having different standards have to be provided. In this case, a plurality of types of semiconductor devices must be manufactured, and the design, manufacture, production, delivery management, and the like are complicated.

この発明は、上記背景技術の状況に鑑み提案されたものであって、半導体装置の規格が確定する前であっても、半導体装置を利用した機器等の設計、開発を進める上で規格の評価や確定作業が容易な半導体装置を提供することを目的とする。   The present invention has been proposed in view of the above-described background art, and evaluation of the standard is required for the design and development of equipment using the semiconductor device even before the standard of the semiconductor device is finalized. Another object of the present invention is to provide a semiconductor device that can be easily confirmed.

請求項1の発明に係る半導体装置は、入力端子及び前記入力端子から入力される入力信号を処理して次段回路に出力する信号処理部を備えた半導体装置において、前記入力端子と前記次段回路とを接続する信号径路であって、前記入力信号を前記信号処理部による処理を介さず前記次段回路に供給する第1経路と、前記入力端子と前記次段回路とを接続する信号経路であって、前記入力信号を前記信号処理部により処理した上で前記次段回路に供給する第2経路と、前記第1経路もしくは前記第2経路のいずれか一方の信号経路を選択する経路選択部と、を有することを特徴とする。   According to a first aspect of the present invention, there is provided a semiconductor device comprising: an input terminal; and a signal processing unit that processes an input signal input from the input terminal and outputs the processed signal to a next-stage circuit. A signal path for connecting a circuit, a first path for supplying the input signal to the next stage circuit without processing by the signal processing unit, and a signal path for connecting the input terminal and the next stage circuit A path selection unit that selects a second path to be supplied to the next-stage circuit after the input signal is processed by the signal processing unit, and one of the first path and the second path. And a portion.

請求項1の発明に係る半導体装置によれば、入力端子から次段回路への信号経路として、第1経路と第2経路とを備え、更に第1経路もしくは第2経路のいずれかの経路を選択する経路選択部を備えるから、信号処理部の規格が確定される前には、経路選択部によって第1経路が選択され、前記信号処理部の規格が確定された後には、経路選択部によって第2経路が選択される。一種類の半導体装置によって、入力端子から次段回路に至る2つの信号経路のいずれかを選択することができる。本発明の半導体装置においては、信号処理部の規格が確定される前は、信号処理部の規格を確定させるために、信号処理部により処理された場合に得られる信号を入力信号として、入力端子から第1経路を介して次段回路に直接に与えることができる。規格が未確定な信号処理部を含んだ半導体装置に対して、外部より信号を供給して規格の確定を進めることができる。 According to the semiconductor device of the first aspect of the present invention, the signal path from the input terminal to the next stage circuit includes the first path and the second path, and further includes either the first path or the second path. Since the route selection unit is selected, the first route is selected by the route selection unit before the standard of the signal processing unit is decided, and after the standard of the signal processing unit is decided by the route selection unit. The second route is selected. One type of semiconductor device can select either of two signal paths from the input terminal to the next stage circuit. In the semiconductor device of the present invention, before the standard of the signal processing unit is determined, in order to determine the standard of the signal processing unit, a signal obtained when processed by the signal processing unit is used as an input signal as an input terminal. To the next circuit via the first path. A standard can be determined by supplying a signal from the outside to a semiconductor device including a signal processing unit whose standard is not yet determined.

さらに、請求項1の発明に係る半導体装置によれば、経路選択部によって、第1経路もしくは第2経路のいずれかに切り替えることができるから、同じ半導体装置を使用して、信号処理部の規格が未確定の場合には、第1経路を選択して、外部より信号処理部による処理が施された信号を入力信号として次段回路に与えて、半導体装置の動作を確認することができる。信号処理部の規格が確定した後は、第2経路を選択して、入力端子から入力される入力信号が信号処理部により処理されて次段回路に供給することができる。信号処理部の規格の確定前後で、信号処理部の規格が異なる半導体装置を別個に提供する必要がなく、互いに規格の異なる複数の半導体装置を提供する場合の、設計、製造、管理等の煩雑さを抑制することができる。   Furthermore, according to the semiconductor device of the first aspect of the invention, the path selection unit can switch to either the first route or the second route. If the signal is not yet determined, the first path can be selected, and the signal processed by the signal processing unit from the outside can be given as an input signal to the next-stage circuit to check the operation of the semiconductor device. After the standard of the signal processing unit is determined, the second path can be selected, and the input signal input from the input terminal can be processed by the signal processing unit and supplied to the next stage circuit. There is no need to separately provide semiconductor devices with different signal processing standards before and after the determination of the standards for the signal processing unit, and complicated design, manufacturing, management, etc., when providing multiple semiconductor devices with different standards from each other Can be suppressed.

請求項2の発明は、請求項1に記載の半導体装置において、前記信号処理部は、前記入力信号に対する処理値が調整可能なトリミング回路を備えることを特徴とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the signal processing unit includes a trimming circuit capable of adjusting a processing value for the input signal.

請求項2の発明によれば、信号処理部が備えるトリミング回路により、信号処理部の処理結果が調整可能に構成されているから、信号処理部の規格が確定された後は、トリミング回路によって信号処理部を確定された規格に調整した上で、第2経路を選択してやれば、規格に合致した信号処理部の処理結果を次段回路に供給することができる。   According to the invention of claim 2, since the processing result of the signal processing unit can be adjusted by the trimming circuit provided in the signal processing unit, the signal is output by the trimming circuit after the standard of the signal processing unit is determined. If the second path is selected after adjusting the processing unit to the established standard, the processing result of the signal processing unit that matches the standard can be supplied to the next-stage circuit.

請求項3の発明は、請求項1または請求項2に記載の半導体装置において、信号処理部は分圧回路であることを特徴とする。   According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the signal processing unit is a voltage dividing circuit.

請求項3の発明によれば、信号処理部は分圧回路であるから、信号処理部が備えるトリミング回路によって分圧比を調整し、分圧回路の出力電圧値を規格値に調整することができる。   According to the invention of claim 3, since the signal processing unit is a voltage dividing circuit, the voltage dividing ratio can be adjusted by the trimming circuit provided in the signal processing unit, and the output voltage value of the voltage dividing circuit can be adjusted to the standard value. .

請求項4の発明は、請求項1ないし請求項3の少なくともいずれか1項に記載の半導体装置において、経路選択部は、第1及び第2経路の各々の信号経路上に備えられ、第1及び第2経路のそれぞれの開閉状態を設定可能なスイッチ回路であることを特徴とする。   According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, the path selection unit is provided on each of the signal paths of the first and second paths. And a switch circuit capable of setting the open / close state of each of the second paths.

請求項4の発明によれば、経路選択部は、第1経路及び第2経路のそれぞれの開閉状態を設定可能なスイッチ回路である。第1及び第2経路のそれぞれを、遮断すなわち開状態もしくは導通すなわち閉状態に選択できるから、第1経路もしくは第2経路にそれぞれ接続されたスイッチ回路を開閉いずれかの状態に設定することにより、第1及び第2経路の遮断と導通とを選択することができ、第1もしくは第2経路のいずれかに切り替えることができる。   According to invention of Claim 4, a path | route selection part is a switch circuit which can set each open / close state of a 1st path | route and a 2nd path | route. Since each of the first path and the second path can be selected as a cut-off state, an open state, or a conduction state, a closed state, the switch circuit connected to the first path or the second path is set to either open or closed state, The first and second paths can be switched off and connected, and can be switched to either the first or second path.

請求項5の発明は、請求項4に記載の半導体装置において、スイッチ回路は、第1経路の信号経路上に備えられ、第1経路の開閉状態を設定する第1スイッチ素子と、第2経路の信号経路上であって、入力端子と信号処理部との接続の開閉状態を設定する第2スイッチ素子と、信号処理部と次段回路との接続の開閉状態を設定する第3スイッチ素子とを備えることを特徴とする。   According to a fifth aspect of the present invention, in the semiconductor device according to the fourth aspect, the switch circuit is provided on the signal path of the first path, the first switch element for setting the open / close state of the first path, and the second path A second switch element that sets an open / close state of the connection between the input terminal and the signal processing unit, and a third switch element that sets an open / close state of the connection between the signal processing unit and the next stage circuit. It is characterized by providing.

請求項5の発明によれば、スイッチ回路は、第1経路の開閉状態を設定する第1スイッチ素子と、第2経路の信号経路上であって、入力端子と信号処理部との間、及び信号処理部と次段回路との間に備えられ、第2経路の開閉状態を設定する第2及び第3スイッチ素子を備えるから、第1スイッチ素子の開閉により第1経路の開閉状態が設定でき、第2及び第3スイッチ素子の開閉により第2経路の開閉状態が設定できる。したがって、第1及び第2経路の選択を各々別個のスイッチ素子により行なうことができる。   According to the invention of claim 5, the switch circuit is on the first switch element for setting the open / close state of the first path, on the signal path of the second path, between the input terminal and the signal processing unit, and Since the second and third switch elements are provided between the signal processing unit and the next circuit and set the open / close state of the second path, the open / close state of the first path can be set by opening / closing the first switch element. The open / close state of the second path can be set by opening / closing the second and third switch elements. Therefore, the selection of the first and second paths can be performed by separate switch elements.

また、第2経路については、第2及び第3スイッチ素子を備えているので、第2及び第3スイッチ素子を共に開状態とすることにより、信号処理部への入力経路及び出力経路を共に遮断することができ、入力端子から次段回路に至る第1経路から信号処理部を確実に切り離すことができる。   In addition, since the second and third switch elements are provided for the second path, both the input path and the output path to the signal processing unit are blocked by opening both the second and third switch elements. The signal processing unit can be reliably disconnected from the first path from the input terminal to the next stage circuit.

請求項6の発明は、請求項5に記載の半導体装置において、第1ないし第3スイッチ素子はヒューズ素子であることを特徴とする。   According to a sixth aspect of the present invention, in the semiconductor device according to the fifth aspect, the first to third switch elements are fuse elements.

請求項6の発明によれば、第1ないし第3スイッチ素子はヒューズ素子であるから、ヒューズ素子を溶断させることにより、経路を遮断すると共に、ヒューズ素子を溶断しなければ経路を導通させることができる。   According to the sixth aspect of the present invention, since the first to third switch elements are fuse elements, the fuse element is blown to cut off the path, and if the fuse element is not blown, the path is made conductive. it can.

本発明に係る半導体装置によれば、入力端子と次段回路とを接続する信号経路として、第1経路及び第2経路を備え、更に入力信号が伝搬する経路を第1経路もしくは第2経路のいずれかに選択する経路選択部を備えるから、信号処理部の規格を確定させる前には経路選択部によって第1経路を選択し、信号処理部の規格を確定させた後には経路選択部によって第2経路を選択することができる。一種類の半導体装置において、入力端子から次段回路に至る信号経路を、入力信号を信号処理部で処理しないで次段回路に供給する第1経路と、入力信号を信号処理部により処理して次段回路に供給する第2経路とを、選択することができる。信号処理部の規格を確定させる前は第1経路を選択して、信号処理部による処理結果を入力信号として外部より供給することができる。
さらに、本発明の半導体装置によれば、経路選択部によって、信号処理部による処理の有無を、第1経路もしくは第2経路の選択により切り替えることができるから、信号処理部の規格確定用として、信号処理部において個々に異なる規格を有する半導体装置を多数準備する必要はない。信号処理部の規格確定の前後のいずれにも一種類の半導体装置を提供すればよい。半導体装置の設計、製造、管理を簡略化することができる。
According to the semiconductor device of the present invention, the signal path that connects the input terminal and the next stage circuit includes the first path and the second path, and the path through which the input signal propagates is the first path or the second path. Since the route selection unit to select one of them is provided, the first route is selected by the route selection unit before the standard of the signal processing unit is determined, and after the standard of the signal processing unit is determined, the first route is selected by the route selection unit. Two routes can be selected. In one type of semiconductor device, the signal path from the input terminal to the next stage circuit is processed by the signal processing unit, the first path for supplying the input signal to the next stage circuit without processing the input signal by the signal processing unit. The second path to be supplied to the next stage circuit can be selected. Before determining the standard of the signal processing unit, the first path can be selected and the processing result by the signal processing unit can be supplied from the outside as an input signal.
Furthermore, according to the semiconductor device of the present invention, the path selection unit can switch the presence or absence of processing by the signal processing unit by selecting the first route or the second route. There is no need to prepare a large number of semiconductor devices having different standards in the signal processing unit. One type of semiconductor device may be provided both before and after the standardization of the signal processing unit. The design, manufacture and management of the semiconductor device can be simplified.

本発明の実施形態を、図1ないし図4を参照しつつ説明する。本実施形態では、本発明の半導体装置として電圧検出装置を構成する場合を例に挙げて説明する。図1は、電圧検出装置10の回路構成図である。電圧検出装置10は、入力端子IN1と出力端子OUT1との間に、ヒューズ素子F1〜F3と、抵抗R1、R2と、比較器COMP1と、基準電源S1とを備えて構成されている。   An embodiment of the present invention will be described with reference to FIGS. In the present embodiment, a case where a voltage detection device is configured as a semiconductor device of the present invention will be described as an example. FIG. 1 is a circuit configuration diagram of the voltage detection device 10. The voltage detection device 10 includes fuse elements F1 to F3, resistors R1 and R2, a comparator COMP1, and a reference power source S1 between an input terminal IN1 and an output terminal OUT1.

入力端子IN1には、ヒューズ素子F1の一端が接続されている。ヒューズ素子F1の他端は、比較器COMP1の非反転入力端子に接続されている。入力端子IN1からヒューズ素子F1を介して比較器COMP1に至る信号経路L1が構成されている。比較器COMP1の反転入力端子は、基準電源S1に接続され、基準電圧V1が印加されている。比較器COMP1の出力端子N1は、電圧検出装置10の出力端子OUT1に接続されている。   One end of a fuse element F1 is connected to the input terminal IN1. The other end of the fuse element F1 is connected to a non-inverting input terminal of the comparator COMP1. A signal path L1 from the input terminal IN1 to the comparator COMP1 through the fuse element F1 is configured. The inverting input terminal of the comparator COMP1 is connected to the reference power source S1, and the reference voltage V1 is applied. The output terminal N1 of the comparator COMP1 is connected to the output terminal OUT1 of the voltage detection device 10.

入力端子IN1には、更にヒューズ素子F2の一端が接続されている。ヒューズ素子F2の他端は、抵抗R1の一端に接続され、抵抗R1の他端は抵抗R2を介してグランドに接続されている。抵抗R1、R2で、抵抗R1の一端を入力、抵抗R1、R2の接続点を出力とする分圧回路20が構成されている。   One end of a fuse element F2 is further connected to the input terminal IN1. The other end of the fuse element F2 is connected to one end of the resistor R1, and the other end of the resistor R1 is connected to the ground via the resistor R2. The resistors R1 and R2 constitute a voltage dividing circuit 20 having one end of the resistor R1 as an input and the connection point of the resistors R1 and R2 as an output.

分圧回路20の出力は、ヒューズ素子F3の一端に接続されている。ヒューズ素子F3の他端は、比較器COMP1の非反転入力端子に接続されている。信号経路L1に加えて、入力端子IN1からヒューズ素子F2、分圧回路20、ヒューズ素子F3を介して比較器COMP1に至る信号経路L2が構成されている。   The output of the voltage dividing circuit 20 is connected to one end of the fuse element F3. The other end of the fuse element F3 is connected to the non-inverting input terminal of the comparator COMP1. In addition to the signal path L1, a signal path L2 from the input terminal IN1 to the comparator COMP1 via the fuse element F2, the voltage dividing circuit 20, and the fuse element F3 is configured.

抵抗R1は、例えば図2に図示するように、抵抗素子R1A、R1B、R1Cが直列に接続されていると共に、抵抗素子R1B及び抵抗素子R1Cにそれぞれヒューズ素子F5及びヒューズ素子F6が並列に接続されて構成されている。同様に、抵抗R2は、抵抗素子R2A、R2B、R2Cが直列に接続されていると共に、抵抗素子R2A及び抵抗素子R2Bにそれぞれヒューズ素子F7及びヒューズ素子F8が並列に接続されて構成されている。本実施形態では、抵抗素子R1B、R1C及びそれぞれの抵抗素子R1B、R1Cに並列接続されているヒューズ素子F5、F6、また抵抗素子R2A、R2B及びそれぞれの抵抗素子R2A、R2Bに並列接続されているヒューズ素子F7、F8が、それぞれトリミング回路を構成する。抵抗R1は、ヒューズ素子F5、F6を必要に応じて溶断することにより、抵抗素子R1B、R1Cのヒューズ素子F5、F6による短絡状態を変更して抵抗値を調整することができる。抵抗R2は、抵抗R1と同様に、抵抗素子R2A、R2Bのヒューズ素子F7、F8による短絡状態を変更して抵抗値を調整することができる。   For example, as shown in FIG. 2, the resistor R1 includes resistor elements R1A, R1B, and R1C connected in series, and a fuse element F5 and a fuse element F6 connected in parallel to the resistor element R1B and the resistor element R1C, respectively. Configured. Similarly, the resistor R2 is configured such that the resistor elements R2A, R2B, and R2C are connected in series, and the fuse element F7 and the fuse element F8 are connected in parallel to the resistor element R2A and the resistor element R2B, respectively. In the present embodiment, the resistance elements R1B and R1C and the fuse elements F5 and F6 connected in parallel to the respective resistance elements R1B and R1C, and the resistance elements R2A and R2B and the resistance elements R2A and R2B are connected in parallel. Fuse elements F7 and F8 each constitute a trimming circuit. The resistor R1 can adjust the resistance value by fusing the fuse elements F5 and F6 as necessary, thereby changing the short circuit state of the resistor elements R1B and R1C by the fuse elements F5 and F6. Similarly to the resistor R1, the resistor R2 can adjust the resistance value by changing the short circuit state of the resistor elements R2A and R2B by the fuse elements F7 and F8.

分圧回路20の抵抗R1、R2の分圧比を確定するために、電圧検出装置10を、以下に説明するように調整する。   In order to determine the voltage dividing ratio of the resistors R1 and R2 of the voltage dividing circuit 20, the voltage detecting device 10 is adjusted as described below.

分圧回路20の抵抗R1、R2の分圧比が確定される前の段階では、電圧検出装置10において、ヒューズ素子F1を除くヒューズ素子F2及びヒューズ素子F3を溶断する。これにより、図3から理解できるように、信号経路L2が遮断され、信号経路L1が導通する状態が選択される。入力端子IN1から比較器COMP1に至る信号経路として信号経路L1が選択された電圧検出装置10の入力端子IN1には、検出電圧V3を分圧する、直列接続された抵抗R3、R4の接続点が接続される。ここで、抵抗R4の一端はグランドに接続されており、抵抗R3の一端に検出電圧V3が入力される。抵抗R3、R4の他端同士が接続されて接続点を構成している。直列接続された抵抗R3、R4は、検出電圧V3を分圧して出力する分圧回路を構成している。抵抗R3、R4で構成される分圧回路は、電圧検出装置10に外付けされるものであり、電圧検出装置10に内蔵されている分圧回路20を代替する分圧回路である。   In the stage before the voltage dividing ratio between the resistors R1 and R2 of the voltage dividing circuit 20 is determined, the fuse element F2 and the fuse element F3 other than the fuse element F1 are blown out in the voltage detection device 10. Thereby, as can be understood from FIG. 3, the signal path L2 is cut off and the state in which the signal path L1 is conducted is selected. A connection point of resistors R3 and R4 connected in series for dividing the detection voltage V3 is connected to the input terminal IN1 of the voltage detection device 10 in which the signal path L1 is selected as the signal path from the input terminal IN1 to the comparator COMP1. Is done. Here, one end of the resistor R4 is connected to the ground, and the detection voltage V3 is input to one end of the resistor R3. The other ends of the resistors R3 and R4 are connected to form a connection point. The resistors R3 and R4 connected in series constitute a voltage dividing circuit that divides and outputs the detection voltage V3. The voltage dividing circuit composed of the resistors R3 and R4 is externally attached to the voltage detecting device 10 and is a voltage dividing circuit that replaces the voltage dividing circuit 20 built in the voltage detecting device 10.

すなわち、分圧回路20の抵抗R1、R2の分圧比が確定されていない段階においては、内蔵の分圧回路20に代えて、抵抗R3、R4として外付けされる分圧回路を備えて、検出電圧V3を分圧した上で入力端子IN1に入力する。入力された分圧電圧V2は信号経路L1を介して比較器COMP1の非反転入力端子に供給される。   That is, in the stage where the voltage dividing ratio of the resistors R1 and R2 of the voltage dividing circuit 20 is not determined, a voltage dividing circuit externally provided as the resistors R3 and R4 is provided in place of the built-in voltage dividing circuit 20, and detection is performed. The voltage V3 is divided and input to the input terminal IN1. The input divided voltage V2 is supplied to the non-inverting input terminal of the comparator COMP1 via the signal path L1.

比較器COMP1の反転入力端子には、基準電源S1によって基準電圧V1が印加されている。比較器COMP1では、分圧電圧V2と基準電圧V1との間で電圧値が比較され、基準電圧V1に対する分圧電圧V2の電圧レベルの高低が検出されることにより、検出電圧V3の電圧レベルが検出される。この段階では、検出電圧V3の分圧比は外付けの抵抗R3、R4により設定されるので、抵抗R3、R4の分圧比は自在に調整することができる。抵抗R3、R4の分圧比の調整により、比較器COMP1の比較結果が反転する検出電圧V3の電圧値を調整することができる。電圧検出装置10が検出電圧V3に対して所望の出力動作を行なうように調整することができる。   A reference voltage V1 is applied to the inverting input terminal of the comparator COMP1 by the reference power source S1. In the comparator COMP1, the voltage value is compared between the divided voltage V2 and the reference voltage V1, and the voltage level of the divided voltage V2 with respect to the reference voltage V1 is detected, whereby the voltage level of the detection voltage V3 is changed. Detected. At this stage, since the voltage dividing ratio of the detection voltage V3 is set by the external resistors R3 and R4, the voltage dividing ratio of the resistors R3 and R4 can be freely adjusted. By adjusting the voltage dividing ratio of the resistors R3 and R4, the voltage value of the detection voltage V3 at which the comparison result of the comparator COMP1 is inverted can be adjusted. The voltage detection device 10 can be adjusted to perform a desired output operation with respect to the detection voltage V3.

以上のように調整された抵抗R3、R4の分圧比が、電圧検出装置10に内蔵されている分圧回路20の抵抗R1、R2に設定すべき分圧比である。抵抗R1、R2は抵抗値を調整できるので、確定された分圧比を満足するように、抵抗R1、R2の抵抗値を調整することができる。これにより、分圧回路20の分圧比を確定することができる。例えば、図2の構成において、ヒューズ素子F5、F6のうち溶断するヒューズ素子を選択して抵抗R1の抵抗値を設定する。同様に、ヒューズ素子F7、F8のうち溶断するヒューズ素子を選択して抵抗R2の抵抗値を設定する。抵抗R1、R2の各々の抵抗値を適宜に選択することにより、抵抗R1、R2の分圧比を、外付けの抵抗R3、R4により設定した分圧比に設定することができる。これにより、分圧回路20の抵抗R1、R2の分圧比が設定されるため、検出電圧V3に対して所望の出力動作を行なうことが可能な電圧検出装置10を得ることができる。   The voltage dividing ratio of the resistors R3 and R4 adjusted as described above is a voltage dividing ratio to be set to the resistors R1 and R2 of the voltage dividing circuit 20 built in the voltage detection device 10. Since the resistance values of the resistors R1 and R2 can be adjusted, the resistance values of the resistors R1 and R2 can be adjusted so as to satisfy the determined voltage dividing ratio. Thereby, the voltage dividing ratio of the voltage dividing circuit 20 can be determined. For example, in the configuration of FIG. 2, the fuse element to be blown out of the fuse elements F5 and F6 is selected and the resistance value of the resistor R1 is set. Similarly, the fuse element to be melted is selected from the fuse elements F7 and F8, and the resistance value of the resistor R2 is set. By appropriately selecting the resistance values of the resistors R1 and R2, the voltage dividing ratio of the resistors R1 and R2 can be set to the voltage dividing ratio set by the external resistors R3 and R4. Thereby, since the voltage dividing ratio of the resistors R1 and R2 of the voltage dividing circuit 20 is set, the voltage detecting device 10 capable of performing a desired output operation with respect to the detected voltage V3 can be obtained.

分圧回路20の抵抗R1、R2の分圧比が確定された段階では、電圧検出装置10において、ヒューズ素子F2、F3を除くヒューズ素子F1を溶断する。これにより、図4から理解できるように、信号経路L1が遮断され、信号経路L2が導通する状態が選択される。   At the stage where the voltage dividing ratio between the resistors R1 and R2 of the voltage dividing circuit 20 is determined, the fuse element F1 excluding the fuse elements F2 and F3 is blown out in the voltage detection device 10. As a result, as can be understood from FIG. 4, a state in which the signal path L1 is cut off and the signal path L2 is conducted is selected.

検出電圧V3を入力端子IN1に印加すると、検出電圧V3は、信号経路L2を介して分圧回路20で分圧され、分圧電圧V4が比較器COMP1の非反転入力端子に印加される。ここで、抵抗R1、R2の分圧比は外付けの抵抗R3、R4の分圧比と同じ比に設定されているので、分圧回路20から出力される分圧電圧V4は、抵抗R1、R2により分圧された分圧電圧V2(図3)と同じ電圧値である。これにより、内蔵の抵抗R1、R2の分圧比が確定され分圧回路20が確定される。入力端子IN1に検出電圧V3を入力すれば、出力端子OUT1に所望の検出結果が出力される。   When the detection voltage V3 is applied to the input terminal IN1, the detection voltage V3 is divided by the voltage dividing circuit 20 via the signal path L2, and the divided voltage V4 is applied to the non-inverting input terminal of the comparator COMP1. Here, since the voltage dividing ratio of the resistors R1 and R2 is set to the same ratio as the voltage dividing ratio of the external resistors R3 and R4, the divided voltage V4 output from the voltage dividing circuit 20 is generated by the resistors R1 and R2. The voltage value is the same as the divided voltage V2 (FIG. 3). Thereby, the voltage dividing ratio of the built-in resistors R1 and R2 is determined, and the voltage dividing circuit 20 is determined. When the detection voltage V3 is input to the input terminal IN1, a desired detection result is output to the output terminal OUT1.

ここで、検出信号V3を抵抗R3、R4で分圧した分圧電圧V2が、信号経路L1が選択されている場合の本発明の入力信号に相当し、検出電圧V3が、信号径路L2が選択されている場合の本発明の入力信号に相当する。   Here, the divided voltage V2 obtained by dividing the detection signal V3 by the resistors R3 and R4 corresponds to the input signal of the present invention when the signal path L1 is selected, and the detection voltage V3 is selected by the signal path L2. Corresponds to the input signal of the present invention.

また、比較器COMP1は、本発明の次段回路に相当する。抵抗R1及び抵抗R2で構成される分圧回路20は、本発明の信号処理部に相当し、本発明の分圧回路に相当する。また、分圧回路20において、抵抗R1に備えられる抵抗素子R1B、R1C及びそれぞれの抵抗素子R1B、R1Cに並列接続されているヒューズ素子F5、F6、及び抵抗R2に備えられる抵抗素子R2A、R2B及びそれぞれの抵抗素子R2A、R2Bに並列接続されているヒューズ素子F7、F8は、それぞれトリミング回路に相当する。   The comparator COMP1 corresponds to the next stage circuit of the present invention. The voltage dividing circuit 20 including the resistors R1 and R2 corresponds to the signal processing unit of the present invention and corresponds to the voltage dividing circuit of the present invention. In the voltage dividing circuit 20, the resistance elements R1B and R1C provided in the resistor R1, the fuse elements F5 and F6 connected in parallel to the respective resistance elements R1B and R1C, and the resistance elements R2A and R2B provided in the resistor R2 and The fuse elements F7 and F8 connected in parallel to the respective resistance elements R2A and R2B correspond to trimming circuits.

また、信号経路L1は、本発明の第1経路に相当し、信号経路L2は、本発明の第2経路に相当する。   The signal path L1 corresponds to the first path of the present invention, and the signal path L2 corresponds to the second path of the present invention.

また、ヒューズ素子F1〜F3は、本発明の経路選択部に相当し、本発明のスイッチ回路に相当する。更に、ヒューズ素子F1〜F3は、各々、本発明の第1〜第3スイッチ素子に相当する。   The fuse elements F1 to F3 correspond to the path selection unit of the present invention and correspond to the switch circuit of the present invention. Further, the fuse elements F1 to F3 correspond to first to third switch elements of the present invention, respectively.

以上、詳細に説明したように、本実施形態の電圧検出装置10によれば、分圧回路20での分圧比を確定する前の段階では、ヒューズ素子F1を残してヒューズ素子F2、F3を溶断することにより、入力端子IN1と比較器COMP1の非反転入力端子とを直結する信号経路L1を選択することができる。外部に分圧回路を備えて分圧電圧V2を入力端子IN1に供給して電圧検出装置10を動作させることができる。外付けの分圧回路の分圧比を調整して分圧回路20に設定すべき分圧比を確定することができる。   As described above in detail, according to the voltage detection device 10 of the present embodiment, the fuse elements F2 and F3 are blown out while the fuse element F1 is left before the voltage dividing ratio in the voltage dividing circuit 20 is determined. Thus, the signal path L1 that directly connects the input terminal IN1 and the non-inverting input terminal of the comparator COMP1 can be selected. The voltage detection device 10 can be operated by providing an external voltage dividing circuit and supplying the divided voltage V2 to the input terminal IN1. The voltage dividing ratio to be set in the voltage dividing circuit 20 can be determined by adjusting the voltage dividing ratio of the external voltage dividing circuit.

分圧回路20の分圧比が確定された段階では、抵抗R1、R2のヒューズ素子F5〜F8を備えたトリミング回路により分圧回路20の分圧比を、所望の分圧比に調整することができる。その上で、ヒューズ素子F2、F3を残してヒューズ素子F1を溶断した電圧検出装置10を提供すれば、入力端子IN1から分圧回路20を介して比較器COMP1の非反転入力端子に至る信号経路L2が選択され、分圧回路20において所望の分圧比で分圧された分圧電圧V4が、比較器COMP1に供給される。   At the stage where the voltage dividing ratio of the voltage dividing circuit 20 is determined, the voltage dividing ratio of the voltage dividing circuit 20 can be adjusted to a desired voltage dividing ratio by the trimming circuit including the fuse elements F5 to F8 of the resistors R1 and R2. In addition, if the voltage detection device 10 in which the fuse element F1 is blown out while leaving the fuse elements F2 and F3 is provided, the signal path from the input terminal IN1 to the non-inverting input terminal of the comparator COMP1 via the voltage dividing circuit 20 L2 is selected, and the divided voltage V4 divided by the desired voltage dividing ratio in the voltage dividing circuit 20 is supplied to the comparator COMP1.

一種類の電圧検出装置10によって、入力端子IN1から比較器COMP1に至る2つの信号経路L1、L2のいずれか一方の信号経路を選択することができる。分圧回路20の分圧比が未確定の場合にも、入力端子IN1と比較器COMP1とを接続する信号経路L1を選択して、外付けの分圧回路による分圧電圧V2を直接比較器COMP1に供給することができる。分圧比が未確定な場合でも電圧検出装置10を機器等に組み込んで分圧比の調整を進めることができる。   One type of voltage detection device 10 can select one of the two signal paths L1 and L2 from the input terminal IN1 to the comparator COMP1. Even when the voltage dividing ratio of the voltage dividing circuit 20 is uncertain, the signal path L1 connecting the input terminal IN1 and the comparator COMP1 is selected, and the divided voltage V2 by the external voltage dividing circuit is directly compared with the comparator COMP1. Can be supplied to. Even when the voltage division ratio is uncertain, adjustment of the voltage division ratio can be advanced by incorporating the voltage detection device 10 into a device or the like.

電圧検出装置10では、ヒューズ素子F1〜F3によって、信号経路L1もしくは信号経路L2のいずれかの経路を選択することができるから、溶断するヒューズ素子を選択して、使用する信号経路を、信号経路L1もしくは信号経路L2のいずれかに切り替えることができる。これにより、分圧比を確定するための評価用として分圧比の異なる複数の電圧検出装置を提供する必要はなく、一種類の電圧検出装置10で対応することができる。電圧検出装置の設計、製造、管理等の煩雑さを低減することができる。   In the voltage detection device 10, since either the signal path L1 or the signal path L2 can be selected by the fuse elements F1 to F3, the fuse element to be blown is selected, and the signal path to be used is changed to the signal path. It is possible to switch to either L1 or signal path L2. Thus, it is not necessary to provide a plurality of voltage detection devices having different voltage division ratios for evaluation for determining the voltage division ratio, and one type of voltage detection device 10 can be used. The complexity of the design, manufacture, management, etc. of the voltage detection device can be reduced.

尚、本発明は上述した実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。   Note that the present invention is not limited to the above-described embodiment, and can be implemented by appropriately changing a part of the configuration without departing from the spirit of the invention.

例えば、実施形態の電圧検出装置10は、ヒューズ素子F1〜F3に代えて、ツェナーダイオードを用いるものであってもよい。ツェナーダイオードを用いた電圧検出装置によれば、ツェナーダイオードに逆バイアス電圧が印加され短絡されたときは、短絡されたツェナーダイオードに接続された信号経路を導通させることができる。ツェナーダイオードに逆バイアス電圧が印加されないときは、ツェナーダイオードが開放状態に維持され信号経路を遮断することができる。   For example, the voltage detection device 10 of the embodiment may use a Zener diode instead of the fuse elements F1 to F3. According to the voltage detection device using a Zener diode, when a reverse bias voltage is applied to the Zener diode and short-circuited, the signal path connected to the short-circuited Zener diode can be made conductive. When the reverse bias voltage is not applied to the Zener diode, the Zener diode is kept open and the signal path can be cut off.

また、電圧検出装置10においては、信号経路L2の開閉状態を設定するために2つのヒューズ素子F1、F2を備える場合を例に説明したが、ヒューズ素子F2もしくはF3のいずれか一方を備えていれば、信号経路L2の開閉状態の設定は可能である。ヒューズ素子F1、F2を備えていれば、ヒューズ素子F1が溶断されると共にヒューズ素子F2が溶断されないことにより、信号経路L1が遮断され信号経路L2が選択される。ヒューズ素子F2が溶断されると共にヒューズ素子F1が溶断されないことにより、信号経路L2が遮断され信号経路L1が選択される。また、ヒューズ素子F1、F3を備えていれば、ヒューズ素子F1が溶断されると共にヒューズ素子F3が溶断されないことにより、信号経路L1が遮断され信号経路L2が選択される。ヒューズ素子F3が溶断されると共にヒューズ素子F1が溶断されないことにより、信号経路L2が遮断され信号経路L1が選択される。   In the voltage detection device 10, the case where two fuse elements F1 and F2 are provided to set the open / close state of the signal path L2 has been described as an example. However, either one of the fuse elements F2 or F3 is provided. For example, the open / closed state of the signal path L2 can be set. If the fuse elements F1 and F2 are provided, the fuse element F1 is blown and the fuse element F2 is not blown, whereby the signal path L1 is cut off and the signal path L2 is selected. Since the fuse element F2 is blown and the fuse element F1 is not blown, the signal path L2 is cut off and the signal path L1 is selected. If the fuse elements F1 and F3 are provided, the fuse element F1 is blown and the fuse element F3 is not blown, whereby the signal path L1 is cut off and the signal path L2 is selected. Since the fuse element F3 is blown and the fuse element F1 is not blown, the signal path L2 is cut off and the signal path L1 is selected.

また、図5に図示する電圧検出装置10Aの構成を備えるものであってもよい。すなわち、ヒューズ素子F1を介して入力端子IN1と比較器COMP1の非反転入力端子との間を接続する信号経路L1を設定すると共に、ヒューズ素子F4を、抵抗R1と抵抗R2との接続点と抵抗R2の一端との間に接続して分圧回路20Aを構成する。   Moreover, the configuration of the voltage detection apparatus 10A illustrated in FIG. 5 may be provided. That is, a signal path L1 that connects the input terminal IN1 and the non-inverting input terminal of the comparator COMP1 via the fuse element F1 is set, and the fuse element F4 is connected to the connection point between the resistor R1 and the resistor R2 and the resistor A voltage dividing circuit 20A is configured by being connected to one end of R2.

ヒューズ素子F1が溶断されると共にヒューズ素子F4が溶断されないことにより、信号経路L1が遮断され信号経路L2が選択される。   When the fuse element F1 is blown and the fuse element F4 is not blown, the signal path L1 is cut off and the signal path L2 is selected.

ヒューズ素子F4が溶断されると共にヒューズ素子F1が溶断されないことにより、信号経路L1が選択される。この場合、入力端子IN1から分圧回路20Aの抵抗R1を介して比較器COMP1の非反転入力端子に至る信号経路L2は設定された状態に維持されるものの、ヒューズ素子F4が溶断されることにより、分圧回路20Aは開状態とされる。更に、信号経路L1により抵抗R1の両端が短絡され入力端子IN1に接続される。これにより、信号経路L1、L2のいずれの経路を介しても、比較器COMP1の非反転入力端子には、入力端子IN1から供給される入力信号が供給される。   Since the fuse element F4 is blown and the fuse element F1 is not blown, the signal path L1 is selected. In this case, the signal path L2 from the input terminal IN1 to the non-inverting input terminal of the comparator COMP1 via the resistor R1 of the voltage dividing circuit 20A is maintained in the set state, but the fuse element F4 is blown. The voltage dividing circuit 20A is opened. Further, both ends of the resistor R1 are short-circuited by the signal path L1 and connected to the input terminal IN1. Thereby, the input signal supplied from the input terminal IN1 is supplied to the non-inverting input terminal of the comparator COMP1 through any of the signal paths L1 and L2.

また、電圧検出装置10Aにおけるヒューズ素子F4を抵抗R2とグランドとの間に接続して構成されるものであってもよい。さらに、電圧検出装置10Aにおけるヒューズ素子F4を備えずヒューズ素子F1のみを備えて構成されるものであってもよい。ヒューズ素子F1が溶断されることにより、抵抗R1、R2で構成される分圧回路を介する信号経路L2が選択され、ヒューズ素子F1が溶断されないことより、信号経路L1が選択される。この場合、分圧回路が入力端子IN1に接続された状態に維持されるが、信号経路L1により、分圧回路の入出力端すなわち抵抗R1の両端が短絡されるので、抵抗R1、R2で構成される分圧回路では分圧動作は行なわれない。比較器COMP1の非反転入力端子は、信号経路L1により入力端子IN1に接続されて、入力信号が供給される。さらに、電圧検出装置10Aにおけるヒューズ素子F1を備えず、抵抗R1と抵抗R2との接続点と抵抗R1との間にヒューズ素子F4のみを備えて構成されるものであってもよい。ヒューズ素子F4が溶断されないときは、抵抗R1及び抵抗R2を用いて分圧された電圧が供給されると共に、ヒューズ素子F4が溶断されるときは、入力端子IN1に入力される入力信号を、比較器COMP1の非反転入力端子に供給することができる。   Further, the fuse element F4 in the voltage detection device 10A may be configured to be connected between the resistor R2 and the ground. Furthermore, the voltage detection device 10A may be configured to include only the fuse element F1 without including the fuse element F4. When the fuse element F1 is blown, the signal path L2 through the voltage dividing circuit constituted by the resistors R1 and R2 is selected, and since the fuse element F1 is not blown, the signal path L1 is selected. In this case, the voltage dividing circuit is maintained in a state of being connected to the input terminal IN1, but the input / output ends of the voltage dividing circuit, that is, both ends of the resistor R1 are short-circuited by the signal path L1, so the resistors R1 and R2 are configured. In the divided voltage circuit, the voltage dividing operation is not performed. The non-inverting input terminal of the comparator COMP1 is connected to the input terminal IN1 through the signal path L1, and an input signal is supplied thereto. Furthermore, the fuse element F1 in the voltage detection device 10A may not be provided, and only the fuse element F4 may be provided between the connection point between the resistor R1 and the resistor R2 and the resistor R1. When the fuse element F4 is not blown, a voltage divided by the resistors R1 and R2 is supplied. When the fuse element F4 is blown, the input signal input to the input terminal IN1 is compared. Can be supplied to the non-inverting input terminal of the comparator COMP1.

また、図2においては、分圧回路20を構成する抵抗R1、R2のそれぞれに、抵抗素子R1B、R1C及びそれぞれの抵抗素子R1B、R1Cに並列接続されているヒューズ素子F5、F6、抵抗素子R2A、R2B及びそれぞれの抵抗素子R2A、R2Bに並列接続されているヒューズ素子F7、F8を備えて、抵抗値が調整可能である構成を示したが、本願はこれに限定されるものではない。抵抗R1、R2の何れか一方が、抵抗値の調整が可能とされる構成であってもよい。   In FIG. 2, the resistors R1 and R2 constituting the voltage dividing circuit 20 are connected to the resistor elements R1B and R1C and the fuse elements F5 and F6 connected in parallel to the resistor elements R1B and R1C, and the resistor element R2A, respectively. , R2B and fuse elements F7 and F8 connected in parallel to the respective resistance elements R2A and R2B, and the resistance value can be adjusted. However, the present application is not limited to this. Any one of the resistors R1 and R2 may be configured such that the resistance value can be adjusted.

本発明の実施形態に係る電圧検出装置の回路構成図である。It is a circuit block diagram of the voltage detection apparatus which concerns on embodiment of this invention. 同電圧検出装置が備える抵抗の概略構成図である。It is a schematic block diagram of resistance with which the voltage detection apparatus is provided. 同電圧検出装置の分圧比を確定させる前の使用例を示す回路構成図である。It is a circuit block diagram which shows the usage example before determining the voltage dividing ratio of the voltage detection apparatus. 同電圧検出装置の分圧比を確定させた後の使用例を示す回路構成図である。It is a circuit block diagram which shows the usage example after determining the voltage dividing ratio of the voltage detection apparatus. 他の実施形態に係る電圧検出装置の回路構成図である。It is a circuit block diagram of the voltage detection apparatus which concerns on other embodiment. 従来の電圧検出回路の回路構成図である。It is a circuit block diagram of the conventional voltage detection circuit. 従来の電圧検出回路が備える抵抗の概略構成図である。It is a schematic block diagram of the resistor with which the conventional voltage detection circuit is provided.

符号の説明Explanation of symbols

10、10A 電圧検出装置
20、20A 分圧回路
COMP1 比較器
F1〜F8 ヒューズ素子
IN1 入力端子
L1、L2 信号経路
OUT1 出力端子
R1、R2 抵抗
R1A〜R1C、R2A〜R2C 抵抗素子
V1 基準電圧
V2、V4 分圧電圧
V3 検出電圧
10, 10A Voltage detection device 20, 20A Voltage divider circuit COMP1 Comparator F1-F8 Fuse element IN1 Input terminal L1, L2 Signal path OUT1 Output terminal R1, R2 Resistors R1A-R1C, R2A-R2C Resistive elements V1 Reference voltages V2, V4 Divided voltage V3 Detection voltage

Claims (6)

入力端子及び前記入力端子から入力される入力信号を処理して次段回路に出力する信号処理部を備えた半導体装置において、
前記入力端子と前記次段回路とを接続する信号径路であって、前記入力信号を前記信号処理部による処理を介さず前記次段回路に供給する第1経路と、
前記入力端子と前記次段回路とを接続する信号経路であって、前記入力信号を前記信号処理部により処理した上で前記次段回路に供給する第2経路と、
前記第1経路もしくは前記第2経路のいずれか一方の信号経路を選択する経路選択部と、
を有することを特徴とする半導体装置。
In a semiconductor device including an input terminal and a signal processing unit that processes an input signal input from the input terminal and outputs the processed signal to a next-stage circuit.
A signal path connecting the input terminal and the next stage circuit, the first path for supplying the input signal to the next stage circuit without processing by the signal processing unit;
A signal path connecting the input terminal and the next-stage circuit, wherein the input signal is processed by the signal processing unit and then supplied to the next-stage circuit;
A path selection unit that selects one of the signal paths of the first path and the second path;
A semiconductor device comprising:
前記信号処理部は、前記入力信号に対する処理値が調整可能なトリミング回路を備えることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the signal processing unit includes a trimming circuit capable of adjusting a processing value for the input signal. 前記信号処理部は分圧回路であることを特徴とする請求項1または請求項2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the signal processing unit is a voltage dividing circuit. 前記経路選択部は、前記第1及び第2経路の各々の信号経路上に備えられ、前記第1及び第2経路のそれぞれの開閉状態を設定可能なスイッチ回路であることを特徴とする請求項1ないし請求項3の少なくともいずれか1項に記載の半導体装置。   The path selection unit is a switch circuit provided on each signal path of the first and second paths and capable of setting an open / close state of each of the first and second paths. 4. The semiconductor device according to at least one of claims 1 to 3. 前記スイッチ回路は、
前記第1経路の信号経路上に備えられ、前記第1経路の開閉状態を設定する第1スイッチ素子と、
前記第2経路の信号経路上であって、前記入力端子と前記信号処理部との接続の開閉状態を設定する第2スイッチ素子と、前記信号処理部と前記次段回路との接続の開閉状態を設定する第3スイッチ素子とを備えることを特徴とする請求項4に記載の半導体装置。
The switch circuit is
A first switch element provided on the signal path of the first path and setting an open / closed state of the first path;
On the signal path of the second path, a second switch element that sets an open / close state of the connection between the input terminal and the signal processing unit, and an open / close state of the connection between the signal processing unit and the next-stage circuit The semiconductor device according to claim 4, further comprising a third switch element that sets
前記第1ないし第3スイッチ素子はヒューズ素子であることを特徴とする請求項5に記載の半導体装置。   6. The semiconductor device according to claim 5, wherein the first to third switch elements are fuse elements.
JP2006137493A 2006-05-17 2006-05-17 Semiconductor device Withdrawn JP2007311459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006137493A JP2007311459A (en) 2006-05-17 2006-05-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006137493A JP2007311459A (en) 2006-05-17 2006-05-17 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007311459A true JP2007311459A (en) 2007-11-29

Family

ID=38844067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006137493A Withdrawn JP2007311459A (en) 2006-05-17 2006-05-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007311459A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022848A (en) * 2016-08-05 2018-02-08 富士電機株式会社 Trimming circuit and trimming method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022848A (en) * 2016-08-05 2018-02-08 富士電機株式会社 Trimming circuit and trimming method

Similar Documents

Publication Publication Date Title
US6995601B2 (en) Fuse state detection circuit
JP6301188B2 (en) Charge / discharge control circuit and battery device
JP4745734B2 (en) System power supply device and operation control method thereof
JP4720548B2 (en) Load abnormality detection system
JP2011114660A (en) Method of determining plug kind and plug determination circuit
JP5266800B2 (en) Trimming circuit
JP2006352034A (en) Fuse circuit and electronic circuit
CN105137146B (en) For detecting the devices and methods therefor of the electric current by transistor device
US20170117888A1 (en) Voltage comparison circuit
JP4819407B2 (en) Semiconductor device having trimming circuit, trimming method and manufacturing method thereof
JP2007311459A (en) Semiconductor device
JP6250418B2 (en) Voltage regulator
JP2016165032A (en) Semiconductor switch
JP2009291045A (en) Battery pack
JP2016080396A (en) Power feeding control device and current detection device
JP2009159509A (en) Semiconductor integrated circuit device, and method of testing semiconductor integrated circuit device
JP4967762B2 (en) Short detection circuit, short / open detection circuit, and detection methods thereof
JP2018097748A (en) Voltage abnormality detection circuit and semiconductor device
US9471079B2 (en) Method with function parameter setting and integrated circuit using the same
KR101398914B1 (en) Integrated circuit device
JP2013007619A (en) Logic circuit and voltage detection circuit
JP2008102094A (en) Voltage monitoring method and its device
JP2009194139A (en) Semiconductor device and control method thereof
JP2015220771A (en) Charge/discharge control circuit and battery device
JP7332852B2 (en) Current detection resistor switching device for APC circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804