JP2007306073A - Semiconductor system and mobile terminal - Google Patents
Semiconductor system and mobile terminal Download PDFInfo
- Publication number
- JP2007306073A JP2007306073A JP2006129775A JP2006129775A JP2007306073A JP 2007306073 A JP2007306073 A JP 2007306073A JP 2006129775 A JP2006129775 A JP 2006129775A JP 2006129775 A JP2006129775 A JP 2006129775A JP 2007306073 A JP2007306073 A JP 2007306073A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- power supply
- reset
- serial
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は半導体システムとそれを有する携帯端末とに関し、特に本発明に係る半導体システムは、シリアル通信により電源ICを制御し、更にリセット制御状態を電源ICにフィードバックできるLSIと、電源ICとを用いている。 The present invention relates to a semiconductor system and a portable terminal having the semiconductor system, and in particular, the semiconductor system according to the present invention uses an LSI capable of controlling a power supply IC by serial communication and feeding back a reset control state to the power supply IC, and a power supply IC. ing.
携帯電話の様な携帯端末において、当該端末の小型化と、内蔵電池による動作時間の伸延とは、当該端末の商品価値を高めるために必要不可欠な課題である。 In a mobile terminal such as a mobile phone, miniaturization of the terminal and extension of operation time due to a built-in battery are indispensable issues for increasing the commercial value of the terminal.
ここで、端末の外部インタフェース(例えばディスプレイやキーパッド)は端末を利用する側(人間)の物理的な大きさの要求に制約を受けるため、端末の小型化を解決するためには、内蔵する部材(LSI,電源IC,電池など)を小型にすることが求められる。更に、端末の動作時間伸延のため、端末が実現する様々な機能の動作電力を低減(動作電圧の低下,動作電流の減少)し、機能動作を行わない待ち受け時は電池を無駄に消耗しないこと(待ち受け時の消費電力の低減)が求められる。 Here, the external interface of the terminal (for example, a display or a keypad) is limited by the physical size requirement of the terminal user (human), so it is built in to solve the miniaturization of the terminal. It is required to reduce the size of members (LSI, power supply IC, battery, etc.). Furthermore, in order to extend the operating time of the terminal, the operating power of various functions realized by the terminal is reduced (reducing operating voltage, reducing operating current), and the battery is not wasted when it is not functioning. (Reduction of power consumption during standby) is required.
これらの点の解決のために、例えば、半導体プロセスの微細化によりLSIに機能を集積することで、小型化を図り、機能当たりの動作電力を低減することが出来る。しかしながら、微細化により動作電圧が下がるため、電源ICによる電池電圧からの効率的な電圧変換が必要となり、更に、LSIを構成するトランジスタのスレッショルド電圧が下がることでリーク電流が指数関数的に増加するため、待ち受け電流を増やさないための新たな対策が必要となる。そして、LSIの小型化を図ると、パッケージが小さくなることから、外部インタフェースのために用いる信号経路(端子数)も制約を受ける。 In order to solve these points, for example, by integrating functions in an LSI by miniaturizing a semiconductor process, it is possible to reduce the size and reduce the operating power per function. However, since the operating voltage decreases due to miniaturization, efficient voltage conversion from the battery voltage by the power supply IC is necessary, and further, the leakage current increases exponentially as the threshold voltage of the transistors constituting the LSI decreases. Therefore, a new measure for preventing the standby current from increasing is necessary. When the LSI is miniaturized, the package becomes smaller, so the signal path (number of terminals) used for the external interface is also restricted.
そこで、従来例1(特許文献1参照)では、LSIを機能別に分割し、機能不要なブロックの電源をオフすることでリーク電流を無くしている。又、従来例2(特許文献2参照)では、内蔵電池ユニットを効率的に使うために、電源IC(電源制御ユニット)が複数の動作モードをもつことで、機能動作と待ち受け電流の低減の両立を図っている。この動作モードの設定では、I2Cバス(非特許文献1参照)によるシリアル通信を利用することが、LSIと電池ユニットを結ぶ信号経路(端子数)の削減化に役立っている。 Therefore, in Conventional Example 1 (see Patent Document 1), the LSI is divided by function, and the leakage current is eliminated by turning off the power supply of the block that does not require the function. In Conventional Example 2 (see Patent Document 2), in order to use the built-in battery unit efficiently, the power supply IC (power supply control unit) has a plurality of operation modes, so that both the functional operation and the standby current can be reduced. I am trying. In setting this operation mode, using serial communication by the I2C bus (see Non-Patent Document 1) helps to reduce the signal path (number of terminals) connecting the LSI and the battery unit.
更に、電源ICは電池から上記LSIへの電源を供給する他、LSIのリセット制御を行う半導体システム全体のマスターとしての役割も担う。電源ICからLSIへの電源供給開始時には、LSIをリセットすることでLSI自身の一意的な初期化が必要なためである。この初期化状態では、LSI内蔵のCPUのプログラム実行により制御される上記I2Cバスなどの機能は、まだ使えない状態にある。しかしながら、初期化で一意的に状態を固定できるBit−IO(専用端子)は、利用可能である。 Further, the power supply IC not only supplies power from the battery to the LSI, but also serves as a master for the entire semiconductor system that performs reset control of the LSI. This is because when the power supply from the power supply IC to the LSI is started, the LSI itself must be uniquely initialized by resetting the LSI. In this initialization state, functions such as the I2C bus controlled by the program execution of the CPU built in the LSI are not yet usable. However, a Bit-IO (dedicated terminal) that can uniquely fix the state by initialization can be used.
又、LSIのリセット状態は一意的であるという前提から、それを電源ICにフィードバックすることは通常行われず、例えば内部に複数のCPUや機能ブロックを備えた場合には、個別の電源状態やリセット状態が存在しうるが、積極的にそれらは利用されずに、単にリセットするか、リセットしていないかだけの単純な判断のみであり、携帯端末の柔軟なリセット制御(例えば、外部インタフェースはそのままの状態を保持し、LSIの内部状態だけを初期化する。)は、積極的には行われていなかった。 Also, on the premise that the reset state of the LSI is unique, it is not usually fed back to the power supply IC. For example, when a plurality of CPUs and function blocks are provided inside, the individual power state and reset Although states may exist, they are not actively used, only simple determination of whether or not to reset, and flexible reset control of the mobile terminal (for example, the external interface remains This state is maintained and only the internal state of the LSI is initialized).
図2に、上記様々な例を元にした、従来例に係る半導体システムのブロック図を示す。図2に於いて、構成要素やその動作は後述する実施の形態1の対応する部分と同様である。 FIG. 2 shows a block diagram of a conventional semiconductor system based on the above various examples. In FIG. 2, the components and their operations are the same as the corresponding parts in the first embodiment to be described later.
尚、従来例では、電源供給開始時の電源制御にはBit−IO(専用端子)を利用し、又、LSIのリセット制御は電源ICからLSIへ一方的に実施される。 In the conventional example, Bit-IO (dedicated terminal) is used for power control at the start of power supply, and LSI reset control is unilaterally performed from the power IC to the LSI.
しかしながら、上述の様に、LSIによる電源ICの電源制御指示にはBit−IO(専用端子)が必要であり、LSI内部の機能別分割などに伴う動作状態の増加に対処するには信号経路(端子数)が増加し、又、機能の柔軟性に対処するには、更にI2Cバスなどのシリアル制御を加えるなど、小型化に反すると言う問題点があった。 However, as described above, a bit-IO (dedicated terminal) is necessary for the power supply control instruction of the power supply IC by the LSI, and the signal path ( In order to cope with the increase in the number of terminals) and the flexibility of functions, there is a problem that it is contrary to miniaturization, such as adding serial control such as an I2C bus.
更に、LSIのリセット制御は電源ICから一方的に行い、LSI内部に複数の機能ブロックを備えた場合の状況のフィードバックを電源ICに行えないため、携帯端末の柔軟なリセット制御(例えば、外部インタフェースはそのままの状態を保持し、LSIの内部状態だけを初期化する。)は行われずに、携帯端末としての商品価値を高めにくいという問題点があった。 Further, LSI reset control is performed unilaterally from the power supply IC, and feedback of the situation when a plurality of functional blocks are provided inside the LSI cannot be performed to the power supply IC. Is kept as it is, and only the internal state of the LSI is initialized), and there is a problem that it is difficult to increase the commercial value as a portable terminal.
この発明はこの様な問題点の認識に基づき成されたものであり、その目的は、端子数を増加させること無く携帯端末の小型化に貢献出来、しかも、商品価値を高めた携帯端末を実現可能とする半導体システムを提供することにある。 The present invention has been made based on recognition of such problems, and its purpose is to realize a portable terminal that can contribute to the miniaturization of a portable terminal without increasing the number of terminals and that has increased commercial value. It is to provide a semiconductor system that can be made possible.
この発明の主題は、シリアル通信機能を備えた電源ICとLSIとから成る半導体システムであって、通常のシリアル通信フォーマットと異なるシリアル端子状態により前記LSIから前記電源ICに情報を送ることを特徴とする。 The subject of the present invention is a semiconductor system comprising a power supply IC and an LSI having a serial communication function, wherein information is sent from the LSI to the power supply IC in a serial terminal state different from a normal serial communication format. To do.
以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。 Hereinafter, various embodiments of the subject of the present invention will be described in detail along with the effects and advantages thereof with reference to the accompanying drawings.
本発明の主題によれば、端子数を増やすこと無く、携帯端末の小型化の実現に貢献出来ると共に、内部リセット状態も監視出来るので、リセットを含む端末状態の整合性、安定性を確保出来るため、商品価値を高めた携帯端末を実現することも出来る。従って、動作が安定した安価な携帯端末を実現出来る。 According to the subject of the present invention, it is possible to contribute to the realization of downsizing of the portable terminal without increasing the number of terminals, and the internal reset state can be monitored, so that the consistency and stability of the terminal state including reset can be ensured. In addition, it is possible to realize a mobile terminal with increased product value. Therefore, an inexpensive portable terminal with stable operation can be realized.
本発明は、シリアル通信機能を備えた電源ICとLSIとから成る半導体システム、及び、電池(図示せず)、外部インタフェース(図示せず)を更に備えた携帯端末に関し、特に、通常のシリアル通信フォーマットとは異なるシリアル端子状態により電源ICにLSIから情報を送ることを特徴とする。以下、図面を参照しつつ、本発明を具現化した実施の形態1を記載する。
The present invention relates to a semiconductor system including a power supply IC and an LSI having a serial communication function, and a portable terminal further including a battery (not shown) and an external interface (not shown). Information is sent from the LSI to the power supply IC in a serial terminal state different from the format. Hereinafter,
(実施の形態1)
本実施の形態では、LSIによる電源ICの電源制御指示を通常フォーマット(第1レベル)とは異なるフォーマット(第2レベル)で以ってIC2バスのみでシリアル通信する。しかも、LSI内部のリセット制御状態に関する情報をも、異なるフォーマットで以ってIC2バスのみでシリアル通信することにより、電源IC側にフィードバックする。この様な特徴点によって、電源制御指示及びリセット制御状態を容易にLSIから電源ICに伝達することが可能となる。以下、図面を参照する。
(Embodiment 1)
In the present embodiment, the power supply control instruction of the power supply IC by the LSI is serially communicated using only the IC2 bus in a format (second level) different from the normal format (first level). In addition, information regarding the reset control state in the LSI is also fed back to the power supply IC side by serial communication using only the IC2 bus in different formats. Such a feature makes it possible to easily transmit a power control instruction and a reset control state from the LSI to the power IC. Hereinafter, reference is made to the drawings.
図1は,本実施の形態に係る半導体システムと携帯端末の構成例を模式的に示すブロック図である。 FIG. 1 is a block diagram schematically showing a configuration example of a semiconductor system and a mobile terminal according to the present embodiment.
図1において、携帯端末300は、大要、LSI100、電源IC200、電池(図示せず)及び外部インタフェース(図示せず)などから構成される。
In FIG. 1, a
その内、LSI100は、CPU1、Bit−IO(専用端子)2、I2Cシリアル制御回路(マスタ側)3、リセット実行回路4、制御回路5及び内部バス6を有しており、本半導体システムの様々な機能を実現して、携帯端末全体の機能動作を行う。
Among these, the
LSI100において、CPU1は、各種記憶素子(図示せず)に格納されたプログラムを実行することで、LSI100の全体または一部(複数のCPUを備えた場合)の制御を行う中央演算装置である。
In the
又、Bit−IO(専用端子)2は、LSI100のリセット実行により初期化され、CPU1のプログラム実行により、その端子状態を変更することが可能である。当該端子状態は、LSI100内の各要素やLSI100の外部に伝えられる。
Bit-IO (dedicated terminal) 2 is initialized by reset execution of
又、I2Cシリアル制御回路(マスタ側)3は、既知のI2Cバス(信号経路)を制御する回路である。この回路3によって制御されるI2Cバス(信号経路)は、2本の双方向信号線(シリアル・クロックSCLとシリアル・データSDA)から構成される。本実施の形態では、I2Cバスはシリアル通信フォーマットとして用いられる。このI2Cバスの詳細については、非特許文献1の仕様書に記載されている通りである。当該仕様書に記載の通り、I2Cバスは、IC間相互のコントロールを効率良く行うことを目的とした、2本のワイヤー(シリアル・クロックSCLとシリアル・データSDA)から成る双方向性バスであり、IC間相互バスとも称される。そして、上記2本のワイヤーによって、当該バスに接続されているデバイス間での情報伝達が実行される。ここで、「マスター」とは、バス上でデータ転送を開始するデバイスであり、転送を可能にするクロック信号を生成する。そのとき、「マスター」によってアドレス指定されるデバイス側は、「スレーブ」となる。
The I2C serial control circuit (master side) 3 is a circuit for controlling a known I2C bus (signal path). The I2C bus (signal path) controlled by the
又、リセット実行回路4は、LSI100全体のリセット実行を行う。
The
又、制御回路5は、リセット実行回路4やBit−IO(専用端子)3の出力状態により、I2Cシリアル制御回路(マスタ側)3が制御するI2Cバスの状態を上書き制御する。
The control circuit 5 performs overwriting control of the state of the I2C bus controlled by the I2C serial control circuit (master side) 3 according to the output state of the
更に、内部バス6は、CPU1がBit−IO(専用端子)2、I2Cシリアル制御回路(マスタ側)3、リセット実行回路4等をプログラムで制御するための信号経路として用いられる。
Further, the
他方、電源IC200は、本半導体システムの電源供給とリセット制御とをまとめて実現することで、携帯端末300全体の整合性や安全性を確保する。
On the other hand, the power supply IC 200 secures the consistency and safety of the entire
電源IC200の構成要素の内で、参照符号21は電源制御回路であり、同回路21は、電池(図示せず)からLSI100に対して必要な電圧や電流で電源供給を行う。
Among the components of the
又、I2Cシリアル制御回路22は、I2Cバス(信号経路)を用いてI2Cシリアル制御回路(マスタ側)3が主導して様々なシリアル通信を実行する際のスレーブ側に成る。I2Cバスの詳細については、非特許文献1を参照のこと。
The I2C
又、リセット制御回路23は、主にLSI100を初期状態に設定する。
The
次に、図1を用いて、本半導体システムの動作を記載する。 Next, the operation of the semiconductor system will be described with reference to FIG.
携帯端末300は、電源IC200へのキーパッド(電源キー)(図示せず)からの入力により、起動される。そして、LSI100は、起動時に、電源IC200のリセット制御回路23によりリセットされる。即ち、LSI100内部のリセット実行は、リセット実行回路4によって行われる。
The
リセット実行回路4は、制御回路5において、I2Cシリアル制御回路(マスタ側)3のSDA出力(リセット時は通常Hレベル(第1レベル))を通常フォーマットとは異なるLレベル(第2レベル)に上書き制御する。これにより、LSI100は、LSI内部リセット情報を、通常時のシリアル通信フォーマットとは異なるシリアル端子状態(Lレベル)により、電源IC200側にシリアル送信する。
In the control circuit 5, the
このLSI内部リセット制御状態を示すLレベルを、I2Cシリアル制御回路(スレーブ側)22が観測し、現時点でLSI100がリセット動作中であることを認識する。この認識結果に基づき、電源IC200側のリセット制御回路23は、リセット時の電源制御を更に柔軟(タイミング調整など)に実行出来る。そして、リセット制御回路23は、その後、LSI100へのリセットを解除する。
The L level indicating the LSI internal reset control state is observed by the I2C serial control circuit (slave side) 22 to recognize that the
リセット解除により、リセット実行回路4は、制御回路5に対する上書き制御を終了し(シリアル・データSDAを通常のHレベルに戻す。)、その結果、I2Cシリアル制御回路(マスタ側)3とI2Cシリアル制御回路(スレーブ側)22との間で、通常のシリアル通信フォーマットによる通常の電源制御を実行出来る状態になる。
When the reset is released, the
次に、携帯端末300の通常動作中の状態を、例えばCPU1が低消費電力化のため、プログラム実行を停止して、I2Cシリアル制御回路(マスタ側)3を用いた電源IC200の制御が行えない状態を考える。この場合は、予め、I2Cシリアル制御により、電源IC200の電源制御回路21の内部制御レジスタ等(図示せず)に対して、準備設定(シリアル・クロックSCLが通常フォーマットとは異なるLレベル(第2レベル)になったら電源供給再開を行う等)を行った後、LSI100中のリアルタイムクロック(32.768kHz)による常時動作タイマ等を使った簡単なシーケンサ(図示しない)で以って、Bit−IO(専用端子)2の状態変化(例えば、通常時のHレベルからLレベルに変更)を実行して、制御回路5を通じて、I2Cバスのシリアル・クロックSCLの出力を上書き制御して通常時のHレベルからLレベルに変化させる。この電源IC200に対する電源制御指示の情報が異なるシリアル端子状態(Lレベルへの変化)によりLSI100側から電源IC200側にI2Cバスを介してシリアル送信され、当該情報がI2Cシリアル制御回路(スレーブ側)22に於いて認識される結果、電源制御回路21の動作状態が変更(電源供給再開など)され得る。
Next, in the normal operation state of the
更に、電源IC200がリセット実行や上記の準備設定を行っていない場合に、通常フォーマットとは異なるシリアル・データSDAの出力変化(例えば、I2CバスのSTART条件とSTOP条件とが連続実行される状態)がI2Cシリアル制御回路(スレーブ側)22によって監視された場合には、電源IC200は、LSI100で内部リセット実行等の異常動作が成されたと判断して、対応する電源制御やリセット制御を電源IC200はすぐさま実行出来る。
Further, when the
上述の様に、本実施の形態によれば、電源IC200の電源制御指示や、LSI100のリセット制御の電源IC200へのフィードバックを、Bit−IO(専用端子)2を用いずに、制御回路5により上書き制御される両回路3,22間のI2Cバスのみで以って実行することが出来、その結果、端子数を増やすこと無く、携帯端末300の小型化に貢献することが出来る。しかも、I2Cバスを介したフィードバックによりLSI100内部のリセット状態も電源IC200側で監視出来るので、リセットを含む端末状態の整合性、安定性を確保することが出来、商品価値を高めた携帯端末300を実現出来ると言う効果がある。
As described above, according to the present embodiment, the control circuit 5 does not use the Bit-IO (dedicated terminal) 2 to send a power supply control instruction of the
尚、上記実施の形態では、LSI100による電源IC200の電源制御指示と、LSI100内部のリセット実行状態の電源IC200へのフィードバックとの両方の情報を、I2Cバスを用いて送信・実施しているが、これらの情報の片方のみを上記の通りに実現しても良く、更には、I2Cバスでなくても、他のシリアルバスを用いても良い。
In the above embodiment, both the information on the power supply control instruction of the
更に、上記実施の形態の例では、シリアル通信フォーマットとしてI2Cバスを用いているが、これに代えて、その他のフォーマットを、即ち、一般的な3線シリアルやμ−wire等、通常の通信フォーマットが規定されている(すなわち他の状態は例外的な状態となる)シリアル通信であっても構わない。 Furthermore, in the example of the above embodiment, the I2C bus is used as the serial communication format, but instead of this, other formats, that is, a normal communication format such as a general three-wire serial or μ-wire, are used. (I.e., other states are exceptional states) may be serial communication.
(付記)
以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。
(Appendix)
While the embodiments of the present invention have been disclosed and described in detail above, the above description exemplifies aspects to which the present invention can be applied, and the present invention is not limited thereto. In other words, various modifications and variations to the described aspects can be considered without departing from the scope of the present invention.
この発明は、電源ICとLSIとを用いた携帯端末、例えば携帯電話等の端末機器に活用して好適である。 The present invention is suitably used for a mobile terminal using a power supply IC and an LSI, for example, a terminal device such as a mobile phone.
1 CPU、2 Bit−IO(専用端子)、3 I2Cシリアル制御回路(マスタ側)、4 リセット実行回路、5 制御回路、6 内部バス、21 電源制御回路、22 I2Cシリアル制御回路(スレーブ側)、23 リセット制御回路、100 LSI、200 電源IC、300 携帯端末。
1 CPU, 2 Bit-IO (dedicated terminal), 3 I2C serial control circuit (master side), 4 reset execution circuit, 5 control circuit, 6 internal bus, 21 power supply control circuit, 22 I2C serial control circuit (slave side), 23 Reset control circuit, 100 LSI, 200 power supply IC, 300 portable terminal.
Claims (5)
通常のシリアル通信フォーマットと異なるシリアル端子状態により前記LSIから前記電源ICに情報を送ることを特徴とする、
半導体システム。 In a semiconductor system consisting of a power supply IC and an LSI having a serial communication function,
Sending information from the LSI to the power supply IC by a serial terminal state different from a normal serial communication format,
Semiconductor system.
前記LSIからの前記情報は、前記電源ICに対する電源制御情報であることを特徴とする、
半導体システム。 The semiconductor system according to claim 1,
The information from the LSI is power control information for the power IC.
Semiconductor system.
前記LSIからの前記情報は、前記LSIの内部リセット情報であることを特徴とする、
半導体システム。 The semiconductor system according to claim 1,
The information from the LSI is internal reset information of the LSI,
Semiconductor system.
シリアル通信フォーマットとしてI2Cバスを用いることを特徴とする、
半導体システム。 A semiconductor system according to any one of claims 1 to 3,
I2C bus is used as a serial communication format,
Semiconductor system.
電池と、
外部インタフェースとを備えることを特徴とする、
携帯端末。
The semiconductor system according to any one of claims 1 to 4,
Battery,
An external interface, and
Mobile device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129775A JP2007306073A (en) | 2006-05-09 | 2006-05-09 | Semiconductor system and mobile terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006129775A JP2007306073A (en) | 2006-05-09 | 2006-05-09 | Semiconductor system and mobile terminal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007306073A true JP2007306073A (en) | 2007-11-22 |
Family
ID=38839672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006129775A Withdrawn JP2007306073A (en) | 2006-05-09 | 2006-05-09 | Semiconductor system and mobile terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007306073A (en) |
-
2006
- 2006-05-09 JP JP2006129775A patent/JP2007306073A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7409573B2 (en) | Micro-controller having USB control unit, MC unit and oscillating circuit commonly used by the USB control unit and the MC unit | |
JP5026438B2 (en) | Power control circuit | |
JP2012059991A (en) | Semiconductor integrated circuit | |
JP2006180486A (en) | Electronic device power consumption preventing method for preventing, by power-down mode, power from being consumed by regulator | |
US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
US20160041577A1 (en) | Semiconductor Apparatus and System | |
US20190317911A1 (en) | General purpose input output triggered interface message | |
TWI654516B (en) | Tandem transmission method using two-line serial interface and system and integrated circuit device including two-line serial interface | |
US8437727B2 (en) | Signal processing device, mobile communication terminal device, and wireless communication system | |
TWI528161B (en) | Data transmitting system and data transmitting method | |
JP4619511B2 (en) | Semiconductor device provided with power supply voltage supply system and power supply voltage supply method for supplying power supply voltage to semiconductor device provided with power supply voltage supply system | |
JPH11202968A (en) | Microcomputer | |
JP2007006290A (en) | Digital integrated circuit and control method thereof | |
JP2006236241A (en) | Peripheral device | |
JP2007306073A (en) | Semiconductor system and mobile terminal | |
IT201900002963A1 (en) | PROCEDURE FOR THE OPTIMIZED MANAGEMENT OF THE POWER SUPPLY IN AN ELECTRONIC CIRCUIT INCLUDING A PROCESSING SYSTEM AND AN ADDITIONAL CIRCUIT, CORRESPONDING CIRCUIT AND EQUIPMENT | |
JP2004310401A (en) | Bus system | |
JP2004274099A (en) | Packet processing circuit | |
JP2011170644A (en) | Communication device, communication system, and communication method | |
JP5839781B2 (en) | Semiconductor device | |
JP4965161B2 (en) | Memory card controller | |
JP2002043527A (en) | Semiconductor integrated circuit device | |
KR100595198B1 (en) | Method and device for processing the error of mobile phone | |
JP6906369B2 (en) | Computer systems, their control methods, and programs | |
JP5981002B2 (en) | Controller IC and portable device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090327 |